KR101525653B1 - 3차원 집적회로 구조체 - Google Patents

3차원 집적회로 구조체 Download PDF

Info

Publication number
KR101525653B1
KR101525653B1 KR1020120120673A KR20120120673A KR101525653B1 KR 101525653 B1 KR101525653 B1 KR 101525653B1 KR 1020120120673 A KR1020120120673 A KR 1020120120673A KR 20120120673 A KR20120120673 A KR 20120120673A KR 101525653 B1 KR101525653 B1 KR 101525653B1
Authority
KR
South Korea
Prior art keywords
delete delete
semiconductor element
metal circuit
circuit layer
interposer
Prior art date
Application number
KR1020120120673A
Other languages
English (en)
Other versions
KR20140025257A (ko
Inventor
양-쿠오 쿠오
치아-이 시앙
헝-타이 쿠
Original Assignee
국립 중산 과학 기술 연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립 중산 과학 기술 연구원 filed Critical 국립 중산 과학 기술 연구원
Publication of KR20140025257A publication Critical patent/KR20140025257A/ko
Application granted granted Critical
Publication of KR101525653B1 publication Critical patent/KR101525653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 3차원 집적회로 구조체는 제1 금속 회로 기판, 이 제1 금속 회로 기판 위에 배치되고 이에 전기적으로 접속되는 인터포저 기판, 이 인터포저 기판 위에 배치되는 적어도 하나의 반도체 요소를 포함한다. 인터포저 기판은 반도체 요소의 동작시 발생하는 열을 발산하는 역할을 하여 반도체 요소의 수명을 증가시킨다.

Description

3차원 집적회로 구조체{THREE-DIMENSIONAL INTEGRATED CIRCUIT STRUCTURE}
본 발명은 개괄적으로, 3차원 집적회로(a three-dimensional integrated circuit(3DIC)) 구조체 및 인터포저 기판의 방법에 관한 것으로, 특히, 알루미늄 질화물을 인터포저 층으로 사용하는 3차원 집적회로 구조체에 관한 것이다.
높은 시스템 집적도 및 통신망의 무선 서핑 성능과 함께, 가볍고 얇고 짧고 작은 전자기기의 개발에 오늘날 전자 산업의 초점이 집중되고 있다.
3차원 집적회로는 도전성 금속와이어의 길이 및 그 저항을 감소시킬 수 있을 뿐만 아니라 칩 면적을 줄여서 크기를 줄이고 집적도를 개선하고 전력소모를 줄이며 제조비용을 감축하는 장점을 갖는, 3차원 적층된 칩의 집적체를 의미한다. 그러나 반도체의 크기가 감소하거나 다층으로 적층하게 되면, 반도체 구조체의 온도가 높아져서 반도체 소자의 사용 수명과 효율이 모두 낮아지게 된다.
기존에, 실리콘 산화물(이산화 규소)로 절연층을 형성하기 위해 실리콘 기판이 필요하였지만, 이러한 유형의 절연층은 전기의 누설을 쉽게 일으켜서, 이또한 반도체 소자의 수명에 영향을 끼친다.
위에서 언급한 문제점에서 볼 때, 반도체 소자의 수명에 영향을 끼치는 반도체 구조체의 온도 상승 및 전기 누설의 문제를 어떻게 해결하느냐가 업계에서 풀어야 할 과제이다.
본 발명의 주된 목적은 반도체 요소의 동작시에 발생하는 열을 발산하여 반도체 요소의 수명을 증가시킨다는 목적을 달성하기 위해 3차원 집적회로 구조체의 인터포저 기판으로서 알루미늄 질화물을 이용하는, 3차원 집적회로 구조체 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 3차원 집적회로 구조체의 온도를 감소시키고 고온 상태에서의 반도체 요소의 수명 단축을 방지하기 위해 인터포저 층으로서 알루미늄 질화물을 이용하는, 3차원 집적회로 구조체 및 이를 제조하는 방법을 제공하는 것이다. 이 인터포저 기판은 효율적으로 전력을 차단하고 전기 누설 문제를 해결할 수 있는 절연 재료로 구성된다.
상기 목적을 달성하기 위해, 본 발명은 기판, 인터포저 기판, 및 적어도 하나의 반도체 요소를 포함하는 3차원 집적회로 구조체를 제공한다.
제1 금속 회로층이 상기 기판 위에 형성되고, 상기 인터포저 층은 이 제1 금속 회로층 위에 위치하여 도전체로 채워진 다수의 관통공을 갖는다. 다수의 도전 패드가 인터포저 층의 일면에 형성되고, 그 타면에는 제2 금속 회로층이 형성되어 상기 관통공을 통해 상기 제1 금속 회로층에 전기적으로 연결된다. 제2 금속 회로층은 상기 인터포저 기판 위에 있는 적어도 하나의 반도체 요소에 전기적으로 접속된다.
여기서, 상기 인터포저 기판은 알루미늄 질화물로 만들 수 있으며, 상기 인터포저 층은 반도체 요소의 동작시 발생하는 열을 발산하고 전기 누설 및 발열을 방지하는 역할을 한다. 이로써 반도체 요소의 수명을 증대시킬 수 있다.
본 발명에 따르면, 반도체 요소에서 발생하는 열이 인터포저 층에 의해 발산되고, 고온 상태에서 반도체 요소에서 일어나는 전기 누설을 방지하게 되어, 반도체 요소의 수명을 늘릴 수 있다.
본 발명 및 본 발명의 많은 장점들은 이하의 상세한 설명 및 도면에 의해서 보다 더 잘 이해될 수 있을 것이다.
도 1은 본 발명의 3차원 집적회로 구조체의 실시예를 보여주는 개략도이다.
도 2는 본 발명의 3차원 집적회로 구조체의 다른 실시예를 보여주는 개략도이다.
도 3은 본 발명의 3차원 집적회로 구조체의 제조 공정을 나타내는 순서도이다.
알루미늄 질화물(nitride) 기판은, 각각 다른 사양의 2인치, 4인치, 6인치, 8인치, 12인치, 18인치의 표준 크기, 또는 그 외의 비표준 크기의 웨이퍼로서 생산할 수 있다.
웨이퍼를 원형으로 만드는 것 외에도, 웨이퍼를 정방형이나 직사각형으로 만들 수도 있다. 또한, 반도체 장비 및 반도체 공정을 활용하여 본 발명의 인터포저 기판으로서 웨이퍼를 만들 수도 있다.
본 발명의 3차원 집적회로 구조체의 일실시예를 개략적으로 보여주는 도 1을 참조한다.
바람직한 실시예에서, 본 발명의 3차원 집적회로 구조체는 제1 금속 회로층(101)을 갖는 기판(10), 제1 금속 회로층(101)과 전기적으로 접속되는 인터포저 기판(11), 그리고 적어도 하나의 반도체 요소(12)를 포함한다. 여기서, 상기 인터포저 기판(11)은 알루미늄 질화물로 만든다. 이 인터포저 기판(11)은 실리콘 질화물, 알루미늄 산화물, 실리콘 탄화물, 갈륨 질화물로 구성되는 재료군 중에서 선택된 재료로 만들 수 있다. 인터포저 기판(11)에는 레이저 천공법, 반도체 에칭법, 또는 모래분사(sandblasting) 천공법 등을 통해 관통공(111)이 형성된다.
다수의 도전 패드(112)가 인터포저 기판(11)의 일면에 형성되고, 이 인터포저 층의 타면에는 제2 금속 회로층(113)이 형성된다. 다수의 관통공(111)에는 도전체가 채워지며, 이를 통해 각 반도체 요소(12)의 주변부에 전기적으로 접속될 수 있다. 이로써, 인터포저 기판(11)은 반도체 요소(12)의 동작시에 발생하는 열을 발산하고 고온 상태에서의 반도체 요소(12)에서의 전기 누설을 방지하게 되어, 반도체 요소(12)의 수명을 늘릴 수 있게 된다.
도 2는 본 발명의 3차원 집적회로 구조체의 다른 실시예를 보여주는 개략도이다.
다른 바람직한 실시예에서, 3차원 집적회로 구조체는 제1 금속 회로층(201)을 갖는 기판(20), 제1 금속 회로층(201) 위에 배치된 인터포저 기판(21), 인터포저 기판(21) 위에 배치된 적어도 하나의 반도체 요소(22), 상기 인터포저 기판(21)과 적어도 하나의 반도체 요소(22) 위에 함께 형성된 보호층(23)을 포함한다.
상기 인터포저 기판(21)은 다수의 관통공(211), 인터포저 기판(21)의 한쪽 면에 형성된 다수의 도전 패드(212), 인터포저 기판(21)의 다른 쪽 면에 형성된 제2 금속 회로층(213)을 포함한다. 다수의 관통공(211)에는 도전체가 채워져서 기판(20) 및 제2 금속 회로층(213)에 전기적으로 접속된다. 그리고 적어도 하나의 반도체 요소(22)의 각각의 주변부에 있는 전기 접속 영역(다수의 도전 패드(212)로 구성가능함)은 제2 금속 회로층(213)에 전기적으로 접속된다. 인터포저 기판(21) 위와, 적어도 하나의 반도체 요소(22) 위에 있는 보호층(23)은 외부 수증기 및 기타 물질에 의한 영향을 줄이기 위해 사용되며, 인터포저 기판(21)은 반도체 요소(22)의 동작시 발생하는 열을 발산하고, 고온 상태에서 반도체 요소(22) 동작시에 일어나는 전기 누설을 방지함으로써, 반도체 요소(22)의 수명 연장이라는 목적을 달성할 수 있게 된다.
도 3은 본 발명의 3차원 집적회로 구조체의 제조 과정을 보여주는 순서도로서, 각 단계에 대해 설명하면 다음과 같다.
1 단계 S1: 일면에 제1 금속 회로층(101, 201)이 형성된 기판(10, 20)을 제공하는 단계;
2 단계 S2: 도전체가 채워진 다수의 관통공(21)을 갖는 인터포저 층(11, 12)을 제공하는 단계. 이 인터포저 층(11, 12)의 일면에는 제2 금속 회로층(101, 201)이 형성되고 이 인터포저 층(11, 12)의 타면에는 다수의 도전 패드(112, 212)가 형성됨;
3 단계 S3: 기판(10, 20) 위에 인터포저 기판(11, 21)을 배치하고, 다수의 도전 패드(112, 212)를 통해 제1 금속 회로층(101, 201)과 전기적으로 연결시키는 단계;
4 단계 S4: 적어도 하나의 반도체 요소(12, 22)를 제2 금속 회로층(113, 213) 위에 배치하는 단계. 적어도 하나 이상의 각 반도체 요소(12, 22)는 인터포저 기판(11, 21)에 전기적으로 접속되는데, 이 인터포저 기판(11, 21)은 적어도 하나의 반도체 요소(12, 22)에서 발생하는 열을 발산함으로써, 고온 상태에서 각 반도체 요소(12, 22)에서 일어나는 전기 누설을 감소시킴.
덧붙이자면, 위 4 단계(S4)에서는, 적어도 하나의 반도체 요소(12, 22) 각각이 인터포저 기판(11, 21)에 전기적으로 접속되고, 보호층(23)이 인터포저 기판(11, 21) 및 적어도 하나의 반도체 요소(12, 22) 위에 형성된다. 인터포저 기판(11, 21)은 적어도 하나의 반도체 요소(12, 22)에서 발생되는 열을 발산하고, 고온 상태에서 반도체 요소(12, 22)에서의 전기 누설을 줄이는 역할을 한다.
본 발명의 범위를 벗어나지 않는 범위 내에서 위에서 설명한 실시예를 다양하게 변형 및 수정하는 것이 물론 가능하다. 따라서, 과학 및 유용한 기술의 발전을 촉진하기 위하여 본 발명의 개시 내용은 이하 첨부한 특허청구범위의 범위 내에서만 제한되어야 할 것이다.
기판(10), 인터포저 기판(11), 반도체 요소(12), 제1 금속 회로층(101), 관통공(111), 도전 패드(112), 제2 금속 회로층(113), 기판(20), 인터포저 기판(21), 반도체 요소(22), 보호층(23), 제1 금속 회로층(201), 관통공(211), 도전 패드(212), 제2 금속 회로층(213)

Claims (20)

  1. 일면에 전면적으로 형성된 단일층의 제1 금속 회로층(101)을 갖는 기판(10);
    상기 제1 금속 회로층(101) 상에 배치되고, 도전체로 각각 채워지는 다수의 관통공(111), 일면에 형성된 다수의 도전 패드(112), 및 타면에 전면적으로 형성된 제2 금속 회로층(113)을 가지며, 상기 다수의 도전 패드(112)를 통해 상기 제1 금속 회로층(101)에 접속되는 인터포저 기판(11); 및
    상기 제2 금속 회로층(113)에 전기적으로 접속되는 적어도 하나의 반도체 요소(12)를 포함하며,
    상기 인터포저 기판(11)은 알루미늄 질화물로 제조되고,
    상기 적어도 하나의 반도체 요소(12)의 각각의 주변부에 제공되는 전기 접속 영역인, 다수의 도전 패드(212)를 더 포함하며, 다수의 도전 패드(212)는 제2 금속 회로층(113)에 전기적으로 접속되어, 제2 금속 회로층(113)과 단일층을 이루며,
    적어도 하나의 반도체 요소(12)에 의해 발생된 열은 상기 인터포저 기판(11)의 상기 제2 금속 회로층(113), 상기 다수의 도전 패드(212), 상기 도전체, 상기 다수의 도전 패드(112), 및 상기 제1 금속 회로층(101)을 통해 수직으로 그리고 수평으로 발산되는, 3차원 집적회로 구조체.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020120120673A 2012-08-22 2012-10-29 3차원 집적회로 구조체 KR101525653B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101130435 2012-08-22
TW101130435A TWI532100B (zh) 2012-08-22 2012-08-22 三維半導體電路結構及其製法

Publications (2)

Publication Number Publication Date
KR20140025257A KR20140025257A (ko) 2014-03-04
KR101525653B1 true KR101525653B1 (ko) 2015-06-03

Family

ID=50147302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120120673A KR101525653B1 (ko) 2012-08-22 2012-10-29 3차원 집적회로 구조체

Country Status (3)

Country Link
US (1) US9196508B2 (ko)
KR (1) KR101525653B1 (ko)
TW (1) TWI532100B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348893A1 (en) * 2014-05-29 2015-12-03 National Chung Shan Institute Of Science And Technology Method of manufacturing three-dimensional integrated circuit comprising aluminum nitride interposer
US10101367B2 (en) * 2015-04-10 2018-10-16 Intel Corporation Microelectronic test device including a probe card having an interposer
WO2023177714A1 (en) * 2022-03-16 2023-09-21 Islam Salama Interposer and packaging device architetcure and method of making for integrated circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196242B1 (ko) * 1989-04-05 1999-06-15 클라우스 포스, 게오르그 뮐러 하이브리드 반도체 구조 체 및 그 제조 방법
KR20080074010A (ko) * 2007-02-07 2008-08-12 (주)넴스프로브 열팽창 정합형 스페이스 트랜스포머
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
US7222419B2 (en) * 2001-12-19 2007-05-29 Chung-Shan Institute Of Science And Technology Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP5601842B2 (ja) * 2010-01-18 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体装置の試験方法、及びデータ処理システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196242B1 (ko) * 1989-04-05 1999-06-15 클라우스 포스, 게오르그 뮐러 하이브리드 반도체 구조 체 및 그 제조 방법
KR20080074010A (ko) * 2007-02-07 2008-08-12 (주)넴스프로브 열팽창 정합형 스페이스 트랜스포머
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same

Also Published As

Publication number Publication date
TW201409571A (zh) 2014-03-01
TWI532100B (zh) 2016-05-01
US9196508B2 (en) 2015-11-24
KR20140025257A (ko) 2014-03-04
US20140054790A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
US8441121B2 (en) Package carrier and manufacturing method thereof
KR102120785B1 (ko) 반도체용 방열기판 및 그 제조 방법
CN104882422A (zh) 堆叠封装结构
US9613881B2 (en) Semiconductor device having improved heat-dissipation characteristics
KR102253473B1 (ko) 회로기판
JP2010050259A (ja) ３次元積層半導体装置
TWI525781B (zh) 散熱中介層的方法與結構
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
US20150179543A1 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
CN111180434A (zh) 封装结构及封装方法
US9913405B2 (en) Glass interposer with embedded thermoelectric devices
US20230307309A1 (en) Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
CN116457936A (zh) 具有直接接合的微电子组件中的屏蔽结构
KR101064098B1 (ko) 발광소자 패키지 및 그 제조방법
KR101525653B1 (ko) 3차원 집적회로 구조체
CN116438653A (zh) 具有直接接合的微电子组件中的气密密封结构
CN103050455A (zh) 堆叠封装结构
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
KR101020993B1 (ko) 발광소자 패키지 및 그 제조방법
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
TWI791648B (zh) 封裝結構
CN107452701A (zh) 用于改进接合的接合焊盘结构
CN109103153B (zh) 一种功率器件及其制备方法
US20220165644A1 (en) Semiconductor structure and method for manufacturing semiconductor structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180320

Year of fee payment: 4