CN215869375U - 一种双控制极模块封装结构 - Google Patents

一种双控制极模块封装结构 Download PDF

Info

Publication number
CN215869375U
CN215869375U CN202121494708.9U CN202121494708U CN215869375U CN 215869375 U CN215869375 U CN 215869375U CN 202121494708 U CN202121494708 U CN 202121494708U CN 215869375 U CN215869375 U CN 215869375U
Authority
CN
China
Prior art keywords
heat
chip
heat dissipation
copper base
base island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121494708.9U
Other languages
English (en)
Inventor
杨玉珍
王新强
张永利
王丕龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Jiaen Semiconductor Technology Co ltd
Original Assignee
Qingdao Jiaen Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Jiaen Semiconductor Technology Co ltd filed Critical Qingdao Jiaen Semiconductor Technology Co ltd
Priority to CN202121494708.9U priority Critical patent/CN215869375U/zh
Application granted granted Critical
Publication of CN215869375U publication Critical patent/CN215869375U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种双控制极模块封装结构，属于封装技术领域。该封装结构，包括散热板，散热板的一侧设置有铜基岛，铜基岛的表面一侧设置有芯片，芯片的一侧设置有导热片，散热板、铜基岛、芯片和导热片上设置有塑封壳体，塑封壳体的内部设置有引脚，引脚与芯片电性连接，散热板和塑封壳体远离铜基岛的一侧设置有隔离围挡，隔离围挡的表面开设有散热孔，散热板和塑封壳体远离铜基岛的一侧设置有导热柱，导热柱位于隔离围挡的内部，通过将多个MOSFET集成在同一芯片中进行封装，并对散热结构进行改进，解决了目前将多个MOSFET集成在同一芯片中进行封装后发热量会增大，同时在安装过程中散热面容易与其他元器件贴合导致散热不良进而造成损坏的问题。

Description

一种双控制极模块封装结构
技术领域
本实用新型涉及封装技术领域，具体而言，涉及一种双控制极模块封装结构。
背景技术
MOSFET(金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性，现有的控制电路中需要采用多个MOSFET集成在PCB上进行工作，但是采用多个MOSFET后会导致 PCB体积过大的问题，将多个MOSFET集成在同一芯片中进行封装可以解决PCB 体积过大的问题但是将多个MOSFETT集成在同一芯片中进行封装后发热量会增大，同时在安装过程中散热面容易与其他元器件贴合导致散热不良进而造成损坏。
实用新型内容
为了弥补以上不足，本实用新型提供了一种双控制极模块封装结构，通过将多个MOSFET集成在同一芯片中进行封装，并对散热结构进行改进，解决了目前将多个MOSFET集成在同一芯片中进行封装后发热量会增大，同时在安装过程中散热面容易与其他元器件贴合导致散热不良进而造成损坏的问题。
本实用新型是这样实现的：
一种双控制极模块封装结构，包括散热板，所述散热板的一侧设置有铜基岛，所述铜基岛的表面一侧设置有芯片，所述芯片的一侧设置有导热片，所述散热板、所述铜基岛、所述芯片和所述导热片上设置有塑封壳体，所述塑封壳体的内部设置有引脚，所述引脚与所述芯片电性连接，所述散热板和所述塑封壳体远离所述铜基岛的一侧设置有隔离围挡，所述隔离围挡的表面开设有散热孔，所述散热板和所述塑封壳体远离所述铜基岛的一侧设置有导热柱，所述导热柱位于所述隔离围挡的内部。
在本实用新型的一种实施例中，所述导热片的形状为L形，所述导热片的材料为陶瓷，且所述导热片分别与所述芯片和所述散热片连接。
在本实用新型的一种实施例中，所述芯片与所述铜基岛之间设置有绝缘层，所述铜基岛的尺寸大于所述芯片的尺寸，且所述芯片的横向中心线和竖向中心线分别与所述铜基岛的横向中心线和竖向中心线重合。
在本实用新型的一种实施例中，所述导热柱的数量至少大于一个，且呈矩形整列均匀分布于所述散热板和所述塑封壳体远离所述铜基岛的一侧表面。
在本实用新型的一种实施例中，所述导热柱的长度尺寸小于所述隔离围挡的高度尺寸。
在本实用新型的一种实施例中，所述散热孔的数量至少大于一个，所述散热孔均匀分布于所述隔离围挡的表面四周。
在本实用新型的一种实施例中，所述隔离围挡的形状为回字形，所述隔离围挡的材料为聚丙烯塑料。
本实用新型的有益效果是：本实用新型通过上述设计得到的一种双控制极模块封装结构，通过将多个MOSFET集成在同一芯片中，并在芯片的一侧设置有铜基岛，在芯片的另一侧设置有导热片，芯片在工作的过程中产生的热量分别通过铜基岛和导热片传递到散热板上，散热板、塑封壳体和同一侧设置的导热柱将热量传递到空气中对芯片进行降温，同时隔离围挡防止散热板和导热柱与其他元器件贴合，隔离围挡上设置的散热孔可以空气流通加强散热效果，解决了目前将多个MOSFET集成在同一芯片中进行封装后发热量会增大，同时在安装过程中散热面容易与其他元器件贴合导致散热不良进而造成损坏的问题。
附图说明
为了更清楚地说明本实用新型实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本实用新型实施方式提供的一种双控制极模块封装结构的立体结构示意图；
图2为本实用新型实施方式提供的一种双控制极模块封装结构的侧剖结构示意图；
图3为本实用新型实施方式提供的一种双控制极模块封装结构的正剖结构示意图。
图中：10、散热板；20、铜基岛；30、芯片；40、塑封壳体；50、引脚；60、隔离围挡；601、散热孔；70、导热片；80、导热柱。
具体实施方式
为使本实用新型实施方式的目的、技术方案和优点更加清楚，下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。
因此，以下对在附图中提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。
实施例
请参阅图1-3，本实用新型提供一种技术方案：一种双控制极模块封装结构，包括散热板10，散热板10的一侧设置有铜基岛20，在本实施例中限定铜基岛 20的材料为铜板，铜基岛20的表面一侧设置有芯片30，芯片30与铜基岛20 之间设置有绝缘层，铜基岛20的尺寸大于芯片30的尺寸，且芯片30的横向中心线和竖向中心线分别与铜基岛20的横向中心线和竖向中心线重合，芯片30 位于铜基岛20的中心处，便于将芯片30产生的热量传递到铜基岛20，铜基岛 20用于将芯片30传递的热量传递到散热板10，芯片30的一侧设置有导热片70，导热片70的形状为L形，导热片70的材料为陶瓷，且导热片70分别与芯片30 和散热片连接，导热片70用于将芯片30远离铜基岛20一侧的热量传递到散热板10，散热板10、铜基岛20、芯片30和导热片70上设置有塑封壳体40，塑封壳体40的内部设置有引脚50，引脚50与芯片30电性连接，散热板10和塑封壳体40远离铜基岛20的一侧设置有隔离围挡60，隔离围挡60的形状为回字形，隔离围挡60的材料为聚丙烯塑料，隔离围挡60的表面开设有散热孔601，散热孔601的数量至少大于一个，散热孔601均匀分布于隔离围挡60的表面四周，散热板10和塑封壳体40远离铜基岛20的一侧设置有导热柱80，导热柱80位于隔离围挡60的内部，通过将多个MOSFET集成在同一芯片30中，并在芯片30 的一侧设置铜基岛20，在芯片30的另一侧设置有导热片70，芯片30在工作的过程中产生的热量分别通过铜基岛20和导热片70传递到散热板10上，散热板 10、塑封壳体40和同一侧设置的导热柱80将热量传递到空气中对芯片30进行降温，同时隔离围挡60防止散热板10和导热柱80与其他元器件贴合，隔离围挡60上设置的散热孔601可以空气流通加强散热效果，解决了目前将多个 MOSFET集成在同一芯片30中进行封装后发热量会增大，同时在安装过程中散热面容易与其他元器件贴合导致散热不良进而造成损坏的问题。
请参阅图2，导热柱80的数量至少大于一个，且呈矩形整列均匀分布于散热板10和塑封壳体40远离铜基岛20的一侧表面，导热柱80的长度尺寸小于隔离围挡60的高度尺寸，在散热板10向空气传递热量的过程中，导热柱80用于辅助增强散热板10的散热能力，增强散热板10的散热效果，解决了目前将多个 MOSFET集成在同一芯片30中进行封装后发热量会增大，同时在安装过程中散热面容易与其他元器件贴合导致散热不良进而造成损坏的问题。
具体的，该一种双控制极模块封装结构的工作原理：多个MOSFET集成在同一芯片30后，在芯片30的一侧设置铜基岛20，在芯片30的另一侧设置有导热片70，铜基岛20和导热片70分别与散热板10连接，芯片30在工作的过程中产生的热量分别通过铜基岛20和导热片70传递到散热板10上，散热板10、塑封壳体40和同一侧设置的导热柱80，在散热板10向空气传递热量的过程中，导热柱80用于辅助增强散热板10的散热能力，增强散热板10的散热效果，将热量传递到空气中对芯片30进行降温，同时隔离围挡60防止散热板10和导热柱80与其他元器件贴合，隔离围挡60上设置的散热孔601可以空气流通加强散热效果，解决了目前将多个MOSFET集成在同一芯片30中进行封装后发热量会增大，同时在安装过程中散热面容易与其他元器件贴合导致散热不良进而造成损坏的问题。
以上所述仅为本实用新型的优选实施方式而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种双控制极模块封装结构，其特征在于，包括散热板(10)，所述散热板(10)的一侧设置有铜基岛(20)，所述铜基岛(20)的表面一侧设置有芯片(30)，所述芯片(30)的一侧设置有导热片(70)，所述散热板(10)、所述铜基岛(20)、所述芯片(30)和所述导热片(70)上设置有塑封壳体(40)，所述塑封壳体(40)的内部设置有引脚(50)，所述引脚(50)与所述芯片(30)电性连接，所述散热板(10)和所述塑封壳体(40)远离所述铜基岛(20)的一侧设置有隔离围挡(60)，所述隔离围挡(60)的表面开设有散热孔(601)，所述散热板(10)和所述塑封壳体(40)远离所述铜基岛(20)的一侧设置有导热柱(80)，所述导热柱(80)位于所述隔离围挡(60)的内部。
2.根据权利要求1所述的一种双控制极模块封装结构，其特征在于，所述导热片(70)的形状为L形，所述导热片(70)的材料为陶瓷，且所述导热片(70)分别与所述芯片(30)和所述散热板连接。
3.根据权利要求1所述的一种双控制极模块封装结构，其特征在于，所述芯片(30)与所述铜基岛(20)之间设置有绝缘层，所述铜基岛(20)的尺寸大于所述芯片(30)的尺寸，且所述芯片(30)的横向中心线和竖向中心线分别与所述铜基岛(20)的横向中心线和竖向中心线重合。
4.根据权利要求1所述的一种双控制极模块封装结构，其特征在于，所述导热柱(80)的数量至少大于一个，且呈矩形整列均匀分布于所述散热板(10)和所述塑封壳体(40)远离所述铜基岛(20)的一侧表面。
5.根据权利要求1所述的一种双控制极模块封装结构，其特征在于，所述导热柱(80)的长度尺寸小于所述隔离围挡(60)的高度尺寸。
6.根据权利要求1所述的一种双控制极模块封装结构，其特征在于，所述散热孔(601)的数量至少大于一个，所述散热孔(601)均匀分布于所述隔离围挡(60)的表面四周。
7.根据权利要求1所述的一种双控制极模块封装结构，其特征在于，所述隔离围挡(60)的形状为回字形，所述隔离围挡(60)的材料为聚丙烯塑料。
CN202121494708.9U 2021-07-02 2021-07-02 一种双控制极模块封装结构 Active CN215869375U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121494708.9U CN215869375U (zh) 2021-07-02 2021-07-02 一种双控制极模块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121494708.9U CN215869375U (zh) 2021-07-02 2021-07-02 一种双控制极模块封装结构

Publications (1)

Publication Number Publication Date
CN215869375U true CN215869375U (zh) 2022-02-18

Family

ID=80332111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121494708.9U Active CN215869375U (zh) 2021-07-02 2021-07-02 一种双控制极模块封装结构

Country Status (1)

Country Link
CN (1) CN215869375U (zh)

Similar Documents

Publication Publication Date Title
CN106098641B (zh) 一种散热的集成电路封装结构
CN211831672U (zh) 一种电机控制器及电动两轮车
CN215869375U (zh) 一种双控制极模块封装结构
CN109979896B (zh) 一种全新igbt模块
CN106384728A (zh) 带散热功能的功率模块
CN218568825U (zh) 一种利于散热的新能源汽车用场效应管
CN105379097B (zh) 电力变换装置
CN216852500U (zh) 一种散热效果较佳的电路板
CN209785918U (zh) 一种贴片式三极管
CN211702829U (zh) 具有散热屏蔽功能的电器结构
CN113488445A (zh) 一种igbt封装散热结构及其应用的电机控制器
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN211045416U (zh) 微电子芯片封装结构
CN208368501U (zh) Igbt模块封装结构及冷却系统
CN218004837U (zh) 一种带有底部散热结构的半导体
CN211509670U (zh) 一种高效散热电路板的安装结构
CN206432253U (zh) 半导体器件
CN220829953U (zh) 一种单管igbt功率模组及电焊机
CN212136420U (zh) 一种半导体芯片集成元件
CN220123351U (zh) 一种优化的功率板散热一体结构
CN214176010U (zh) 一种功率器件和电子装置
CN218385191U (zh) 一种用于mcu芯片的封装结构
CN219226275U (zh) 一种散热性好的tvs管
CN215379571U (zh) 功率变换器的散热器、功率变换器及充电桩
CN216752528U (zh) 一种控制器及车辆

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant