CN105206588A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN105206588A
CN105206588A CN201510319756.7A CN201510319756A CN105206588A CN 105206588 A CN105206588 A CN 105206588A CN 201510319756 A CN201510319756 A CN 201510319756A CN 105206588 A CN105206588 A CN 105206588A
Authority
CN
China
Prior art keywords
mentioned
semiconductor package
peristome
semiconductor device
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510319756.7A
Other languages
English (en)
Other versions
CN105206588B (zh
Inventor
本多广一
渡边真司
岩崎俊宽
石堂仁则
丹羽康一郎
宫腰武
细山田澄和
熊谷欣一
近井智哉
中村慎吾
作元祥太朗
松原宽明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rely On Technology Japan Co
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Publication of CN105206588A publication Critical patent/CN105206588A/zh
Application granted granted Critical
Publication of CN105206588B publication Critical patent/CN105206588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及半导体封装件及其制造方法，目的在于实现散热特性优异、可靠性高的半导体封装件。半导体封装件包括：支撑基板、经由粘结材料粘结于上述支撑基板的表面的半导体器件、覆盖上述半导体器件的绝缘层、以及贯通上述绝缘层而将上述半导体器件与外部端子连接的布线，其特征在于，在上述支撑基板的背面侧设置有到达上述半导体器件的第一开口部。上述粘结材料也可以构成上述第一开口部的一部分。

Description

半导体封装件及其制造方法
技术领域
本发明涉及半导体封装件的结构。尤其涉及使用功率器件作为半导体器件的情况下的半导体封装件的散热结构。
背景技术
以往，已知有在支撑基板上搭载集成电路(IC)芯片等半导体器件的半导体封装件。通常，这种半导体封装件采用在支撑基板上经由被称为管芯附着(dieattach)材料的粘结材料粘结IC芯片等半导体器件，并利用密封体(密封用树脂)覆盖上述半导体器件来进行保护的结构。
作为半导体封装件所使用的支撑基板，使用了印刷电路基板、陶瓷基板等各种基板。尤其是近年来，正在开发使用金属基板作为基体的半导体封装件。使用金属基板的半导体封装件具有电磁波屏蔽性、热特性优异的优点，作为可靠性高的半导体封装件备受瞩目(专利文献1)。
(现有技术文献)
(专利文献)
专利文献1：日本特开2010-40911号公报
发明内容
(发明所要解决的问题)
本发明人考虑到金属基板的高散热特性在使用功率器件作为半导体器件的情况下是有益的，而致力于开发在金属基板上搭载功率器件的半导体封装件。功率器件是对大电压、大电流进行处理的半导体元件，发热量非常大，因而需要高散热特性。
在采用金属基板作为功率器件的封装件结构的情况下，可以实现散热特性优异的封装件结构。但是，例如在使用SiC(碳化硅)或GaN(氮化镓)作为基板的下一代功率器件中，设想为结温(Tj)达175～250℃温度这样非常高的动作环境，封装件结构的散热特性需要进一步提高。
本发明鉴于这种问题而提出，其课题在于提供一种散热特性优异、可靠性高的半导体封装件。
(解决问题的措施)
本发明的一个实施方式的半导体封装件包括：支撑基板、经由粘结材料粘结于上述支撑基板的表面的半导体器件(尤其是功率器件)、覆盖上述半导体器件的绝缘层、以及贯通上述绝缘层而将上述半导体器件与外部端子(销形状的导体或焊料球)连接的布线，其特征在于，在上述支撑基板的背面侧设置有到达上述半导体器件的第一开口部。
可以将设置于支撑基板的开口作为掩模对上述粘结材料进行刻蚀，据此构成上述第一开口部的一部分。
上述半导体器件的一部分可以经由上述第一开口部露出于外部空气中。另外，在上述第一开口部可以经由散热性粘结材料设置有散热部件，也可以填充有金属材料，还可以设置有覆盖上述第一开口部的导体图案。
另外，在上述绝缘层可以设置有到达上述半导体器件的第二开口部，上述半导体器件的一部分可以经由上述第二开口部露出于外部空气中。另外，在上述第二开口部可以设置有散热部件。
在本发明另一实施方式的半导体封装件的制造方法中，上述半导体封装件包括：支撑基板、经由粘结材料粘结于上述支撑基板的表面的半导体器件(尤其是功率器件)、覆盖上述半导体器件的绝缘层、以及贯通上述绝缘层而将上述半导体器件与外部端子(销形状的导体或焊料球)连接的布线，上述半导体封装件的制造方法的特征在于，包括在上述支撑基板的背面侧形成到达上述半导体器件的第一开口部的工序。
本发明还可以包括对上述支撑基板的背面侧进行刻蚀而形成开口的工序、以及将上述开口作为掩模对上述粘结材料进行刻蚀的工序。
本发明中，在形成上述第一开口部的工序之后，还可以包括在上述第一开口部利用散热性粘结材料来形成散热部件的工序、在上述第一开口部填充金属材料的工序以及以覆盖上述第一开口部的方式形成导体图案的工序中的任一工序。
本发明还可以包括在上述绝缘层形成到达上述半导体器件的第二开口部的工序，还可以包括在上述第二开口部形成散热部件的工序。
根据本发明，通过在支撑基板设置开口部而使半导体器件的一部分直接与外部空气或散热部件相接触，据此可以实现散热特性优异、可靠性高的半导体封装件。
附图说明
图1为本发明第一实施方式的半导体封装件的外观图。
图2为本发明第一实施方式的半导体封装件的剖面图。
图3为示出本发明第一实施方式的半导体封装件的制造工序的图。
图4为示出本发明第一实施方式的半导体封装件的制造工序的图。
图5为示出本发明第一实施方式的半导体封装件的制造工序的图。
图6为示出本发明第一实施方式的半导体封装件的制造工序的图。
图7为本发明第二实施方式的半导体封装件的剖面图。
图8为本发明第三实施方式的半导体封装件的剖面图。
图9为本发明第四实施方式的半导体封装件的剖面图。
图10为本发明第五实施方式的半导体封装件的剖面图。
图11为本发明第六实施方式的半导体封装件的剖面图。
图12为本发明第七实施方式的半导体封装件的剖面图。
图13为本发明第八实施方式的半导体封装件的剖面图。
图14为本发明第九实施方式的半导体封装件的剖面图。
(附图标记的说明)
100：半导体封装件；101：支撑基板；102a：粘结材料；102b：粘结材料；
103a：半导体器件；103b：半导体器件；104：第一密封体；105：布线；
105a：铜种子层；105b：铜布线；106：第二密封体；107：外部端子；
107a：凸块下金属UMB(UnderBumpMetal)；107b：金属凸块；
108：第一开口部
具体实施方式
以下，参照附图详细说明本发明的一个实施方式的半导体封装件。以下所示的实施方式为本发明的实施方式的一例，本发明并不局限于这些实施方式。
此外，在本实施方式所参照的附图中，对于同一部分或具有相同的功能的部分，标注同一附图标记或类似的附图标记(在数字后只标注有A、B等的附图标记)，并省略其重复说明。另外，也有省略数字后的A、B而只用数字统称(例如，将“10a”和“10b”统称而记载为“10”)的情况。另外，为了便于说明，也存在图的尺寸比例与实际比例不同，或者从图中省略结构的一部分的情况。
(第一实施方式)
<封装件的外观>
图1为本发明第一实施方式的半导体封装件100的外观图。此外，图1的近前部分为用于示出内部结构的外观的切断面。
在图1中，11为支撑基板，12为设置于支撑基板的表面(搭载半导体器件的一侧的面)的粘结材料(也称为管芯附着材料)。13为IC芯片或大规模集成电路(LSI)芯片等半导体器件，尤其，在这里，搭载有功率器件(例如，整流二极管、功率晶体管、晶闸管、门极关断晶闸管(GateTurn-Offthyristor)、双向可控硅(TRIAC)等)。
作为保护半导体器件13的密封体(绝缘层)14、15，例如可以使用密封用树脂。在这里，虽然未图示，但在密封体14、15内形成布线而将半导体器件13的输出端子与外部端子16电连接。
另外，在第一实施方式的半导体封装件100中，在支撑基板11的背面(与搭载半导体器件的一侧的面相反的面)侧设置有到达半导体器件13的开口部17。开口部17通过对支撑基板11及粘结材料12进行刻蚀而形成，使半导体器件13的一部分露出，详细内容见下文。在第一实施方式的半导体封装件100中，上述开口部17发挥散热部的功能。
此外，在本说明书中，将设置于支撑基板的背面侧的开口部(对支撑基板和粘结材料进行刻蚀而形成的开口部)称为“第一开口部”。相反，在本说明书中，将设置于后述的支撑基板的表面侧的开口部(对密封体进行刻蚀而形成的开口部)称为“第二开口部”。
这样，本实施方式的半导体封装件100的结构如下：将支撑基板11直接用作基体，并借助于所层叠的树脂层(密封体14、15)保护半导体器件13免受外部空气的影响。另外，在支撑基板11的背面设置散热用的开口部17而实现散热特性优异的半导体封装件。
<封装件结构>
图2为详细说明使用图1说明了的半导体封装件100的结构的剖面图。101为支撑基板，在这里，使用金属基板。作为金属基板，使用不锈钢等铁合金基板、铜合金基板、铝合金基板等合金基板即可。当然，无需限定于金属基板，也可以根据用途或成本，而使用硅基板、陶瓷基板、绝缘树脂基板等。
在支撑基板101上经由粘结材料102a、102b设置有半导体器件103a、103b。粘结材料102是用于粘结支撑基板101与半导体器件103的部件，在本实施方式中，利用公知的管芯附着膜(管芯附着片材)。
半导体器件103为IC芯片或LSI芯片等半导体元件。在第一实施方式的半导体封装件100中，半导体器件103a为功率器件，半导体器件103b为金属氧化物半导体场效应晶体管(MOSFET)或二极管。虽未图示，也可在支撑基板101上设置多个功率器件或MOSFET等。
半导体器件103a、103b的上面及侧面被第一密封体104覆盖而保护其免受外部环境的影响。作为第一密封体104，可以使用环氧类树脂，但只要是公知的密封用树脂，就可使用任意的材料。
在第一密封体104上形成有布线105。在这里，布线105由铜种子层(copperseedlayer)105a和铜布线105b构成。当然，不局限于铜，只要是铝或银等可确保与半导体器件的良好的电连接的材料，就可使用公知的任意材料。
在布线105上设置有第二密封体106，在第二密封体106上，经由接触孔设置有外部端子107。第二密封体106可以使用与第一密封体104相同的材料，但由于其直接与外部空气相接触，故也可以使用作为保护膜的功能性更优异的其他材料。在本实施方式中，使用环氧类树脂。
外部端子107可以为焊料球，也可以为销形状的金属部件。例如，可以在UBM(UnderBumpMetal，凸块下金属)层107a上利用电解镀敷来堆积金属凸块107b而形成销形状的金属部件。另外，可以使用Cu或Cu合金作为金属部件来形成销形状的外部端子107。此时，可以使用Sn-Ag-Cu、Sn-Cu、Pb-Sn类等焊料材料作为钎焊材料。
以上说明的本发明第一实施方式的半导体封装件100在支撑基板101的背面侧设置有第一开口部108。第一开口部108到达半导体器件103a的背面(与形成有电路的面相反的面)，并且由设置于支撑基板101的开口部与设置于粘结材料102a的开口部构成。即，粘结材料102a可视为构成第一开口部108的一部分。
第一开口部108使半导体器件103a的背面露在外部空气中，据此发挥用于提高散热特性的散热部件的功能。尤其，在第一实施方式的半导体封装件100中，使用了功率器件作为半导体器件103a，因而其散热效果显著。
基本上，半导体器件103a的露出面的面积越大，就越可以提高散热效果，优选地，可以使半导体器件103的背面的面积的60％以上(更优选为90％以上)露出。另外，在图2中，示出了设置一个开口部的例子，但也可以采用设置多个开口部的结构。
另外，第一开口部108的形状不局限于圆形形状，也可呈矩形形状、多边形形状。例如，若半导体器件103a为矩形形状的IC芯片，则可以设置矩形形状的第一开口部108，据此可以有效地确保露出面。
<制造工序>
图3至图6为示出本发明第一实施方式的半导体封装件100的制造工序的图。在图3(A)中，首先，准备金属基板作为支撑基板101。在这里，利用铁合金的不锈钢基板(SUS基板)作为金属基板，只要是具有某种程度的刚性的基板，就可采用由其他材料形成的基板。例如，也可以为硅基板、陶瓷基板、绝缘树脂基板。
接着，在支撑基板101上，使用管芯附着膜作为粘结材料102来配置半导体器件103。具体地，首先，在晶片上利用公知的半导体工艺形成多个半导体器件(半导体元件)，并在将管芯附着膜贴附于半导体器件的状态下进行背面研磨工序(晶片的减薄化)。
然后，利用管芯切割(dicing)工序将多个半导体器件单片化，并将在贴附于粘结材料102的状态下分离了的多个半导体器件103粘结在支撑基板101上。具体地，经由粘结材料102a配置半导体器件(功率器件)103a，并经由粘结材料102b配置半导体器件(MOSFET)103b。
接着，如图3(B)所示，以覆盖半导体器件103的方式形成第一密封体104。作为第一密封体104，可以使用环氧类树脂、酚(phenol)类树脂、氰酸酯类树脂、丙烯酸类树脂、聚酰胺酰亚胺类树脂以及聚酰亚胺类树脂中的任意一种。可以为热固性树脂，也可以为光固性树脂。另外，第一密封体104可以使用丝网印刷法、旋涂法等公知的任意的涂敷方法。
在形成第一密封体104之后，利用公知的光刻技术对第一密封体104进行图案化，而形成多个接触孔104a。这些接触孔104a用于确保之后形成的铜布线105与半导体器件103的电连接。
接着，如图4(A)所示，形成由铜种子层105a及铜布线105b构成的铜布线105。关于铜布线105，首先针对图3(B)所示的接触孔104a选择性地形成作为镀铜(copperplating)的基底的铜种子层105a，然后利用镀铜来形成铜布线105b。
镀铜可以使用电镀，也可以使用无电解镀。另外，在本实施方式中，利用镀铜来形成铜布线105，但并不局限于此，也可以利用其他方法形成铜布线105。例如，可以使用溅射法或蒸镀法等公知的化学气相沉积(CVD)法。
接着，如图4(B)所示，形成第二密封体106。关于第二密封体106的形成，可以与第一密封体104相同，但在本实施方式中，为了以后在支撑基板101形成第一开口部108时还发挥保护层的功能，因而优选地使用防水性、抗化学药品性优异的绝缘体。
接着，如图5(A)所示，从支撑基板101的背面侧进行刻蚀来形成开口部108a(在这里，仅对支撑基板101进行刻蚀)。在本实施方式中，利用抗蚀剂掩模(未图示)通过湿法刻蚀来形成开口部108a。具体地，作为刻蚀剂，可使用硫酸铁溶液、硫酸铜溶液、氯化铁溶液、氯化铜溶液等。刻蚀剂的种类可以根据构成支撑基板101的金属材料来适当地选择。
此外，在本实施方式中，示出了通过湿法刻蚀形成开口部108a的例子，但也可以通过干法刻蚀或激光刻蚀形成。但是，在使用湿法刻蚀的情况下，如图5(A)所示，粘结材料102发挥刻蚀终止层的功能，因而可以实现能够减少对半导体器件103的刻蚀损伤的效果。
另外，在本实施方式中，在借助于第二密封体106来保护铜布线105的状态下进行湿法刻蚀工序，因而即使刻蚀剂进入支撑基板的表面侧，铜布线105也不会受到刻蚀剂的侵蚀。
利用湿法刻蚀在支撑基板101形成开口部108a之后，如图5(B)所示，将上述开口部108a作为掩模(即，将支撑基板101作为刻蚀掩模)，自对准地(selfalign)对粘结材料102a进行刻蚀。粘结材料102a的刻蚀可使用灰化(ashing)、干法刻蚀、激光刻蚀等公知的刻蚀技术。这种情况下，为了尽可能减少对半导体器件103a造成的损伤，优选地，以可充分地确保粘结材料102a与半导体器件103a的选择比的方式选定刻蚀条件。另外，尤其是在使用激光刻蚀的情况下，在激光加工后，粘结材料102a炭化而产生碳化物层的情况下，也可以增加利用高锰酸钾溶液等的湿法刻蚀处理(被称为除胶渣(desmear)处理的残留物去除处理)。
如此，在形成第一开口部108之后，如图6(A)所示，在第二密封体106形成接触孔106a。
进而，如图6(B)所示，形成销形状的金属部件作为外部端子107。在这里，利用公知的UBM(underBumpMetal，凸块下金属)107a与金属凸块107b构成外部端子107。此外，在本实施方式中，使用了金作为金属材料，但也可以使用铜、焊料、镍等金属材料来形成凸块。
另外，可采用设置焊料球的结构来替代销形状的金属部件作为外部端子107。
经过以上的制造工序，完成图1、图2所示的第一实施方式的半导体封装件100。根据本发明，形成下述结构，即在半导体器件103、尤其是功率器件103a的下方(支撑基板一侧)设置对支撑基板101及粘结材料102进行刻蚀而成的第一开口部108，使功率器件103a的一部分露在外部空气中的结构。
由此，即使在搭载了假设以175℃～250℃这样的高温区域作为工作环境的功率器件的情况下，也可经由第一开口部108始终使功率器件103a被外部空气冷却，因而可实现散热特性优异、可靠性高的半导体封装件。
此外，在本实施方式中，示出了仅在功率器件103a的下方设置第一开口部108的例子，但也可以根据需要而采用在MOSFET103b的下方也设置第一开口部108的结构。这种情况下，作为半导体封装件整体的散热效果得以提高，因而可实现散热特性更优异的半导体封装件。
进而，在本实施方式中，示出了在功率器件103a的下方形成一个开口部的例子，但也可以形成多个开口部。这种情况下，可提高功率器件103a的下方的耐冲击性。
(第二实施方式)
图7示出了本发明第二实施方式的半导体封装件200的剖面图。第二实施方式的半导体封装件200在第一开口部108设置散热器(heatsink)201，在这点上与第一实施方式的半导体封装件100不同。其他方面与第一实施方式的半导体封装件100相同。
在图7中，散热器201使用散热性粘结材料202而与半导体器件(功率器件)103a粘接。作为散热器201，可以使用铜或铝等金属部件。另外，作为散热性粘结材料202，可以使用配合了铝(Al)、氮化铝(AlN)、碳化硅(SiC)或氮化硼(BN)的硅树脂或焊料等金属材料。
另外，在本实施方式中，例示出了使用散热性粘结材料202来设置散热器201的结构，但也可以并用散热器和散热片(heatspreader)。
本发明第二实施方式的半导体封装件200通过使半导体器件103a和作为散热结构物的散热器或散热片相靠近，可有效地对半导体器件103a所发出的热量进行散热。由此，可以实现散热特性更优异、可靠性高的半导体封装件。
(第三实施方式)
图8示出了本发明第三实施方式的半导体封装件300的剖面图。在第三实施方式的半导体封装件300的外周部(支撑基板101露出的部分)设置有贯通支撑基板101的固定用孔，而固定于安装基板(印刷布线基板)，在这一点上与第二实施方式的半导体封装件200不同。其他方面与第二实施方式的半导体封装件200相同。
在图8中，301为安装基板，高密度地安装有电子部件、集成电路以及连接这些的布线。在本实施方式中，采用在支撑基板101及安装基板301的外周部设置孔，并借助于贯通两者的固定用销302以及固定用螺母303来将半导体封装件200和安装基板301固定的结构。
此时，可以将安装基板301上的电子部件或集成电路与设置于半导体封装件300的外部端子107连接，据此将安装基板301上的电子部件或集成电路与半导体器件103a、103b连接。
本发明的第三实施方式的半导体封装件300相对于安装基板301而物理地固定，据此除了散热特性优异的效果之外，还具有因固定强度增加而耐冲击性提高的效果。这种效果在将本发明的半导体封装件设置于汽车内等振动剧烈的工作环境的情况下尤为有用。
(第四实施方式)
图9示出了本发明第四实施方式的半导体封装件400的剖面图。在第四实施方式的半导体封装件400的端部设置有贯通支撑基板101、第一密封体104以及第二密封体106的固定用孔，而固定于安装基板(印刷布线基板)，在这一点上与第三实施方式的半导体封装件300不同。其他方面与第三实施方式的半导体封装件300相同。
本发明的第四实施方式的半导体封装件400相对于安装基板301而物理地固定，据此除了散热特性优异的效果之外，还具有因固定强度增加而耐冲击性提高的效果。这种效果在将本发明的半导体封装件设置于汽车内等振动剧烈的工作环境的情况下尤为有用。
(第五实施方式)
图10示出了本发明第五实施方式的半导体封装件500的剖面图。在第五实施方式的半导体封装件500中，第一开口部108被金属填充部501掩埋，在这一点上与第一实施方式的半导体封装件100不同。其他方面与第一实施方式的半导体封装件100相同。
在图10中，金属填充部501以利用金属材料而埋入第一开口部108的方式形成，其朝外部的露出面与支撑基板101的背面处于大致同一平面上。作为金属填充部501，可以采用填充了铜(Cu)、铜和锡的合金(CuSn)、银(Ag)等金属材料的结构(例如，Cu膏、CuSn膏、Ag膏)。另外，也可以使用诸如钨插塞那样公知的金属嵌入技术。
在本发明第五实施方式的半导体封装件500中，设置金属填充部501作为散热部件，并仅将第一开口部108的内部作为散热部件，据此可以防止散热部件从支撑基板101突出，并可以抑制半导体封装件整体的高度(厚度)。由此，除了散热特性优异这一效果之外，还具有可以实现半导体封装件的小型化的效果。
(第六实施方式)
图11示出了本发明第六实施方式的半导体封装件600的剖面图。第六实施方式的半导体封装件600中，除了第一开口部108之外，在半导体器件103a的电路形成面一侧还设置有第二开口部601，在这一点上与第一实施方式的半导体封装件100不同。其他方面与第一实施方式的半导体封装件100相同。
在图11中，在半导体器件103a的上方(电路形成面一侧)对第一密封体104以及第二密封体106进行刻蚀而形成第二开口部601。因此，第二开口部601到达半导体器件103a的电路形成面。这种情况下，优选地，以可以确保第一密封体104与半导体器件103a的电路形成面之间的选择比的方式选择刻蚀剂或刻蚀气体。
本发明第六实施方式的半导体封装件600中，在半导体器件103a的下方(支撑基板一侧)设置有第一开口部108，在半导体器件103a的上方(电路形成面一侧)设置有第二开口部601，据此可以实现散热特性更优异、可靠性高的半导体封装件。
(第七实施方式)
图12示出了本发明第七实施方式的半导体封装件700的剖面图。第七实施方式的半导体封装件700中，除了在第一开口部108设置有散热器201的结构之外，还在半导体器件103a的电路形成面一侧设置有第二开口部601，在这一点上与第二实施方式的半导体封装件200不同。其他方面与第二实施方式的半导体封装件200相同。
图12所示的半导体封装件700中，在半导体器件103a的上下两面实施散热措施，据此可以进一步提高散热特性。具体地，采用了下述结构，即在半导体器件103a的下方，在支撑基板101设置第一开口部108，并在其内部经由散热性粘结材料202设置散热器201。另外，采用了下述结构，即在半导体器件103a的上方，对第一密封体104及第二密封体106设置第二开口部601。
构成散热器201的具体的材料等与第二实施方式相同，因而省略在此的说明。另外，与第二实施方式同样地，也可以并用散热器和散热片。进而，第二开口部601如第六实施方式所述。
本发明第七实施方式的半导体封装件700中，在使半导体器件103a与作为散热部件的散热器或散热片相靠近之后，使半导体器件103a的电路形成面也与外部空气相接触(电路形成面可以用保护膜保护)，据此使得由半导体器件103a发出的热量从上下方向有效地散热。由此，可以实现散热特性更优异、可靠性高的半导体封装件。
(第八实施方式)
图13示出了本发明第八实施方式的半导体封装件800的剖面图。第八实施方式的半导体封装件800中，除了在第一开口部108设置散热器201的结构之外，还在半导体器件103a的电路形成面一侧设置有第二开口部601，并在其内部设置金属部件801作为散热部件，在这一点上与第二实施方式的半导体封装件200不同。其他方面与第二实施方式的半导体封装件200相同。
图13所示的半导体封装件800与第七实施方式相同地，在半导体器件103a的上下两面实施散热措施，据此提高散热特性。具体地，采用在半导体器件103a的下方设置散热器201的结构，并采用在半导体器件103a的上方设置金属部件801的结构，据此使散热部件与半导体器件103a的上方及下方相靠近，可以积极地对半导体器件103a所发出的热量进行散热。由此，本发明第八实施方式的半导体封装件800可以实现散热特性更优异、可靠性高的半导体封装件。
(第九实施方式)
图14示出了本发明第九实施方式的半导体封装件900的剖面图。第九实施方式的半导体封装件900中，以覆盖第一开口部108的内壁的方式形成有导体图案901，在这一点上与第一实施方式的半导体封装件100不同。其他方面与第一实施方式的半导体封装件100相同。
图14所示的半导体封装件900中，在对支撑基板101形成第一开口部108之后，从半导体器件103a的背面遍及支撑基板101的背面地形成由铜形成的导体图案901，据此赋予导体图案901作为散热部件的功能和作为布线的功能。此外，在这里，例示了铜，但也可以采用由铝或银等其他金属材料形成的导体图案。
在半导体器件103a为功率器件的情况(尤其是使用Si晶片的MOSFET、绝缘栅双极晶体管(IGBT)类功率器件、或者使用SiC晶片的功率器件的情况)下，由于电流纵向(半导体器件的上下方向)流动，因而能够从半导体器件103a的背面侧输出电流。
因此，在第九实施方式的半导体封装件900中，能够使铜的导体图案901发挥从功率器件103a的背面侧输出电流的布线(导体路径)或电极的功能。当然，在不用作布线或电极的情况下，发挥用于提高散热效果的散热部件的功能。
另外，在将导体图案901用作布线的情况下，在支撑基板101的背面利用光刻技术形成布线图案，但这种细线图案的实际的表面积增加，因而还便于提高散热效果。因此，不仅用作布线，还考虑用作散热部件，从而作为有意图地绘制几何图形之类的布线图案而尽可能地增加表面积，以提高散热效果。
本发明第九实施方式的半导体封装件900采用使导体图案与半导体器件103a的背面相接触的结构，据此来发挥散热特性优异的效果，除此之外，在半导体器件103a为电流纵向流动型的功率器件的情况下，还起到可积极地用作布线或电极的效果。

Claims (20)

1.一种半导体封装件，包括：
支撑基板；
经由粘结材料粘结于上述支撑基板的表面的半导体器件；
覆盖上述半导体器件的绝缘层；以及
贯通上述绝缘层而将上述半导体器件与外部端子连接的布线，
其特征在于，
在上述支撑基板的背面侧设置有到达上述半导体器件的第一开口部。
2.根据权利要求1所述的半导体封装件，其特征在于，上述粘结材料构成上述第一开口部的一部分。
3.根据权利要求1所述的半导体封装件，其特征在于，上述半导体器件的一部分经由上述第一开口部而露出于外部空气。
4.根据权利要求1所述的半导体封装件，其特征在于，在上述第一开口部经由散热性粘结材料设置有散热部件。
5.根据权利要求1所述的半导体封装件，其特征在于，在上述第一开口部填充有金属材料。
6.根据权利要求1所述的半导体封装件，其特征在于，设置有覆盖上述第一开口部的导体图案。
7.根据权利要求1至6中任一项所述的半导体封装件，其特征在于，在上述绝缘层设置有到达上述半导体器件的第二开口部。
8.根据权利要求7所述的半导体封装件，其特征在于，上述半导体器件的一部分经由上述第二开口部而露出于外部空气中。
9.根据权利要求7所述的半导体封装件，其特征在于，在上述第二开口部设置有散热部件。
10.根据权利要求1至6中任一项所述的半导体封装件，其特征在于，上述外部端子为销形状的导体或焊料球。
11.根据权利要求1至6中任一项所述的半导体封装件，其特征在于，上述半导体器件为功率器件。
12.一种半导体封装件的制造方法，上述半导体封装件包括：
支撑基板；经由粘结材料粘结于上述支撑基板的表面的半导体器件；
覆盖上述半导体器件的绝缘层；以及
贯通上述绝缘层而将上述半导体器件与外部端子连接的布线，
上述半导体封装件的制造方法的特征在于，包括
在上述支撑基板的背面侧形成到达上述半导体器件的第一开口部的工序。
13.根据权利要求12所述的半导体封装件的制造方法，其特征在于，包括：
对上述支撑基板的背面侧进行刻蚀而形成开口的工序；以及
将上述开口作为掩模来对上述粘结材料进行刻蚀的工序。
14.根据权利要求12或13所述的半导体封装件的制造方法，其特征在于，在形成上述第一开口部的工序之后，还包括在上述第一开口部利用散热性粘结材料来形成散热部件的工序。
15.根据权利要求12或13所述的半导体封装件的制造方法，其特征在于，在形成上述第一开口部的工序之后，还包括在上述第一开口部填充金属材料的工序。
16.根据权利要求12或13所述的半导体封装件的制造方法，其特征在于，在形成上述第一开口部的工序之后，还包括以覆盖上述第一开口部的方式形成导体图案的工序。
17.根据权利要求12或13所述的半导体封装件的制造方法，其特征在于，还包括在上述绝缘层形成到达上述半导体器件的第二开口部的工序。
18.根据权利要求17所述的半导体封装件的制造方法，其特征在于，还包括在上述第二开口部形成散热部件的工序。
19.根据权利要求12或13所述的半导体封装件的制造方法，其特征在于，上述外部端子为销形状的导体或焊料球。
20.根据权利要求12或13所述的半导体封装件的制造方法，其特征在于，上述半导体器件为功率器件。
CN201510319756.7A 2014-06-19 2015-06-11 半导体封装件及其制造方法 Active CN105206588B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014126480A JP6457206B2 (ja) 2014-06-19 2014-06-19 半導体パッケージ及びその製造方法
JP2014-126480 2014-06-19

Publications (2)

Publication Number Publication Date
CN105206588A true CN105206588A (zh) 2015-12-30
CN105206588B CN105206588B (zh) 2019-05-03

Family

ID=54870335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510319756.7A Active CN105206588B (zh) 2014-06-19 2015-06-11 半导体封装件及其制造方法

Country Status (5)

Country Link
US (1) US9362200B2 (zh)
JP (1) JP6457206B2 (zh)
KR (1) KR102352342B1 (zh)
CN (1) CN105206588B (zh)
TW (1) TWI641088B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342236A (zh) * 2016-04-28 2017-11-10 株式会社吉帝伟士 半导体封装件的制造方法
CN111937139A (zh) * 2018-04-03 2020-11-13 索尼半导体解决方案公司 电子模块及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3065114B1 (fr) * 2017-04-11 2019-12-20 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage du dispositif electrique
US10607931B2 (en) * 2018-07-03 2020-03-31 Texas Instruments Incorporated Semiconductor device with electroplated die attach
CN113473747B (zh) * 2021-07-20 2022-06-14 景旺电子科技(龙川)有限公司 适用于插件方式耐高压的金属基线路板制作方法及线路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119379A1 (en) * 2010-11-16 2012-05-17 Shinko Electric Industries Co., Ltd. Electric part package and manufacturing method thereof
CN103779490A (zh) * 2012-10-24 2014-05-07 乐利士实业股份有限公司 光电半导体装置及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120392U (zh) * 1988-02-10 1989-08-15
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JPH06132425A (ja) * 1992-10-22 1994-05-13 Kyocera Corp 半導体装置
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
JPH09326450A (ja) * 1996-06-03 1997-12-16 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP4033639B2 (ja) * 2000-12-15 2008-01-16 イビデン株式会社 多層プリント配線板
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP4654149B2 (ja) * 2006-03-30 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
US7786558B2 (en) * 2005-10-20 2010-08-31 Infineon Technologies Ag Semiconductor component and methods to produce a semiconductor component
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7892882B2 (en) * 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US20130192655A1 (en) * 2007-08-29 2013-08-01 Texas Instruments Incorporated Thermoelectric device embedded in a printed circuit board
JP2009158825A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置
US7781682B2 (en) * 2008-03-31 2010-08-24 Intel Corporation Methods of fabricating multichip packages and structures formed thereby
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
JP5167022B2 (ja) 2008-08-07 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5388598B2 (ja) 2008-11-14 2014-01-15 カルソニックカンセイ株式会社 素子の放熱構造
JP5271886B2 (ja) * 2009-12-08 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
JP5503590B2 (ja) * 2011-04-28 2014-05-28 ラピスセミコンダクタ株式会社 半導体装置
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
US9111750B2 (en) 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119379A1 (en) * 2010-11-16 2012-05-17 Shinko Electric Industries Co., Ltd. Electric part package and manufacturing method thereof
CN103779490A (zh) * 2012-10-24 2014-05-07 乐利士实业股份有限公司 光电半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342236A (zh) * 2016-04-28 2017-11-10 株式会社吉帝伟士 半导体封装件的制造方法
CN111937139A (zh) * 2018-04-03 2020-11-13 索尼半导体解决方案公司 电子模块及其制造方法

Also Published As

Publication number Publication date
JP2016004977A (ja) 2016-01-12
CN105206588B (zh) 2019-05-03
TW201601263A (zh) 2016-01-01
TWI641088B (zh) 2018-11-11
KR20150146399A (ko) 2015-12-31
KR102352342B1 (ko) 2022-01-17
JP6457206B2 (ja) 2019-01-23
US20150371934A1 (en) 2015-12-24
US9362200B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
EP2410563B1 (en) Stacked interconnect heat sink
TWI485817B (zh) 微電子封裝及其散熱方法
US8946904B2 (en) Substrate vias for heat removal from semiconductor die
US11183460B2 (en) Embedded die packaging with integrated ceramic substrate
CN105206588A (zh) 半导体封装件及其制造方法
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2015005681A (ja) 半導体装置及びその製造方法
US20020060356A1 (en) Power semiconductor device
US20220059443A1 (en) Vertical and horizontal circuit assemblies
US20160133712A1 (en) Semiconductor Device and Method of Manufacturing the Same
US7190068B2 (en) Bottom heat spreader
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
KR100682004B1 (ko) 반도체 장치
US20080036045A1 (en) Package-base structure of power semiconductor device and manufacturing process of the same
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
EP1995777A1 (en) Transistor package with wafer level dielectric isolation
KR101473356B1 (ko) 히트 슬러그의 접지방법
JP5525856B2 (ja) 半導体モジュール
JPS60136320A (ja) 半導体装置
JP2006179709A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Jiuchushi, taifen Prefecture, Japan

Patentee after: Rely on Technology Japan company

Address before: Jiuchushi, taifen Prefecture, Japan

Patentee before: J-DEVICES Corp.

CP01 Change in the name or title of a patent holder