JP2009010559A - 圧電部品及びその製造方法 - Google Patents

圧電部品及びその製造方法 Download PDF

Info

Publication number
JP2009010559A
JP2009010559A JP2007168552A JP2007168552A JP2009010559A JP 2009010559 A JP2009010559 A JP 2009010559A JP 2007168552 A JP2007168552 A JP 2007168552A JP 2007168552 A JP2007168552 A JP 2007168552A JP 2009010559 A JP2009010559 A JP 2009010559A
Authority
JP
Japan
Prior art keywords
layer
piezoelectric
electrode
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007168552A
Other languages
English (en)
Inventor
Toshimasa Tsuda
稔正 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2007168552A priority Critical patent/JP2009010559A/ja
Priority to US12/157,913 priority patent/US7913367B2/en
Priority to CNA2008101250032A priority patent/CN101335508A/zh
Priority to EP20080252190 priority patent/EP2009710A3/en
Publication of JP2009010559A publication Critical patent/JP2009010559A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Further insulation means against electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Abstract

【課題】 圧電部品の耐湿性が優れていないことによる振動部（櫛歯電極）の変質と高価な製造コストである。
【解決手段】 圧電基板２と、該圧電基板２上に形成された少なくとも１つの振動部（ＩＤＴ）３と、該振動部３に接続された素子配線部とを有する圧電素子であって、前記振動部３の上面及び側面を感光性樹脂からなる側面側中空部形成層５と蓋面側中空部形成層６で空隙を形成するように囲って中空部Ｓを設け、さらに、前記素子配線部の電極７形成部を除く上面、前記側面側中空部形成層５の側面と前記蓋面側中空部形成層６の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層４と、該絶縁保護層４の全面を覆って封止する感光性樹脂からなる絶縁層１１と、該絶縁層１１を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極７と、前記絶縁層１１の同上外面に形成されて前記貫通電極７に接続する外部電極端子１３と、を備えたことを特徴とする圧電部品に関する。また、前記絶縁層１１にインピーダンス回路素子層１２ａを積層する。
【選択図】 図１

Description

本発明は、例えば携帯電話機のような移動通信機器等に使用するフィルタ等に用いられる弾性表面波装置（ＳＡＷデバイス）及び圧電薄膜フィルタ等の圧電部品、とくにチップサイズにパッケージングされた圧電部品及びその製造方法に関する。
携帯電話機等に搭載されるＳＡＷデバイスでは、その櫛歯電極部（ＩＤＴ）の周囲に空隙を設けることが必須である。
従来は、セラミック筐体にＳＡＷ素子チップをフェースアップでダイボンディングし、ワイヤボンディングで電気的に配線に接続後、筐体に金属キャップを被せ、キャップと筐体の合せ面をシーム溶接あるいは半田で封止してパッケージングしていた。
さらに、最近では、ＳＡＷデバイスの小型化を図るため、ＳＡＷ素子チップをＡｕバンプまたはバンプにより配線基板にフリップチップ・ボンディング（フェースダウンボンディング）し、樹脂等で封止して小型パッケージＳＡＷデバイスを構成している。
また、ＳＡＷデバイスの小型化、低背化を図るため、櫛歯電極部の周囲に空隙を形成し、この空隙を保ったまま、櫛歯電極側の圧電ウエハ全体を樹脂で封止し、外部接続電極を形成した後、ダイシングにより、封止した圧電ウエハ全体を個々のＳＡＷデバイスに分割した超小型のチップサイズパッケージＳＡＷデバイスが提案されている〔特公表２００２−５３２９３４号公報（従来例１）、特開２００４−１４７２２０号公報（従来例２）参照〕。
従来例１
まず、特表２００２−５３２９３４号（特許文献１）のＳＡＷデバイスでは、図５に示すように、櫛歯電極が形成されているＳＡＷチップ１１４の表面に感光性樹脂からなる空隙形成層１１１を形成し、その上にプリント基板１１５を接着層で接着し、櫛歯電極上に空隙Ｓを形成するように封止する。ここで、櫛歯電極は、電源接触部１１０，１１２と導電ビアホールを介して外部接続電極１７１，１７２に電気的に接続される。
従来例２
次に、特開２００４−１４７２２０号公報（特許文献２）のＳＡＷデバイスでは、図６に示すように、櫛歯電極２０３が形成されている圧電基板２０２の表面に感光性樹脂からなる空隙形成層２０５を形成し、この上を感光性樹脂からなる絶縁層２０６で櫛歯電極２０３の上に空隙Ｓが形成されるように封止する。ここで、櫛歯電極２０３は、バンプ２０７等を介して外部接続電極２１２に電気的に接続されている。さらに、このパッケージ構造体にセラミック基板またはガラスエポキシ基板からなる実装基板２１０を接続し、封止樹脂２２０によりＳＡＷチップ外面全体を被覆する。
しかしながら、上述した従来例１及び２に記載のＳＡＷデバイスのパッケージ構造には、次のような問題点があった。
すなわち、パッケージ外部から櫛歯電極に至る経路に、プリント基板、感光性樹脂からなる絶縁層あるいは封止樹脂など有機材料のみで構成された水分浸入経路が存在するため、完全な気密封止構造になっておらず、耐湿性に問題があった。このように耐湿性が優れていないと、湿度により櫛歯電極が変質してＳＡＷの損失が大きくなり、ＳＡＷデバイスの性能劣化を生じる。
また、圧電基板や、ガラス基板に貫通電極を設けた、このようなパッケージ構造では、高精度な張り合わせ装置が必要であり、その製造コストが高くなるという問題点があった。
特表２００２−５３２９３４号公報 特開２００４−１４７２２０号公報
本発明が解決しようとする問題点は、圧電部品の耐湿性が優れていないことによる振動部（櫛歯電極）の変質と高価な製造コストである。
本発明は、圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の同上外面に形成されて前記貫通電極に接続する外部電極端子と、を備えたことを特徴とする圧電部品に関する。
さらに、本発明は、圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の同上外面に形成されたインピーダンス回路素子と、該回路素子層上に形成した感光性樹脂からなる別の絶縁層と、前記回路素子層上に形成した絶縁層を貫通する別の貫通電極と、から構成し、前記インピーダンス回路素子層と前記別の絶縁層とを複数回積層し、最終の前記別の絶縁層の最上面に前記貫通電極に接続する外部電極端子、を備えたことを特徴とする圧電部品に関する。
また、本発明は、圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の上外面に形成されて前記貫通電極に接続する外部電極端子と、を備えた圧電部品の製造方法において、
前記圧電基板の個片を連続した集合基板に、前記振動部及び素子配線部を形成し、さらに所定のパターニングする工程と、
前記圧電基板上に前記側面側中空部形成層となる感光性樹脂を塗布、露光、かつ現像し、次いで前記側面側中空部形成層となる層上に感光性樹脂を塗布、露光、かつ現像する工程と、
前記感光性樹脂層の前記振動部及び前記貫通孔に対応する個所をパターニング除去して前記側面側中空形成層及び前記蓋面側中空部形成層を形成する工程と、
形成した前記側面及び前蓋上に絶縁保護膜をスパッタリングにより形成する工程と、
前記絶縁保護膜上の前記素子配線の電極に対応する部分をフォトリソグラフィにより除去する工程と、
前記主面全面に感光性樹脂を塗布して少なくとも１つの絶縁層を形成し、該絶縁層に前記貫通孔を形成し、前記貫通孔をメッキにより埋設して前記貫通電極を形成する工程と、
最終の前記絶縁層の上面に金属箔を形成した後、メッキにより前記外部電極を形成する工程と、
処理済の前記集合基板をダイシング・マークに沿って個片にダイシングする工程と、
からなる圧電部品の製造方法に関する。
さらに、本発明は、圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の上外面に形成されたインピーダンス回路素子層と、該回路素子層上に形成した感光性樹脂からなる別の絶縁層と、前記回路素子層上に形成した絶縁層を貫通する別の貫通電極と、から構成し、前記インピーダンス回路素子層と前記別の絶縁層とを複数回交互に積層し、最終の前記別の絶縁層の最上面に前記貫通電極に接続する外部電極端子、を備えた圧電部品の製造方法において、
前記圧電基板の個片を連続した集合基板に、前記振動部及び素子配線部を形成し、さらに所定のパターニングする工程と、
前記圧電基板上に前記側面側中空部形成層となる感光性樹脂を塗布、露光、かつ現像し、次いで前記側面側中空部形成層となる層上に感光性樹脂を塗布、露光、かつ現像する工程と、
前記感光性樹脂層の前記振動部及び前記貫通孔に対応する個所をパターニング除去して前記側面側中空形成層及び前記蓋面側中空部形成層を形成する工程と、
形成した前記側面及び前記蓋面上に絶縁保護膜をスパッタリングにより形成する工程と、
前記絶縁保護膜上の前記素子配線の電極に対応する部分をフォトリソグラフィにより除去する工程と、
前記主面全面に感光性樹脂を塗布して少なくとも１つの絶縁層を形成し、該絶縁層に前記貫通孔を形成し、前記貫通孔をメッキにより埋設して前記貫通電極を形成する工程と、
前記インピーダンス回路素子層を前記別の絶縁層に積層する工程と、
前記インピーダンス回路素子層と前記別の絶縁層とを複数回積層する工程と、
最終の前記絶縁層の上面に金属箔を形成した後、メッキにより前記外部電極を形成する工程と、
処理済の前記集合基板をダイシング・マークに沿って個片にダイシングする工程と、
からなる圧電部品の製造方法に関する。
圧電部品内部への水分の浸入を有効に阻止して、耐湿信頼性の優れた圧電部品を提供できる。
以下、本発明の圧電部品及びその製造方法を、実装型弾性表面波デバイス（以下、“ＳＡＷデバイス”という）の実施例について詳細に説明する。
圧電部品
図１は、本発明の圧電部品の実施例であるＳＡＷデバイス１の縦断面図を示す。
このＳＡＷデバイス１は、図１に示すように、例えばタンタル酸リチウム（ＬｉＴａＯ3）、ニオブ酸リチウム（ＬｉＮｂＯ3）、水晶、Ｓｉあるいはサファイアからなる圧電基板２と、この圧電基板２上に形成された複数の櫛歯電極（ＩＤＴ）３（振動部）と素子配線部１４と、これらの櫛歯電極（ＩＤＴ）３の蓋面側及び側面側に空隙（中空部）Ｓを形成する側面側中空部形成層５と蓋面側中空部形成層６と、両中空部形成層５，６を切れ目なく覆って（ただし電極部分を除く）保護する絶縁保護膜４と、この絶縁保護膜４を封止する絶縁層１１ａと、から構成されている。ここで、絶縁層１１ａを電気絶縁性の無機材料で構成して、絶縁保護膜４を覆うようにする。
さらに、櫛歯電極（ＩＤＴ）３と外部回路との電気的接続をとるため、絶縁層１１ａを貫通して、櫛歯電極（ＩＤＴ）３に接続する導電ビアホール（貫通孔）が形成され、このビアホールがメッキにより埋められて貫通電極７が形成されて、その外端部に外部端子１３が形成されている。
また、側面側中空部形成層５と蓋面側中空部形成層６は、ブチルサイクロブテン、熱硬化性フッ化ポリマー、感光性アクリル・エポキシ系樹脂または感光性ポリイミド系樹脂等の透湿性の高い感光性樹脂あるいはそれらの組合せた樹脂で構成する。
ここで絶縁保護層４は、Ｓｉ、ＳｉＯ2、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ダイヤモンド等で構成し、素子配線は、Ａｌ、Ｃｕ、Ａｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、Ｖ、Ｔａ、Ａｇ、Ｉｎ、Ｓｎのうちのいずれかを主成分とする材料、もしくはこれらの材料を混合あるいは多層化して構成する。
また、前記圧電素子を覆って形成した中空部の数が、前記圧電素子の数と同じか、または複数の前記圧電素子の数より少なくとも１つ以上になるように構成する。
さらに、絶縁層は、ブチルサイクロブテン、熱硬化性フッ化ポリマー、感光性エポキシ樹脂あるいはポリアミドからなる有機材料、もしくはこれらの材料を組み合せた材料からなり、前記絶縁層の厚さは、１０００オングストローム（Å）以上とする。
また、圧電基板２の裏面に圧電部品の保護を目的とした導電性あるいは非導電性材料による層を設けてもよい。
図２は、前述したＳＡＷデバイスにインピーダンス回路素子層を複数回積層して構成したＳＡＷデバイス１ａの縦断面図を示す。
このＳＡＷデバイス１ａは、図２に示すように、図１のＳＡＷデバイス１と同様に、圧電基板２ａと、この圧電基板２ａに形成された複数の櫛歯電極（ＩＤＴ）３ａと、これらの櫛歯電極（ＩＤＴ）３ａの蓋面及び側面に空隙（中間部）Ｓを形成する感光性樹脂からなる側面中空部形成層５ａと、蓋面中空部形成層６ａと、絶縁保護膜４ａと、第１絶縁層１１ａと、この第１絶縁層１１ａを貫通する貫通孔に形成した素子配線電極部４ａ，８ａに接続する貫通電極７ａと、絶縁層１１ａの同一面上に形成したインピーダンス回路素子１２ａと、この回路素子１２ａ上に形成した感光性樹脂からなる第２絶縁層１１ｂと、回路配線上に設けた絶縁層１１ａ，１１ｂを貫通する第１貫通電極７ａと第２貫通電極１０ａと、第２貫通電極１０ａに接続する素子配線１５ａと、この素子配線に接続する第３貫通電極９ａと、から構成し、これらのインピーダンス回路素子層１２ａ（ミアンダ配線等によるインダクタンスまたはキャパシタンスで構成される）を複数回積層し、その後、最終絶縁層１１ｃで、封止し、この最終絶縁層１１ｃの最上面に外部電極１３ａを備える、ように構成される。
また、圧電基板２ａの裏面に圧電部品の保護を目的とした導電性あるいは非導電性材料による層を設けてもよい。
さらに、圧電基板２ａ、中空部形成層５ａ，６ａ、絶縁保護膜４ａ、及び絶縁層１１ａ，１１ｂ，１１ｃは、図１に示したＳＡＷデバイス１と同一材料で構成する。
ここで、インピーダンス回路は、インダクタンス回路、コンダクタンス回路またはこれらの回路を複合して形成した回路からなる。
圧電部品の製造方法
次に、本発明の圧電部品の製造方法を、その実施例であるＳＡＷデバイスの製造方法について、図３に基づいてその基本概念を説明する。
（工程１） ＬｉＴａＯ3やＬｉＮｂＯ3等からなる圧電基板ウエハ（集合基板）Ｗを準備して、圧電基板ウエハＷの上に、櫛歯電極３およびこれに接続される配線・パッド電極を、ＡｌまたはＡｌ−０．５％Ｃｕ等のＡｌ合金をスパッタリングや蒸着で成膜して形成し、さらに、フォトリソグラフィにて所定のパターニングをする。
（工程２） 前記櫛歯電極３および配線・パッド電極が形成された圧電基板ウエハ２上に、側面側中空部形成層５となる層を形成した後、この中空部形成層５上に感光性樹脂フィルムをラミネートして蓋面側中空部形成層６を形成して櫛歯電極３を囲む中空部（空隙）を形成する。感光性樹脂フィルムとしては、感光性アクリル・エポキシ系樹脂または感光性ポリイミド系樹脂からなる感光性樹脂材料が好適である。
（工程３） 前記感光性樹脂フィルムの櫛歯電極３、前記配線・パッド電極と対応する位置の導電ビアホール部に相当する箇所をフォトリソグラフィにてパターニング除去して、中空部形成層５，６を形成する。
（工程４） 前記主面上に絶縁保護膜４を、ＳｉＯ2などをスパッタリングして形成する。
（工程５） フォトリソグラフィを用いて、絶縁保護膜４との、素子配線１４の電極部分に対応する部分を除去する。
（工程６） 前記絶縁保護膜４を含む主面全面に感光性樹脂を塗布し、フォトリソグラフィあるいはレーザー照射により感光性樹脂が硬化した絶縁層（絶縁層）を形成し、この絶縁層に貫通孔を設け、この貫通孔と、前記素子配線上の電極部分をメッキにより設ける。溶融半田の充填、あるいは、導電性ペーストの印刷充填などの方法により、電極を接合する。
（工程７） 最終に形成された絶縁層上面にスパッタリング等で、金属箔を形成し、その後、メッキにより外部電極１３を形成する。
最後に、ウエハ（集合基板）をダイシング・マークに沿ってダイシングすることにより、個々のＳＡＷデバイスを得る。
また、前記工程５から前記工程７により、スパイラルや、ミアンダ配線によるインダクタ、あるいは高誘電率材料を積層したコンダクタンス回路を形成し、外部端子を形成する。
次に、図４に基づいて本発明の圧電部品の製造方法を、その一実施例であるＳＡＷデバイスの製造工程について、工程順に詳細に説明する。
まず、図４に示すように、櫛歯電極（ＩＤＴ）と配線電極を形成し、パターニング済のウエハＷを製造装置に載置し（工程１）、中空部形成層５，６（図１参照）を形成するために、液状の感光性樹脂からなるレジストをスピン・コーティングで塗布してから（ポジ型、ネガ型いずれでもよい）、加熱して仮硬化させる（工程２）。次いで、レジスト層を所定のフォトマスクを介して露光（ＵＶ照射）してから現像し（工程３）、さらに残った部分を露光して本硬化させて側面側中空部形成層５となる層を形成し、（工程４）、保護フィルム付の熱硬化性フィルムレジストを側面側中空部形成層５上にラミネートし（工程５）、保護フィルムを引き剥がした（工程６）後、フィルムレジスト層を所定のフォトマスクを介して露光（ＵＶ照射）し（工程７）、さらに現像して（工程８）、蓋面側中空形成層６を形成する（工程８）。
次いで、先に形成した櫛歯電極（ＩＤＴ）を所定の空隙（中間部）と介して囲む中空部形成層５，６及び配線電極上にプラズマＣＶＤあるいはＳｉＯ2を用いたＥＣＲスパッタリング、ＰＶＤあるいは低温ＣＶＤにより形成されたダイヤモンド薄膜（例えば、特許第３１２５０４６号参照）、ＳｉＮ／ＳｉＯＮ Ｐ−ＣＶＤによりパッシベーション層（絶縁保護膜６）を形成する（工程９）。さらに、フォトレジストを塗布、仮硬化し（工程１０）、フォトレジスト層を所定のフォトマスクを介して露光（ＵＶ照射）（工程１１）後、現像して（工程１２）、第１絶縁層１１を形成する。その後、パッシベーション層（絶縁保護膜６）の一部をドライエッチング（ＣＦ4＋Ｏ2ガスプラズマ）で除去して（工程１３、１４）、貫通電極７を露出させる。その後、パッシベーション層の上面に絶縁材料（ＢＣＢ／Ｌｏｗ−ｋポリマー）をスピン・コーティングで塗布・硬化させて（工程１５）から、スピン・コーティングでフォトレジストを塗布する（工程１６）。
さらに、フォトレジスト層を仮硬化して（工程１７）、所定のフォトマスクを介して露光し（工程１８）、アルカリ現像を行い（工程１９）、Ｏ2あるいはＳＦ4Ｏ2を用いたドライエッチング（例えばエッチング・レート：０．１μｍ／分）により（工程２０）、フォトレジスト層を除去して（工程２１）、第２絶縁層を形成する。
最後に、メッキにより貫通孔を埋めて貫通電極７（Ｃｕ）を形成した（工程２２）後、さらにメッキ（ＮｉＡｕあるいはＳｎ電解メッキ）により貫通電極７の接続端に接触端を形成し（工程２３）、ダイシング・マークに沿って表裏面いずれか、原則としてＳＡＷチップ能動面からダイシングし、個々のＳＡＷデバイスを製造する。
図２に示す、コンダクタンス回路をもつＳＡＷデバイスを製造する場合には、上述した工程（工程１６）〜（工程２２）を繰り返して実行して、インピーダンス回路素子層を形成する。
本発明の構造の圧電部品は、ＳＡＷデバイス、ＦＢＡＲ（エフバー；Film Bulk Acoustic Resonator）、ＭＥＭＳ（メムス；Micro Electro Mechanical Systems）等に広範に利用できるとともに、本発明の圧電部品の製造方法によれば、これらの圧電部品を低コストで製造できる。
本発明の圧電部品の一実施例の縦断面図である。 本発明の圧電部品の他の実施例の縦断面図である。 本発明の圧電部品の製造方法の基本概念を示すフローチャートである。 本発明の圧電部品の製造工程の詳細を示すフローチャートである。 従来例１のＳＡＷデバイスの縦断面図である。 従来例２のＳＡＷデバイスの縦断面図である。
符号の説明
１ 圧電部品（ＳＡＷデバイス）
２ 圧電基板
３ 櫛歯電極（ＩＤＴ）
４ 絶縁保護膜
５ 側面側中空部形成層
６ 蓋面側中空部形成層
７ 第１貫通電極
８ 素子配線
９ 第２貫通電極
１０ 第３貫通電極
１１ 絶縁部
１１ａ 第１絶縁層
１１ｂ 第２絶縁層
１１ｃ 第３絶縁層
１２ａ インピーダンス回路素子層
１３ 外部端子
１４ 素子配線
Ｓ 中空部（空隙）

Claims (26)

  1. 圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の同上外面に形成されて前記貫通電極に接続する外部電極端子と、を備えたことを特徴とする圧電部品。
  2. 圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の同上外面に形成されたインピーダンス回路素子層と、該回路素子層上に形成した感光性樹脂からなる別の絶縁層と、前記回路素子層上に形成した絶縁層を貫通する別の貫通電極と、から構成し、前記インピーダンス回路素子層と前記別の絶縁層とを複数回積層し、最終の前記別の絶縁層の最上面に前記貫通電極に接続する外部電極端子、を備えたことを特徴とする圧電部品。
  3. 前記圧電素子が、弾性表面波素子（ＳＡＷ）、ＦＢＡＲあるいはＭＥＭＳであることを特徴とする請求項１もしくは２に記載の圧電部品。
  4. 前記圧電基板が、ＬｉＴａＯ3、ＬｉＮｂＯ3、水晶、Ｓｉあるいはサファイアのいずれからなることを特徴とする請求項１もしくは２に記載の圧電部品。
  5. 前記圧電素子を覆って形成した中空部の数が、前記圧電素子の数と同じか、または複数の前記圧電素子の数より少なくとも１つ以上であることを特徴とする請求項１もしくは２に記載の圧電部品。
  6. 前記中空部形成層が、ブチルサイクロブテン、熱硬化性フッ化ポリマー、感光性エポキシ樹脂あるいはポリアミドからなる有機材料、もしくはこれらの材料を組み合せた材料からなることを特徴とする請求項１もしくは２に記載の圧電部品。
  7. 前記絶縁保護膜が、Ｓｉ、ＳｉＯ2、Ａｌ3Ｏ3、Ｓｉ3Ｎ4あるいはダイヤモンドのいずれからなることを特徴とする請求項１もしくは２に記載の圧電部品。
  8. 前記素子配線が、Ａｌ、Ｃｕ、Ａｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、Ｖ、Ｔａ、Ａｇ、Ｉｎ、Ｓｎのうちのいずれかを主成分とする材料、もしくはこれらの材料を混合あるいは多層化した材料からなることを特徴とする請求項１もしくは２に記載の圧電部品。
  9. 前記絶縁層が、ブチルサイクロブテン、熱硬化性フッ化ポリマー、感光性エポキシ樹脂またはポリアミドからなる有機材料、もしくは、これらの材料を組み合せた材料からなることを特徴とする請求項１もしくは２に記載の圧電部品。
  10. 前記絶縁層の厚さが、１０００オングストローム以上であることを特徴とする圧電部品。
  11. 前記圧電基板の裏面に導電性材料からなる層を形成したことを特徴とする請求項１もしくは２に記載の圧電部品。
  12. 前記圧電基板の裏面に非導電性材料からなる層を形成したことを特徴とする請求項１もしくは２に記載の圧電部品。
  13. 前記素子配線部が、前記圧電基板上に複数個形成され、かつ、すべての前記素子配線部が同一電位になるよう配線されていて、前記貫通電極を形成する際に、電解メッキにより前記貫通電極と前記素子配線部とを接続して構成したことを特徴とする請求項１もしくは２に記載の圧電部品。
  14. 前記インピーダンス回路が、インダクタンス回路、コンダクタンス回路またはこれらの回路を複合して構成した回路からなることを特徴とする請求項２に記載の圧電部品。
  15. 圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の上外面に形成されて前記貫通電極に接続する外部電極端子と、を備えた圧電部品の製造方法において、
    前記圧電基板の個片を連続した集合基板に、前記振動部及び素子配線部を形成し、さらに、所定のパターニングする工程と、
    前記圧電基板上に前記側面側中空部形成層となる感光性樹脂を塗布、露光、かつ現像し、次いで前記側面側中空部形成層となる層上に感光性樹脂を塗布、露光、かつ現像する工程と、
    前記感光性樹脂層の前記振動部及び前記貫通孔に対応する個所をパターニング除去して前記側面側中空形成層及び前記蓋面側中空部形成層を形成する工程と、
    形成した前記側面及び前記蓋面上に絶縁保護膜をスパッタリングにより形成する工程と、
    前記絶縁保護膜上の前記素子配線の電極に対応する部分をフォトリソグラフィにより除去する工程と、
    前記主面全面に感光性樹脂を塗布して少なくとも１つの絶縁層を形成し、該絶縁層に前記貫通孔を形成し、前記貫通孔をメッキにより埋設して前記貫通電極を形成する工程と、
    最終の前記絶縁層の上面に金属箔を形成した後、メッキにより前記外部電極を形成する工程と、
    処理済の前記集合基板をダイシング・マークに沿って個片にダイシングする工程と、
    からなる圧電部品の製造方法。
  16. 圧電基板と、該圧電基板上に形成された少なくとも１つの振動部と、該振動部に接続された素子配線部とを有する圧電素子であって、前記振動部の上面及び側面を感光性樹脂からなる側面側中空部形成層と蓋面側中空部形成層で空隙を形成するように囲って中空部を設け、さらに、前記素子配線部の電極形成部を除く上面、前記側面側中空部形成層の側面と前記蓋面側中空部形成層の側面と上面とを覆って保護する感光性樹脂からなる絶縁保護層と、該絶縁保護層の全面を覆って封止する感光性樹脂からなる絶縁層と、該絶縁層を貫通して形成された貫通孔に介装されて前記素子配線電極部に接続する貫通電極と、前記絶縁層の上外面に形成されたインピーダンス回路素子と、該回路素子層上に形成した感光性樹脂からなる別の絶縁層と、前記回路素子層上に形成した絶縁層を貫通する別の貫通電極と、から構成し、前記インピーダンス回路素子層と前記別の絶縁層とを複数回積層し、最終の前記別の絶縁層の最上面に前記貫通電極に接続する外部電極端子、を備えた圧電部品の製造方法において、
    前記圧電基板の個片を連続した集合基板に、前記振動部及び素子配線部を形成し、さらに所定のパターニングする工程と、
    前記圧電基板上に前記側面側中空部形成層となる感光性樹脂を塗布、露光、かつ現像し、次いで前記側面側中空部形成層となる層上に感光性樹脂を塗布、露光、かつ現像する工程と、
    前記感光性樹脂層の前記振動部及び前記貫通孔に対応する個所をパターニング除去して前記側面側中空形成層及び前記蓋面側中空部形成層を形成する工程と、
    形成した前記側面及び蓋面上に絶縁保護膜をスパッタリングにより形成する工程と、
    前記絶縁保護膜上の前記素子配線の電極に対応する部分をフォトリソグラフィにより除去する工程と、
    前記主面全面に感光性樹脂を塗布して少なくとも１つの絶縁層を形成し、該絶縁層に前記貫通孔を形成し、前記貫通孔をメッキにより埋設して前記貫通電極を形成する工程と、
    前記インピーダンス回路素子層を前記別の絶縁層に積層する工程と、
    前記インピーダンス回路素子層と前記別の絶縁層とを複数回交互に積層する工程と、
    最終の前記絶縁層の上面に金属箔を形成した後、メッキにより前記外部電極を形成する工程と、
    処理済の前記集合基板をダイシング・マークに沿って個片にダイシングする工程と、
    からなる圧電部品の製造方法。
  17. 前記中空部形成層が、ブチルサイクロブテン、熱硬化性フッ化ポリマー、感光性エポキシ樹脂あるいはポリアミドからなる有機材料、もしくはこれらの材料を組み合せた材料からなることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  18. 前記蓋面側中空部形成層が、感光性フィルムからなることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  19. 前記絶縁保護膜が、Ｓｉ、ＳｉＯ2、Ａｌ3Ｏ3、Ｓｉ3Ｎ4あるいはダイヤモンドのいずれからなることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  20. 前記絶縁保護膜が、スパッタリング、プラズマＣＶＤ、液状ガラス塗布のいずれかにより形成されたＳｉＯ2あるいはＳｉ膜であることを特徴とする請求項１５もしくは１６記載の圧電部品の製造方法。
  21. 前記絶縁保護膜が、低温ＣＶＤにより形成されたダイヤモンド薄膜であることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  22. 前記素子配線が、Ａｌ、Ｃｕ、Ａｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、Ｖ、Ｔａ、Ａｇ、Ｉｎ、Ｓｎのうちのいずれかを主成分とする材料、もしくはこれらの材料を混合あるいは多層化した材料から構成されることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  23. 前記圧電基板が、ＬｉＴａＯ3、ＬｉＮｂＯ3、水晶、Ｓｉあるいはサファイアのいずれからなることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  24. 前記絶縁層が、ブチルサイクロブテン、熱硬化性フッ化ポリマー、感光性エポキシ樹脂またはポリアミドからなる有機材料、もしくは、これらの材料を組み合せた材料からなることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  25. 前記貫通電極を形成する際に、電解メッキにより前記貫通電極と前記素子配線部とを接続して構成したことを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
  26. 前記貫通孔を導通する配線が、メッキ、溶融半田による埋め込み、または導電性ペーストによる埋め込みにより形成されることを特徴とする請求項１５もしくは１６に記載の圧電部品の製造方法。
JP2007168552A 2007-06-27 2007-06-27 圧電部品及びその製造方法 Pending JP2009010559A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007168552A JP2009010559A (ja) 2007-06-27 2007-06-27 圧電部品及びその製造方法
US12/157,913 US7913367B2 (en) 2007-06-27 2008-06-13 Method of manufacturing a piezoelectric component
CNA2008101250032A CN101335508A (zh) 2007-06-27 2008-06-25 压电部件及其制造方法
EP20080252190 EP2009710A3 (en) 2007-06-27 2008-06-26 Piezoelectric component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007168552A JP2009010559A (ja) 2007-06-27 2007-06-27 圧電部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009010559A true JP2009010559A (ja) 2009-01-15

Family

ID=39832017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007168552A Pending JP2009010559A (ja) 2007-06-27 2007-06-27 圧電部品及びその製造方法

Country Status (4)

Country Link
US (1) US7913367B2 (ja)
EP (1) EP2009710A3 (ja)
JP (1) JP2009010559A (ja)
CN (1) CN101335508A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028517A (ja) * 2008-07-22 2010-02-04 Murata Mfg Co Ltd 弾性波装置の製造方法及び弾性波装置
JP2011077938A (ja) * 2009-09-30 2011-04-14 Kyocera Corp 弾性波装置及びその製造方法
JP2011172190A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 弾性波装置及びその製造方法
WO2013128823A1 (ja) * 2012-02-28 2013-09-06 パナソニック株式会社 弾性波装置およびその製造方法
US9118090B2 (en) 2011-05-12 2015-08-25 Samsung Sdi Co., Ltd. Secondary battery
KR20150122784A (ko) * 2013-03-06 2015-11-02 에프코스 아게 소형화된 다부품 소자 및 그 제조 방법
JP2016039319A (ja) * 2014-08-08 2016-03-22 三菱電機株式会社 半導体装置の製造方法
US10250220B2 (en) * 2013-08-14 2019-04-02 Murata Manufacturing Co., Ltd. Elastic wave device, electronic component, and method for manufacturing elastic wave device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4468436B2 (ja) * 2007-12-25 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイスおよびその製造方法
EP2246979A4 (en) * 2008-02-18 2014-03-05 Murata Manufacturing Co ELASTIC WAVE DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN102246605B (zh) * 2008-12-16 2013-08-07 株式会社村田制作所 电路模块
JP5425005B2 (ja) * 2009-08-19 2014-02-26 日本電波工業株式会社 圧電部品及びその製造方法
JP2011188255A (ja) * 2010-03-09 2011-09-22 Panasonic Corp 弾性波素子
US20120326560A1 (en) * 2010-12-30 2012-12-27 E. I. Du Pont De Nemours And Company Wafer level fabrication of cavity for surface acoustic wave filter
DE102012210472A1 (de) * 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
JP5358724B1 (ja) 2012-06-28 2013-12-04 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
JP6106404B2 (ja) * 2012-10-30 2017-03-29 太陽誘電株式会社 電子部品モジュール
US9209380B2 (en) * 2013-03-08 2015-12-08 Triquint Semiconductor, Inc. Acoustic wave device
CN104671187B (zh) * 2013-11-27 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
DE102013114826A1 (de) * 2013-12-23 2015-06-25 USound GmbH Mikro-elektromechanischer Schallwandler mit schallenergiereflektierender Zwischenschicht
CN104113302A (zh) * 2014-07-17 2014-10-22 深圳市福浪电子有限公司 一种车载用晶体振荡器
WO2016185866A1 (ja) * 2015-05-18 2016-11-24 株式会社村田製作所 弾性表面波装置、高周波モジュール及び弾性表面波装置の製造方法
WO2017100255A1 (en) * 2015-12-08 2017-06-15 Skyworks Solutions, Inc. Method of providing protective cavity and integrated passive components in wafer-level chip-scale package using a carrier wafer
DE102016111911A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
JP2018199292A (ja) * 2017-05-29 2018-12-20 セイコーエプソン株式会社 圧電デバイス、液体吐出ヘッド、液体吐出装置
SG11202101990TA (en) 2018-08-30 2021-03-30 Skyworks Solutions Inc Packaged surface acoustic wave devices
JP6939761B2 (ja) * 2018-12-21 2021-09-22 株式会社村田製作所 弾性波装置、及び電子部品モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615151B2 (ja) * 1988-08-19 1997-05-28 株式会社村田製作所 チップ型コイル及びその製造方法
JPH03209909A (ja) * 1990-01-11 1991-09-12 Matsushita Electric Ind Co Ltd 弾性表面波装置の製造方法
JP3125046B2 (ja) 1997-11-21 2001-01-15 工業技術院長 ダイヤモンド単結晶薄膜製造方法
FR2786959B1 (fr) 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
JP2001329265A (ja) * 2000-05-22 2001-11-27 Minolta Co Ltd 液晶表示素子
JP4691787B2 (ja) 2001-01-15 2011-06-01 パナソニック株式会社 Ｓａｗデバイス
JP2004147220A (ja) 2002-10-25 2004-05-20 Toyo Commun Equip Co Ltd Ｓａｗチップの構造、その製造方法、表面実装型ｓａｗデバイス、及びその製造方法
JP4222197B2 (ja) * 2003-02-24 2009-02-12 株式会社村田製作所 弾性表面波フィルタ、通信機
JP4576849B2 (ja) 2004-03-01 2010-11-10 パナソニック株式会社 集積回路装置
KR100680511B1 (ko) * 2004-07-14 2007-02-08 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006324894A (ja) 2005-05-18 2006-11-30 Hitachi Media Electoronics Co Ltd 表面弾性波デバイスおよびその製造方法
EP1892831B1 (en) 2005-06-16 2012-08-29 Murata Manufacturing Co., Ltd. Piezoelectric device and manufacturing method thereof
JP4585419B2 (ja) 2005-10-04 2010-11-24 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028517A (ja) * 2008-07-22 2010-02-04 Murata Mfg Co Ltd 弾性波装置の製造方法及び弾性波装置
JP2011077938A (ja) * 2009-09-30 2011-04-14 Kyocera Corp 弾性波装置及びその製造方法
JP2011172190A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 弾性波装置及びその製造方法
US9118090B2 (en) 2011-05-12 2015-08-25 Samsung Sdi Co., Ltd. Secondary battery
JP2015039209A (ja) * 2012-02-28 2015-02-26 スカイワークス・パナソニック フィルターソリューションズ ジャパン株式会社 弾性波装置およびその製造方法
JP5663730B2 (ja) * 2012-02-28 2015-02-04 スカイワークス・パナソニック フィルターソリューションズ ジャパン株式会社 弾性波装置およびその製造方法
CN103444081A (zh) * 2012-02-28 2013-12-11 松下电器产业株式会社 弹性波装置及其制造方法
WO2013128823A1 (ja) * 2012-02-28 2013-09-06 パナソニック株式会社 弾性波装置およびその製造方法
CN103444081B (zh) * 2012-02-28 2015-11-18 天工松下滤波方案日本有限公司 弹性波装置及其制造方法
US9461235B2 (en) 2012-02-28 2016-10-04 Skyworks Filter Solutions Japan Co., Ltd. Elastic wave device and method of manufacturing the device
KR20150122784A (ko) * 2013-03-06 2015-11-02 에프코스 아게 소형화된 다부품 소자 및 그 제조 방법
KR101709885B1 (ko) * 2013-03-06 2017-02-23 에프코스 아게 소형화된 다부품 소자 및 그 제조 방법
US10076035B2 (en) 2013-03-06 2018-09-11 Snaptrack, Inc. Miniaturized multi-part component and method for producing same
US10250220B2 (en) * 2013-08-14 2019-04-02 Murata Manufacturing Co., Ltd. Elastic wave device, electronic component, and method for manufacturing elastic wave device
JP2016039319A (ja) * 2014-08-08 2016-03-22 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101335508A (zh) 2008-12-31
EP2009710A2 (en) 2008-12-31
US7913367B2 (en) 2011-03-29
US20090001849A1 (en) 2009-01-01
EP2009710A3 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
JP2009010559A (ja) 圧電部品及びその製造方法
JP5424973B2 (ja) 圧電部品及びその製造方法
EP2267895B1 (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
JP5425005B2 (ja) 圧電部品及びその製造方法
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
US20100045145A1 (en) Piezoelectric component and manufacturing method thereof
JP2004129222A (ja) 圧電部品およびその製造方法
JP2004129223A (ja) 圧電部品およびその製造方法
JP4689704B2 (ja) 圧電部品及びその製造方法
US20090315430A1 (en) Piezoelectric component and manufacturing method thereof
JP2009159195A (ja) 圧電部品及びその製造方法
JP5206377B2 (ja) 電子部品モジュール
JP2008153957A (ja) 中空封止素子、その製造方法ならびに中空封止素子を用いた移動通信機器
JP2012217136A (ja) 圧電デバイスの製造方法、およびこの方法で製造した圧電デバイス
JP4886485B2 (ja) 弾性波デバイスおよびその製造方法
JP2004129224A (ja) 圧電部品およびその製造方法
JP5170282B2 (ja) 電子部品の製造方法
US11159143B2 (en) Filter device and method for manufacturing the same
JP2005130341A (ja) 圧電部品及びその製造方法、通信装置
WO2018198730A1 (ja) 電子部品およびそれを備えるモジュール
JP2010273200A (ja) 圧電部品の製造方法及びこれにより製造した圧電部品
JP5569473B2 (ja) 電子部品、回路基板及び電子機器
JP5516511B2 (ja) 電子部品、回路基板及び電子機器
JP2010268382A (ja) 圧電部品の製造方法及びこれにより製造した圧電部品
JP2009088864A (ja) 圧電発振器