JP2009088864A - 圧電発振器 - Google Patents
圧電発振器 Download PDFInfo
- Publication number
- JP2009088864A JP2009088864A JP2007254628A JP2007254628A JP2009088864A JP 2009088864 A JP2009088864 A JP 2009088864A JP 2007254628 A JP2007254628 A JP 2007254628A JP 2007254628 A JP2007254628 A JP 2007254628A JP 2009088864 A JP2009088864 A JP 2009088864A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- piezoelectric oscillator
- wiring
- package
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】端子配置における不具合を解消して、半導体装置上に圧電素子パッケージを良好に実装することができる、圧電発振器を提供する。
【解決手段】圧電振動片を内部に収容して封止されてなる振動子パッケージ30と、半導体基板10を有し振動子パッケージ30に電気的に接続される半導体装置1と、を備える圧電発振器100である。半導体装置1は、半導体基板10の能動面10a側に配設される第1の電極120及び第2の電極123と、能動面側10aを引き回される引き回し配線150と、これを介して第1の電極120に電気的に接続される第3の電極121と、第2の電極123及び第3の電極121にそれぞれ電気的に接続されて半導体基板10の能動面10aから反対の裏面10b側に貫通した状態に設けられる貫通電極112と、を有してなる。そして、半導体装置1と振動子パッケージ30とは貫通電極112を介して電気的に接続される。
【選択図】図2
【解決手段】圧電振動片を内部に収容して封止されてなる振動子パッケージ30と、半導体基板10を有し振動子パッケージ30に電気的に接続される半導体装置1と、を備える圧電発振器100である。半導体装置1は、半導体基板10の能動面10a側に配設される第1の電極120及び第2の電極123と、能動面側10aを引き回される引き回し配線150と、これを介して第1の電極120に電気的に接続される第3の電極121と、第2の電極123及び第3の電極121にそれぞれ電気的に接続されて半導体基板10の能動面10aから反対の裏面10b側に貫通した状態に設けられる貫通電極112と、を有してなる。そして、半導体装置1と振動子パッケージ30とは貫通電極112を介して電気的に接続される。
【選択図】図2
Description
本発明は、圧電発振器に関するものである。
水晶振動子(圧電振動片)を含む圧電素子パッケージ(振動子パッケージ)とICチップ(半導体装置)とを一体化した圧電発振器が知られている。
近年、携帯電話等の携帯機器は小型化、薄型化が進んでおり、この携帯機器に搭載される上記圧電発振器についても小型化が求められている。半導体装置は、例えばシリコンなどの半導体基板の両面に端子が形成されている。その半導体基板の一方の面に設けられた端子に圧電振動子が直接搭載されており、半導体基板の他方の面に設けられた端子は外部端子となっている(例えば、特許文献1参照)。
特開2004−15444号公報
近年、携帯電話等の携帯機器は小型化、薄型化が進んでおり、この携帯機器に搭載される上記圧電発振器についても小型化が求められている。半導体装置は、例えばシリコンなどの半導体基板の両面に端子が形成されている。その半導体基板の一方の面に設けられた端子に圧電振動子が直接搭載されており、半導体基板の他方の面に設けられた端子は外部端子となっている(例えば、特許文献1参照)。
ところで、一般的に圧電発振器を構成する上記ICチップとしては製造コスト等の問題から、上記特許文献に開示されるように圧電素子パッケージに対応した端子配置を有したものではなく、汎用チップを用いるのが望ましい。そこで、このような汎用チップの振動子接続用端子を、上記従来技術のような貫通電極を用いて裏面側に引き出すことが考えられる。
しかしながら、このような汎用チップは、振動子用端子がチップの一端辺に並んで配置されていることがあり、この場合、振動子用端子から裏面側に引き出された貫通電極は、チップ裏面に実装される圧電素子パッケージの同一端子に接触することで短絡が生じる可能性がある。
しかしながら、このような汎用チップは、振動子用端子がチップの一端辺に並んで配置されていることがあり、この場合、振動子用端子から裏面側に引き出された貫通電極は、チップ裏面に実装される圧電素子パッケージの同一端子に接触することで短絡が生じる可能性がある。
本発明はこのような事情に鑑みてなされたものであって、端子配置における不具合を解消して、半導体装置上に圧電素子パッケージを良好に実装することができる、圧電発振器を提供することを目的としている。
上記課題を解決するために、本発明の圧電発振器は、圧電振動片を内部に収容して封止されてなる振動子パッケージと、半導体基板を有し前記振動子パッケージに電気的に接続される半導体装置と、を備える圧電発振器において、前記半導体装置は、前記半導体基板の能動面側に配設される第1の電極及び第2の電極と、能動面側を引き回される引き回し配線と、該引き回し配線を介して前記第1の電極に電気的に接続される第3の電極と、前記第2の電極及び前記第3の電極にそれぞれ電気的に接続されて前記半導体基板の能動面から反対の裏面側に貫通した状態に設けられる貫通電極と、を有してなり、前記半導体装置と前記振動子パッケージとは前記貫通電極を介して電気的に接続されてなることを特徴とする。
本発明の圧電発振器によれば、貫通電極の一方が第3の電極に対応する位置の裏面に形成されるので、第1、第2の電極に対して導通可能とされる貫通電極が半導体基板の裏面にて離間された状態に形成され、例えばこれら貫通電極が振動子パッケージの同一接続端子に導通されてしまうといった不具合を防止できる。よって、第1、第2の電極の配置形状によらず、半導体装置上に振動子パッケージを良好に実装することができる。
また、上記圧電発振器においては、前記第1、第2の電極は半導体基板における一端辺に沿って配置されており、前記第3の電極は、前記第1、第2の電極が配置される端辺に向かい合う他端辺に沿って配置されるのが好ましい。
この構成によれば、第2の電極及び第3の電極から引き出された貫通電極が半導体基板の互いに向かい合う端辺に沿ってそれぞれ配置されるようになる。よって、上述したような貫通電極が半導体基板の裏面において離間配置された構成を容易かつ確実に実現できる。
この構成によれば、第2の電極及び第3の電極から引き出された貫通電極が半導体基板の互いに向かい合う端辺に沿ってそれぞれ配置されるようになる。よって、上述したような貫通電極が半導体基板の裏面において離間配置された構成を容易かつ確実に実現できる。
また、上記圧電発振器においては、前記第3の電極はダミー電極であるのが好ましい。あるいは、前記第3の電極は駆動検査に用いられる検査用電極であるのが望ましい。
このように、例えば汎用の半導体チップに搭載されている組み立て後の圧電発振器においては使用されないダミー電極を貫通電極形成用として用いることで、貫通電極形成用の電極を別途設ける必要が無くなり、圧電発振器の低コスト化を実現できる。
このように、例えば汎用の半導体チップに搭載されている組み立て後の圧電発振器においては使用されないダミー電極を貫通電極形成用として用いることで、貫通電極形成用の電極を別途設ける必要が無くなり、圧電発振器の低コスト化を実現できる。
また、上記圧電発振器においては、前記引き回し配線の下側には、接地されたグランドパターンが形成されているのが好ましい。
この構成によれば、引き回し配線の下側に形成されたグランドパターンによってシールド効果を得ることができ、引き回し配線を通る信号と能動面に形成された集積回路部との干渉を防止することができる。
この構成によれば、引き回し配線の下側に形成されたグランドパターンによってシールド効果を得ることができ、引き回し配線を通る信号と能動面に形成された集積回路部との干渉を防止することができる。
あるいは、上記圧電発振器においては、前記半導体基板には、接地されたグランドパターンが前記引き回し配線と同じ層に当該引き回し配線に沿うように形成されてなるのが好ましい。
この構成によれば、引き回し配線に沿って形成されたグランドパターンによってシールド効果を得ることができ、引き回し配線を通る信号と能動面に形成された集積回路部との干渉を防止することができる。
この構成によれば、引き回し配線に沿って形成されたグランドパターンによってシールド効果を得ることができ、引き回し配線を通る信号と能動面に形成された集積回路部との干渉を防止することができる。
また、上記圧電発振器においては、前記半導体基板の能動面側には、外部接続用電極と、該外部接続用電極から引き回される再配置配線層が設けられ、該再配置配線層は前記外部接続用電極に電気的に接続される外部接続端子を有するのが好ましい。
この構成によれば、外部接続端子を介して外部機器から半導体装置に対して電力や制御信号を良好に供給することができる。
さらに、前記再配置配線層は2層以上の配線から構成され、前記引き回し配線は前記再配置配線層における最上層と同じ層に形成されてなるのがより好ましい。
この構成によれば、引き回し配線と能動面との距離を充分に確保することができ、引き回し配線を通って半導体装置から振動子パッケージに送られる電気信号と能動面の集積回路部に流れる電気信号とが干渉し難くすることができる。
さらに、上記圧電発振器においては、前記外部接続端子の一部は前記外部接続用電極に平面視で重なる位置に配置されるのがより好ましい。
この構成によれば、再配置配線層が2層の配線で形成されるので、例えば外部接続端子を種々の位置に配置することで外部接続端子の形成領域を拡大することができ、実質的に外部接続用電極間のピッチを拡げることができる。よって、圧電発振器を種々の端子形状を有した外部基板上に実装することが可能となり圧電発振器の基板実装性を向上させることができる。
この構成によれば、外部接続端子を介して外部機器から半導体装置に対して電力や制御信号を良好に供給することができる。
さらに、前記再配置配線層は2層以上の配線から構成され、前記引き回し配線は前記再配置配線層における最上層と同じ層に形成されてなるのがより好ましい。
この構成によれば、引き回し配線と能動面との距離を充分に確保することができ、引き回し配線を通って半導体装置から振動子パッケージに送られる電気信号と能動面の集積回路部に流れる電気信号とが干渉し難くすることができる。
さらに、上記圧電発振器においては、前記外部接続端子の一部は前記外部接続用電極に平面視で重なる位置に配置されるのがより好ましい。
この構成によれば、再配置配線層が2層の配線で形成されるので、例えば外部接続端子を種々の位置に配置することで外部接続端子の形成領域を拡大することができ、実質的に外部接続用電極間のピッチを拡げることができる。よって、圧電発振器を種々の端子形状を有した外部基板上に実装することが可能となり圧電発振器の基板実装性を向上させることができる。
また、上記圧電発振器においては、前記第3の電極に接続する前記貫通電極は振動子パッケージの圧電振動片に対して入力端子として機能するのが好ましい。
この構成によれば、引き回し配線による発振特性に対する影響を抑えることができる。
この構成によれば、引き回し配線による発振特性に対する影響を抑えることができる。
以下、図面を参照して本発明の実施の形態について説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。また、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図1は、本実施形態に係る圧電発振器の構成を示す正面図であり、圧電発振器を構成する半導体装置の能動面側から視た図である。また、図2は図1に示される圧電発振器100における断面構造を示し、具体的に図2(a)は図1中A−A´線矢視による断面構成に対応する図であり、図2(b)は図1中B−B´線矢視による断面構成に対応する拡大図である。図3は、圧電発振器に搭載されるパッケージの概略構成を示す図であり、図4は半導体装置1を裏面側から視た平面構成図である。
図2(a)に示されるように、圧電発振器100は、水晶振動子(圧電振動片)を内部に収容して封止されてなる振動子パッケージ30と、この振動子パッケージ30に電気的に接続される半導体装置1とを有する。
上記半導体装置1は、素子基板(半導体基板)10を主体として構成される。素子基板10は後述するようにシリコンウエハをダイシングすることで個片化されたものであり、半導体装置1としてはICチップが例示できる。ここで、素子基板10における例えばトランジスタ、メモリ素子を有する集積回路部(不図示)が形成される側の面を能動面10aとし、その反対の面を裏面10bと称す。
素子基板10は、能動面10a側にパッケージ接続用第1電極(第1の電極)120、上記パッケージ接続用第2電極(第2の電極)123、ダミー電極(第3の電極)121、及び外部接続用電極122が設けられている。また、上記パッケージ接続用第1電極120と上記パッケージ接続用第2電極123とは素子基板10の一短辺方向に沿って配置されている。また、上記ダミー電極121は、素子基板10における上記パッケージ接続用電極120,123が配置される側と反対の短辺方向に沿って配置されている。また、上記外部接続用電極122は、素子基板10の長辺方向に沿って配置されている。
上記パッケージ接続用第1電極120は、上記振動子パッケージ30における水晶振動子の出力端子と接続されるものである。すなわち、パッケージ接続用第1電極120は、水晶振動子に対して入力端子をなすようになっている。
一方、上記パッケージ接続用第2電極123は、水晶振動子の入力端子と接続されるものである。すなわち、パッケージ接続用第2電極123は、水晶振動子に対して出力端子をなすようになっている。
上記外部接続用電極122は、後述する再配置配線層により能動面10a上の所定位置に引き回され、外部接続機器に電気的に接続されることで駆動電力や駆動信号等が供給されるものである。そして、半導体装置1は振動子パッケージ30を駆動可能としている。
なお、本実施形態では、第3の電極としていずれの回路とも接続されないダミー電極を例示したが、これに代えて半導体装置1の駆動検査時に用いられる検査用電極を用いてもよい。
これら電極120,121,122,123は、能動面10a側に形成される配線部130の一部を構成するものであり、配線部130は引き回し配線層130A、及び再配置配線層130Bを含む。
図1,2(a)に示すように、引き回し配線層130Aは下地膜139上に設けられた上記パッケージ接続用第1電極120、上記パッケージ接続用第2電極123、及び上記ダミー電極(第3の電極)121を有している。そして、これら電極120,121,13を露出させるように下地膜139上にパシベーション膜138が設けられている。
具体的には、上記パシベーション膜138から露出されるパッケージ接続用第1電極120、パッケージ接続用第2電極123、及びダミー電極121の表面には金属膜124が設けられている。これら電極120,123,121、及び金属膜124上には、該金属膜124の一部を露出させた状態に形成される第1絶縁層133が設けられている。この第1絶縁層133は応力緩和層としての機能を有する。
第1絶縁層133上には、上記露出部分に一部埋設されて能動面10a側を引き回されて、パッケージ接続用第1電極120及びダミー電極121間を電気的に接続可能とする第1配線(引き回し配線)150が設けられている。
さらに、第1配線150及び第1絶縁層133を覆う第2絶縁層135が設けられている。このように第1配線150により能動面10a上におけるパッケージ接続用第1電極120の位置がダミー電極121の位置に移動されている。
また、本実施形態に係る半導体装置1は、パッケージ接続用第2電極123及びダミー電極121にそれぞれ電気的に接続されて素子基板10の能動面10a側から裏面10b側に貫通する貫通した状態に設けられる貫通電極112を有している。
貫通電極112は、その一端側が電極123,121の裏面と接続されており、その他端側が素子基板10の裏面10bに裏面絶縁膜114を介して設けられた裏面電極115と電気的に接続されている。
上記裏面電極115と上記接続端子35とが不図示のハンダ等により接合されることで、本実施形態に係る圧電発振器100は半導体装置1と振動子パッケージ30とが電気的に接続されたものとなる。
振動子パッケージ30は、例えば図3に示されるように第1の蓋部材31と第2の蓋部材33との間に水晶振動子(圧電振動片)32を挟持し、その状態で水晶振動子32を封止したものであってもよい。第1の蓋部材31は、ガラスや水晶などの透光性の基材によって形成されており、本実施形態ではガラス製のものを用いた。第2の蓋部材33は、上記第1の蓋部材31と同様にガラスや水晶などの透光性の基材によって形成される。
これら第1の蓋部材31と第2の蓋部材33とは、水晶振動子32を挟持した状態で陽極接合、金―スズの合金接合、或いはプラズマ照射による共有結合によって接合され、気密封止されている。
また、振動子パッケージ30は、掘り込みの形成されたセラミック基板内に水晶振動子が搭載され、ガラスリッドにより封止されたものであってもよい。
また、振動子パッケージ30は、掘り込みの形成されたセラミック基板内に水晶振動子が搭載され、ガラスリッドにより封止されたものであってもよい。
水晶振動子32としては、例えば音叉型水晶振動子が用いた。この音叉型の水晶振動子32は、基部から2つの腕部が同一方向に並列して延びる音叉型の平面形状を有した薄板状の水晶片からなるものである。基部には内部端子が形成されており、この内部端子に導通する接続端子35が第1の蓋部材31側に形成されている。
上記接続端子35のうち、一方は水晶振動子32における入力端子をなすものであり、他方は水晶振動子32における出力端子をなすものである。具体的には、半導体装置1におけるパッケージ接続用第1電極120(ダミー電極121)に対応する貫通電極112に電気的に接続される接続端子35が出力端子をなし、半導体装置1におけるパッケージ接続用第2電極123に対応する貫通電極112に電気的に接続される接続端子35が入力端子をなしている。
水晶振動子32における入力端子にはサインカーブの波形が入力され、一方水晶振動子32の出力端子からは方形波が出力される。水晶振動子32に入力される信号は閾値付近での時間が長くなる。また、水晶振動子32に接続される配線長が延びると信号にノイズが載りやすくなるが、この場合、サインカーブの方が特性への影響が大きくなる。
本実施形態では上述したように水晶振動子32における出力端子をなす接続端子35に接続されるパッケージ接続用第1電極120から第1配線150を引き回すようにしている。これにより、引き回し配線長に起因する特性の低下を抑えることができる。
続いて、上記再配置配線層130Bの構成について説明する。
再配置配線層130Bは、図1,2(b)に示したように下地膜139上に設けられた上記外部接続用電極122と、該外部接続用端子122の上面を露出させるようにして前記下地膜139上に設けられたパシベーション膜138と、前記外部接続用端子122と電気的に接続された第2配線131と、この第2配線131上に設けられた前記第1絶縁層133と、この第1絶縁層133上に形成されるとともに前記第2配線131と電気的に接続された第3配線134と、この第3配線134及び上記第1絶縁層133を覆う上記第2絶縁層135と、を備えて構成される。さらに、第3配線134上には、プリント基板などの外部基板Pと接続するためのバンプ(外部接続端子)137が設けられている。第2配線131の一部が前記第1絶縁層133より露出してランド部136を形成しており、このランド部136と上記第3配線134とが電気的に接続されている。
再配置配線層130Bは、図1,2(b)に示したように下地膜139上に設けられた上記外部接続用電極122と、該外部接続用端子122の上面を露出させるようにして前記下地膜139上に設けられたパシベーション膜138と、前記外部接続用端子122と電気的に接続された第2配線131と、この第2配線131上に設けられた前記第1絶縁層133と、この第1絶縁層133上に形成されるとともに前記第2配線131と電気的に接続された第3配線134と、この第3配線134及び上記第1絶縁層133を覆う上記第2絶縁層135と、を備えて構成される。さらに、第3配線134上には、プリント基板などの外部基板Pと接続するためのバンプ(外部接続端子)137が設けられている。第2配線131の一部が前記第1絶縁層133より露出してランド部136を形成しており、このランド部136と上記第3配線134とが電気的に接続されている。
また、再配置配線層130Bは、第2配線131に対して第3配線134が折り返されるように形成されており、バンプ137の一部が外部接続用電極122に平面視で重なる位置に配置されている。この構成によれば、再配置配線層130Bが2層の配線で形成されるので、バンプ137を外部接続用電極122の直上のように種々の位置に配置することが可能となる。よって、バンプ137の配置可能領域を拡大することができ、実質的に外部接続用電極122間のピッチを拡げることができる。よって、圧電発振器100を種々の端子形状を有した外部基板P上に実装することが可能となり、基板実装性を向上できる。
このように本実施形態に係る再配置配線層130Bは、第2配線131と第3配線134とが第1絶縁層133を介して接続されることで形成されている。すなわち、本実施形態に係る再配置配線層130Bは、2層の配線から構成されている。再配置配線層130Bにおける最上層(第3配線134)は第1絶縁層133上に形成されている。
一方、第1配線150は、上述したように第1絶縁層133上に形成されている。したがって、第1配線150は再配置配線層130Bにおける最上層(第3配線134)と同じ層に形成されたものとなっている。
このような構成によれば、第1配線150と能動面10aとの距離を充分に確保することができ、第1配線150を通って半導体装置1から振動子パッケージ30に送られる電気信号と能動面10aの集積回路部に流れる電気信号とが干渉し難くすることができる。
上記電極120,121,122,123の材料としては、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、あるいは、これらを含む合金等が挙げられる。
また、上記第1、第2、第3配線150,131,134の材料としては、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等が挙げられる。この第1配線150としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
また、金属膜124の材料は、上記配線形成材料と同一であることが好ましい。なお、金属膜(積層構造の場合、少なくとも1層)124は、電極120,121,122,123よりも耐腐食性の高い材料を用いて形成することが好ましく、これにより電極の腐食を阻止して、電気的不良の発生を防止することができる。
また、上記パシベーション膜138は、上記下地膜139と同様に例えば酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されている。また、第1,第2絶縁層133,135は、樹脂(合成樹脂)によって形成されている。これら第1,第2絶縁層133,135の形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)等、絶縁性がある材料であれば良い。なお、第1、第2絶縁層133,135の形成材料として、酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料を用いてもよい。
ところで、一般にパッケージの接続端子は、実装時にその接続端子が半導体装置の短辺方向に沿って両端部に位置される。そのため、平面視した状態では、パッケージ接続用第1電極120及びパッケージ接続用第2電極123は、同一の接続端子内に含まれ、これらパッケージ接続用電極120,121と導通可能とする貫通電極112の位置が重要となる。
そこで本実施形態では、貫通電極112における一方を、第1配線150を介してパッケージ接続用第1電極120に電気的に接続されたダミー電極121に形成することで、裏面10b側から視てパッケージ接続用電極120,121に導通可能とされる貫通電極112が図4に示すように素子基板10の短辺に沿って両端部に離間配置されている。
したがって、上記パッケージ接続用電極120,123と導通される貫通電極112及び該貫通電極112に接続される裏面電極115が振動子パッケージ30の実装時に、該振動子パッケージ30における同一の接続端子35に接触してしまい実装不良を招くといった不具合を防止できる。よって、汎用半導体チップである半導体装置1上に振動子パッケージ30を良好に実装することができる。
また、本実施形態では、第1配線150を引き回す第3の電極として、半導体装置1におけるダミー電極121を用い、第1配線150の引き回し及び貫通電極112の形成するための電極を別途設ける必要が無い。よって、汎用性のあるICチップを半導体装置1として採用することができ、圧電発振器100における低コスト化を図ることができる。
(圧電発振器の製造方法)
次に図5〜11を参照しながら、圧電発振器100を製造する工程について説明する。なお、本実施形態においては、半導体装置1は同一のシリコンウエハ250上に複数同時に一括して形成される(図11参照)が、簡単のため図5〜10においては1つの半導体装置1を形成する場合を示している。なお、図5〜図10において各図(a)は上記引き回し配線層130Aを形成する工程に対応しており、各図(b)は上記再配置配線層130Bを形成する工程に対応するものである。
次に図5〜11を参照しながら、圧電発振器100を製造する工程について説明する。なお、本実施形態においては、半導体装置1は同一のシリコンウエハ250上に複数同時に一括して形成される(図11参照)が、簡単のため図5〜10においては1つの半導体装置1を形成する場合を示している。なお、図5〜図10において各図(a)は上記引き回し配線層130Aを形成する工程に対応しており、各図(b)は上記再配置配線層130Bを形成する工程に対応するものである。
まず、図5に示すように、素子基板10の表面(能動面)10a上に下地膜139を形成した後、下地膜139上に電極120,121,122,123を形成する。そして、電極120,121,122,123上にパシベーション膜138を形成し、周知のフォトリソグラフィ法及びエッチング法により、前記電極120,121,122,123を覆う下地膜139を除去する。
ついで、上記パシベーション膜138から露出されるパッケージ接続用第1電極120及びダミー電極121に接続される金属膜124を形成する。また、上記パシベーション膜138から露出される外部接続用電極122に接続される第2配線131を形成する。
次いで、金属膜124及び第2配線131を覆って第1絶縁層133を形成する。そして、パッケージ接続用第1電極120、及びダミー電極121上の金属膜124を覆う第1絶縁層133を選択的に除去することで上記電極120,121に導通される金属膜124の上面を露出させる。この露出した上面と導通させるように上記第1絶縁層133上に第1配線150を形成する。
また、第2配線131を覆う第1絶縁層133を周知のフォトリソグラフィ法によって選択的に除去し、ランド部136を露出させる。そして、ランド部136と導通させるように上記第1絶縁層133上に第3配線134を形成する。
ここで、上記第1、第2、第3配線150,131、134の形成方法としては、例えば、TiW、Cuの順にスパッタ法により形成した後、Cuをめっき法で形成することにより行われる。
次に、第1配線150、第3配線134及び第1絶縁層133を覆うようにして第2絶縁層135を形成する。ここで、第2絶縁層135は、第3配線134上のバンプ137が形成される領域以外を覆うように形成する。これにより、図2(a),(b)に示したような引き回し配線層130A及び再配置配線層130Bを含む配線部130を素子基板10の能動面10a側に形成できる。
この後、図5中、二点鎖線で示すように素子基板10の能動面10a側を接着層160を介して、ガラスウエハからなる支持部材200に支持させる。なお、この支持部材としては、シリコンウエハ250(図7参照)と略同じ大きさのものを用いている。これにより、素子基板10を裏面10b側から薄厚加工する際に、素子基板10に割れ等が発生するのを防止することができる。
また、前記接着層160としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、素子基板10の能動面10aにおける凹凸を吸収しつつ、支持部材200を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材200としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材200の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
このようにして、素子基板10を支持部材200に貼り付けた後、素子基板10の裏面10b側から砥石等の研削部材を用いて素子基板10を研削(バックグラインド)し、例えば100μm程度の厚みまで薄厚化する。その後、スピンエッチング、又はドライポリッシュ等により研削により基板表面に形成された破砕層を取り除く。これにより、破砕層を起点として素子基板10にヒビが入ったり、割れが生じるといった不具合を防止している。なお、基板の薄厚化する方法として、CMP(化学的機械的研磨)を用いることも可能である。
続いて、素子基板10を所定の厚みに形成した後、図6に示すように、素子基板10の裏面10b側を上にして、素子基板10の裏面10b上にフォトレジスト170をマスクとして形成する。そして、フォトレジスト170をマスクとしてドライエッチングにより、上記貫通電極112を形成するパッケージ接続用第2電極123及びダミー電極121に対応した素子基板10及び下地膜139を除去する。これにより、図7に示すように、素子基板10の裏面10bから、能動面10aに設けられたパッケージ接続用第2電極123及びダミー電極121の裏面が露出される。
なお、フォトレジスト170をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてSiO2膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
次に、素子基板10の開口部の内壁から裏面10bに至る裏面絶縁膜114を形成する。この絶縁膜は、電流リークの発生、酸素及び水分等による素子基板10の浸食等を防止するために設けられ、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)、すなわちPE−TEOS、及び、オゾンCVDを用いて形成したTEOS、すなわちO3−TEOSまたはCVDを用いて形成した酸化珪素(SiO2)を用いることができる。なお、絶縁膜は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、上記パッケージ接続用第2電極123及びダミー電極121の裏面部分に設けられた絶縁膜をドライエッチング或いはレーザ加工により除去することで、図8に示されるように素子基板10の開口部側壁及び裏面10bを覆う裏面絶縁膜114が形成される。
次に、電気化学プレーティング(ECP)法を用いて、開口部の内部にめっき処理を施し、その開口部内に貫通電極112を形成するための導電性材料を配置する。これにより、図9に示されるように貫通電極112の下端部と露出したパッケージ接続用第2電極123及びダミー電極121とが、パッケージ接続用第2電極123及びダミー電極121裏面で電気的に接続される。貫通電極112を形成するための導電性材料としては、例えば銅(Cu)を用いることができ、貫通電極112は素子基板10に設けられた開口部内に銅(Cu)が埋設されることで形成される。
本実施形態における貫通電極112を形成する工程には、例えば、TiN、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれる。なお、TiW、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極112の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、開口部の内部に導電性材料で埋め込むことで貫通電極112を構成しているが、完全に埋め込むことなく開口部の内壁に導電材料を成膜して上記電極121,123の裏面で電気的に接続される形態とすることもできる。
また、本実施形態では、開口部の内部に導電性材料で埋め込むことで貫通電極112を構成しているが、完全に埋め込むことなく開口部の内壁に導電材料を成膜して上記電極121,123の裏面で電気的に接続される形態とすることもできる。
貫通電極112を形成した後、素子基板10の裏面10bにこの貫通電極112と電気的に接続されるように裏面電極115をめっき法で形成することにより、図10に示すような形態となる。なお、裏面電極115は、貫通電極112と同時、すなわち、一体的に形成しても良い。この裏面電極115の大きさは、上述したように振動子パッケージ30における接続端子35と、同一の位置に、且つ対向領域の大きさが略同一に形成されている。また、裏面電極115は、裏面側にて貫通電極112と接触しており、めっき法で形成されることにより、中央部が縁部に対して凹んだ凹形状に形成される。このような凹形状を有する裏面電極115上に、例えば鉛フリーはんだからなるハンダ(不図示)を搭載する。
そして、シリコンウエハの裏面10b側にダイシングテープを貼り付け、逆面に貼り付けられている支持部材200を取り外す。さらに、支持部材200を保持していた接着層160を除去する。なお、支持部材200と接着層160の除去は溶剤などにより接着層160を軟化、または溶解させることにより同時に除去してもよい。その後、図11に示すように、ダイシング装置210によってシリコンウエハ250を半導体装置1毎にダイシング(切断)される。これにより、シリコンウエハ250から各半導体装置1を個片化できる。
続いて、半導体装置1の能動面10a側に設けられた第3配線134が第2絶縁層135から露出して形成されたランド上に、図1に示した、例えば鉛フリーハンダからなるバンプ137を搭載する。なお、バンプ137を設ける際には、ハンダボールを第3配線134上に印刷する形態や、塗布によって形成されるハンダコートでもよい。
なお、バンプ形成工程は図5における再配置配線形成が終了した後、支持部材200を貼り付けるための接着層160を設ける前に形成してもよい。その場合、接着層160の厚みに関して、形成された端子の高さを覆う程度の厚みに形成することが望ましい。バンプの形成方法としては、はんだボールを搭載、または、はんだペーストを印刷によって供給しリフロー法などの加熱によって形成することができる。その場合、残留するフラックスを除去するために、洗浄することが望ましい。
以上の工程により半導体装置1が製造される。
なお、バンプ形成工程は図5における再配置配線形成が終了した後、支持部材200を貼り付けるための接着層160を設ける前に形成してもよい。その場合、接着層160の厚みに関して、形成された端子の高さを覆う程度の厚みに形成することが望ましい。バンプの形成方法としては、はんだボールを搭載、または、はんだペーストを印刷によって供給しリフロー法などの加熱によって形成することができる。その場合、残留するフラックスを除去するために、洗浄することが望ましい。
以上の工程により半導体装置1が製造される。
続いて、従来公知の方法で形成された振動子パッケージ30を用意し、上記各半導体装置1上に搭載する。そして、リフロー炉やプレート等の加熱手段によって振動子パッケージ30及び半導体装置1を加熱することで、上記裏面電極115に設けられたハンダを溶融させた後、硬化させることで裏面電極115と接続端子35とを接続する。
以上の工程により半導体装置1と振動子パッケージ30とが貫通電極112を介して電気的に接続されてなる圧電発振器100を製造することができる。
以上の工程により半導体装置1と振動子パッケージ30とが貫通電極112を介して電気的に接続されてなる圧電発振器100を製造することができる。
以上説明したように、本実施の形態ではパッケージ接続用第1電極120からダミー電極121に第1配線150を引き回し、貫通電極112をダミー電極121に形成することでパッケージ接続用電極120,121に電気的に接続される貫通電極112が素子基板10の両短辺に沿って離間した状態に配置された構造としている。よって、裏面側に引き出された二つの貫通電極112が振動子パッケージ30の同一接続端子35に接触するといった不具合が生じることがない。このように、汎用半導体チップから構成される半導体装置1上に振動子パッケージ30を良好に実装することができる。
(他の実施形態)
続いて、本発明の圧電発振器における他の実施形態について説明する。
圧電発振器100は、第1配線150の下側に接地されたグランドパターンが形成されていてもよい。具体的には、図12(a)に示されるように、素子基板10上には、下地膜139、及びパシベーション膜138が設けられており、このパシベーション膜138上にグランドパターン50が形成されている。このグランドパターン50は、不図示の領域において半導体装置1における電極部に接続されて接地されている。グランドパターン50上には、第1絶縁層133を介して第1配線150が形成されている。グランドパターン50は、平面視した状態で第1配線150の形状に倣って形成されており、第1配線150よりも若干大きく形成されている。このようなグランドパターン50によってシールド効果を得ることができ、第1配線150を通る信号と能動面10aに形成された集積回路部との干渉を防止することができる。
続いて、本発明の圧電発振器における他の実施形態について説明する。
圧電発振器100は、第1配線150の下側に接地されたグランドパターンが形成されていてもよい。具体的には、図12(a)に示されるように、素子基板10上には、下地膜139、及びパシベーション膜138が設けられており、このパシベーション膜138上にグランドパターン50が形成されている。このグランドパターン50は、不図示の領域において半導体装置1における電極部に接続されて接地されている。グランドパターン50上には、第1絶縁層133を介して第1配線150が形成されている。グランドパターン50は、平面視した状態で第1配線150の形状に倣って形成されており、第1配線150よりも若干大きく形成されている。このようなグランドパターン50によってシールド効果を得ることができ、第1配線150を通る信号と能動面10aに形成された集積回路部との干渉を防止することができる。
また、上記グランドパターン50は、上記実施形態に限定されず、前記第1配線150と同じ層に形成してもよい。具体的には、図12(b)に示されるように、素子基板10上には、下地膜139、及びパシベーション膜138が設けられており、このパシベーション膜138上に上記第1配線150及び上記グランドパターン50が形成されている。このようにグランドパターン50を第1配線150に沿って形成することで図8(a)に示した形態に比べ、グランドパターン50が第1配線150に近接した状態となるので、常住したシールド効果をより高めることができる。
(電子機器)
本発明の電子機器は、前記の圧電発振器100が例えばプリント配線基板等の外部基板Pに実装された状態で備えられることにより構成される。具体的には、前記圧電発振器100を備えた電子機器の一例として、図13に示すような携帯電話300を挙げることができる。
この携帯電話300にあっても、上述したような汎用半導体チップからなる半導体装置1上に振動子パッケージ30が良好に実装されてなる圧電発振器100が実装されてなる外部基板Pを有しているので、低コストで高信頼性のものとなる。
本発明の電子機器は、前記の圧電発振器100が例えばプリント配線基板等の外部基板Pに実装された状態で備えられることにより構成される。具体的には、前記圧電発振器100を備えた電子機器の一例として、図13に示すような携帯電話300を挙げることができる。
この携帯電話300にあっても、上述したような汎用半導体チップからなる半導体装置1上に振動子パッケージ30が良好に実装されてなる圧電発振器100が実装されてなる外部基板Pを有しているので、低コストで高信頼性のものとなる。
また、本発明が適用される電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
なお、本実施形態では上記再配置配線層130Bが2層の配線から構成された場合について説明したが、本発明はこれに限定されることはなく、再配置配線層130Bが2層以上の配線から構成されていてもよい。この場合、第1配線150は再配置配線層130Bにおける最上層と同じ層に形成される。
1…半導体装置、10…素子基板(半導体基板)、10a…能動面、10b…裏面、30…振動子パッケージ、32…水晶振動子(圧電振動片)、50…グランドパターン、100…圧電発振器、112…貫通電極、115…裏面電極、120…パッケージ接続用第1電極(第1の電極)、121…ダミー電極(第3の電極)、122…外部接続用電極、123…パッケージ接続用第2電極(第2の電極)、130B…再配置配線層、137…バンプ(外部接続端子)、150…第1配線(引き回し配線)
Claims (10)
- 圧電振動片を内部に収容して封止されてなる振動子パッケージと、半導体基板を有し前記振動子パッケージに電気的に接続される半導体装置と、を備える圧電発振器において、
前記半導体装置は、前記半導体基板の能動面側に配設される第1の電極及び第2の電極と、
能動面側を引き回される引き回し配線と、
該引き回し配線を介して前記第1の電極に電気的に接続される第3の電極と、
前記第2の電極及び前記第3の電極にそれぞれ電気的に接続されて前記半導体基板の能動面から反対の裏面側に貫通した状態に設けられる貫通電極と、を有してなり、
前記半導体装置と前記振動子パッケージとは前記貫通電極を介して電気的に接続されてなることを特徴とする圧電発振器。 - 前記第1、第2の電極は半導体基板における一端辺に沿って配置されており、前記第3の電極は、前記第1、第2の電極が配置される端辺に向かい合う他端辺に沿って配置されることを特徴とする請求項1に記載の圧電発振器。
- 前記第3の電極はダミー電極であることを特徴とする請求項1又は2に記載の圧電発振器。
- 前記第3の電極は駆動検査に用いられる検査用電極であることを特徴とする請求項1又は2に記載の圧電発振器。
- 前記引き回し配線の下側には、接地されたグランドパターンが形成されていることを特徴とする請求項1〜4のいずれか一項に記載の圧電発振器。
- 前記半導体基板には、接地されたグランドパターンが前記引き回し配線と同じ層に当該引き回し配線に沿うように形成されてなることを特徴とする請求項1〜4のいずれか一項に記載の圧電発振器。
- 前記半導体基板の能動面側には、外部接続用電極と、該外部接続用電極から引き回される再配置配線層が設けられ、該再配置配線層は前記外部接続用電極に電気的に接続される外部接続端子を有することを特徴とする請求項1〜4のいずれか一項に記載の圧電発振器。
- 前記再配置配線層は2層以上の配線から構成され、前記引き回し配線は前記再配置配線層における最上層と同じ層に形成されてなることを特徴とする請求項7に記載の圧電発振器。
- 前記外部接続端子の一部は前記外部接続用電極に平面視で重なる位置に配置されることを特徴とする請求項8に記載の圧電発振器。
- 前記第3の電極に接続する前記貫通電極は振動子パッケージの圧電振動片に対して入力端子として機能することを特徴とする請求項7又は8のいずれか一項に記載の圧電発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254628A JP2009088864A (ja) | 2007-09-28 | 2007-09-28 | 圧電発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254628A JP2009088864A (ja) | 2007-09-28 | 2007-09-28 | 圧電発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088864A true JP2009088864A (ja) | 2009-04-23 |
Family
ID=40661717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254628A Withdrawn JP2009088864A (ja) | 2007-09-28 | 2007-09-28 | 圧電発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088864A (ja) |
-
2007
- 2007-09-28 JP JP2007254628A patent/JP2009088864A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486160B2 (en) | Electronic component and manufacturing method thereof | |
JP4311376B2 (ja) | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 | |
US9264016B2 (en) | Piezoelectric component having a cover layer including resin that contains translucent filler | |
US20100225202A1 (en) | Acoustic Wave Device | |
US10200010B2 (en) | Elastic wave filter device | |
JP2009010559A (ja) | 圧電部品及びその製造方法 | |
JP4379413B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
JP2006109400A (ja) | 電子部品、回路基板、電子機器、電子部品の製造方法 | |
JP2016123020A (ja) | 弾性波素子および通信装置 | |
JP2010136143A (ja) | 電子部品モジュール | |
JP4289335B2 (ja) | 電子部品、回路基板及び電子機器 | |
JP2011223234A (ja) | 圧電振動子、圧電デバイス、貫通電極構造、半導体装置、半導体パッケージ | |
JP4906557B2 (ja) | 弾性表面波装置の製造方法 | |
JP5797356B2 (ja) | 弾性波装置および弾性波モジュール | |
JP4900498B2 (ja) | 電子部品 | |
JP5848079B2 (ja) | 弾性波デバイス及びその製造方法 | |
JP5170282B2 (ja) | 電子部品の製造方法 | |
JP2016010026A (ja) | 弾性波素子および通信装置 | |
JP4534794B2 (ja) | 電子部品 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
WO2019004266A1 (ja) | 電子部品モジュール | |
JP2009088864A (ja) | 圧電発振器 | |
JP5569473B2 (ja) | 電子部品、回路基板及び電子機器 | |
JP2009088865A (ja) | 圧電発振器 | |
JP2008021792A (ja) | デバイスとその製造方法並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100929 |
|
A761 | Written withdrawal of application |
Effective date: 20111222 Free format text: JAPANESE INTERMEDIATE CODE: A761 |
|
A521 | Written amendment |
Effective date: 20111226 Free format text: JAPANESE INTERMEDIATE CODE: A821 |