JP2007073595A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 チップのリードフレームへの接着に際して、残留応力の緩和パターンをチップの接着領域の残留応力が高い部分に限定して設ける。
【解決手段】 リードフレーム１１のチップの接着領域２２で、チップの四隅に相当する角部２４に残留応力の緩和パターン２３を設ける。チップの接着領域２２の中央側には、残留応力の緩和パターン２３は設けられていない。残留応力の緩和パターン２３は、メッシュ状の溝２８、２９に形成されている。緩和パターンを接着領域２２の全体に設ける場合に比べて接着面積が大きく、接着強度の確保と、電気的特性の劣化を防止することができる。
【選択図】 図２

Description

本発明は半導体装置の製造技術に関し、特にチップをリードフレーム上に残留応力の緩和が行えるように搭載する半導体装置に適用して有効な技術である。

以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。

半導体装置では、チップがリードフレームのアイランド上に接着層を介して密着させられている。かかる構成では、例えば、Ｓｉ製のチップは、Ｃｕ等の金属製のリードフレームのＡｇメッキされたアイランド上に、Ａｕテープ等の接着層を介して接続されることとなる。Ａｕ−Ｓｉ共晶が形成されて、チップがリードフレーム上に固着されるのである。

しかし、Ｓｉとリードフレームの金属とはその熱膨張係数が大きく異なるため、両者を固着した際には、その熱膨張の差が残留応力として残る。かかる残留応力は、チップをクラックさせ、接続信頼性を揺るがす重大な不良事故に繋がる。そのため、従来は、チップの接着領域の全面に対応して、リードフレーム上にメッシュ状の微細な溝の残留応力の緩和パターンを設けていた。

また、かかる残留応力の緩和パターンとは異なるが、ストレスの緩和パターンとしては、リードフレームに関して、熱ストレスによる変形を防止するためにダイパッドのコーナーにスリットを入れる構成が特許文献１に開示されている。特許文献２には、多ピンのリードフレームにおいて、樹脂封止によるリードフレームの反りを防止するためにダイパッドのコーナーに貫通孔を形成する開示がある。

特許文献３には、ダイパッド表面の周辺部分にジグザグ状に溝を設け、樹脂の密着性を高める構成が開示されている。ダイパッド表面の周辺部分に溝を設け、封止樹脂の接着性を高めた構成については、特許文献４に開示されている。
特開平１０−２４２３６９号公報 特開平８−７００８７号公報 特開平９−１１６０７６号公報 特開平６−３０２７５４号公報

本発明者は、チップのリードフレームへの固着に際しての残留応力の緩和技術には、以下の課題があることを見出した。

これまでは、チップのリードフレームにおける残留応力の緩和技術としては、チップの接着領域の全域に対応したリードフレーム上に、メッシュ状の微細な溝を設け、その溝分だけ接着面積を減少させて残留応力の緩和を行っていた。かかる緩和パターンにより、チップクラックの防止を図っていた。

しかし、かかる対策では、残留応力の緩和を行うため、接着領域の全域に対して接着面積の縮小を図るため、その分接着強度が低下するという問題があった。

併せて、チップ裏面の接着面の減少に伴う電気的特性も変化するという問題もあった。特に、チップの上下面に電流を流す構成の半導体装置では、チップ裏面の接触面積の減少は、単に電流通路の導電面積の減少にとどまらず、場合によっては、電流の流し方そのものの変更をも必要とするものであった。

従って、接着領域の全域に残留応力の緩和パターンを設ける構成では、製造に際して、残留応力の緩和と、チップの接着強度の減少、チップ裏面の電気特性の劣化とが見合いとされ、両者を両立させることが難しかった。

そこで、本発明者は、緩和パターンをある領域に限定して設置することはできないかと考えた。チップの接着領域の残留応力が特に高い部分にのみ緩和パターンを限定して入れることができれば、接着領域全体に緩和パターンを設ける場合とは異なり、接着面積を全体に縮小するのではなく、残留応力の高い部分のみに限定することができる。このようにすれば、接着強度はこれまでよりも確保することができる筈で、しかも残留応力の緩和が図れ、また、チップ裏面の電気特性の劣化をも抑えられることになる。

本発明の目的は、チップのリードフレームへの接着に際して、残留応力の緩和パターンをチップの接着領域の残留応力が高い部分に限定して設けることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、チップのリードフレームへの接着領域の内、特定領域にのみ残留応力の緩和パターンを設けた。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

チップの接着領域の内、特定領域にのみ残留応力の緩和パターンを設けたので、接合強度の低下、電気的特性の劣化等の虞も無く、チップクラックの発生を防止することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。

本発明は、リードフレームのチップ接着領域の全面に残留応力の緩和パターンを設けるのではなく、かかる残留応力の緩和パターンをチップの接着領域の一部に限定して設ける構成を有するものである。かかる構成は、チップとリードフレームとの残留応力についてのシミュレーションを、解析点を細かく設定することで、初めて残留応力の強弱の様子が鮮明にわかるようになり、その結果に基づいてなされた発明である。

これまでもチップとリードフレームとの残留応力については、そのシミュレーションは行われてきたが、その解析点を粗くしか設定できなかったため、どうしてもその残留応力の強弱についての全体像をつかまえることはできなかった。そのため、チップの接着領域の全面に残留応力の緩和パターンを入れざるを得なかった。

しかし、今回の発明においては、残留応力の緩和パターンをチップの接着領域に対応した面の一部に設定することができるため、接着領域の全面に設ける場合に比べて、接着強度の低下、搭載するチップの電気特性の低下等を起こすことなく、チップクラックに繋がる残留応力の緩和を図ることができるようになった。

（実施の形態１）
図１は、本発明に係わる残留応力の緩和パターンを入れたリードフレームにチップを接着して樹脂封止した状況を示す断面図である。図２は、リードフレームのカソード側に、本発明に係わる一実施の形態の残留応力の緩和パターンを設けた一例を示す平面図である。図３（ａ）は、リードフレームにチップを接着した場合における残留応力の分布状況を模式的に示す断面説明図であり、（ｂ）はその状況を示す平面説明図である。

半導体装置１０では、図１に示すように、銅（Ｃｕ）等で形成されたリードフレーム（カソード側）１１、リードフレーム（アノード側）１２とが相対して設けられ、リードフレーム１１側のアイランドにダイオード２０ａに構成されたチップ２０が搭載されている。かかるリードフレーム１１上には、例えば、銀（Ａｇ）メッキが薄く施され、金（Ａｕ）テープあるいはＡｕペーストを接着材として介して、所定温度でチップ２０が接着されている。チップ２０は、Ａｕ−Ｓｉ共晶で接合されている。

このようにしてリードフレーム１１側に接着されたチップ２０は、アノード側のリードフレーム１２と、例えば金線２１ａ等のワイヤ２１でワイヤボンティングされている。さらに、その全体が、樹脂３０で封止されて、半導体装置１０が構成されている。

かかる構成の半導体装置１０では、チップ２０が搭載されるリードフレーム１１側には、図２に示すように、チップ２０の接着領域２２の隅部の内、角部２４にあたる個所に、残留応力の緩和パターン２３が設けられている。かかる残留応力の緩和パターン２３は、接着領域２２の全体に設けることなく、角部２４に限定して設けられている。チップ２０の接着領域２２の中央側には、残留応力の緩和パターン２３は設けられていない。

解析点を細かく設定したシミュレーションの結果では、図３（ａ）、（ｂ）に模式的に示すように、角部２４を中心として同心円状に、残留応力が変化している様子が分かる。図３（ａ）、（ｂ）では、残留応力の大きさを、例えば、４段階で示した。

角部２４に向かって、残留応力は大きくなり、特に、角部２４の頂点位置が特に残留応力が高くなっている。頂点位置から離れると急激に残留応力は減少し、チップ内位置２５では最大残留応力の２／３程度となる。チップ内位置２６、２７では、さらに残留応力は減少し、この範囲の残留応力ではチップクラックの発生の虞はない。

このように角部２４の最大残留応力を示す点から、最大残留応力の２／３を示す領域までに、本発明では、残留応力の緩和パターン２３を設けた。かかる最大応力の２／３を示す位置は、対角線の距離の約１／４の長さである。

残留応力の緩和パターン２３は、図３（ｂ）に示すように同心円状に変化する残留応力に対応して、図２に示すように、角部２４を中心として、角部２４を二分割して中央側に向かう直線状の溝２８、この溝２８と直角に交差する溝２９とから構成さている。溝２８、２９は、例えは、断面Ｖ字型に構成され、それに対応した金型をリードフレーム１１の表面に押し当てることで刻印により形成されている。

このように、残留応力の緩和パターン２３は、チップ２０の接着領域２２の全体に設けるのではなく、矩形のチップ２０形状の四隅に相当する角部２４に限定して設けられている。そのため、接着領域２２の全体に設ける場合に比べて、接着面積の減少に伴う接着強度の減少が抑えられる。

また、併せて、接着領域２２の全体に緩和パターンを設けた場合とは異なり、その角部２４に限定して設けているため、チップ２０の裏面へ電流を流す場合等の電気特性の劣化も抑えることができる。

これまでの残留応力の緩和パターン４１は、図４（ａ）に示すように、リードフレーム１１のチップ２０の接着する領域の全体に、例えばメッシュ状に入っている。かかる構成では、図４（ｂ）に示すように、緩和パターン４１がチップ２０の接着する領域の裏面全体にわたってメッシュ状に設けられているため、全体としては接着面積の減少が本発明の限定領域に設けた場合に比べて大きく、接着強度の減少が起きる。また、チップ２０の裏面への電気特性の劣化も起こる。

次に、本実施の形態１に記載の構成の半導体装置１０の製造方法について述べる。図５の半導体装置の製造工程を示すフロー図にあるように、ステップＳ１００でリードフレーム１１に搭載するチップ２０を準備する。例えば、チップ２０として、ダイオード２０ａを準備する。

併せて、ステップＳ２００で、チップ２０を搭載するカソード側のリードフレーム１１を準備する。リードフレーム１１は、例えばＣｕ等の金属で形成され、表面にはＡｇメッキが薄く施されている。リードフレーム１１上のチップ２０の接着領域２２には、残留応力の緩和パターン２３が、矩形形状のチップ２０の四隅に相当する角部２４に設けられている。併せて、アノード側のリードフレーム１２も準備する。

このように準備されたチップ２０は、ステップＳ３００のダイボンディング工程で、リードフレーム１１上に接着される。かかるダイボンディングに際しては、例えば４３０℃でＡｕテープをあるいはＡｕペーストを間に挟み、さらのその後３７０℃に保ってＡｕ−Ｓｉの共晶を形成することで行われる。

かかる構成では、残留応力の緩和パターン２３が、チップ２０の矩形形状の四隅に対応する角部２４に限定して設けられている。チップ２０の中央側には、残留応力の緩和パターン２３は設けられていない。そのため、チップ２０の接着面積の大幅な減少がなく、十分に接着強度が確保される。併せて、チップ２０の裏面への電流の流れも確保して、電流特性の劣化を防止することができる。

かかるダイボンディング工程の後、ステップＳ４００で、チップ２０とリードフレーム１２とを、Ａｕ線等のワイヤ２１でワイヤボンディングする。その後、ステップＳ５００で、金型により樹脂封止する。樹脂封止後は、表面に刻印等をして半導体装置１０を完成させる。

（実施の形態２）
本実施の形態では、残留応力の緩和パターン２３の変形例について述べる。図６（ａ）に示す構成では、四隅の一つの角部２４に設けた残留応力の緩和パターン２３を示すが、溝２９の構成は前記実施の形態と同様だか、溝２８が複数本、角部２４の頂点から放射状に中央に伸びて設けられている。

図６（ｂ）に示す残留応力の緩和パターン２３の構成では、溝２８の構成に関しては図６（ａ）に述べたと同様の構成であるが、溝２９は、角部２４の頂点を中心とした同心円状に設けられている。かかる構成では、実際の残留応力の同心円状の分布状況に合った溝２９に構成されており、より効果的に残留応力を解消することができる。

図６（ｃ）に示す残留応力の緩和パターン２３の構成では、溝２９の構成に関しては、図６（ｂ）に述べたと同様の同心円状に形成されている。一方、かかる溝２９と交差する方向の溝２８は、同心円状の溝２９に対して、直角に交差するように構成されている。図６（ｃ）に示す構成が、最適な残留応力の緩和パターン２３であるが、実際の適用に際しては、前記実施の形態１で述べたような構成が簡単で実施し易い。

また、残留応力の緩和パターン２３は、上記実施の形態１、２では、全て溝に構成した場合について述べたが、必ずしも溝でなくても構わない。例えば、図示はしないが、ディンプルを上記構成の溝を設けた線上に設けるようにしても構わない。さらには、ディンプルを最大残留応力の２／３程度となる領域に、散点状に設けても構わない。要は、残留応力の高い部分の表面での接着が強固にならないように、表面を粗くしておけばよい。

（実施の形態３）
前記実施の形態１では、チップ２０にダイオード２０ａを使用した例を示したが、勿論チップ２０にはダイオード２０ａ以外の構成でも適用できる。例えば、図７に示すように、チップ２０をトランジスタ２０ｂ等に構成し、かかる構成のチップ２０をダイパッド３１上へダイボンディングした構成にも当然に使用できる。

ダイパッド３１上には、チップ２０の接着領域の四隅の角部に対応して、前記実施の形態１で述べたような残留応力の緩和パターン２３が設けられている。かかる構成のダイパッド３１上に接着されたチップ２０は、リードフレーム１３と金線２１ａ等のワイヤ２１でワイヤボンディングされ、その全体は樹脂３０で封止されて、半導体装置１０が構成されている。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施の形態では、チップの形状として略矩形の場合を想定し、その四隅の角部に相当する接着領域に残留応力の緩和パターンを設ける構成を示したが、例えば、四角以外の例えば六角形等の多角形の場合であっても、その角部に対応した個所に残留応力の緩和パターンを設ければよい。

本発明は、例えば、チップとリードフレームの接着に際しての残留応力の解消に利用することができる。

本発明に係わる残留応力の緩和パターンを入れたリードフレームにチップを装着して樹脂封止した状況を模式的に示す断面図である。 リードフレームのカソード側に、本発明に係わる一実施の形態の残留応力の緩和パターンを設けた一例を模式的に示す平面図である。 （ａ）は、リードフレームにチップを接着した場合における残留応力の分布状況を模式的に示す断面説明図であり、（ｂ）はその状況を模式的に示す平面性説明図である。 （ａ）はこれまでのリードフレームを模式的に示した平面図であり、（ｂ）は（ａ）のリードフレーム上にチップを接着した場合の様子を模式的に示す断面図である。 半導体装置の製造手順を示すフロー図である。 （ａ）、（ｂ）、（ｃ）は、残留応力の緩和パターンの変形例である。 本発明に係る半導体装置の変形例を模式的に示す断面図である。

符号の説明

１０ 半導体装置
１１ リードフレーム
１２ リードフレーム
２０ チップ
２０ａ ダイオード
２０ｂ トランジスタ
２１ ワイヤ
２１ａ 金線
２２ 接着領域
２３ 緩和パターン
２４ 角部
２５ チップ内位置
２６ チップ内位置
２７ チップ内位置
２８ 溝
２９ 溝
３０ 樹脂
３１ ダイパッド
４１ 緩和パターン

Claims (5)

1. リードフレーム上にチップが接着された構造の半導体装置の製造方法であって、
   前記チップを、前記チップの接着領域の一部にのみ残留応力の緩和パターンが設けられた前記リードフレームに設けることを特徴とする半導体装置の製造方法。
2. リードフレーム上にチップが接着された構造の半導体装置の製造方法であって、
   前記チップを、前記チップの接着領域の角部に対応した位置に残留応力の緩和パターンが設けられ、前記接着領域の中央側には前記緩和パターンが設けられていない前記リードフレームに設けること特徴とする半導体装置の製造方法。
3. リードフレーム上にチップが接着された構造の半導体装置の製造方法であって、
   前記チップを、前記チップの接着位置の角部から最大残留応力の２／３までの範囲に残留応力の緩和パターンが設けられたリードフレームに設けることを特徴とする半導体装置の製造方法。
4. リードフレーム上にチップが接着された構造の半導体装置の製造方法であって、
   前記チップを、前記チップの角に対応した位置から中央側に伸びる溝と、前記溝と交差する方向の溝とからなる残留応力の緩和パターンが設けられた前記リードフレームに設けることを特徴とする半導体装置の製造方法。
5. リードフレーム上にチップが接着された構造の半導体装置の製造方法であって、
   前記チップを、前記チップの角に対応した位置から放射状に中央側に伸びる溝と、前記溝と交差する方向の同心円状の溝とを有する残留応力の緩和パターンが設けられたリードフレームに設けることを特徴とする半導体装置の製造方法。