JP2010010512A - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2010010512A
JP2010010512A JP2008169814A JP2008169814A JP2010010512A JP 2010010512 A JP2010010512 A JP 2010010512A JP 2008169814 A JP2008169814 A JP 2008169814A JP 2008169814 A JP2008169814 A JP 2008169814A JP 2010010512 A JP2010010512 A JP 2010010512A
Authority
JP
Japan
Prior art keywords
device chip
insulating layer
electronic device
chip
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008169814A
Other languages
English (en)
Inventor
Yasuyuki Oda
康之 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2008169814A priority Critical patent/JP2010010512A/ja
Publication of JP2010010512A publication Critical patent/JP2010010512A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】高い気密性を保持し、かつ小型化が可能な電子デバイスを提供すること。
【解決手段】絶縁性基板2と、絶縁性基板2にフリップチップ実装されたデバイスチップ10と、デバイスチップ10の絶縁性基板2と対向する面13に設けられた第1金属パターン11と、デバイスチップ10の絶縁性基板2と対向する面13の周辺部に設けられた第1絶縁層20と、少なくとも絶縁性基板2のデバイスチップ10が実装された面からデバイスチップ10の側面までを封止する、半田からなる封止部材18と、を具備することを特徴とする電子デバイス。
【選択図】図2

Description

本発明は、電子デバイス及びその製造方法に関し、特に基板上にデバイスチップをフリップチップ実装してパッケージ化する電子デバイス及びその製造方法に関する。
近年、電子デバイスへの小型化の要求に伴い、バンプを用いてデバイスチップを基板に接続するフリップチップ実装技術が用いられている。また、外部からの水分、衝撃等からデバイスチップや金属パターンを保護するために、封止部材を用いて高い気密性を確保する技術が用いられる場合もある。
従来例として、特許文献1に記載の電子部品(電子デバイス)について説明する。図1(a)は従来例に係る電子デバイスの平面図であり、図1(b)はA−Aに沿った断面図、図1(c)は従来例の変形例に係る電子デバイスの断面図である。図1(a)は電子デバイスを基板側から、基板と封止部材とを透視して図示したものである。
図1(a)に示すように、デバイスチップ10の片面には第1金属パターン11が設けられている。第1金属パターン11は、電極パターン12及びパッド14、15a、15bを含んでいる。電極パターン12は例えばAl等の金属からなり、例えばIDT(Inter Digital Transducer)を形成している。すなわち、デバイスチップ10は例えばSAW(Surface Acoustic Wave)フィルタチップである。パッド14は例えばTi−Au等の金属からなる。
図1(b)に示すように、例えばアルミナやガラスエポキシ等の絶縁体からなる絶縁性基板2にデバイスチップ10が、例えばAu等の金属からなるバンプ8を用いてフリップチップ実装されている。バンプ8は、絶縁性基板2の金属パターン4とデバイスチップ10のパッド14とを接続している。デバイスチップ10は、例えばSn−Ag等の金属からなる半田で形成された封止部材18により封止されている。また、絶縁性基板2及びデバイスチップ10の各々には、例えばNi−Au等の金属からなる第2金属パターン6及び封止パターン16が設けられており、第2金属パターン6及び封止パターン16の各々は、封止部材18と接触している。
図1(c)に示すように、特許文献1には、デバイスチップ10に封止パターン16が設けられていない例も記載されている。
上記のように、従来例によれば半田からなる封止部材18で封止して高い気密性を保持することで、小型、薄型、安価でかつ信頼性が高い電子部品を提供できる。
特開2006−203149号公報
しかし、従来例においては、封止部材18が絶縁性基板2の金属パターン4及びデバイスチップ10の第1金属パターン11と接触することを防止するため、第1金属パターン11とデバイスチップ10の端部との間のクリアランスL1を、例えばL1>30μmのように、ある程度の大きさにする必要があった。このことは、デバイスチップ10の小型化の障害、すなわち電子デバイスの小型化の障害になるという課題があった。
そこで本発明は、上記課題に鑑み、高い気密性を保持し、かつ小型化が可能な電子デバイスを提供することを目的とする。
本発明は、絶縁性基板と、前記絶縁性基板にフリップチップ実装されたデバイスチップと、前記デバイスチップの前記絶縁性基板と対向する面に設けられた第1金属パターンと、前記デバイスチップの前記絶縁性基板と対向する面の周辺部に設けられた第1絶縁層と、少なくとも前記絶縁性基板の前記デバイスチップが実装された面から前記デバイスチップの側面までを封止する、半田からなる封止部材と、を具備することを特徴とする電子デバイスである。本発明によれば、第1絶縁層により、封止部材が絶縁性基板とデバイスチップとの間に流入することを抑制することができる。このため、電子デバイスの気密性を高く保持し、かつ小型化することが可能となる。
上記構成において、前記第1絶縁層は、前記デバイスチップの前記絶縁性基板と対向する面を囲むように設けられている構成とすることができる。この構成によれば、第1絶縁層により、封止部材が絶縁性基板とデバイスチップとの間に流入することを抑制することができる。このため、電子デバイスの気密性を高く保持し、かつ小型化することが可能となる。
上記構成において、前記第1絶縁層は、前記第1金属パターンより、前記デバイスチップの前記絶縁性基板と対向する面の周辺に近い位置に設けられている構成とすることができる。この構成によれば、第1絶縁層により、封止部材が絶縁性基板とデバイスチップとの間に流入することを抑制することができる。このため、電子デバイスの気密性を高く保持し、かつ小型化することが可能となる。
上記構成において、前記第1絶縁層の半田濡れ性は、前記デバイスチップの前記側面の半田濡れ性より悪い構成とすることができる。この構成によれば、封止部材が絶縁性基板とデバイスチップとの間に流入することを、より確実に抑制することができる。このため、電子デバイスの気密性を高く保持し、かつ小型化することが可能となる。
上記構成において、前記第1絶縁層はポリイミド又はガラスからなる構成とすることができる。この構成によれば、封止部材が絶縁性基板とデバイスチップとの間に流入することを、より確実に抑制することができる。このため、電子デバイスの気密性を高く保持し、かつ小型化することが可能となる。また、ポリイミドやガラスは耐熱性に優れているため、封止工程において加熱を行った際にも溶解や剥離を起こしにくく、封止部材の流入をより確実に抑制することができる。
上記構成において、前記デバイスチップの前記絶縁性基板と対向する面から前記第1絶縁層の上面までの高さは、前記デバイスチップの前記絶縁性基板と対向する面から前記第1金属パターンの上面までの高さより大きい構成とすることができる。この構成によれば、封止部材の流入をより確実に抑制することができる。
上記構成において、前記封止部材と接触するように、前記絶縁性基板の前記デバイスチップがフリップチップ実装される面に設けられた第2金属パターンと、前記第2金属パターンの内側に沿って設けられた第2絶縁層とを具備する構成とすることができる。この構成によれば、デバイスチップ及び絶縁性基板の両側から封止部材の流入を抑制することが可能となる。
上記構成において、前記第2絶縁層は前記第1絶縁層と同じ材質からなる構成とすることができる。この構成によれば、デバイスチップ及び絶縁性基板の両側から封止部材の流入をより確実に抑制することが可能となる。
上記構成において、前記第2絶縁層は、前記第1絶縁層の少なくとも一部と重なる位置に設けられている構成とすることができる。この構成によれば、デバイスチップ、及び絶縁性基板の両側から封止部材の流入をより確実に抑制することが可能となる。
本発明は、デバイスチップの第1金属パターンが設けられた面の周辺部に第1絶縁層を設ける工程と、前記デバイスチップの前記第1金属パターンが設けられた面が絶縁性基板と対向するように、前記デバイスチップを前記絶縁性基板にフリップチップ実装する工程と、少なくとも前記絶縁性基板の前記デバイスチップが実装された面と前記デバイスチップの側面とを、半田からなる封止部材により封止する工程と、を有することを特徴とする電子デバイスの製造方法である。本発明によれば、第1絶縁層により、封止部材が絶縁性基板とデバイスチップとの間に流入することを抑制できる。このため、電子デバイスの気密性を高く保持し、かつ小型化することが可能となる。
上記構成において、前記第1絶縁層を設ける工程は、スピンコート法を行う工程を含む構成とすることができる。
上記構成において、前記第1絶縁層を設ける工程は、フォトリソグラフィ法を行う工程を含む構成とすることができる。この構成によれば、第1絶縁層を精度良く形成することができる。
本発明によれば、高い気密性を保持しかつ小型可能な電子デバイスを提供することができる。
図面を用いて、本発明の実施例について説明する。
図2(a)は実施例1に係る電子デバイスの平面図であり、図2(b)はA−Aに沿った断面図である。既述した構成と同様のものについては、説明を省略する。また、図2(b)においては、電極パターン12の構成、パッド14の構成、及び保護膜22は省略して図示している。
図2(a)に示すように、デバイスチップ10の絶縁性基板2と対向する面13に、第1金属パターン11が設けられている。第1金属パターン11は、電極パターン12及びパッド14、15a、15bを含んでいる。また、面13の周辺部には幅Wが例えば10〜20μmの第1絶縁層20が、面13を囲むように設けられている。第1絶縁層20は例えばポリイミド等、デバイスチップ10の面13の材質(例えばNbLiO、TaLiO等の圧電体)よりも半田濡れ性が悪い材質からなる。
図2(b)に示すように、半田からなる封止部材18は、絶縁性基板2のデバイスチップ10が実装される面に設けられた第2金属パターン6と接触し、絶縁性基板2のデバイスチップ10が実装される面からデバイスチップ10の上面までを封止している。第1絶縁層20は、第1金属パターン11より面13の周辺に近い位置に設けられている。絶縁性基板2とデバイスチップ10との距離H1は例えば10〜20μmである。
次に、実施例1に係る電子デバイスの製造方法について説明する。図3(a)から図4(c)は、実施例1に係る電子デバイスの製造方法を示す断面図である。図3(a)から図3(e)はデバイスチップ10の製造方法を、図4(a)から図4(c)はフリップチップ実装工程及び封止工程を、各々示す。
図3(a)に示すように、デバイスチップ10の片面に設けられた例えばAl等の金属からなる電極パターン12の上に、例えばSiOからなる保護膜22が設けられている。また、電極パターン12の上に、例えばTi層14aが設けられ、さらにその上にAu層14bが設けられている。パッド14はTi層14aとAu層14bとからなる。
図3(b)に示すように、ポリイミド20aを保護膜22の上に配置する。
図3(c)に示すように、スピンコート法により、ポリイミド20aからポリイミド層20bが成膜される。
図3(d)に示すように、デバイスチップ10の周辺部にマスク24を配置し、露光を行う。
図3(e)に示すように、現像を行い、ポリイミド層20bの露光された部分を除去する。これにより、デバイスチップ10の絶縁性基板2と対向する面の周辺部に第1絶縁層20が形成される(フォトリソグラフィ法)。
図4(a)に示すように、図3(e)までの工程で形成された複数のデバイスチップ10を、バンプ8を用いて多面取り構造の絶縁性基板3にフリップチップ実装する。さらに、例えばSn−Ag等からなる半田シート17を、デバイスチップ10の上に配置し、例えば270℃まで加熱、及び加圧を行う。これにより、絶縁性基板3のデバイスチップ10が実装される面から複数のデバイスチップ10の上面までが半田シート17により封止される。
図4(b)に示すように、例えばダイシング工程を行うことにより、絶縁性基板3及び半田シート17を切断し、電子デバイスを個片化する。
図4(c)に示すように、以上の工程により、実施例1に係る電子デバイスが完成する。
実施例1によれば、デバイスチップ10の絶縁性基板2と対向する面13の周辺部に第1絶縁層20が形成される。言い換えれば、第1絶縁層20は面13の周辺とデバイスチップ10との間に設けられる。第1絶縁層20(例えばポリイミド)の半田濡れ性は、デバイスチップ10の側面(例えばNbLiO、TaLiO等の圧電体)の半田濡れ性よりも悪い。このため、半田からなる封止部材18が、絶縁性基板2とデバイスチップ10との間に流入し、絶縁性基板2の金属パターン4及びデバイスチップ10の第1金属パターン11(電極パターン12及びパッド14)と接触することを抑制することができる。その結果、第1金属パターン11とデバイスチップ10の端部との間のクリアランスL1を、第1絶縁層20の幅W(例えば10〜20μm)程度まで小さくすることができる。すなわち、第1金属パターン11の設置領域を従来例よりも大きくすることが可能となる。実施例1においては第1金属パターン11の大きさが従来例と同程度であるため、クリアランスL1を縮小した分だけデバイスチップ10を小型化することができる。
このように、実施例1によれば、デバイスチップ10を小型化することができるため、電子デバイスを小型化することが可能となる。また、封止部材18により封止されているため、気密性を保持することができる。
実施例1においては、第1絶縁層20を設ける工程はスピンコート法及びフォトリソグラフィ法を含んでいる。フォトリソグラフィ法により、第1絶縁層20を精度良く形成することができる。しかし、第1絶縁層20を設ける工程は、これらに限定されず他の方法を行ってもよい。
第1絶縁層20の材質としては、ポリイミドの他に、ガラス等の絶縁体であって、半田との濡れ性がデバイスチップ10の側面の材質よりも悪い材質を用いることができる。しかし、ポリイミドやガラスは耐熱性に優れているため、封止部材18による封止工程において加熱を行った際にも溶解や剥離を起こしにくく、封止部材18の流入をより確実に抑制することができるため、第1絶縁層20の材質として、ポリイミド又はガラスを用いることが好ましい。
デバイスチップ10から第1絶縁層20の上面までの高さH2は、デバイスチップ10から第1金属パターン11のパッド14の上面までの高さH3よりも大きいため(図3(e)参照)、封止部材18の流入をより抑制することができる。H2がH3と同一、又はH3より小さくてもよいが、流入抑制の効果を大きくするためには、H2がH3よりも大きいことが好ましい。
実施例1においては、封止部材18は絶縁性基板2のデバイスチップ10が実装される面からデバイスチップ10の上面までを封止している。しかし、封止部材18は、少なくとも絶縁性基板2のデバイスチップ10が実装される面からデバイスチップ10の側面までを封止していればよい。
図5は、実施例2に係る電子デバイスの平面図である。
図5に示すように、実施例2においては、隣り合うパッド15aとパッド15b間の距離L3が、従来例及び実施例1におけるパッド15aとパッド15b間の距離L2よりも大きくなっている(図1(a)及び図2(a)参照)。すなわち、実施例2によれば、第1金属パターン11を大きくすることができる。
図6は実施例3に係る電子デバイスの平面図である。
図6に示すように、第1絶縁層20が、面13を囲っておらず、かつ第1金属パターン11より面13の周辺に近い位置に設けられている。このように、第1絶縁層20が面13を囲っていない場合でも、実施例1と同様に、封止部材18が、絶縁性基板2とデバイスチップ10との間に流入し、絶縁性基板2の金属パターン4及びデバイスチップ10の第1金属パターン11と接触することを抑制することができる。従って、第1金属パターン11とデバイスチップ10の端部とのクリアランスを小さくすることができ、電子デバイスを小型化することが可能となる。
図7は実施例4に係る電子デバイスの平面図である。
図7に示すように、実施例3と同様、第1絶縁層20が第1金属パターン11と近い位置であって、第1金属パターン11より面13の周辺に近い位置に設けられている。実施例4における隣り合うパッド15aと15b間の距離L3が、従来例及び実施例1における距離L2よりも大きくなっている。このように、第1絶縁層20が面13を囲っていない場合でも、実施例2と同様に、第1金属パターン11を大きくすることができる。
図8は実施例5に係る電子デバイスの断面図である。
実施例5に示すように、絶縁性基板2のデバイスチップ10がフリップチップ実装される面に設けられた例えばSn−Ag等の金属からなる第2金属パターン6の内側に沿って、第2絶縁層26が設けられている。第2絶縁層26の材質は第1絶縁層20の材質と同じである。
実施例5によれば、デバイスチップ10、及び絶縁性基板2の両側から封止部材18の流入を抑制することが可能となる。すなわち、封止部材18の流入をより確実に抑制することができる。従って、電子デバイスの小型化が可能となる。
第2絶縁層26は、第1絶縁層20の少なくとも一部と重なる位置に設けられていることが好ましい。これにより、封止部材18の流入をより確実に抑制することができる。また、実施例5における電子デバイスは、図5から図8のいずれの構成を採ってもよい。
第2絶縁層26の材質は第1絶縁層20の材質と同一としたが、デバイスチップ10の側面の材質よりも半田濡れ性の悪い材質であれば、同一でなくてもよい。しかし、工程の簡略化、材料費の削減等の観点から、第2絶縁層26の材質は第1絶縁層20の材質と同一であることが好ましい。
デバイスチップ10はSAWフィルタチップとしたが、SAWフィルタチップ以外の弾性波フィルタチップ、例えばFBAR(圧電薄膜共振器)や弾性境界波フィルタチップ等であってもよい。また、弾性波フィルタチップ以外のデバイスチップでもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)は従来例に係る電子デバイスの平面図であり、図1(b)はA−Aに沿った断面図、図1(c)は従来例の変形例に係る電子デバイスの断面図である。 図2(a)は実施例1に係る電子デバイスの平面図であり、図2(b)はA−Aに沿った断面図である。 図3(a)から図3(e)は実施例1に係る電子デバイスの製造方法を示す断面図である。 図4(a)から図4(c)は実施例1に係る電子デバイスの製造方法を示す断面図である。 図5は実施例2に係る電子デバイスの平面図である。 図6は実施例3に係る電子デバイスの平面図である。 図7は実施例4に係る電子デバイスの平面図である。 図8は実施例5に係る電子デバイスの断面図である。
符号の説明
絶縁性基板 2、3
金属パターン 4
第2金属パターン 6
バンプ 8
デバイスチップ 10
第1金属パターン 11
電極パターン 12
面 13
パッド 14、15a、15b
封止部材 18
第1絶縁層 20
第2絶縁層 26

Claims (12)

  1. 絶縁性基板と、
    前記絶縁性基板にフリップチップ実装されたデバイスチップと、
    前記デバイスチップの前記絶縁性基板と対向する面に設けられた第1金属パターンと、
    前記デバイスチップの前記絶縁性基板と対向する面の周辺部に設けられた第1絶縁層と、
    少なくとも前記絶縁性基板の前記デバイスチップが実装された面から前記デバイスチップの側面までを封止する、半田からなる封止部材と、を具備することを特徴とする電子デバイス。
  2. 前記第1絶縁層は、前記デバイスチップの前記絶縁性基板と対向する面を囲むように設けられていることを特徴とする請求項1記載の電子デバイス。
  3. 前記第1絶縁層は、前記第1金属パターンより、前記デバイスチップの前記絶縁性基板と対向する面の周辺に近い位置に設けられていることを特徴とする請求項1記載の電子デバイス。
  4. 前記第1絶縁層の半田濡れ性は、前記デバイスチップの前記側面の半田濡れ性より悪いことを特徴とする請求項1から3いずれか一項記載の電子デバイス。
  5. 前記第1絶縁層はポリイミド又はガラスからなることを特徴とする請求項1から4いずれか一項記載の電子デバイス。
  6. 前記デバイスチップの前記絶縁性基板と対向する面から前記第1絶縁層の上面までの高さは、前記デバイスチップの前記絶縁性基板と対向する面から前記第1金属パターンの上面までの高さより大きいことを特徴とする請求項1から5いずれか一項記載の電子デバイス。
  7. 前記封止部材と接触するように、前記絶縁性基板の前記デバイスチップがフリップチップ実装される面に設けられた第2金属パターンと、
    前記第2金属パターンの内側に沿って設けられた第2絶縁層とを具備することを特徴とする請求項1から6いずれか一項記載の電子デバイス。
  8. 前記第2絶縁層は前記第1絶縁層と同じ材質からなることを特徴とする請求項7記載の電子デバイス。
  9. 前記第2絶縁層は、前記第1絶縁層の少なくとも一部と重なる位置に設けられていることを特徴とする請求項7又は8いずれか一項記載の電子デバイス。
  10. デバイスチップの第1金属パターンが設けられた面の周辺部に第1絶縁層を設ける工程と、
    前記デバイスチップの前記第1金属パターンが設けられた面が絶縁性基板と対向するように、前記デバイスチップを前記絶縁性基板にフリップチップ実装する工程と、
    少なくとも前記絶縁性基板の前記デバイスチップが実装された面と前記デバイスチップの側面とを、半田からなる封止部材により封止する工程と、を有することを特徴とする電子デバイスの製造方法。
  11. 前記第1絶縁層を設ける工程は、スピンコート法を行う工程を含むことを特徴とする請求項10記載の電子デバイスの製造方法。
  12. 前記第1絶縁層を設ける工程は、フォトリソグラフィ法を行う工程を含むことを特徴とする請求項9から11いずれか一項記載の電子デバイスの製造方法。
JP2008169814A 2008-06-30 2008-06-30 電子デバイス及びその製造方法 Withdrawn JP2010010512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008169814A JP2010010512A (ja) 2008-06-30 2008-06-30 電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008169814A JP2010010512A (ja) 2008-06-30 2008-06-30 電子デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010010512A true JP2010010512A (ja) 2010-01-14

Family

ID=41590622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008169814A Withdrawn JP2010010512A (ja) 2008-06-30 2008-06-30 電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010010512A (ja)

Similar Documents

Publication Publication Date Title
JP4567775B2 (ja) 弾性表面波デバイスおよびその製造方法
JP4210958B2 (ja) 圧電デバイス
KR100654054B1 (ko) 압전 부품 및 그 제조 방법
US10200010B2 (en) Elastic wave filter device
JP5077357B2 (ja) 圧電デバイス
KR101016531B1 (ko) 소자 실장 기판 및 그 제조 방법
JP2010098337A (ja) 半導体装置の製造方法
JP2009010559A (ja) 圧電部品及びその製造方法
JP2006352430A (ja) 圧電デバイスとその製造方法
JP2012151698A (ja) 弾性波デバイス
JP2013131711A (ja) 電子部品
JP6315650B2 (ja) 電子デバイス
JP2010136143A (ja) 電子部品モジュール
WO2019044178A1 (ja) 弾性波装置およびそれを備えた弾性波モジュール
JP2006229632A (ja) 弾性表面波デバイス
JP4900498B2 (ja) 電子部品
WO2015046402A1 (ja) 弾性波装置および弾性波モジュール
JP5046770B2 (ja) 圧電部品
JP4534794B2 (ja) 電子部品
JP2010010512A (ja) 電子デバイス及びその製造方法
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
US8093101B2 (en) Electronic device and method of fabricating the same
JP5974428B2 (ja) 半導体装置
WO2019044309A1 (ja) 弾性波装置およびそれを搭載した弾性波モジュール
JP2013251743A (ja) 弾性表面波デバイスとその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100929

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100930

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110906