DE102007030284B4 - Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt - Google Patents

Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt Download PDF

Info

Publication number
DE102007030284B4
DE102007030284B4 DE102007030284A DE102007030284A DE102007030284B4 DE 102007030284 B4 DE102007030284 B4 DE 102007030284B4 DE 102007030284 A DE102007030284 A DE 102007030284A DE 102007030284 A DE102007030284 A DE 102007030284A DE 102007030284 B4 DE102007030284 B4 DE 102007030284B4
Authority
DE
Germany
Prior art keywords
wafer
trenches
wafers
intermediate product
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007030284A
Other languages
English (en)
Other versions
DE102007030284A1 (de
Inventor
Jürgen Dr. Leib
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Priority to DE102007030284A priority Critical patent/DE102007030284B4/de
Priority to US12/667,185 priority patent/US8420445B2/en
Priority to CN200880103350A priority patent/CN101779281A/zh
Priority to EP08801447A priority patent/EP2198452A1/de
Priority to PCT/EP2008/004467 priority patent/WO2009003565A1/de
Publication of DE102007030284A1 publication Critical patent/DE102007030284A1/de
Application granted granted Critical
Publication of DE102007030284B4 publication Critical patent/DE102007030284B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Verpackung von Halbleiter-Bauelementen bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden wird, wobei zumindest der erste Wafer eine Vielzahl von Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und dass in den ersten Wafer elektrisch leitende Kanäle durch das Substrat des ersten Wafers eingefügt werden, welche quer zur verklebten Seite des Wafers verlaufen,
dadurch gekennzeichnet, dass
ein Verbindungsbereich zwischen erstem und weiterem Wafer in den Gräben seitlich freigelegt wird,
und auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht wird, welche den Verbindungsbereich abdeckt.

Description

  • Die Erfindung betrifft allgemein das Verpacken von Halbleiter-Bauelementen, insbesondere das Verpacken von Halbleiter-Bauelementen auf Wafer-Ebene.
  • Das Verpacken von Halbleiter-Bauelementen, wie etwa integrierten Schaltungen wird verbreitet auf Wafer-Ebene durchgeführt. Dies bedeutet, daß mehrere Halbleiter-Elemente noch in einem Waferverbund zusammengefasst sind, während eine vollständige oder zumindest teilweise Verpackung oder Verkapselung durchgeführt wird. Nach dem Verpacken oder Verkapseln werden die einzelnen Bauelemente dann aus dem Wafer herausgetrennt. Vielfach werden dabei bei der Verkapselung auch Kunststoffe eingesetzt. Beispielsweise kann ein Kunststoff-Kleber zur Verbindung eines Halbleiter-Wafers mit den Halbleiter-Bauelementen mit einem Abdeck- oder Trägerwafer verwendet werden, welcher die aktive Seite der Bauelemente abdeckt und verkapselt. Ebenfalls können mehrere Halbleiter-Wafer mit Halbleiter-Schaltungen mit Klebstoffschichten aufeinandergestapelt werden, um dreidimensionale, beziehungsweise mehrlagige integrierte Schaltungen zu realisieren.
  • Selbst wenn der Abdeckwafer aber aufgrund seiner Materialeigenschaften eine hermetische langzeitstabile Verkapselung bewirken kann, besteht aber hierbei das Problem, daß spätestens nach dem Abtrennen der einzelnen Bauelemente aus dem Wafer-Stapel die Klebstoffschicht seitlich freigelegt wird. Organische Kunststoffe haben aber gegenüber den sonst bei der Fertigung eingesetzten anorganischen Materialien die Eigenschaft, wesentlich permeabler für Gase und Feuchtigkeit zu sein. Damit kann entlang der Klebstoffschicht zwischen dem Decksubstrat und den Halbleiter-Bauelementen im Laufe der Zeit beispielsweise Feuchtigkeit eindringen, welche die Eigenschaften des Halbleiter-Bauelements beeinträchtigt. Auch können die mechanischen Eigenschaften des Verbunds, wie insbesondere die Haftkraft der Klebstoffschicht durch eindringende Stoffe negativ beeinflusst werden. So kann der verwendete Kleber durch eindringende Feuchtigkeit quellen.
  • Weiterhin werden bei der Verpackung von Bauelementen auch Kavitäten eingesetzt, welche die elektronischen Halbleiter-Schaltungen umgeben. Solche Kavitäten können beispielsweise der mechanischen Entkopplung von Decksubstrat und Schaltung dienen, und so den mechanischen Schutz der Schaltungen verbessern. In solche Kavitäten kann ein Schutzgas eingeschlossen sein. Bei einer permeablen Verklebung kann hier beispielsweise nicht nur Feuchtigkeit in die Kavität eindringen, vielmehr ist es auch möglich, daß das eingeschlossene Gas im Laufe der Zeit entlang der Verklebung nach außen entweicht. Dringt Feuchtigkeit in die Kavität ein, kann sie dort kondensieren und die Leistungsfähigkeit und/oder Funktion des Bauteils beeinträchtigen. So kann bei Bildsensoren die Bildqualität verschlechtert oder die Resonanzfrequenz von Gyroskopen beeinträchtigt werden. Schließlich kann eindringende Feuchtigkeit auch zu Korrosion oder ungewünschten anderen Reaktionen führen.
  • Der Erfindung liegt demgemäß die Aufgabe zugrunde, das Verpacken von Halbleiter-Bauelementen auf Wafer-Ebene zu verbessern. Diese Aufgabe wird bereits in höchst überraschend einfacher Weise durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Die Merkmale der Oberbegriffe der Ansprüche 1 und 24 sind bekannt aus der DE 103 56 885 B4
  • Demgemäß sieht die Erfindung in Verfahren zur Verpackung von Halbleiter-Bauelementen vor, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von Halbleiter-Schaltungen aufweist und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei in den ersten Wafer elektrisch leitende Kanäle durch das Substrat des ersten Wafers eingefügt werden, welche quer zur verklebten Seite des Wafers verlaufen, und wobei der Verbindungsbereich zwischen erstem und zumindest einem weiteren Wafer in den Gräben seitlich freigelegt ist oder wird, wobei auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht wird, welche den Verbindungsbereich abdeckt.
  • Auf diese Weise wird ein entsprechendes Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen erhalten, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer an einem Verbindungsbereich verbunden ist, wobei zumindest einer der Wafer eine Vielzahl von Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt sind, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind und wobei der Verbindungsbereich zwischen erstem und weiterem Wafer in den Gräben seitlich freigelegt ist, wobei auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung angeordnet ist, welche den Verbindungsbereich abdeckt.
  • Das selektive Aufbringen einer Barrierebeschichtung auf dem Verbindungsbereich zwischen den beiden Wafern ermöglicht damit allgemein auch eine höhere Flexibilität in der Wahl der verwendeten Materialien.
  • Die erste Seite des ersten Wafers ist dabei besonders bevorzugt die aktive Seite eines Halbleiterwafers mit Halbleiter-Schaltungen, also die Seite des Wafers, auf welcher sich die Schaltungen der Bauelemente befinden.
  • Im allgemeinen erfolgt das Einfügen der Gräben nach dem Verbinden. Es ist aber auch möglich, den ersten Wafer auf einem weiteren Substrat zu befestigen, dann die Gräben einzufügen und dann die über den weiteren Wafer miteinander verbundenen, aber durch Gräben getrennten Teile des ersten Wafers dann vorzugsweise mittels einer Verbindungsschicht zu verbinden. Der weitere Wafer kann Bestandteil des Waferverbunds sein, aus dem die Bauteile herausgetrennt werden. Ebenso kann dieser weitere Wafer aber auch als Transfer-Unterlage dienen, die nach dem Befestigen des ersten Wafers, beziehungsweise der daraus hergestellten Teile, wieder entfernt wird.
  • Für viele Anwendungsfälle erfolgt die Beschichtung besonders bevorzugt selektiv in den Gräben, wobei andere Bereiche der zweiten Seite des ersten Wafers dementsprechend frei gelassen werden und der seitlich freigelegte Verbindungsbereich bedeckt wird.
  • Besonders bevorzugt wird ein Material zur Verbindung der beiden Wafer eingesetzt, so daß sich eine Verbindungsschicht ausbildet. Die Erfindung kann aber auch auf eine direkte Verbindung der beiden Wafer angewendet werden. Beispielsweise können Wafer mittels anodischem Bonden oder einer direkten Verbindung durch das Aufeinanderpressen aktivierter Oberflächen erfolgen. In diesen Fällen bildet sich zwar keine ausgeprägte Verbindungsschicht aus, allerdings kann es vorkommen, daß auch bei einer direkten Verbindung diese nicht hermetisch ist, so daß zwischen den Wafern beispielsweise Feuchtigkeit eindringen kann.
  • Als Verbindungsschicht kommt insbesondere eine Kunststoffschicht, beziehungsweise ein organischer Kleber oder eine Klebstoffschicht in Betracht. Es hat sich gezeigt, daß die Erfindung aber auch besondere Vorteile für eine Verbindung mittels einer Sol-Gel-Schicht aufweist. Sol-Gel-Schichten weisen bereits eine sehr geringe Permeabilität auf, allerdings können auch diese Schichten unter Einwirkung von Feuchtigkeit aufquellen oder unter Einwirkung von Basen angegriffen werden. Weiterhin können auch anorganische poröse Verbindungsschichten, die sich insbesondere auch mittels eines Sol-Gel-Prozesses herstellen lassen, eine hohe Permeabilität aufweisen. Auch derartige Verbindungsschichten, die beispielsweise zur thermischen Entkopplung der verbundenen Substrate einsetzbar sind, können erfindungsgemäß abgedichtet und so die Halbleiter-Schaltungen besser geschützt werden. Weiterhin ist auch eine Verbindung der Wafer mittels Legierungslöten möglich. Hier kann eine erfindungsgemäße Beschichtung in den Gräben unter anderem vor Korrosion schützen.
  • Neben Halbleiterwafern mit elektronischen oder optoelektronischen Schaltungen können erfindungsgemäß weiterhin alternativ oder zusätzlich auch Wafer verpackt werden, die Mikro-elektromechanische Komponenten aufweisen.
  • Die Gräben sind insbesondere linienförmige Vertiefungen, entlang welchen später die Elemente durch Auftrennen entlang der Gräben vom Verbund mit dem zumindet einen weiteren Wafer abgetrennt werden können. Die Gräben verlaufen demgemäß entlang der vorgesehenen Trennbereiche, die auf dem Gebiet der Halbleiter-Fertigung auch als ”Dicing streets” bekannt sind. Halbleiter-Bauelemente, die mittels Vereinzeln durch Auftrennen entlang der Gräben des erfindungsgemäßen Zwischenprodukts herstellbar sind, zeichnen sich demgemäß durch eine Schicht auf den Seiten des Halbleiter-Substrats mit der Schaltungen auf, welche den Verbindungsbereich am Übergang zwischen dem Decksubstrat und dem Halbleiter-Substrat abdeckt.
  • Das Abdecken kann mit einer anorganischen Beschichtung erfolgen. Derartige Schichten weisen im allgemeinen eine besonders niedrige Permeabilität auf. Neben solchen anorganischen Beschichtungen können alternativ oder zusätzlich auch organische Materialien, insbesondere Polymere zum Einsatz kommen. Eine Weiterbildung der Erfindung sieht daher vor, daß das Abdecken des seitlich freigelegten Verbindungsbereiches das Aufbringen einer organischen Beschichtung, insbesondere einer Polymerschicht umfasst. So kann beispielsweise eine Klebstoffschicht als Verbindungsschicht mit einem anderen Polymer seitlich in den Gräben abgedeckt werden, um die Beständigkeit der Bauteile zu erhöhen. Vielfach wird Epoxydharz zur Verbindung von Substraten zur Verpackung von Bauelementen eingesetzt. Dieser Kunststoff weist zwar eine sehr hohe Haftkraft auf, allerdings ist er in gewissem Maße hygroskopisch und kann unter Einfluss von Feuchtigkeit quellen. Damit einhergehend kann sich unter anderem auch die Haftkraft verringern. Um hier eine verbesserte Haltbarkeit der Bauelemente zu bewirken, kann auch ein anderes Polymer, vorzugsweise selektiv über der freigelegten oder freiliegenden Verbindungsstelle aufgebracht werden, um das Eindringen von Feuchtigkeit zu verhindern, oder zumindest zu verlangsamen.
  • Geeignete Polymere mit guter Barrierewirkung zur erfindungsgemäßen Verwendung als Abdeckung der freigelegten oder freiliegenden Verbindungsschicht sind unter anderem BOB (Bisbenzozykloten) oder PI (Polyimid). Weiterhin sind auch Kunststoffe möglich, die in Vakuum-Beschichtungsprozessen oder aus der Gasphase abscheidbar sind. So kann eine Abdeckung beispielsweise mit Parylen oder einer Beschichtung erfolgen, die fluorierte Kohlenwasserstoffen, wie PTFE (Polytetrafluorethylen) enthält. Beschichtungen mit fluorierten Kohlenwasserstoffen können beispielsweise in chemischer Dampfphasenabscheidung aus einem SF6-haltigen Plasma hergestellt werden.
  • Gemäß einer besonders bevorzugten Ausführungsform der Erfindung wird der erste Wafer auf der zweiten Seite nach dem Verbinden, wie beispielsweise dem Verkleben mit dem zumindest einen weiteren Wafer gedünnt. Der weitere Wafer dient in diesem Fall nicht nur zur Verpackung, sondern gleichzeitig auch als Träger für den ersten Wafer Der Verbund des ersten mit dem zumindest einen zweiten Wafer sorgt für eine hinreichende mechanische Stabilität für das Ausdünnen.
  • Dabei ist es vorteilhaft, wenn das Aufbringen der Beschichtung, welche den Verbindungsbereich in den Gräben seitlich abdeckt, nach dem Ausdünnen erfolgt. Besonders bevorzugt kann insbesondere auch das Einfügen der Gräben nach dem Ausdünnen erfolgen. Auf diese Weise kann die Tiefe der Gräben beim Einfügen entsprechend reduziert werden.
  • Gemäß einer Ausführungsform der Erfindung wird eine dielektrische Schicht zur seitlichen Abdeckung des Verbindungsbereichs, wie etwa der Klebstoffschicht abgeschieden. Beispielsweise kann dazu eine Glasschicht aufgedampft werden.
  • Als Aufdampfglas zur seitlichen Verkapselung der Klebstoffschicht können allgemein Borosilikatgläser, insbesondere Gläser verwendet werden, die folgende Zusammensetzungsbereiche in Gewichtsprozent aufweisen:
    Komponenten Glasbereich 1 Glasbereich 2
    SiO2 75–85 65–75
    B2O3 10–15 20–30
    Na2O 1–5 0,1–1
    Li2O 0,1–1 0,1–1
    K2O 0,1–1 0,5–5
    Al2O3 1–5 0,5–5
  • Bevorzugte Aufdampfgläser aus diesen Gruppen sind Gläser der Firma Schott mit der folgenden Zusammensetzung in Gewichtsprozent:
    Komponenten Glas 1 Glas 2
    SiO2 84,1% 71%
    B2O3 11,0% 26%
    Na2O ≈2,0% 0,5%
    Li2O ≈0,3% 0,5%
    K2O ≈0,3% 1,0%
    Al2O3 0,5% 1,0%
  • Die bevorzugt verwendeten Gläser besitzen insbesondere die in der nachstehenden Tabelle aufgeführten Eigenschaften:
    Eigenschaften Glas 1 Glas 2
    linearer Temperaturausdehnungskoeffizient α20-300 [10–6K–1] 2,75 3,2
    Dichte (g/cm3) 2,201 2,12
    Transformationspunkt [°C] 562°C 466°C
    Brechungsindex nD = 1,469 1,465
    Wasserbeständigkeitklasse nach ISO 719 1 2
    Säurebeständigkeitsklasse nach DIN 12 116 1 2
    Laugenbeständigkeitsklasse nach DIN 52322 2 3
    Dielektrizitätskonstante ε (25°C) 4,7 (1 MHz) 3,9 (40 GHz)
    tanδ (25°C) 45·10–4 (1 MHz) 26·10–4 (40 GHz)
  • Ebenso ist alternativ oder zusätzlich auch die Abscheidung einer dielektrischen Schicht auf den Gräben mittels chemischer Dampfphasenabscheidung, vorzugsweise mittels plasmaunterstützter, insbesondere plasmaimpuls-induzierter chemischer Dampfphasenabscheidung möglich. Beispielsweise kann auf diese Weise eine Siliziumoxid-Schicht abgeschieden werden, indem ein Plasma über der zu beschichtenden Oberfläche in einer Gasatmosphäre mit einer Siliziumverbindung gezündet wird. Geeignete Siliziumverbindungen dafür sind beispielsweise Hexamethyldisiloxan (HMDSO), Tetraethoxysilan (TEOS), Silan oder Siliziumchlorid. Auch die Abscheidung von Nitriden ist mittels plasmaunterstützter chemischer Dampfphasenabscheidung zur Abdeckung möglich.
  • Gemäß einer anderen Ausführungsform der Erfindung, die auch mit der Abscheidung einer dielektrischen Schicht kombiniert werden kann, wird eine Metallschicht zur Abdeckung des Verbindunsbereiches auf den Gräben aufgebracht.
  • Die Anzahl der notwendigen Prozeßschritte kann in vorteilhafter Weise reduziert werden, wenn das Aufbringen der anorganischen Beschichtung zusammen mit dem Abscheiden einer anderen funktionellen Beschichtung durchgeführt wird, beziehungsweise, wenn eine funktionelle Beschichtung gleichzeitig als seitliche Abdeckung für den Verbindungsbereich in den Gräben verwendet wird. So kann mit dem Abscheiden einer Metallschicht zur Abdeckung gleichzeitig eine Metallisierung zur Herstelllung elektrischer Kontakte der Bauelemente erfolgen. Wird eine dielektrische Schicht, beispielsweise eine Glasschicht durch Aufdampfen oder eine Oxidschicht mittels plasmaunterstützter chemischer Dampfphasenabscheidung als Abdeckung abgeschieden, so kann dieser Schritt gemäß einer anderen, alternativen oder zusätzlichen Weiterbildung der Erfindung gleichzeitig dazu dienen, eine elektrische Isolationsschicht auf der zweiten Seite abzuscheiden. Diese Isolationsschicht kann beispielsweise zur Isolation elektrischer Kontakte oder Leitungen dienen. Je nach Anordnung kann dabei die Isolationsschicht auf einer elektrisch leitenden Struktur oder die elektrisch leitende Struktur auf die Isolationsschicht aufgebracht werden. Auch kann alternativ oder zusätzlich eine Passivierungsschicht abgeschieden werden.
  • Durch das gleichzeitige Herstellen der Abdeckung für den Verbindungsbereich, wie insbesondere einer Klebstoffschicht, oder auch einer anorganischen Sol-Gel-Schicht und einer anderen funktionellen Schicht durch Abscheiden einer Beschichtung gemäß den beiden vorstehend beschriebenen Ausführungsformen der Erfindung stimmt die Abdeckung in ihrem Aufbau dementsprechend mit der gleichzeitig abgeschiedenen weiteren funktionellen Schicht überein. Dies kann sich auf die chemische Zusammensetzung der Schicht, sowie auch auf deren Morphologie beziehen. Dementsprechend stimmt eine Metallschicht zur seitlichen Abdeckung des Verbindungsbereichs in ihrem Aufbau bei gleichzeitigem Aufbringen metallisierter Bereiche zur Herstelllung elektrischer Kontakte der Schaltungen der Bauelemente überein. Wird andererseits eine dielektrische Schicht zur seitlichen Abdeckung des Verbindungsbereichs in den Gräben gleichzeitig mit einer Isolationsschicht aufgebracht, so entspricht diese dabei in ihrem Aufbau mit einer auf der zweiten Seite des ersten Wafers angeordneten Isolationsschicht zur Isolation elektrischer Kontakte.
  • Nicht notwendigerweise bezieht sich die Übereinstimmung im Aufbau mit einer weiteren funktionellen Schicht aber auf die Schichtdicke. Wird beispielsweise eine Schicht, sei es eine Metallschicht oder eine dielektrische Schicht, durch Aufdampfen abgeschieden, so hängt die Schichtdicke selbstverständlich vom Winkel der Bedampfungsquelle zur beschichteten Oberfläche ab.
  • Gemäß einer besonders bevorzugten Ausführungsform der Erfindung wird bei Verwendung einer Verbindungsschicht, wie insbesondere einer Klebstoffschicht diese in den eingefügten Gräben, vorzugsweise in deren Bodenbereich zumindest teilweise vor dem Aufbringen der Beschichtung entfernt, so daß die Verbindungsschicht im Bodenbereich der eingefügten Gräben zumindest teilweise fehlt. Damit wird ein seitliches Abdecken des Übergangs zwischen den beiden verbundenen Substraten ermöglicht. Anderenfalls würde nach dem Auftrennen des Verbunds wieder die Verbindungsschicht seitlich freigelegt werden.
  • Eine weitere, alternative oder zusätzliche Möglichkeit dazu, die Verbindungsschicht seitlich in den Gräben freizulegen, besteht darin, die Verbindungsschicht lateral strukturiert unter Aussparung von Bereichen, in welchen die Gräben eingefügt werden, aufzubringen. Damit fehlt die Verbindungsschicht, wie vorzugsweise eine Klebstoffschicht – zumindest teilweise – von vorneherein innerhalb der Bereiche, in welchen die Gräben eingefügt werden.
  • Die Erfindung sieht zudem eine rückseitigen Kontaktierung der Halbleiter-Elemente vor. Dabei werden elektrische Kontakte zum Anschluß der Halbleiter-Elemente auf der Rückseite, beziehungsweise zweiten Seite des Wafersubstrats erzeugt, welche mit elektrischen Anschlußkontakten auf der ersten Seite verbunden sind. Um dies zu bewerkstelligen, ist gemäß der Erfindung vorgesehen, in den ersten Wafer leitende Vias, beziehungsweise leitende Kanäle durch das Substrat des ersten Wafers einzufügen, welche quer zur verbundenen Seite des Wafers, insbesondere senkrecht zur verbundenen Seite des Wafers verlaufen.
  • Dazu werden in das Substrat des ersten Wafers Löcher eingefügt, in welche dann zur Herstellung einer leitenden Verbindung zu einem Kontakt auf der gegenüberliegenden Seite ein leitendes Material eingebracht wird. Vorteilhaft ist es dabei, wenn die Gräben und Löcher in einem gemeinsamen Prozeßschritt in das Substrat des ersten Wafers eingefügt werden. Vorzugsweise kann zum Einfügen der Löcher und/oder Gräben ein geeignetes Ätzverfahren eingesetzt werden, wobei sowohl Plasmaätzen, als auch Ätzen mittels einer geeigneten Ätzlösung in Frage kommt. Ebenso kommen mechanische Abtragsverfahren, wie Schleifen in Frage. Weiterhin ist auch das Einfügen von Gräben durch lokalen Materialabtrag mittels intensiver Laserstrahlung möglich. Ein solcher Laserabtrag kann insbesondere eine Laserverdampfung des Substratmaterials sein. Das Einfügen der Gräben kann insbesondere vorteilhaft dergestalt erfolgen, daß die Gräben schräge Seitenwandungen aufweisen.
  • Eine derartige Querschnittsform, beispielsweise mit trapezförmigem Querschnitt ist günstig, um beispielsweise nachfolgend Beschichtungen, wie insbesondere die seitliche Abdeckung der Klebstoffschicht aufzubringen. Gleiches gilt entsprechend auch für die Löcher zur Kontaktierung der Schaltungen. Auf die schrägen Wände lassen sich Beschichtungen mit einer gerichteten Abscheidung, wie etwa beim Aufdampfen oder Sputtern leichter herstellen, da Abschattungen der Seitenwände der Gräben und/oder Löcher bezüglich zur Beschichtungsquelle auf diese Weise vermieden werden.
  • Es ist weiterhin besonders bevorzugt, daß die Gräben und/oder Löcher von der zweiten Seite des Substrats des ersten Wafers her, insbesondere in ein bereits gedünntes Substrat eingefügt werden. Um den Kontakt herzustellen ist es insbesondere bei der Variante, bei welcher die Löcher von der zweiten Seite des Substrats her eingefügt werden, bevorzugt, daß die Löcher direkt auf Anschlußkontakte an der ersten Seite des ersten Wafers, beziehungsweise des Substrats dieses Wafers stoßen, so daß die elektrischen Anschlußkontakte den Boden der Löcher oder zumindest einen Bodenbereich bilden.
  • Die Erfindung ist insbesondere auch für das Verpacken optoelektronischer Bauelemente geeignet. Um derartige Halbleiter-Bauelemente zu verpacken, ist es weiterhin zweckmäßig, wenn einer der Wafer, vorzugsweise der zweite Wafer einen Glaswafer umfasst. Bei einem derartigen Verbund dient der zweite Wafer oder ein weiterer mit diesem direkt oder mittelbar verbundener Wafer zusätzlich neben seiner Eigenschaft als Verkapselung und eventuellen Stabilisierung auch allgemein als Fenster für den Ein- oder Austritt für zu detektierendes oder emittiertes Licht.
  • Die Erfindung basiert auf dem Gedanken, unerwünschte Diffusionskanäle an der Verbindungsstelle zwischen zwei Wafern selektiv durch Abscheiden von Beschichtungsmaterial zu schließen. Gasdurchlässige Verbindungen können in einer Weiterführung der grundlegenden Idee aber auch während eines Teils der Verfahrensschritte für das Verpacken von Halbleiter-Bauelementen auf Wafer-Ebene durchaus erwünscht sein. Dies betrifft insbesondere die Verpackung von Halbleiterwafern, wobei der Waferverbund Kavitäten aufweist. Hier hat es sich als besonders vorteilhaft herausgestellt, wenn eine gasdurchlässige Verbindung während einiger Prozeßschritte offen gehalten und dann mittels einer Beschichtung, insbesondere durch selektives Aufbringen von Beschichtungsmaterial geschlossen wird, um die Kavität hermetisch zu versiegeln.
  • Ein weiterer Aspekt der Erfindung sieht daher auch ein Verfahren zur Verpackung von Bauelementen auf Waferebene, insbesondere gemäß dem vorstehend beschriebenen Verfahren vor, bei welchem ein erster Wafer mit einem zweiten Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen werden, welche die Bauelemente zumindest teilweise umgeben, und wobei die Kavitäten über gasleitende Kanäle mit der Umgebung kommunizieren und die gasleitenden Kanäle durch Aufbringen einer Beschichtung verschlossen werden.
  • Damit wird ein Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen erhalten, bei welchem ein erster Wafer mit einem zweiten Wafer verbunden ist, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen sind, welche die Bauelemente zumindest teilweise umgeben, und wobei von den Kavitäten gasleitende Kanäle ausgehen, welche durch eine aufgebrachte Beschichtung gegenüber der Umgebung verschlossen sind. Dieses Zwischenprodukt kann weiterhin vorteilhaft auch die Merkmale der oben beschriebenen Zwischenprodukte mit abgedecktem Verbindungsbereich aufweisen.
  • Diese Ausführungsform der Erfindung ermöglicht es beispielsweise, an den bereits verbundenen Wafern Vakuumbeschichtungsschritte durchzuführen, ohne daß sich aufgrund von in der Kavität eingeschlossenem Gas zur Umgebung eine große Druckdifferenz aufbauen kann. Andererseits können durch Aufbringen der Beschichtung, welche die Kanäle abdeckt, im Vakuum auch evakuierte Kavitäten hergestellt werden.
  • Das Verfahren gemäß dieser Ausführungsform kann ganz ähnlich zu dem oben beschriebenen Verfahren zur Verpackung des seitlich freigelegten Verbindungsbereiches der beiden Wafer durchgeführt werden, wenn Kanäle geschaffen werden, die seitlich in die Gräben münden und sich vorzugsweise entlang des Verbindungsbereiches der Wafer erstrecken. Demgemäß ist wird dieser Weiterbildung der Erfindung ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden, wobei zumindest einer der Wafer welcher eine Vielzahl von aktiven Elementen, insbesondere Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teile auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei zumindest einer der Wafer auf der Seite, mit welcher er mit dem anderen Wafer verbunden wird, sich entlang der Oberfläche erstreckende Vertiefungen aufweist, welche nach dem Verbinden der Wafer Kanäle entlang des Verbindungsbereichs zu Kavitäten bilden, und wobei der Verbindungsbereich zwischen erstem und zweiten Wafer in den Gräben seitlich freigelegt ist oder wird, so daß die Kanäle seitlich in die Gräben münden. Auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt wird, beziehungsweise freigelegt ist, kann dann eine Beschichtung aufgebracht werden, welche die Kanäle bedeckt und somit verschließt. Dabei kann selbstverständlich gleichzeitig auch wieder der Verbindungsbereich mit abgedeckt und damit verkapselt werden. Das entsprechende Zwischenprodukt weist demgemäß Kanäle auf, die von den Kavitäten ausgehen und entlang des Verbindungsbereiches verlaufen und in die Gräben münden und in den Gräben durch eine Beschichtung, vorzugsweise wieder eine selektiv aufgebrachte Beschichtung in den Gräben verschlossen sind.
  • Alternativ dazu, die Kanäle in die Wafer selber einzubringen, ist es weiterhin auch möglich, die Vertiefungen auf einer Schicht auf dem Wafer einzubringen. So können die Wafer beispielsweise auch mittels einer geeigneten Verbindungsschicht verbunden werden, in welcher die Kanäle eingefügt sind.
  • Gemäß einer weiteren, alternativen oder zusätzlichen Weiterbildung dieser Ausführungsform der Erfindung werden in zumindest einen der Wafer Kanäle durch das Substrat des Wafers eingefügt, welche quer zum verbundenen Oberflächenbereich verlaufen und die Kavität mit der Umgebung verbinden. Die Kanäle können dann später mit der Beschichtung abgedeckt und abgedichtet werden. Die Kanäle verlaufen demgemäß bei einem so hergestellten Zwischenprodukt von der Außenseite eines der Wafer durch das Substrat hindurch zur mit dem anderen Wafer verbundenen Seite und münden dort in die Kavität.
  • Bei der vorstehend beschriebenen Ausführungsform der Erfindung, bei welcher Kanäle zu Kavitäten mittels einer Beschichtung abgedeckt werden, können ansonsten auch alle Beschichtungsmaterialien und Beschichtungsschritte eingesetzt werden, welche auch bei der Beschichtung des Verbindungsbereiches zwischen zwei Wafern eingesetzt werden. Vorzugsweise wird beim Verschließen der Kavitäten durch die Beschichtung eine kontrollierte Atmosphäre in den Kavitäten eingeschlossen.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und unter Bezugnahme auf die beigeschlossenen Zeichnungen näher erläutert. Dabei verweisen gleiche Bezugszeichen auf gleiche oder ähnliche Teile.
  • Es zeigen:
  • 1 bis 7 erste Verfahrensschritte zur Herstellung eines Waferverbund-Zwischenerzeugnisses mit verkapselter Klebstoffschicht,
  • 8 bis 10 weitere Verfahrensschritte zur Herstellung eines Waferverbund-Zwischenerzeugnisses gemäß einer ersten Variante,
  • 11 ein durch Abtrennen von dem in 10 gezeigten Ausführungsbeispiel eines Zwischenerzeugnisses hergestelltes elektronisches Bauelement,
  • 12 und 13 weitere Verfahrensschritte zur Herstellung eines Waferverbund-Zwischenerzeugnisses gemäß einer zweiten Variante,
  • 14 ein durch Abtrennen von dem in 10 gezeigten Ausführungsbeispiel eines Zwischenerzeugnisses hergestelltes elektronisches Bauelement, und
  • 15 eine Weiterbildung des in 13 gezeigten Ausführungsbeispiels eines Zwischenerzeugnisses.
  • 16 bis 21 anhand schematischer Querschnittansichten und Aufsichten Verfahrensschritte gemäß einer weiteren Ausführungsform der Erfindung, bei welcher Kavitäten eines Waferverbunds über Kanäle mit der Umgebung kommunizieren und die Kanäle zur hermetischen Verkapselung der Kavitäten verschlossen werden,
  • 22 einen Waferverbund gemäß einer Variante des in 21 gezeigten Ausführungsbeispiels, und
  • 23 bis 26 eine Variante der Verfahrensschritte, bei welcher vor dem Verbinden zweier Wafer Gräben eingefügt werden.
  • Anhand von 1 bis 7 wird nachfolgend die Verpackung von Halbleiter-Bauelementen auf Wafer-Level, beziehungsweise im Waferverbund beschrieben, an welche sich weitere Verfahrensschritte zur Herstellung eines Zwischenerzeugnisses mit Gräben für ein nachfolgendes Abtrennen der Halbleiter-Bauelemente anschließen.
  • 1 zeigt dazu im Querschnitt einen ersten Wafer mit Seiten 11, 12 und einer Vielzahl von Halbleiter-Schaltungen 5. Diese Schaltungen 5 wurden durch Halbleiter-Fertigungstechnik auf und/oder im Substrat 3 auf der ersten Seite 11 gefertigt. Derartige Schaltungen können beispielsweise optoelektronische Schaltungen eines CCD- oder CMOS-Sensors, insbesondere auch eines Bildsensors sein. Im gezeigten Ausschnitt des Wafers 1 sind zwei solcher Schaltungen dargestellt. Die Halbleiter-Schaltungen 5 sind jeweils mit auf der ersten Seite 11 angeordneten elektrischen Anschlußkontakten 7 verbunden, über welche im Betrieb beispielsweise die Spannungsversorgung, die Signalzuführung und der Signalabgriff erfolgt. Der Einfachheit halber ist für jedes der Halbleiter-Bauelemente 5 nur ein Anschlußkontakt 7 dargestellt.
  • Der Wafer 1 wird nun, wie in 2 dargestellt, mit seiner ersten Seite 11 mittels einer Verbindungsschicht in Form einer Klebstoffschicht 15 mit einem zweiten Wafer 13 zur Verkapselung der Halbleiter-Schaltungen 5 verbunden. Anstelle einer Klebstoffschicht 15 könnte beispielsweise auch eine Sol-Gel-Schicht eingesezt werden. Der zweite Wafer 13 ist bei diesem Ausführungsbeispiel ein Glaswafer. Glas ist nicht nur ein Verkapselungsmaterial mit sehr geringer Permeabilität, sondern ist auch transparent und kann so gleichzeitig als Fenster für optoelektronische Schaltkreise der Halbleiter-Schaltungen 5 dienen.
  • Der erste Wafer 1 wird nach dem Verkleben, wie in 3 dargestellt, auf der zweiten Seite 12 gedünnt. Aufgrund der vorhergehenden Verklebung mit dem weiteren Wafer 13 ist der Wafer 1 hinreichend stabil, um ein Ausdünnen des Substrats 3 ohne Bruch oder Beschädigung zu überstehen. Je nach Anwendung kann ein Ausdünnen auf 300 μm oder weniger erfolgen. Ein Ausdünnen, beispielsweise ausgehend von einer üblichen Dicke von etwa 0,5 Millimetern bis auf Dicken im Bereich von 180 bis 80 Mikrometern gelingt aufgrund der Unterstützung durch den weiteren Wafer 13 im allgemeinen ohne Beschädigung. Es können sogar noch geringere Dicken, beispielsweise bis auf höchstens 40 Mikrometer oder sogar bis auf 10 Mikrometer durch Ausdünnen des Wafers erzielt werden. Der Schritt des Ausdünnens ist insbesondere für die nachfolgenden Schritte der Rückseitenkontaktierung und dem Einfügen der Gräben in die vorgesehenen Trennbereiche von Vorteil.
  • Die zweite Seite 12 des gedünnten Substrats wird, wie in 4 schematisch dargestellt, mit einer Maske 17 beschichtet. Diese Maske wird vorzugsweise photolithographisch strukturiert. Beispielsweise kann die Maske eine Photoresist-Schicht sein, deren Strukturierung in bekannter Weise durch entsprechendes Belichten und Entwickeln erfolgt. Die Maske 17 wird dabei so strukturiert, daß die Seite 12 an vorgesehenen linienförmigen Trennbereichen 21 und Bereichen 19 zum Einfügen elektrisch leitender Kanäle zur Seite 12 offen liegt. Die freigelassenen Bereiche 19 sind dabei gegenüberliegend zu den Anschlußkontakten 7 angeordnet.
  • In einem nachfolgenden Ätzschritt wird der Wafer 1 auf der Seite 12 einer Ätzprozedur unterzogen, wobei in den offen liegenden Bereichen 19, 21 Substratmaterial durch das Ätzen entfernt wird. Dies kann beispielsweise durch Naßätzen oder Plasmaätzen erfolgen. Das Ergebnis ist in 5 dargestellt.
  • Damit werden entlang der Trennbereiche 21 verlaufende Gräben 27 eingefügt, welche den ersten Wafer 1 in eine Vielzahl von Teilen 30 auftrennen, welche durch die Gräben 27 voneinander getrennt, aber über den zumindest einen weiteren Wafer 13 mechanisch miteinander verbunden sind. Zusätzlich entstehen durch das Ätzen Löcher 25 durch das gedünnte Substrat 1. Diese Löcher 25 stoßen dabei direkt auf die Anschlußkontakte 7 auf der ersten Seite 11 des ersten Wafers 1. Dementsprechend bilden die Anschlußkontakte 7 den Boden dieser Löcher 25. Nach dem Ätzen kann die Maske 17 dann entfernt werden. Vorzugsweise werden sowohl die Löcher 25, als auch die Gräben 27 in einem gemeinsamen Ätzschritt eingefügt. Dabei wird weiterhin bevorzugt ein Ätzprozeß eingesetzt, welcher, wie schematisch in 5 dargestellt, Löcher 25 und Gräben 27 mit schrägen Seitenwandungen 26, beziehungsweise 28 erzeugt.
  • 6 zeigt schematisch eine Aufsicht auf die so behandelte Seite 12 des Waferverbunds. Bei dem in 6 gezeigten Beispiel weisen die Teile 30, die später zur Herstellung der elektronischen Bauelemente abgetrennt werden, beispielhaft jeweils sechs Löcher 25 zur Herstellung quer durch das Substrat 3 hindurch verlaufender elektrisch leitender Kanäle auf. Ein realer Waferverbund wird im Unterschied zu der schematischen Darstellung der 6 jedoch, je nach Größe des Wafers und der darauf hergestellten elektronischen Bauelemente im allgemeinen eine wesentlich größere Anzahl an Teilen 30, beziehungsweise Trenngräben 27 aufweisen. Die Gräben 27 verlaufen geradlinig von Rand zu Rand, um das spätere Abtrennen der Bauelemente, beispielsweise mit einer Säge zu erleichtern.
  • Nachfolgend wird, wie in 7 dargestellt, die Klebstoffschicht 15 in den eingefügten Gräben 27 in deren Bodenbereich entfernt, so daß die Klebstoffschicht 15 seitlich in einem Bereich 150 der Wände der Gräben 27 zugänglich ist. Außerdem wird dabei entsprechend die vorher von der Klebstoffschicht 15 bedeckte, mit dem ersten Wafer 1 verklebte Seite des Wafers 13 im Bodenbereich freigelegt. Das Entfernen der Klebstoffschicht 15 im Bodenbereich der Gräben 27 kann allgemein beispielsweise durch Anwendung eines geeigneten Lösemittels, durch eine Plasmabehandlung oder auch durch Abtrag mittels eines Lasers erfolgen.
  • Anhand der 8 bis 10 wird nachfolgend ausgehend von der in 7 gezeigten Fertigungsstufe eine erste Variante zur Herstellung eines Zwischenprodukts mit im Waferverbund verpackten Halbleiter-Bauelementen erläutert. Nachdem wie in 7 gezeigt, die Klebstoffschicht im Bodenbereich der Gräben 27 entfernt wurde, kann die zweite Seite 12 des ersten Wafers 1, wie in 8 dargestellt, mit einer Passivierungs- und/oder Isolationsschicht 32 versehen werden. Dies kann beispielsweise durch Oxidation des Substratmaterials an der Oberfläche der Seite 12 des ersten Wafers 1, vorzugsweise aber durch Abscheidung einer Schicht, wie etwa einer Oxidschicht erfolgen. Bevorzugtes Verfahren ist dabei chemische Dampfphasenabscheidung, insbesondere plasmaunterstützte chemische Dampfphasenabscheidung. Die Seite 12 wird weiterhin wieder mit einer Maske 17 versehen. Die Maske 17, vorzugsweise wieder eine photolithographisch strukturierte Photoresist-Schicht läßt sowohl die Löcher 25, als auch die Gräben 27 offen.
  • Anschließend wird, wie in 9 gezeigt, eine Metallschicht 34 auf der Seite 12 abgeschieden. Diese Metallschicht 34 bedeckt dementsprechend sowohl die Maske 17, als auch die Gräben 27 und Löcher 25. Eine Bedeckung der Seitenwandungen 28 und 26 der Gräben 27 und Löcher 25 wird dadurch ermöglicht, daß die Seitenwandungen 28 und 26, beispielsweise aufgrund des Ätzprozesses schräg verlaufen, so daß eine Bedampfungs- oder Sputterquelle zum Abscheiden der Schicht 34 nicht abgeschattet wird, oder die Wandungen unter einem Einfallswinkel im Bereich um 90° trifft. Durch die Metallisierung werden außerdem auch die Bereiche 150 der Grabenwandungen 28 mit bedeckt, so daß die seitlich in den Gräben 27 freigelegte Klebstoffschicht 15 mit abgedeckt wird.
  • Anschließend wird, die Maske 17 entfernt, wobei damit auch die Bereiche der Metallschicht 34, welche die Maske bedecken, mit abgehoben und entfernt werden. Das Ergebnis zeigt 10. Aufgrund der lateralen Struktur der Maske 17 ist nun eine Metallschicht 34 selektiv in den Gräben 27 und Löchern 25 abgeschieden. Die Metallschicht 34 bedeckt insbesondere auch den Boden der Löcher 25, welcher durch die Anschlußkontakte 7 auf der ersten Seite 11 des Wafers 1 gebildet werden. Auf diese Weise werden leitende Kanäle 250 durch das Substrat 3 des ersten Wafers 1 erzeugt, welche quer zur verklebten Seite 11 des Wafers 1, insbesondere senkrecht zur verklebten Seite des Wafers 1 verlaufen und direkt an die Anschlußkontakte 7 der Halbleiter-Bauelemente anschließen.
  • Alternativ ist entsprechend dem üblichen Prozeß zur Herstellung strukturierter Metallschichten auch eine ganzflächige Metallisierung und nachfolgende Strukturierung durch Aufbringen einer Maske, beispielsweise einem Photoresist, und selektivem Entfernen der von der Maske freigelassenen Bereiche der Metallschicht 34 möglich.
  • 10 zeigt außerdem das so erhaltene Zwischenerzeugnis nach einigen weiteren beispielhaften Verarbeitungsschritten. Die Kanäle 250 werden zusätzlich mit einem leitenden Material 36 aufgefüllt, um die Kanäle 250 besser elektrisch kontaktieren zu können. Beispielsweise eignet sich dazu ein leitendes Epoxid. Außerdem wurden Lötperlen 38 auf die Kanäle aufgeschmolzen. Auf diese Weise können die vom Waferverbund dann entlang der Gräben 27 abgetrennten elektronischen Bauelemente dann direkt mit einem Leiter-Substrat, beispielsweise einer dafür vorgesehenen Platine verlötet werden.
  • In 11 ist schließlich ein elektronisches Bauelement 50 dargestellt, wie es aus dem in 10 gezeigten Zwischenerzeugnis durch Abtrennen entlang der Gräben 27 erhältlich ist. Die Bauelemente 50 werden dabei vorzugsweise mit einem Sägeblatt, welches möglichst mittig entlang der Gräben 27 geführt wird, vom Waferverbund des Zwischenerzeugnisses gemäß 10 abgetrennt.
  • Wie anhand von 11 zu erkennen ist, wird dabei dann ein bereits vollständig gekapseltes Bauelement 50 erhalten, so daß weitere Verkapselungsschritte entfallen können. Insbesondere ist das Substrat 3 des Halbleiter-Bauelements dabei auch vollständig mit anorganischen Materialien verkapselt, beziehungsweise von anorganischen Materialien umschlossen. Die vorderseitige Verkapselung wird dabei durch ein aus dem Wafer 13 beim Abtrennen hervorgegangenes Glassubstrat 130 bewerkstelligt. Die rückseitige Verkapselung erfolgt durch die Passivierungsschicht 32. Insbesondere ist aber auch der Kleber der Klebstoffschicht 15 am Übergang zwischen den Substraten 3 und 130 seitlich durch die Metallschicht 34 abgedeckt, so daß der Eintritt von Feuchtigkeit oder Sauerstoff seitlich entlang der Klebstoffschicht 15 verhindert, oder zumindest stark reduziert wird.
  • Anhand der 12 und 13 wird nachfolgend eine Variante der Verfahrensschritte gemäß den 8 bis 11 erläutert. 12 zeigt den Waferverbund mit den verklebten Wafern 1 und 13, welcher entsprechend den anhand der 1 bis 7 erläuterten Verfahrensschritten hergestellt wurde. Außerdem wurde wie bei 8 eine Passivierungsschicht 32 auf der Seite 12 des Wafers, sowie in den Gräben 27 und Löchern 25 erzeugt. Auf der Seite 12 des ersten Wafers 1 wurden außerdem metallische Kontaktflächen 42 erzeugt. Ähnlich wie anhand der 8 bis 10 beschrieben, wurde eine strukturierte Metallschicht 34 abgeschieden. Bei dem in 12 gezeigten Ausführungsbeispiel werden mit der Metallschicht 34 zusätzlich Leiter 40 auf der Seite 12 definiert, welche die durch die Metallisierung der Löcher 25 erhaltenen leitenden Kanäle 250 und damit die Anschlußkontakte 7 mit den Kontaktflächen 42 elektrisch verbinden. Durch die Leiter 40 wird demgemäß eine Umverlegung der rückseitigen Anschlüsse bewerkstelligt. Dies ist beispielsweise günstig, um die Anschlußkontakte besser auf der Rückseite verteilen zu können, etwa, wenn eine große Anzahl von Kontaktierungen herzustellen ist und/oder die Teile 30, beziehungsweise die elektronischen Bauelemente verhältnismäßig klein sind.
  • Um die Leiter 40 und die leitenden Kanäle 25 in den Löchern zur Unterseite hin zu isolieren, wird nachfolgend, wie in 13 gezeigt, eine dielektrische Isolationsschicht 45 auf der zweiten Seite 12 des ersten Wafers 1 abgeschieden, welche gleichzeitig auch die Gräben 27 und insbesondere die seitlich in den Gräben freigelegte Klebstoffschicht 15 bedeckt. Auch diese Schicht 45 wird strukturiert aufgebracht, wobei die Kontaktflächen 42 für die elektrische Kontaktierung nicht bedeckt werden. Die dielektrische Isolationsschicht 45 kann beispielsweise durch Aufdampfen einer Glasschicht, vorzugsweise mittels Elektronenstrahlverdampfung eines Glastargets hergestellt werden.
  • Um das Zwischenerzeugnis für die spätere Vereinzelung derart vorzubereiten, daß bereits fertig verkapselte elektronische Bauelemente mit dem Abtrennen vom Waferverbund erhalten werden, können noch, ebenso wie bei dem in 10 gezeigten Beispiel Lötperlen 36 auf die Kontaktflächen 42 aufgebracht werden.
  • In 14 ist ein elektronisches Bauelement 50 dargestellt, wie es durch Abtrennen, insbesondere Sägen entlang der Gräben 27 des in 13 gezeigten Zwischenprodukts erhalten werden kann. Auch bei diesem Ausführungsbeispiel ist, ähnlich wie bei dem in 11 gezeigten elektronischen Bauelement 50 das Substrat 3 mit der Halbleiter-Schaltung 5 vollständig von anorganischem Material zur Verkapselung umgeben. Insbesondere ist die Klebstoffschicht 15 zwischen den Substraten 1 und 130 von der dielektrischen Schicht 45, ebenso wie die Seite 12 des Substrats 3 abgedeckt, so daß auch seitlich entlang der Kunststoffschicht des Klebers keine schädlichen Atmosphärenbestandteile eindringen können.
  • 15 zeigt eine Weiterbildung des in 13 gezeigten Ausführungsbeispiels eines Zwischenerzeugnisses. Bei dieser Weiterbildung ergeben sich besondere Vorteile durch die seitliche Abdeckung der Klebstoffschicht 15 durch eine anorganische Beschichtung. Im Unterschied zu den vorangegangenen Beispielen ist der erste Wafer 1 hier mit einem Verbund mit zwei Wafern 13 und 14 verklebt. Der mit dem ersten Wafer 1 verklebte Wafer 14 weist hier Aussparungen 16 auf. Durch die Verbindung mit dem Wafer 13 und der aktiven Seite 11 des ersten Wafers werden geschlossene Hohlräume 18 geschaffen, welche von der aktiven Seite 11 des ersten Wafers, insbesondere den Bereichen mit den Schaltungen 5 dieses Wafers 1 begrenzt werden. Der mit dem Wafer 14 verbundene Wafer 13 weist hier beispielhaft noch optische Elemente 132 in Form von Linsen auf. Der Wafer 14 dient hier als Abstandhalter, um den Abstand zwischen den Linsen 132 und der Schaltung an die Brennweite der Linsen anzupassen. Die Klebstoffschicht 15 ist hier außerdem so strukturiert, daß sie die Schaltungen 5, oder zumindest deren optisch aktive Elemente nicht bedeckt. Hier verhindert die Abdeckung der Klebstoffschicht in den Gräben 27, daß Feuchtigkeit seitlich durch die Klebstoffschicht 15 in die Hohlräume 18 gelangen kann. Hier könnten nicht nur die Schaltungen 5 selbst, sondern auch die optischen Eigenschaften der Anordnung durch kondensierende Feuchtigkeit sehr nachteilig gestört werden.
  • Anhand der 16 bis 21 werden im folgenden anhand schematischer Ansichten Verfahrensschritte dargestellt, bei welchen ein erster Wafer mit einem zweiten Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, und wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen werden, welche die Bauelemente zumindest teilweise umgeben und über gasleitende Kanäle mit der Umgebung kommunizieren. Die gasleitenden Kanäle werden dann durch Aufbringen einer Beschichtung verschlossen. Bei diesem Ausführungsbeispiel erstrecken sich die gasleitenden Kanäle insbesondere entlang des Verbindungsbereiches und münden seitlich in den Gräben. Ähnlich wie bei dem anhand der 1 bis 10 beschriebenen Verfahren wird dann der Verbindungsbereich seitlich in den Gräben abgedeckt, wobei gleichzeitig die Kanäle verschlossen werden. 16 zeigt dazu einen Verbund aus einem ersten Wafer 1 und eine zweiten Wafer 13. Bei diesem Ausführungsbeispiel weist der Wafer 1 neben Halbleiter-Schaltungen 5 auch noch mikro-elektromechanische Elemente 6 auf. Der zweite Wafer 13 ist auf der Seite, mit welcher er mit dem ersten Wafer 1 verbunden ist, strukturiert. Im speziellen weist dabei der Wafer 13 Vertiefungen 47 und 48 auf. Die Vertiefungen 47 bilden dabei im Verbund mit dem ersten Wafer 1 Kavitäten, beziehungsweise Hohlräume 18, welche die Halbleiter-Schaltungen 5 und mikro-elektromechanischen Elemente 6 umschließen. Die langgestreckten, rillen- oder nutartigen Vertiefungen 48 erstrecken sich entlang des Verbindungsbereiches mit der Klebstoffschicht 15 und schließen an die Vertiefungen 47 an.
  • 17 zeigt zur Verdeutlichung eine Aufsicht auf die Seite des zweiten Wafers 13, die mit dem ersten Wafer 1 verbunden wird. Die Vertiefungen 48 enden bei dem in dieser Abbildung gezeigten Beispiel jeweils vor einer benachbarten Vertiefung 47. Ebenso können die Vertiefungen 48, anders als in 17 gezeigt, jeweils Vertiefungen 47 verbinden und ein Raster sich über die Waferoberfläche erstreckender linienförmiger Vertiefungen bilden, wie es in der Variante gemäß 18 gezeigt ist.
  • 19 zeigt den Waferverbund mit den Wafern 1 und 13 nach dem Ausdünnen des Wafers 1 und dem Einfügen der Löcher 25 zur Kontaktierung der Anschlußkontakte 7 und Gräben 27. Ähnlich wie bei dem in 7 gezeigten Ausführungsbeispiel wurde die Klebstoffschicht 15 im Bodenbereich der Gräben 27 entfernt. Die Gräben 27 sind so eingefügt, daß sie auf die Vertiefungen 48 stoßen. Diese langgestreckten Vertiefungen 48 bilden nun gasleitende Kanäle, die über die eingefügten Gräben 27 mit der Umgebung kommunizieren um einen Gassaustausch aus der Umgebung von und in die durch die Vertiefungen 47 gebildeten Kavitäten zu ermöglichen.
  • In 20 ist der Waferverbund nach einer Weiterverarbeitung dargestellt, wie sie ähnlich zu dem Ausführungsbeispiel der 12 vorgenommen werden kann. Auf die gedünnte Seite 12 des ersten Wafers 1 wurde eine Passivierungs- und/oder Isolationsschicht 32 abgeschieden. Zusätzlich wurde auf dieser Seite eine strukturierte Metallschicht 34 auf die Wandungen der Löcher 25 aufgebracht. Die Bereiche der Metallschicht erstrecken sich auch teilweise entlang der Seite 12 und bilden metallische Anschlußkontakte auf der Seite 12, die über die Schicht 34 mit den Anschlußkontakten 7 auf der Seite 11 des Wafers 1 elektrisch leitend verbunden sind. Sowohl das Aufbringen der Passivierungs- und/oder Isolationsschicht 32, als auch die Metallisierung zur Herstellung der strukturierten Metallschicht 34 sind bevorzugt Vakuumabscheideprozesse. Beispielsweise kann die Passivierungsschicht 32 mittels. plasmaunterstützer chemischer Dampfphasenabscheidung und die Metallschicht 34 durch Aufdampfen oder Aufsputtern hergestellt werden. Hierbei ergibt sich der besondere Vorteil, daß sich auch im Vakuum kein Druckunterschied zwischen den Kavitäten und der Umgebung aufbauen kann, da das in den Kavitäten eingeschlossene Gas beim Evakuieren der Umgebung des Waferverbunds durch die von den Vertiefungen 48 gebildeten Kanäle in die Gräben hinein entweichen kann.
  • Nach Abschluß der Vakuumbeschichtungsschritte kann dann, wie in 21 dargestellt ist, selektiv eine Beschichtung 46 aufgebracht werden, welche sowohl die seitlich in den Gräben 27 freigelegte Klebstoffschicht 15, als auch die Öffnungen der durch die Vertiefungen 48 gebildeten Kanäle zu den Kavitäten abdeckt und versiegelt. Beispielsweise kann dazu ein geeigneter Kunststoff verwendet werden, wobei vorzugsweise ein Kunststoff mit einer höheren Barrierewirkung verglichen mit dem Kunststoff der Klebstoffschicht 15 verwendet wird. Wird beispielsweise Epoxidharz als Kleber verwendet, können Kunststoffe wie Polyimid oder BOB zur Abdeckung als Material der selektiv aufgebrachten Schicht 46 eingesetzt werden. Das Aufbringen des Beschichtungsmaterials kann dabei in einer Schutzgasatmosphäre erfolgen, die dann auch in den Kavitäten eingeschlossen wird.
  • Es können sich dann auch noch weitere Verfahrensschritte für das Verpacken auf Waferebene anschließen, wie etwa das ebenfalls beispielhaft in 21 gezeigte Aufbringen einer Isolationsschicht 45 auf der Seite 12 und von Lotkugeln 36 auf von der Isolationsschicht 45 freigehaltene Bereiche der Metallschicht 34.
  • 22 zeigt eine Variante des in 21 dargestellten Ausführungsbeispiels eines Waferverbund-Zwischenprodukts zur Herstellung elektronischer, optoelektronischer oder mikroelektromechanischer Bauelemente. Bei dieser Variante verlaufen die Verbindungskanäle nicht entlang des Verbindungsbereiches der beiden Wafer 1, 13 und münden in eingefügte Gräben 27, sondern es werden Kanäle 29 durch das Substrat 3 des Wafers 1 eingefügt, welche quer zum verbundenen Oberflächenbereich verlaufen und die Kavitäten mit der Umgebung verbinden, wobei die Kanäle 29 selektiv mit einer Beschichtung abgedeckt und damit versiegelt werden. Die Kanäle 29 können beispielsweise zusammen mit den Löchern 25 für die Kontatkierung der Bauelemente und den Gräben 27 eingefügt werden. Zur Abdeckung der Klebstoffschicht 15 und zum Verschluß 25 wird bei dem in 22 gezeigten Beispiel eine Isolationsschicht 45 aufgetragen, welche gleichzeitig auch die Seite 12, insbesondere dabei auch die Metallschicht 34 elektrisch nach außen hin isoliert.
  • Bei dem erfindungsgemäßen Verfahren müssen nicht zwangsläufig wie bei den vorstehend beschriebenen Ausführungsbeispielen die Schritte des Verbindens der beiden Wafer und des Einfügens der Gräben in dieser Reihenfolge hintereinander ausgeführt werden. Vielmehr kann das Auftrennen in Teile auch vor dem Verbinden der beiden Wafer erfolgen. Hierzu kann ein Hilfssubstrat verwendet werden, auf welchem ein Wafer befestigt wird. Dieser Wafer wird dann durch Einfügen von Gräben in eine Vielzahl von Teilen aufgetrennt, die über das Hilfssubstrat miteinander verbunden sind. Der so in Teile aufgetrennte, am Hilfssubstrat befestigte Wafer wird dann mit dem weiteren Wafer verbunden, so daß wieder ein Waferverbund erhalten wird, bei welchem der erste Wafer durch Gräben in eine Vielzahl von Teilen aufgetrennt ist, die am weiteren Wafer befestigt und über diesen auch wieder miteinander verbunden sind. Nach dem aneinander Befestigen des ersten und zweiten Wafers kann das Hilfssubstrat dann wieder entfernt werden. Weiterhin können die Gräben auch in den Wafer eingefügt werden, welcher mit dem Wafer mit den Halbleiterschaltungen verbunden wird.
  • In den 23 bis 26 ist ein Ausführungsbeispiel gemäß dieser Ausführungsform der Erfindung näher erläutert. Zunächst wird, wie in 23 dargestellt, ein erster Wafer 60 mit Seiten 61, 62 mit der Seite 62 auf einem Hilfssubstrat 65 befestigt. Die Befestigung ist dabei lösbar, so daß das Hilfssubstrat 65 später wieder abgenommen werden kann. Geeignet ist dazu beispielsweise ein geeigneter Klebstoff, dessen Haftkraft wieder gelöst werden kann.
  • Anschließend werden, wie in 24 dargestellt, Gräben 27 in die Seite 61 eingefügt, welche den Wafer 60 in eine Vielzahl von Teilen auftrennen, die aber über das Hilfssubstrat miteinander verbunden sind. Der Wafer 60 dient bei diesem Beispiel als Abdeckung für die Schaltungen eines Halbleiterwafers und kann beispielsweise ein Glaswafer sein, was sich insbesondere für die Verpackung optoelektronischer Bauteile eignet.
  • Nach dem Einfügen der Gräben 27 wird der auf dem Hilfssubstrat 65 befestigte, in Teile zerteilte Wafer 60 dann mit einem zweiten Wafer 70 mittels einer Klebstoffschicht 15 verbunden, so daß die Halbleiter-Schaltungen 5 abgedeckt werden (25).
  • Das Hilfssubstrat 65 wird anschließend entfernt, so daß ein Waferverbund erhalten wird, bei welchem der Wafer 60 in Teile zerteilt ist, die durch die Gräben 27 voneinander getrennt, aber über den Halbleiter-Wafer 70 miteinander verbunden sind. Die in den Gräben seitlich freiliegende Klebstoffschicht 115 wird dann mittels einer selektiven Beschichtung 57 auf den Gräben seitlich abgedeckt. Dieser Verarbeitungszustand ist schematisch in 26 dargestellt. Es können sich nun weitere Verarbeitungsschritte anschließen, insbesondere um fertig im Waferverbund verpackte Bauteile zu erhalten, die dann durch Abtrennen vereinzelt werden. So können sich beispielsweise wieder Verarbeitungsschritte für das rückseitige Kontaktieren der Schaltungen durch Einfügen leitender Kanäle durch das Substrat des Halbleiter-Wafers 70 anschließen, welche die Anschlußkontakte auf der verbundenen Seite mit der gegenüberliegenden Seite verbinden.
  • Es ist dem Fachmann ersichtlich, dass die Erfindung nicht auf die vorstehend beschriebenen Ausführungsformen beschränkt ist, sondern vielmehr in vielfältiger Weise variiert werden kann. Insbesondere können die Merkmale der einzelnen beispielhaften Ausführungsformen auch miteinander kombiniert werden. So können etwa die beiden Varianten gemäß den 8 bis 10 und 12 und 13 selbstverständlich auch in vielfältiger Weise miteinander kombiniert werden. Demgemäß kann die Klebstoffschicht 15 allgemein auch mit einer mehrlagigen Abdeckung, etwa mit einer Metallschicht und einer davor oder danach abgeschiedenen dielektrischen Schicht verkapselt werden.

Claims (44)

  1. Verfahren zur Verpackung von Halbleiter-Bauelementen bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden wird, wobei zumindest der erste Wafer eine Vielzahl von Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und dass in den ersten Wafer elektrisch leitende Kanäle durch das Substrat des ersten Wafers eingefügt werden, welche quer zur verklebten Seite des Wafers verlaufen, dadurch gekennzeichnet, dass ein Verbindungsbereich zwischen erstem und weiterem Wafer in den Gräben seitlich freigelegt wird, und auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht wird, welche den Verbindungsbereich abdeckt.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die beiden Wafer mit einer Verbindungsschicht verbunden werden.
  3. Verfahren gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Verbindungsbereich selektiv in den Gräben mit der Beschichtung abgedeckt wird, wobei andere Bereiche der zweiten Seite des ersten Wafers frei gelassen werden.
  4. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste Wafer auf der zweiten Seite nach dem Verkleben mit dem zumindest einen weiteren Wafer gedünnt wird.
  5. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass das Aufbringen der Beschichtung, welche den Verbindungsbereich abdeckt, nach dem Ausdünnen erfolgt, und wobei die Beschichtung eine anorganische Beschichtung ist.
  6. Verfahren gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben nach dem Ausdünnen eingefügt werden.
  7. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Glasschicht zur Abdeckung des Verbindungsbereiches auf den Gräben aufgedampft wird.
  8. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Metallschicht zur Abdeckung des Verbindungsbereichs auf den Gräben aufgebracht wird.
  9. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass mit dem Abscheiden der Metallschicht gleichzeitig eine Metallisierung zur Herstellung elektrischer Kontakte der Bauelemente erfolgt.
  10. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine dielektrische Schicht zur Abdeckung des Verbindungsbereiches mittels chemischer Dampfphasenabscheidung, vorzugsweise mittels plasmaimpuls-induzierter chemischer Dampfphasenabscheidung auf den Gräben abgeschieden wird.
  11. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass mit der Beschichtung auf den Gräben gleichzeitig eine elektrische Isolationsschicht auf der zweiten Seite abgeschieden wird.
  12. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Abdecken des seitlich freigelegten Verbindungsbereiches das Aufbringen einer organischen Beschichtung, insbesondere einer Polymerschicht umfasst.
  13. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Wafer mit einer Verbindungsschicht verbunden werden, welche in den eingefügten Gräben, insbesondere in deren Bodenbereich zumindest teilweise vor dem Aufbringen der Beschichtung entfernt wird.
  14. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Wafer mit einer Verbindungsschicht verbunden werden, die lateral unter Aussparung von Bereichen, in welchen die Gräben eingefügt werden, strukturiert ist.
  15. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die in den ersten Wafer eingefügten leitende Kanäle senkrecht zur verbundenen Seite des Wafers verlaufen.
  16. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass in das Substrat des ersten Wafers Löcher eingefügt werden, in welche dann zur Herstellung einer leitenden Verbindung zu einem Kontakt auf der gegenüberliegenden Seite ein leitendes Material eingebracht wird.
  17. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass die Gräben und Löcher in einem gemeinsamen Prozeßschritt in das Substrat des ersten Wafers eingefügt werden.
  18. Verfahren gemäß einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass die Gräben geätzt, oder mechanisch eingefügt oder durch Laserabtrag, insbesondere Laser-Verdampfung hergestellt werden.
  19. Verfahren gemäß einem der vorstehenden Ansprüche, wobei die Elemente durch Auftrennen entlang der Gräben vom Verbund mit dem zumindest einen weiteren Wafer abgetrennt werden.
  20. Verfahren zur Verpackung von Bauelementen auf Waferebene, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden wird, wobei zumindest der erste Wafer eine Vielzahl von aktiven Elementen, insbesondere Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei zumindest einer der weiteren Wafer auf der Seite, mit welcher er mit dem ersten Wafer verbunden wird, sich entlang der Oberfläche erstreckende Vertiefungen aufweist, welche nach dem Verbinden der Wafer Kavitäten bilden, welche die aktiven Elemente zumindest umgeben, wobei die Vertiefungen entlang eines Verbindungsbereichs zwischen dem ersten und zumindest einem weiteren Wafer gasleitende Kanäle aufweisen, über die die Kavitäten mit der Umgebung kommunizieren, wenn der Verbindungsbereich in den Gräben seitlich freigelegt wird, so dass die gasleitenden Kanäle seitlich in die Gräben münden.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht wird.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die Beschichtung die gasleitenden Kanäle bedeckt und verschließt.
  23. Verfahren gemäß dem vorstehenden Anspruch dadurch gekennzeichnet, dass zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist.
  24. Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer an einem Verbindungsbereich verbunden ist, wobei zumindest der erste Wafer eine Vielzahl von Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt sind, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und in den ersten Wafer elektrisch leitende Kanäle durch das Substrat des ersten Wafers eingefügt sind, welche quer zur verklebten Stelle des Wafers verlaufen, dadurch gekennzeichnet, dass ein Verbindungsbereich zwischen erstem und zweiten Wafer in den Gräben seitlich freigelegt ist, und auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung angeordnet ist, welche den Verbindungsbereich abdeckt.
  25. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass die Beschichtung selektiv in den Gräben aufgebracht ist, wobei andere Bereiche der zweiten Seite des ersten Wafers frei gelassen werden.
  26. Zwischenprodukt gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Wafer mit einer Verbindungsschicht verbunden sind.
  27. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass die Wafer mit einer Klebstoffschicht verbunden sind.
  28. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste Wafer auf der zweiten Seite gedünnt ist.
  29. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Verbindungsbereich seitlich in den Gräben mit einer dielektrischen Schicht abgedeckt ist.
  30. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Verbindungsbereich seitlich in den Gräben mit einer Glasschicht abgedeckt ist.
  31. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Metallschicht zur Abdeckung des Verbindungsbereiches auf den Gräben aufgebracht ist.
  32. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass die Metallschicht in ihrem Aufbau mit metallisierten Bereichen zur Herstelllung elektrischer Kontakte der Bauelemente übereinstimmt.
  33. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Verbindungsbereich seitlich in den Gräben mit einer dielektrischen Schicht abgedeckt ist, welche in ihrem Aufbau mit einer auf der zweiten Seite des ersten Wafers angeordneten Isolationsschicht zur Isolation elektrischer Kontakte übereinstimmt.
  34. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Wafer mit einer Verbindungsschicht verbunden sind, welche im Bodenbereich der eingefügten Gräben zumindest teilweise fehlt.
  35. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass im Substrat des ersten Wafers leitende Kanäle eingefügt sind, welche senkrecht zur verbundenen Seite des Wafers verlaufen und eine elektrische Verbindung mit Anschlußkontakten auf der ersten Seite des ersten Wafers herstellen.
  36. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass die leitenden Kanäle Löcher im Substrat des ersten Wafers umfassen, in welchen zur Herstellung einer leitenden Verbindung zu einem Kontakt auf der gegenüberliegenden Seite ein leitendes Material angeordnet ist.
  37. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass die Löcher direkt auf Anschlußkontakte auf der ersten Seite des ersten Wafers, stoßen.
  38. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Wafer einen Glaswafer umfasst, oder dass zumindest ein Glaswafer mit dem zweiten Wafer verbunden ist.
  39. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Klebstoffschicht unter Aussparung von Bereichen, in welchen die Gräben eingefügt sind, lateral strukturiert ist.
  40. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben schräge Seitenwandungen aufweisen.
  41. Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden ist, wobei zumindest der erste Wafer eine Vielzahl von aktiven Elementen, insbesondere Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt sind, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei zumindest einer der weiteren Wafer auf der Seite, mit welcher er mit dem ersten Wafer verbunden ist, sich entlang der Oberfläche erstreckende Vertiefungen aufweist, welche nach dem Verbinden der Wafer Kavitäten bilden, welche die aktiven Elemente zumindest teilweise umgeben, wobei die Vertiefungen entlang eines Verbindungsbereichs zwischen dem ersten und zumindest einem weiteren Wafer gasleitende Kanäle aufweisen, über die die Kavitäten mit der Umgebung kommunizieren, wenn der Verbindungsbereich in den Gräben seitlich freigelegt wird, so dass die gasleitendene Kanäle seitlich in die Gräben münden.
  42. Zwischenprodukt nach dem Anspruch 41, dadurch gekennzeichnet, dass auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht ist.
  43. Zwischenprodukt nach Anspruch 42, dadurch gekennzeichnet, dass die Beschichtung die gasleitenden Kanäle bedeckt und verschließt.
  44. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, dass zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist.
DE102007030284A 2007-06-29 2007-06-29 Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt Expired - Fee Related DE102007030284B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102007030284A DE102007030284B4 (de) 2007-06-29 2007-06-29 Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt
US12/667,185 US8420445B2 (en) 2007-06-29 2008-06-04 Method for packing semiconductor components and product produced according to the method
CN200880103350A CN101779281A (zh) 2007-06-29 2008-06-04 用于封装半导体构件的方法以及根据该方法制备的产品
EP08801447A EP2198452A1 (de) 2007-06-29 2008-06-04 Verfahren zum verpacken von halbleiter-bauelementen und verfahrensgemäss hergestellten erzeugnis
PCT/EP2008/004467 WO2009003565A1 (de) 2007-06-29 2008-06-04 Verfahren zum verpacken von halbleiter-bauelementen und verfahrensgemäss hergestellten erzeugnis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007030284A DE102007030284B4 (de) 2007-06-29 2007-06-29 Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt

Publications (2)

Publication Number Publication Date
DE102007030284A1 DE102007030284A1 (de) 2009-02-26
DE102007030284B4 true DE102007030284B4 (de) 2009-12-31

Family

ID=39678826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030284A Expired - Fee Related DE102007030284B4 (de) 2007-06-29 2007-06-29 Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt

Country Status (5)

Country Link
US (1) US8420445B2 (de)
EP (1) EP2198452A1 (de)
CN (1) CN101779281A (de)
DE (1) DE102007030284B4 (de)
WO (1) WO2009003565A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
TWI473223B (zh) * 2009-08-19 2015-02-11 Xintec Inc 晶片封裝體及其製造方法
US8722514B2 (en) 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
US8735262B2 (en) 2011-10-24 2014-05-27 Infineon Technologies Ag Semiconductor device having a through contact and a manufacturing method therefor
US8716852B2 (en) * 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
CN108780141B (zh) * 2016-02-22 2023-04-18 新加坡恒立私人有限公司 具有孔的薄光电模块及其制造
US9806034B1 (en) * 2016-06-16 2017-10-31 Nexperia B.V. Semiconductor device with protected sidewalls and methods of manufacturing thereof
US12054604B2 (en) 2017-09-27 2024-08-06 Arkema France One-pack polymer modifiers
DE102021205436A1 (de) 2021-05-28 2022-12-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zum Bearbeiten eines Wafers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161870A1 (en) * 2002-12-20 2004-08-19 Commissariat A L'energie Atomique Integrated micro electromechanical system encapsulation component and fabrication process of the component
US20050067688A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
DE102004021258A1 (de) * 2003-09-24 2005-05-04 Agilent Technologies Inc Hermetische Abdichtungen für elektronische Komponenten
US20050104179A1 (en) * 2003-07-03 2005-05-19 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102006046820A1 (de) * 2005-10-03 2007-05-03 Memsic, Inc., North Andover Packung im Chipmassstab für integrierte Schaltungen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036872A (en) 1998-03-31 2000-03-14 Honeywell Inc. Method for making a wafer-pair having sealed chambers
JP2001038699A (ja) * 1999-07-26 2001-02-13 Sony Corp 接合基板素子および接合基板素子製造方法
EP1356718A4 (de) 2000-12-21 2009-12-02 Tessera Tech Hungary Kft Verpackte integrierte schaltungen und verfahren zu ihrer herstellung
EP1402572B1 (de) * 2001-06-16 2013-12-18 Oticon A/S Verfahren zur herstellung eines miniaturverstärkers und signalverarbeitungseinheit
DE10253163B4 (de) * 2002-11-14 2015-07-23 Epcos Ag Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7679167B2 (en) * 2007-01-08 2010-03-16 Visera Technologies Company, Limited Electronic assembly for image sensor device and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161870A1 (en) * 2002-12-20 2004-08-19 Commissariat A L'energie Atomique Integrated micro electromechanical system encapsulation component and fabrication process of the component
US20050104179A1 (en) * 2003-07-03 2005-05-19 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
DE102004021258A1 (de) * 2003-09-24 2005-05-04 Agilent Technologies Inc Hermetische Abdichtungen für elektronische Komponenten
US20050067688A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102006046820A1 (de) * 2005-10-03 2007-05-03 Memsic, Inc., North Andover Packung im Chipmassstab für integrierte Schaltungen

Also Published As

Publication number Publication date
CN101779281A (zh) 2010-07-14
US20100283127A1 (en) 2010-11-11
WO2009003565A1 (de) 2009-01-08
EP2198452A1 (de) 2010-06-23
US8420445B2 (en) 2013-04-16
DE102007030284A1 (de) 2009-02-26

Similar Documents

Publication Publication Date Title
DE102007030284B4 (de) Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt
DE10222609B4 (de) Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE102005015584B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauteils
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE102015102869B4 (de) MEMS-Bauelement mit hoher Integrationsdichte und Verfahren zu seiner Herstellung
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102012112058B4 (de) MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
EP2038920B1 (de) Verfahren zur verpackung von bauelementen
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
WO2008025725A1 (de) Hermetisch dichtes verschliessen und elektrisches kontaktieren einer mikroelektro-mechanischen struktur und damit hergestelltes mikrosystem (mems)
DE10225373A1 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE102015214219A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE10141571A1 (de) Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
DE102006053862A1 (de) Verfahren zum Verpacken von Bauelementen
DE112015001786B4 (de) Halbleiterchip und optoelektronisches Bauelement mit Halbleiterchip
DE102011116409B3 (de) Verfahren zur Herstellung dünner Halbleiterbauelemente
DE102018108611B4 (de) Gehäuse für elektrische Vorrichtung und Verfahren zum Herstellen des Gehäuses
WO2016146297A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE102016122685A1 (de) Organisches Bauelement und Verfahren zur Herstellung eines organischen Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150101