KR20110058107A - 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법 - Google Patents

금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20110058107A
KR20110058107A KR1020090114776A KR20090114776A KR20110058107A KR 20110058107 A KR20110058107 A KR 20110058107A KR 1020090114776 A KR1020090114776 A KR 1020090114776A KR 20090114776 A KR20090114776 A KR 20090114776A KR 20110058107 A KR20110058107 A KR 20110058107A
Authority
KR
South Korea
Prior art keywords
metal
core
plate
core plate
manufacturing
Prior art date
Application number
KR1020090114776A
Other languages
English (en)
Inventor
최재훈
류정걸
이상엽
이준성
서인호
김동선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090114776A priority Critical patent/KR20110058107A/ko
Publication of KR20110058107A publication Critical patent/KR20110058107A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법이 개시된다. 기판의 코어로 사용될 코어 영역이 구획된 코어 플레이트를 제공하는 단계, 코어 영역의 경계를 따라, 점선 형태를 가지는 복수의 미싱홀(missing hole)을 형성하는 단계, 코어 플레이트에 절연층 및 금속층을 적층하는 단계를 포함하는 금속적층판 제조방법은, 라우터 비트에 의한 코어 플레이트의 절단량을 최소화함으로써, 라우터 비트의 마모 및 버의 발생을 방지할 수 있다.
코어, 절단, 미싱홀

Description

금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법{Metallic laminate, method of manufacturing thereof and method of manufacturing PCB}
본 발명은 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법에 관한 것이다.
전자부품의 소형화, 고밀도화 및 박형화에 따라 반도체 패키지 기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다.
특히, 여러 개의 반도체 칩을 하나의 기판에 스택하여 실장하는 기술(MCP:Multi Chip Package) 혹은 칩이 실장된 여러 개의 기판을 스택하는 기술(PoP:Package on Package)의 구현을 위해서는 칩과 유사한 수준의 열팽창 거동을 가지면서 실장 후 휨의 특성이 우수한 기판의 개발이 필요하다. 또한 최근 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제가 심각해지고 있어서 이에 대한 대책이 시급히 필요한 실정이다.
이러한 요구에 대응하기 위한 가장 보편적인 방법은 기판의 코어에 열전도도 가 우수한 동(Cu) 혹은 알루미늄(Al) 및 인바(Invar) 등과 같은 메탈을 삽입하여 메탈코어 기판을 제작하는 기술이다. 이와 같은 메탈의 경우 열팽창 특성과 열전도도 특성이 매우 우수하기 때문에 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있다.
하지만, 패키지용 기판에 메탈을 적용했을 경우, PCB업체뿐만 아니라 Set업체에서도 제품을 라우터할 때, 라우터 비트(bit)의 마모도가 심각하고, 다량의 버(Burr)발생시키는 문제가 있다. 즉, 라우터 비트(bit)의 빠른 마모로 인한 제조 원가 상승 및 버(Burr)로 인한 Short 불량 등 품질 문제가 발생될 수 있다.
본 발명은 라우터 비트의 마모 및 버의 발생을 방지하는 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 기판의 코어로 사용될 코어 영역이 구획된 코어 플레이트를 제공하는 단계, 상기 코어 영역의 경계를 따라 점선 형태를 가지는 복수의 미싱홀(missing hole)을 형성하는 단계, 상기 코어 플레이트에 절연층 및 금속층을 적층하는 단계를 포함하는 금속적층판 제조방법이 제공된다.
상기 복수의 미싱홀 형성단계는, 상기 코어 플레이트를 선택적으로 에칭하여 상기 복수의 미싱홀을 형성할 수 있다.
상기 코어 플레이트에 기판의 비아홀에 상응하는 관통홀을 형성하는 단계를 더 포함할 수 있다.
상기 코어 플레이트는 금속 재질의 메탈 플레이트를 포함할 수 있다.
상기 절연층 및 금속층 적층단계 이전에, 상기 코어 플레이트에 조도를 형성단계를 더 포함할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 상술한 금속적층판을 제공하는 단계, 상기 금속적층판에 회로패턴을 형성하여 단위기판을 형성하는 단계, 상기 복수의 미싱홀이 형성된 코어 영역의 경계를 기준으로 단위기판을 절단하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 코어 영역을 구획하는 복수의 미싱홀(missing hole)이 점선 형태로 형성된 코어 플레이트, 상기 코어 플레이트에 적층된 절연층, 상기 절연층에 적층된 금속층을 포함하는 금속적층판이 제공된다.
상기 코어 플레이트는 금속 재질의 메탈 플레이트를 포함할 수 있다.
상기 코어 플레이트에는, 상기 절연층에 대향된 면에 조도가 형성될 수 있다.
본 발명에 따르면, 라우터 비트에 의한 메탈 코어의 절단량을 최소화함으로써, 라우터 비트의 마모 및 버의 발생을 방지할 수 있다.
이하에서 본 발명의 실시예를 첨부도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 금속적층판 제조방법 및 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 금속적층판 제조방법 및 인쇄회로기판 제조방법을 설명하는 도면이다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 금속적층판 제공단계, 단위기판 형성단계(S140) 및 단위기판 절단단계(S150)를 포함한다. 그리고, 금속적층판 제공단계는 코어 플레이트 제공단계(S110), 미싱홀 형성단계(S120), 절연층 및 금속층 적층단계(S130)를 포함한다.
코어 플레이트 제공단계(S110)에서는, 기판의 코어로 사용될 코어 영역(11)이 구획된 코어 플레이트(10)를 제공한다. 도 2에 나타난 바와 같이, 높은 강성을 가지는 코어 플레이트(10)는 기판에 내장되는 코어 형태로 재단될 수 있도록 코어 영역(11)으로 구획된다. 이 때, 기판의 방열에 유리하도록, 코어 플레이트(10)는 금속 재질의 메탈 플레이트를 포함하여 이루어질 수 있다.
미싱홀 형성단계(S120)에서는, 코어 영역(11)의 경계를 따라 점선 형태를 가지는 복수의 미싱홀(missing hole, 12)을 형성한다. 후술할 단위기판 절단단계(S150)에서 코어 영역(11)의 경계를 따라 절단이 용이하도록, 코어 플레이트(10) 상태에서 코어 영역(11)의 경계에 복수의 미싱홀(12)을 형성하여 경계의 일부를 사전에 절단한다.
이 때, 도 3에 나타난 바와 같이, 복수의 미싱홀(12)은 코어 영역(11)의 경계를 따라 점선 형태로 형성한다. 즉, 코어 영역(11)의 경계를 따라 작은 관통홀(14)을 연속적으로 형성한다. 길게 슬롯형상으로 코어 영역(11)의 경계가 절단될 경우에 이후 제조공정에서 절단된 부분으로 코어 영역(11)이 휘거나 변형될 수 있다. 이를 방지하기 위하여, 본 실시예에서는 조밀한 간격으로 코어 영역(11)이 코어 플레이트(10)에 지지되도록 점선형태의 미싱홀(12)을 형성한다. 여기서, 미싱홀(12)의 형상은 원형, 다각형 등 다양한 형태로 형성될 수 있다.
또한, 본 실시예에서는 미싱홀(12)은 코어 플레이트(10)를 선택적으로 에칭하여 형성될 수 있다. 이에 따라, 에칭으로 복수의 미싱홀(12)을 한번에 용이하게 형성할 수 있으므로, 불필요한 비트의 마모 및 이물질의 발생을 방지할 수 있다.
또한, 본 실시예에서는 미싱홀(12)과 더불어 비아홀에 상응하는 관통홀(14)을 코어 플레이트(10)에 미리 형성하여, 비아홀 형성과정을 용이하게 할 수 있다.
절연층 및 금속층 적층단계(S130)는, 코어 플레이트(10)에 절연층(20) 및 금속층(30)을 차례로 적층함으로써 금속적층판을 형성한다. 도 4에 나타난 바와 같이, 코어 플레이트(10)에 프리프레그 등과 같은 절연층(20)과 동박 등과 같은 금속층(30)을 차례로 적층함으로써, 코어 영역(11)이 구획되며 가(假)절단된 코어 플레이트(10)를 구비한 금속적층판을 얻을 수 있다.
이 때, 코어 플레이트(10)와 절연층(20)의 밀착력을 높이기 위하여, 코어 플레이트(10)에 조도를 형성할 수 있다. 구체적으로, 본 실시예와 같이 구리를 포함하는 메탈 플레이트의 경우에는, 흑화처리 등을 통하여 메탈 플레이트에 조도를 형성할 수 있다. 또한, 메탈 플레이트가 알루미늄 또는 인바 등으로 이루어진 경우에는, 메탈 플레이트에 구리를 도금한 후에 흑화처리하여 조도를 형성할 수 있다.
단위기판 형성단계(S140)에서는, 금속적층판에 회로패턴(32)을 형성하여 단위기판을 형성한다. 도 5에 나타난 바와 같이, 코어 영역(11)의 경계를 포함하여 구획된 단위기판 영역 각각에 회로패턴(32)을 형성한다. 본 실시예에서는 금속적층판의 금속층(30)을 이용하여 회로패턴(32)을 형성한다.
단위기판 절단단계(S150)에서는, 복수의 미싱홀(12)이 형성된 코어 영역(11)의 경계를 기준으로 단위기판을 라우터 공정 등으로 절단한다. 이에 따라, 도 6에 나타난 바와 같이, 절단 공정에서 코어 플레이트(10)의 절단 부분이 최소화된다. 따라서, 절단 공정에 이용되는 라우터 비트의 마모를 최소화할 수 있으며, 절단면에서 코어 플레이트(10)의 버가 발생하는 것을 방지할 수 있다.
이하에서는 본 실시예에 따른 금속적층판을 설명한다.
도 7은 본 발명의 일 실시예에 따른 금속적층판을 나타낸 단면도이다.
본 발명의 일 실시예에 따른 금속적층판은 코어 플레이트(10), 절연층(20) 및 금속층(30)을 포함하여 이루어진다.
코어 플레이트(10)는 박형의 금속적층판 및 이를 이용한 기판을 지지하도록 높은 강성을 가지는 재질로서, 코어 플레이트(10)에는 기판의 코어로 사용될 코어 영역(11)이 구획되어 있다.
그리고, 기판 형성 후에 절단이 용이하도록, 코어 플레이트(10)에는 코어 영역(11)의 경계를 따라 점선 형태를 가지는 복수의 미싱홀(12)이 형성되어 있다. 즉, 코어 영역(11)의 경계를 따라 작은 관통홀(14)이 연속적으로 형성되어 있다. 이에 따라, 절단 공정에서 코어 플레이트(10)의 절단 부분이 최소화된다. 따라서, 절단 공정에 이용되는 라우터 비트의 마모를 최소화할 수 있으며, 절단면에서 코어 플레이트(10)의 버가 발생하는 것을 방지할 수 있다. 여기서, 미싱홀(12)의 형상은 원형, 다각형 등 다양한 형태로 형성될 수 있다.
한편, 기판의 방열에 유리하도록, 코어 플레이트(10)는 금속 재질의 메탈 플레이트를 포함하여 이루어질 수 있다.
절연층(20)은 코어 플레이트(10)와 후술할 금속층(30)을 접합시키고 전기적으로 절연시키는 부분으로 코어 플레이트(10)에 적층되어 있다.
이 때, 코어 플레이트(10)와 절연층(20)의 밀착력을 높이기 위하여, 코어 플레이트(10)에는 절연층(20)에 대향된 면에 조도(16)가 형성될 수 있다. 구체적으로, 본 실시예와 같이 구리를 포함하는 메탈 플레이트의 경우에는, 흑화처리 등을 통하여 메탈 플레이트에 조도(16)가 형성될 수 있다. 또한, 메탈 플레이트가 알루 미늄 또는 인바 등으로 이루어진 경우에는, 메탈 플레이트에 구리를 도금된 후에 흑화처리되어 조도(16)가 형성될 수 있다.
금속층(30)은 절연층(20)에 적층되어 있어서 이후 기판 제조공정에서 회로패턴(32) 등으로 형성될 부분으로, 동박 등이 적층되어 형성된다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 금속적층판 제조방법 및 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 금속적층판 제조방법 및 인쇄회로기판 제조방법을 설명하는 도면.
도 7은 본 발명의 일 실시예에 따른 금속적층판을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
10: 코어 플레이트
11: 코어 영역
12: 미싱홀
14: 관통홀
20: 절연층
30: 금속층
32: 회로패턴

Claims (9)

  1. 기판의 코어로 사용될 코어 영역이 구획된 코어 플레이트를 제공하는 단계;
    상기 코어 영역의 경계를 따라, 점선 형태를 가지는 복수의 미싱홀(missing hole)을 형성하는 단계; 및
    상기 코어 플레이트에 절연층 및 금속층을 적층하는 단계를 포함하는 금속적층판 제조방법.
  2. 제1항에 있어서,
    상기 복수의 미싱홀 형성단계는,
    상기 코어 플레이트를 선택적으로 에칭하여 상기 복수의 미싱홀을 형성하는 것을 특징으로 하는 금속적층판 제조방법.
  3. 제1항에 있어서,
    상기 코어 플레이트에 기판의 비아홀에 상응하는 관통홀을 형성하는 단계를 더 포함하는 금속적층판 제조방법.
  4. 제1항에 있어서,
    상기 코어 플레이트는 금속 재질의 메탈 플레이트를 포함하는 것을 특징으로 하는 금속적층판 제조방법.
  5. 제1항에 있어서,
    상기 절연층 및 금속층 적층단계 이전에,
    상기 코어 플레이트에 조도를 형성단계를 더 포함하는 금속적층판 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 따른 금속적층판을 제공하는 단계;
    상기 금속적층판에 회로패턴을 형성하여 단위기판을 형성하는 단계;
    상기 복수의 미싱홀이 형성된 코어 영역의 경계를 기준으로 단위기판을 절단하는 단계를 포함하는 인쇄회로기판 제조방법.
  7. 코어 영역을 구획하는 복수의 미싱홀(missing hole)이 점선 형태로 형성된 코어 플레이트;
    상기 코어 플레이트에 적층된 절연층; 및
    상기 절연층에 적층된 금속층을 포함하는 금속적층판.
  8. 제7항에 있어서,
    상기 코어 플레이트는 금속 재질의 메탈 플레이트를 포함하는 것을 특징으로 하는 금속적층판.
  9. 제7항에 있어서,
    상기 코어 플레이트에는, 상기 절연층에 대향된 면에 조도가 형성된 특징으로 하는 금속적층판.
KR1020090114776A 2009-11-25 2009-11-25 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법 KR20110058107A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090114776A KR20110058107A (ko) 2009-11-25 2009-11-25 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114776A KR20110058107A (ko) 2009-11-25 2009-11-25 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20110058107A true KR20110058107A (ko) 2011-06-01

Family

ID=44393639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114776A KR20110058107A (ko) 2009-11-25 2009-11-25 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20110058107A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113468852A (zh) * 2021-07-13 2021-10-01 苏州悦谱半导体有限公司 一种工业图形计算机辅助制造的图文印刷数据的分析方法
CN113836860A (zh) * 2021-09-23 2021-12-24 苏州悦谱半导体有限公司 一种工业图形计算机辅助制造的钻孔数据分析方法
US11715683B2 (en) 2020-12-22 2023-08-01 Samsung Electronics Co., Ltd. Strip substrate having protection pattern between saw line patterns

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715683B2 (en) 2020-12-22 2023-08-01 Samsung Electronics Co., Ltd. Strip substrate having protection pattern between saw line patterns
CN113468852A (zh) * 2021-07-13 2021-10-01 苏州悦谱半导体有限公司 一种工业图形计算机辅助制造的图文印刷数据的分析方法
CN113468852B (zh) * 2021-07-13 2024-05-14 苏州悦谱半导体有限公司 一种工业图形计算机辅助制造的图文印刷数据的分析方法
CN113836860A (zh) * 2021-09-23 2021-12-24 苏州悦谱半导体有限公司 一种工业图形计算机辅助制造的钻孔数据分析方法

Similar Documents

Publication Publication Date Title
KR950008241B1 (ko) 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법
KR101044127B1 (ko) 방열기판 및 그 제조방법
KR101062326B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008277654A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2007128929A (ja) メタルコア基板及びその製造方法並びに電気接続箱
KR20110058107A (ko) 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
JP2013243293A (ja) プリント配線板及びその製造方法
JP2002280686A (ja) メタルコアプリント配線板およびその製造方法
JP3914458B2 (ja) 放熱板を有する回路基板の製造法
KR20100125082A (ko) 메탈코어 인쇄회로기판
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
KR102494340B1 (ko) 인쇄회로기판
JP6523039B2 (ja) プリント配線板及びその製造方法
TWI683606B (zh) 印刷電路板及其製造方法
JP2009267061A (ja) 配線基板の製造方法
WO2024116713A1 (ja) 基板
KR101205431B1 (ko) 구리 코어 구조의 방열 인쇄회로기판 제조방법
KR101069893B1 (ko) 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2007242740A (ja) メタルコアプリント配線板及びその製造方法
CN116916568A (zh) 电路板的制作方法、电路板
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
KR101420489B1 (ko) 인쇄회로기판의 제조 방법
JP2013098555A (ja) 回路基板及びその製造方法、並びに前記回路基板を備える半導体パッケージ
KR101038241B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application