JP2001251057A - 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス - Google Patents
多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイスInfo
- Publication number
- JP2001251057A JP2001251057A JP2000063180A JP2000063180A JP2001251057A JP 2001251057 A JP2001251057 A JP 2001251057A JP 2000063180 A JP2000063180 A JP 2000063180A JP 2000063180 A JP2000063180 A JP 2000063180A JP 2001251057 A JP2001251057 A JP 2001251057A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- connection terminal
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 5
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 6
- 230000002265 prevention Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Abstract
(57)【要約】 （修正有）
【課題】 デバイスにおける素子とプリント配線基板と
の間の電気的接続に要する接続部分の長さを短くする技
術を提供することである。 【解決手段】 凹部と、この凹部において露出するよう
に設けられた配線膜の接続用端子とを具備する多層プリ
ント配線基板Ｐと、凸部と、この凸部において露出する
ように設けられた素子の接続用端子とを具備するデバイ
スＤ。
の間の電気的接続に要する接続部分の長さを短くする技
術を提供することである。 【解決手段】 凹部と、この凹部において露出するよう
に設けられた配線膜の接続用端子とを具備する多層プリ
ント配線基板Ｐと、凸部と、この凸部において露出する
ように設けられた素子の接続用端子とを具備するデバイ
スＤ。
Description
【０００１】
【発明の属する技術分野】本発明は、多層プリント配線
基板にデバイスが搭載された装置、多層プリント配線基
板、及びデバイスに関する。
基板にデバイスが搭載された装置、多層プリント配線基
板、及びデバイスに関する。
【０００２】
【発明が解決しようとする課題】ＬＳＩ等の半導体装置
が多層のプリント配線基板に搭載されていることは周知
の通りである。このような装置において、ＬＳＩとプリ
ント配線基板との間の電気的接続は、プリント配線基板
に形成されたスルーホールを介して行われている。
が多層のプリント配線基板に搭載されていることは周知
の通りである。このような装置において、ＬＳＩとプリ
ント配線基板との間の電気的接続は、プリント配線基板
に形成されたスルーホールを介して行われている。
【０００３】例えば、特開平６−２７５６７７号公報に
おいては、多層のプリント配線基板に孔が形成され、こ
の孔内に半導体チップが配置されている。
おいては、多層のプリント配線基板に孔が形成され、こ
の孔内に半導体チップが配置されている。
【０００４】しかし、このプリント配線基板にあって
は、搭載される半導体チップと電気的に接続される接続
用端子が、前記孔において露出するように構成されたも
のでは無い。そして、半導体チップとプリント配線基板
との間の電気的接続は、従来通りの方式、つまりプリン
ト配線基板に形成されたスルーホールを介して行われて
いる。
は、搭載される半導体チップと電気的に接続される接続
用端子が、前記孔において露出するように構成されたも
のでは無い。そして、半導体チップとプリント配線基板
との間の電気的接続は、従来通りの方式、つまりプリン
ト配線基板に形成されたスルーホールを介して行われて
いる。
【０００５】ところで、半導体チップとプリント配線基
板との間の電気的接続がプリント配線基板に形成された
スルーホールを介してなされる方式では、接続部分の長
さがそれだけ長い。従って、それだけ電気的なロスが増
加する。又、クロストークの恐れも高くなる。
板との間の電気的接続がプリント配線基板に形成された
スルーホールを介してなされる方式では、接続部分の長
さがそれだけ長い。従って、それだけ電気的なロスが増
加する。又、クロストークの恐れも高くなる。
【０００６】従って、本発明が解決しようとする第１の
課題は、デバイスにおける素子とプリント配線基板との
間の電気的接続に要する接続部分の長さを短くする技術
を提供することである。
課題は、デバイスにおける素子とプリント配線基板との
間の電気的接続に要する接続部分の長さを短くする技術
を提供することである。
【０００７】本発明が解決しようとする第２の課題は、
デバイスにおける素子とプリント配線基板との間の電気
的接続に要する接続部分の長さを短くし、もって電気的
なロスが減少し、又、クロストークの恐れが低くなる技
術を提供することである。
デバイスにおける素子とプリント配線基板との間の電気
的接続に要する接続部分の長さを短くし、もって電気的
なロスが減少し、又、クロストークの恐れが低くなる技
術を提供することである。
【０００８】本発明が解決しようとする第３の課題は、
プリント配線基板にデバイスを搭載する際の作業性に優
れた技術を提供することである。
プリント配線基板にデバイスを搭載する際の作業性に優
れた技術を提供することである。
【０００９】本発明が解決しようとする第４の課題は、
プリント配線基板にデバイスを搭載し、各々の端子同士
をハンダ付けするに際して、ハンダのダレにより隣接す
る端子が電気的に接続されることを防止する技術を提供
することである。
プリント配線基板にデバイスを搭載し、各々の端子同士
をハンダ付けするに際して、ハンダのダレにより隣接す
る端子が電気的に接続されることを防止する技術を提供
することである。
【００１０】
【課題を解決するための手段】前記第１〜第３の課題
は、配線膜が二層以上積層された多層のプリント配線基
板であって、前記多層のプリント配線基板に設けられた
凹部と、前記凹部において露出するように設けられた前
記配線膜の接続用端子とを具備することを特徴とする多
層プリント配線基板によって解決される。
は、配線膜が二層以上積層された多層のプリント配線基
板であって、前記多層のプリント配線基板に設けられた
凹部と、前記凹部において露出するように設けられた前
記配線膜の接続用端子とを具備することを特徴とする多
層プリント配線基板によって解決される。
【００１１】この多層プリント配線基板の構造を具体的
に説明すると、多層のプリント配線基板は、前記凹部に
おける形状が階段状に構成されたものであり、前記接続
用端子は、前記階段状部の平坦面部において露出するよ
う構成されたものである。
に説明すると、多層のプリント配線基板は、前記凹部に
おける形状が階段状に構成されたものであり、前記接続
用端子は、前記階段状部の平坦面部において露出するよ
う構成されたものである。
【００１２】又、素子とパッケージとを具備するデバイ
スであって、前記パッケージに設けられた凸部と、前記
凸部において露出するように設けられた前記素子の接続
用端子とを具備することを特徴とするデバイスによって
解決される。
スであって、前記パッケージに設けられた凸部と、前記
凸部において露出するように設けられた前記素子の接続
用端子とを具備することを特徴とするデバイスによって
解決される。
【００１３】このデバイスの構造を具体的に説明する
と、前記パッケージは、前記凸部における形状が階段状
に構成されたものであり、前記接続用端子は、前記階段
状部の平坦面部において露出するよう構成されたもので
ある。
と、前記パッケージは、前記凸部における形状が階段状
に構成されたものであり、前記接続用端子は、前記階段
状部の平坦面部において露出するよう構成されたもので
ある。
【００１４】特に、上記の多層プリント配線基板に上記
のデバイスが搭載されてなる装置であって、前記デバイ
スの凸部が前記多層プリント配線基板の凹部に配置さ
れ、かつ、前記デバイスにおける接続用端子が前記多層
プリント配線基板の接続用端子に接続されてなることを
特徴とする多層プリント配線基板にデバイスが搭載され
た装置によって解決される。
のデバイスが搭載されてなる装置であって、前記デバイ
スの凸部が前記多層プリント配線基板の凹部に配置さ
れ、かつ、前記デバイスにおける接続用端子が前記多層
プリント配線基板の接続用端子に接続されてなることを
特徴とする多層プリント配線基板にデバイスが搭載され
た装置によって解決される。
【００１５】そして、多層プリント配線基板にデバイス
が搭載された装置にあっては、特に、前記デバイスにお
ける接続用端子と前記多層プリント配線基板の接続用端
子とは、スルーホールを介することなく、直接、対向・
接続されている。
が搭載された装置にあっては、特に、前記デバイスにお
ける接続用端子と前記多層プリント配線基板の接続用端
子とは、スルーホールを介することなく、直接、対向・
接続されている。
【００１６】多層プリント配線基板やデバイスを上記の
ように構成させていると、デバイスにおける素子とプリ
ント配線基板との間の電気的接続は、各々の端子同士の
直結と言ったようなことも可能になり、接続に要する長
さが極めて短くなる。従って、電気的なロスは減少す
る。又、クロストークの恐れが低くなる。
ように構成させていると、デバイスにおける素子とプリ
ント配線基板との間の電気的接続は、各々の端子同士の
直結と言ったようなことも可能になり、接続に要する長
さが極めて短くなる。従って、電気的なロスは減少す
る。又、クロストークの恐れが低くなる。
【００１７】更には、デバイスの凸部を多層プリント配
線基板の凹部に配置するようになるから、位置合わせが
容易である。従って、プリント配線基板にデバイスを搭
載する際の作業性に優れている。
線基板の凹部に配置するようになるから、位置合わせが
容易である。従って、プリント配線基板にデバイスを搭
載する際の作業性に優れている。
【００１８】又、上記多層プリント配線基板において、
前記露出するように設けられた接続用端子の側（例え
ば、周囲）には、絶縁性のハンダのダレ防止壁が設けら
れているのが好ましい。すなわち、このようなダレ防止
壁を設けていた場合には、前記第４の課題も解決され
る。
前記露出するように設けられた接続用端子の側（例え
ば、周囲）には、絶縁性のハンダのダレ防止壁が設けら
れているのが好ましい。すなわち、このようなダレ防止
壁を設けていた場合には、前記第４の課題も解決され
る。
【００１９】又、多層プリント配線基板にデバイスが搭
載された装置において、前記多層プリント配線基板にお
ける接続用端子Ａと、この接続用端子Ａに隣接した接続
用端子Ｂとの間に、前記多層プリント配線基板の一部を
構成する絶縁材部及び／又は前記デバイスの一部を構成
する絶縁材部が介在するよう構成させていても、前記第
４の課題は解決される。
載された装置において、前記多層プリント配線基板にお
ける接続用端子Ａと、この接続用端子Ａに隣接した接続
用端子Ｂとの間に、前記多層プリント配線基板の一部を
構成する絶縁材部及び／又は前記デバイスの一部を構成
する絶縁材部が介在するよう構成させていても、前記第
４の課題は解決される。
【００２０】或いは、多層プリント配線基板にデバイス
が搭載された装置において、前記デバイスにおける接続
用端子Ｃと、この接続用端子Ｃに隣接した接続用端子Ｄ
との間に、前記多層プリント配線基板の一部を構成する
絶縁材部及び／又は前記デバイスの一部を構成する絶縁
材部が介在するよう構成させていても、前記第４の課題
は解決される。
が搭載された装置において、前記デバイスにおける接続
用端子Ｃと、この接続用端子Ｃに隣接した接続用端子Ｄ
との間に、前記多層プリント配線基板の一部を構成する
絶縁材部及び／又は前記デバイスの一部を構成する絶縁
材部が介在するよう構成させていても、前記第４の課題
は解決される。
【００２１】
【発明の実施の形態】本発明になる多層プリント配線基
板は、配線膜が二層以上積層された多層のプリント配線
基板であって、前記多層のプリント配線基板に設けられ
た凹部と、前記凹部において露出するように設けられた
前記配線膜の接続用端子とを具備する。例えば、前記多
層のプリント配線基板は、前記凹部における形状が階段
状に構成されたものであり、前記接続用端子は、前記階
段状部の平坦面部において露出するよう構成されたもの
である。又、前記露出するように設けられた接続用端子
の側（周囲）には、絶縁性のハンダのダレ防止壁が設け
られている。
板は、配線膜が二層以上積層された多層のプリント配線
基板であって、前記多層のプリント配線基板に設けられ
た凹部と、前記凹部において露出するように設けられた
前記配線膜の接続用端子とを具備する。例えば、前記多
層のプリント配線基板は、前記凹部における形状が階段
状に構成されたものであり、前記接続用端子は、前記階
段状部の平坦面部において露出するよう構成されたもの
である。又、前記露出するように設けられた接続用端子
の側（周囲）には、絶縁性のハンダのダレ防止壁が設け
られている。
【００２２】本発明になるデバイスは、素子とパッケー
ジとを具備するデバイスであって、前記パッケージに設
けられた凸部と、前記凸部において露出するように設け
られた前記素子の接続用端子とを具備する。例えば、前
記パッケージは、前記凸部における形状が階段状に構成
されたものであり、前記接続用端子は、前記階段状部の
平坦面部において露出するよう構成されたものである。
ジとを具備するデバイスであって、前記パッケージに設
けられた凸部と、前記凸部において露出するように設け
られた前記素子の接続用端子とを具備する。例えば、前
記パッケージは、前記凸部における形状が階段状に構成
されたものであり、前記接続用端子は、前記階段状部の
平坦面部において露出するよう構成されたものである。
【００２３】本発明になる多層プリント配線基板にデバ
イスが搭載された装置は、上記多層プリント配線基板に
上記デバイスが搭載されてなる装置であって、前記デバ
イスの凸部が前記多層プリント配線基板の凹部に配置さ
れ、かつ、前記デバイスにおける接続用端子が前記多層
プリント配線基板の接続用端子に接続されてなる。特
に、前記デバイスにおける接続用端子と前記多層プリン
ト配線基板の接続用端子とは、スルーホールを介するこ
となく、直接、対向・接続されている。又、前記多層プ
リント配線基板における接続用端子Ａと、この接続用端
子Ａに隣接した接続用端子Ｂとの間には、前記多層プリ
ント配線基板の一部を構成する絶縁材部及び／又は前記
デバイスの一部を構成する絶縁材部が介在するよう構成
されている。或いは、前記デバイスにおける接続用端子
Ｃと、この接続用端子Ｃに隣接した接続用端子Ｄとの間
には、前記多層プリント配線基板の一部を構成する絶縁
材部及び／又は前記デバイスの一部を構成する絶縁材部
が介在するよう構成されている。
イスが搭載された装置は、上記多層プリント配線基板に
上記デバイスが搭載されてなる装置であって、前記デバ
イスの凸部が前記多層プリント配線基板の凹部に配置さ
れ、かつ、前記デバイスにおける接続用端子が前記多層
プリント配線基板の接続用端子に接続されてなる。特
に、前記デバイスにおける接続用端子と前記多層プリン
ト配線基板の接続用端子とは、スルーホールを介するこ
となく、直接、対向・接続されている。又、前記多層プ
リント配線基板における接続用端子Ａと、この接続用端
子Ａに隣接した接続用端子Ｂとの間には、前記多層プリ
ント配線基板の一部を構成する絶縁材部及び／又は前記
デバイスの一部を構成する絶縁材部が介在するよう構成
されている。或いは、前記デバイスにおける接続用端子
Ｃと、この接続用端子Ｃに隣接した接続用端子Ｄとの間
には、前記多層プリント配線基板の一部を構成する絶縁
材部及び／又は前記デバイスの一部を構成する絶縁材部
が介在するよう構成されている。
【００２４】以下、更に具体的に説明する。
【００２５】図１〜図４は、本発明の第１実施形態を示
すものである。図１は多層プリント配線基板の斜視図、
図２はデバイスの斜視図、図３は多層プリント配線基板
にデバイスを搭載する段階の説明図、図４は多層プリン
ト配線基板にデバイスを搭載した状態での断面図であ
る。
すものである。図１は多層プリント配線基板の斜視図、
図２はデバイスの斜視図、図３は多層プリント配線基板
にデバイスを搭載する段階の説明図、図４は多層プリン
ト配線基板にデバイスを搭載した状態での断面図であ
る。
【００２６】本実施形態の多層プリント配線基板Ｐは、
図１からも判る通り、配線膜が二層以上、例えば三層積
層されたものである。尚、二層以上であれば、何層であ
っても良い。
図１からも判る通り、配線膜が二層以上、例えば三層積
層されたものである。尚、二層以上であれば、何層であ
っても良い。
【００２７】本実施形態の多層プリント配線基板Ｐは、
階段状の凹部１が形成されていることを特徴とする。
又、配線膜からの端子（接続用端子）２は、階段状の凹
部１の水平な平坦面部１ａ，１ｂ，１ｃにおいて露出し
ていることも特徴とする。
階段状の凹部１が形成されていることを特徴とする。
又、配線膜からの端子（接続用端子）２は、階段状の凹
部１の水平な平坦面部１ａ，１ｂ，１ｃにおいて露出し
ていることも特徴とする。
【００２８】更に、本実施形態では、接続用端子２と、
これに隣接する接続用端子２との間に、壁３が構成され
ていることも特徴とする。
これに隣接する接続用端子２との間に、壁３が構成され
ていることも特徴とする。
【００２９】尚、この壁３は、配線膜の上に設けられた
絶縁膜４ａ，４ｂ，４ｃによって構成されている。つま
り、絶縁膜４ａ，４ｂ，４ｃには、接続用端子２に対応
して貫通孔が形成されており、この貫通孔の部分におい
てのみ接続用端子２は露出している。そして、この貫通
孔の周壁（壁３）によって、接続用端子２は隣接する全
ての接続用端子２と遮られているようになっている。
絶縁膜４ａ，４ｂ，４ｃによって構成されている。つま
り、絶縁膜４ａ，４ｂ，４ｃには、接続用端子２に対応
して貫通孔が形成されており、この貫通孔の部分におい
てのみ接続用端子２は露出している。そして、この貫通
孔の周壁（壁３）によって、接続用端子２は隣接する全
ての接続用端子２と遮られているようになっている。
【００３０】その他の点については、基本的には、従来
の多層プリント配線基板と同様な構造を有する。
の多層プリント配線基板と同様な構造を有する。
【００３１】本実施形態のデバイスＤは、半導体素子な
どの素子（図示せず）と、この素子を内蔵したパッケー
ジとからなる点においては、従来のデバイスと同様な構
造を有する。
どの素子（図示せず）と、この素子を内蔵したパッケー
ジとからなる点においては、従来のデバイスと同様な構
造を有する。
【００３２】しかし、本実施形態のデバイスＤは、図２
からも判る通り、パッケージ５が、階段状の凸部を持つ
ように形成されていることを特徴とする。そして、前記
素子からの端子（接続用端子）６が、階段状凸部の水平
な平坦面部７ａ，７ｂ，７ｃにおいて露出していること
も特徴とする。
からも判る通り、パッケージ５が、階段状の凸部を持つ
ように形成されていることを特徴とする。そして、前記
素子からの端子（接続用端子）６が、階段状凸部の水平
な平坦面部７ａ，７ｂ，７ｃにおいて露出していること
も特徴とする。
【００３３】尚、接続用端子６の露出は、平坦面部７
ａ，７ｂ，７ｃの表面から接続用端子６が多少とも突出
している如くの形態である。又、接続用端子６の大きさ
は、多層プリント配線基板Ｐの絶縁膜４ａ，４ｂ，４ｃ
に形成された貫通孔に嵌め込むことが出来る大きさであ
る。
ａ，７ｂ，７ｃの表面から接続用端子６が多少とも突出
している如くの形態である。又、接続用端子６の大きさ
は、多層プリント配線基板Ｐの絶縁膜４ａ，４ｂ，４ｃ
に形成された貫通孔に嵌め込むことが出来る大きさであ
る。
【００３４】上記デバイスＤの上記多層プリント配線基
板Ｐへの搭載は、次のようにして行われる。
板Ｐへの搭載は、次のようにして行われる。
【００３５】先ず、デバイスＤの階段状凸部を多層プリ
ント配線基板Ｐの階段状凹部に嵌める。これにより、デ
バイスＤの接続用端子６は多層プリント配線基板Ｐの絶
縁膜４ａ，４ｂ，４ｃに形成された貫通孔に嵌まり込
む。そして、接続用端子６と接続用端子２とが対向す
る。
ント配線基板Ｐの階段状凹部に嵌める。これにより、デ
バイスＤの接続用端子６は多層プリント配線基板Ｐの絶
縁膜４ａ，４ｂ，４ｃに形成された貫通孔に嵌まり込
む。そして、接続用端子６と接続用端子２とが対向す
る。
【００３６】次に、上記デバイスＤと多層プリント配線
基板Ｐとの組み合わせたものを、リフロー等の加熱炉に
入れて加熱する。そうすると、予め接続用端子２上に設
けられたハンダが溶融する。そして、この溶融ハンダに
よって、接続用端子２と接続用端子６とは接続される。
基板Ｐとの組み合わせたものを、リフロー等の加熱炉に
入れて加熱する。そうすると、予め接続用端子２上に設
けられたハンダが溶融する。そして、この溶融ハンダに
よって、接続用端子２と接続用端子６とは接続される。
【００３７】このハンダによる接続に際して、溶融ハン
ダは孔によって規制を受ける。従って、ハンダのダレに
より隣接する接続用端子２の間がつながる事故は起きな
い。又、デバイスＤの接続用端子６と多層プリント配線
基板Ｐの接続用端子２とは、直結の如くに接続されてい
る。すなわち、従来のスルーホールを介しての接続に比
べると、接続に要した長さは極めて短い。従って、電気
的なロスは減少する。又、クロストークの恐れが低くな
り、周波数特性のバラツキが少ない。
ダは孔によって規制を受ける。従って、ハンダのダレに
より隣接する接続用端子２の間がつながる事故は起きな
い。又、デバイスＤの接続用端子６と多層プリント配線
基板Ｐの接続用端子２とは、直結の如くに接続されてい
る。すなわち、従来のスルーホールを介しての接続に比
べると、接続に要した長さは極めて短い。従って、電気
的なロスは減少する。又、クロストークの恐れが低くな
り、周波数特性のバラツキが少ない。
【００３８】又、デバイスＤの接続用端子６と多層プリ
ント配線基板Ｐの接続用端子２とは、立体的な接続がな
されている。この為、単なる平面的な接続に比べたなら
ば、接続の数を増やすことが可能である。このことは、
高密度な実装をもたらすことになる。
ント配線基板Ｐの接続用端子２とは、立体的な接続がな
されている。この為、単なる平面的な接続に比べたなら
ば、接続の数を増やすことが可能である。このことは、
高密度な実装をもたらすことになる。
【００３９】そして、デバイスＤを多層プリント配線基
板Ｐに搭載する際、互いの凹凸によって位置決めが可能
であり、従って搭載の作業性が良い。
板Ｐに搭載する際、互いの凹凸によって位置決めが可能
であり、従って搭載の作業性が良い。
【００４０】図５〜図７は、本発明の第２実施形態を示
すものである。図５は多層プリント配線基板の断面図、
図６はデバイスの断面図、図７は多層プリント配線基板
にデバイスを搭載した状態での断面図である。
すものである。図５は多層プリント配線基板の断面図、
図６はデバイスの断面図、図７は多層プリント配線基板
にデバイスを搭載した状態での断面図である。
【００４１】第１実施形態と第２実施形態との相違は下
記の点に過ぎず、その他の基本的な構成は同じであるか
ら、詳細な説明は省略する。 （１） 多層プリント配線基板Ｐの同一な平坦面部にお
ける接続用端子２と接続用端子２との間に壁３が設けら
れていない。つまり、接続用端子２の周囲には、絶縁膜
が設けられていない。従って、接続用端子２は、階段状
の凹部１の水平な平坦面部から多少とも突出している。 （２） デバイスＤの段差がある接続用端子６の間に
は、ハンダのダレ防止用の壁８が設けられている。
記の点に過ぎず、その他の基本的な構成は同じであるか
ら、詳細な説明は省略する。 （１） 多層プリント配線基板Ｐの同一な平坦面部にお
ける接続用端子２と接続用端子２との間に壁３が設けら
れていない。つまり、接続用端子２の周囲には、絶縁膜
が設けられていない。従って、接続用端子２は、階段状
の凹部１の水平な平坦面部から多少とも突出している。 （２） デバイスＤの段差がある接続用端子６の間に
は、ハンダのダレ防止用の壁８が設けられている。
【００４２】上記のように構成させても、デバイスＤを
多層プリント配線基板Ｐに搭載した場合、段差がある接
続用端子２（６）と接続用端子２（６）との間には、多
層プリント配線基板ＰやデバイスＤの一部を構成する絶
縁材が介在している。
多層プリント配線基板Ｐに搭載した場合、段差がある接
続用端子２（６）と接続用端子２（６）との間には、多
層プリント配線基板ＰやデバイスＤの一部を構成する絶
縁材が介在している。
【００４３】従って、ハンダのダレによって隣接（下方
に位置）する接続用端子間がショートする事故は起きな
い。
に位置）する接続用端子間がショートする事故は起きな
い。
【００４４】又、その他の特長についても、第１実施形
態の場合と同様な特長が奏される。図８〜図１０は、本
発明の第３実施形態を示すものである。図８は多層プリ
ント配線基板の断面図、図９はデバイスの断面図、図１
０は多層プリント配線基板にデバイスを搭載した状態で
の断面図である。
態の場合と同様な特長が奏される。図８〜図１０は、本
発明の第３実施形態を示すものである。図８は多層プリ
ント配線基板の断面図、図９はデバイスの断面図、図１
０は多層プリント配線基板にデバイスを搭載した状態で
の断面図である。
【００４５】第１実施形態と第３実施形態との相違は、
多層プリント配線基板Ｐにおける凹部１の段差部分に、
ハンダのダレ防止用の壁８を設けると共に、デバイスＤ
を多層プリント配線基板Ｐに搭載した際、前記壁８が嵌
まる溝９をデバイスＤに設けただけである。その他の基
本的な構成は同じであるから、詳細な説明は省略する。
多層プリント配線基板Ｐにおける凹部１の段差部分に、
ハンダのダレ防止用の壁８を設けると共に、デバイスＤ
を多層プリント配線基板Ｐに搭載した際、前記壁８が嵌
まる溝９をデバイスＤに設けただけである。その他の基
本的な構成は同じであるから、詳細な説明は省略する。
【００４６】尚、上記構成の多層プリント配線基板は、
接続用端子が露出するようにレーザ加工などの加工手段
を用いることにより得られる。或いは、各層を積層して
行くに際して、各層自体のパターン形状がそのようなも
のを用いることによっても得られる。
接続用端子が露出するようにレーザ加工などの加工手段
を用いることにより得られる。或いは、各層を積層して
行くに際して、各層自体のパターン形状がそのようなも
のを用いることによっても得られる。
【００４７】又、上記構成のデバイスＤは、パッケージ
に用いるセラミック等の素材を予め図に示す形状に加工
しておけば良いものである。
に用いるセラミック等の素材を予め図に示す形状に加工
しておけば良いものである。
【発明の効果】（１） デバイスにおける素子とプリン
ト配線基板との間の電気的接続に要する接続部分の長さ
を短くできる。この為、電気的なロスが減少する。又、
クロストークの恐れが低くなる。そして、周波数特性の
バラツキが少なくなる。 （２） プリント配線基板にデバイスを搭載する際の作
業性が良い。 （３） 端子同士をハンダ付けするに際して、ハンダの
ダレにより隣接する端子が電気的に接続されることが防
止される。
ト配線基板との間の電気的接続に要する接続部分の長さ
を短くできる。この為、電気的なロスが減少する。又、
クロストークの恐れが低くなる。そして、周波数特性の
バラツキが少なくなる。 （２） プリント配線基板にデバイスを搭載する際の作
業性が良い。 （３） 端子同士をハンダ付けするに際して、ハンダの
ダレにより隣接する端子が電気的に接続されることが防
止される。
【図１】本発明の第１実施形態における多層プリント配
線基板の斜視図
線基板の斜視図
【図２】本発明の第１実施形態におけるデバイスの斜視
図
図
【図３】本発明の第１実施形態における多層プリント配
線基板にデバイスを搭載する段階の説明図
線基板にデバイスを搭載する段階の説明図
【図４】本発明の第１実施形態における多層プリント配
線基板にデバイスを搭載した状態での断面図
線基板にデバイスを搭載した状態での断面図
【図５】本発明の第２実施形態における多層プリント配
線基板の断面図
線基板の断面図
【図６】本発明の第２実施形態におけるデバイスの断面
図
図
【図７】本発明の第２実施形態における多層プリント配
線基板にデバイスを搭載した状態での断面図
線基板にデバイスを搭載した状態での断面図
【図８】本発明の第３実施形態における多層プリント配
線基板の断面図
線基板の断面図
【図９】本発明の第３実施形態におけるデバイスの断面
図
図
【図１０】本発明の第３実施形態における多層プリント
配線基板にデバイスを搭載した状態での断面図
配線基板にデバイスを搭載した状態での断面図
Ｐ 多層プリント配線基板 Ｄ デバイス １ 凹部 １ａ，１ｂ，１ｃ 平坦面部１ａ，１ｂ，１ｃ ２ 接続用端子 ３ 壁 ４ａ，４ｂ，４ｃ 絶縁膜 ５ パッケージ ６ 接続用端子 ７ａ，７ｂ，７ｃ 平坦面部 ８ 壁
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18 (72)発明者 桜井 純也 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5E317 AA04 CC08 CC15 GG11 5E336 AA08 BB03 BC25 BC28 CC32 CC44 DD02 EE01 GG11 5E346 FF45 HH02 HH06 HH07 HH32
Claims (9)
- 【請求項１】 配線膜が二層以上積層された多層のプリ
ント配線基板であって、 前記多層のプリント配線基板に設けられた凹部と、 前記凹部において露出するように設けられた前記配線膜
の接続用端子とを具備することを特徴とする多層プリン
ト配線基板。 - 【請求項２】 前記多層のプリント配線基板は、前記凹
部における形状が階段状に構成されたものであり、 前記接続用端子は、前記階段状部の平坦面部において露
出するよう構成されたものであることを特徴とする請求
項１の多層プリント配線基板。 - 【請求項３】 前記露出するように設けられた接続用端
子の側には、絶縁性のハンダのダレ防止壁が設けられて
なることを特徴とする請求項１又は請求項２の多層プリ
ント配線基板。 - 【請求項４】 素子とパッケージとを具備するデバイス
であって、 前記パッケージに設けられた凸部と、 前記凸部において露出するように設けられた前記素子の
接続用端子とを具備することを特徴とするデバイス。 - 【請求項５】 前記パッケージは、前記凸部における形
状が階段状に構成されたものであり、 前記接続用端子は、前記階段状部の平坦面部において露
出するよう構成されたものであることを特徴とする請求
項４のデバイス。 - 【請求項６】 請求項１〜請求項３いずれかの多層プリ
ント配線基板に請求項４又は請求項５のデバイスが搭載
されてなる装置であって、 前記デバイスの凸部が前記多層プリント配線基板の凹部
に配置され、かつ、前記デバイスにおける接続用端子が
前記多層プリント配線基板の接続用端子に接続されてな
ることを特徴とする多層プリント配線基板にデバイスが
搭載された装置。 - 【請求項７】 前記デバイスにおける接続用端子と前記
多層プリント配線基板の接続用端子とは、スルーホール
を介することなく、直接、対向・接続されていることを
特徴とする請求項６の多層プリント配線基板にデバイス
が搭載された装置。 - 【請求項８】 前記多層プリント配線基板における接続
用端子Ａと、この接続用端子Ａに隣接した接続用端子Ｂ
との間には、前記多層プリント配線基板の一部を構成す
る絶縁材部及び／又は前記デバイスの一部を構成する絶
縁材部が介在するよう構成されてなることを特徴とする
請求項６又は請求項７の多層プリント配線基板にデバイ
スが搭載された装置。 - 【請求項９】 前記デバイスにおける接続用端子Ｃと、
この接続用端子Ｃに隣接した接続用端子Ｄとの間には、
前記多層プリント配線基板の一部を構成する絶縁材部及
び／又は前記デバイスの一部を構成する絶縁材部が介在
するよう構成されてなることを特徴とする請求項６又は
請求項７の多層プリント配線基板にデバイスが搭載され
た装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063180A JP2001251057A (ja) | 2000-03-08 | 2000-03-08 | 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス |
| US09/802,141 US20010020535A1 (en) | 2000-03-08 | 2001-03-08 | Circuit pack, multilayer printed wiring board, and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063180A JP2001251057A (ja) | 2000-03-08 | 2000-03-08 | 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251057A true JP2001251057A (ja) | 2001-09-14 |
Family
ID=18583085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000063180A Pending JP2001251057A (ja) | 2000-03-08 | 2000-03-08 | 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010020535A1 (ja) |
| JP (1) | JP2001251057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135767A (ja) * | 2007-12-27 | 2008-06-12 | Dainippon Printing Co Ltd | プリント配線板の製造方法、プリント配線板 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879039B2 (en) * | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| US8072764B2 (en) * | 2009-03-09 | 2011-12-06 | Apple Inc. | Multi-part substrate assemblies for low profile portable electronic devices |
| US8837159B1 (en) * | 2009-10-28 | 2014-09-16 | Amazon Technologies, Inc. | Low-profile circuit board assembly |
| US20120009973A1 (en) * | 2010-07-12 | 2012-01-12 | Sony Ericsson Mobile Communications Ab | Module Connection in a Printed Wiring Board |
| CN102543987A (zh) * | 2012-02-07 | 2012-07-04 | 达亮电子（苏州）有限公司 | 固态发光组件 |
| CN103904196A (zh) * | 2014-03-18 | 2014-07-02 | 深圳市光之谷新材料科技有限公司 | 一种发光二极管基座及使用其的光源 |
| US10356902B2 (en) * | 2015-12-26 | 2019-07-16 | Intel Corporation | Board to board interconnect |
-
2000
- 2000-03-08 JP JP2000063180A patent/JP2001251057A/ja active Pending
-
2001
- 2001-03-08 US US09/802,141 patent/US20010020535A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135767A (ja) * | 2007-12-27 | 2008-06-12 | Dainippon Printing Co Ltd | プリント配線板の製造方法、プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010020535A1 (en) | 2001-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669402A (ja) | プリント基板およびその製造方法 | |
| JP2799472B2 (ja) | 電子部品搭載用基板 | |
| JP2001251057A (ja) | 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス | |
| JP2003332743A (ja) | リジットフレキシブル基板 | |
| US6833512B2 (en) | Substrate board structure | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JPH04273150A (ja) | 半導体装置 | |
| JP2001326428A (ja) | プリント基板 | |
| JP4189666B2 (ja) | パワーモジュール | |
| JP7161629B1 (ja) | 部品内蔵基板、及びその製造方法 | |
| JPH07297518A (ja) | 電子部品の実装構造 | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP2000278041A (ja) | 電圧制御発振器 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0794670A (ja) | 混成集積回路装置 | |
| JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JPH06326475A (ja) | 突起状接点部付き多層回路基板とその接続方法 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPH118475A (ja) | 半導体パッケージ実装用多層プリント配線板 | |
| JP2002026526A (ja) | 配線基板及び基板搭載用配線基板 | |
| JP2001358421A (ja) | プリント配線基板の接合構造 | |
| JPH02130952A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041013 |