JPH0521453U - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH0521453U
JPH0521453U JP6912491U JP6912491U JPH0521453U JP H0521453 U JPH0521453 U JP H0521453U JP 6912491 U JP6912491 U JP 6912491U JP 6912491 U JP6912491 U JP 6912491U JP H0521453 U JPH0521453 U JP H0521453U
Authority
JP
Japan
Prior art keywords
substrate
connecting means
integrated circuit
hybrid integrated
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6912491U
Other languages
English (en)
Other versions
JP2544273Y2 (ja
Inventor
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6912491U priority Critical patent/JP2544273Y2/ja
Publication of JPH0521453U publication Critical patent/JPH0521453U/ja
Application granted granted Critical
Publication of JP2544273Y2 publication Critical patent/JP2544273Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 高密度実装された基板と接続された外部用接
続手段の固着部分を1回の樹脂充填・硬化工程で補強す
る。 【構成】 基板(1)上の導電路(2)と接続される接
続手段(9)を基板(1)終端部に固着される枠材
(5)内に収納形成し、回路素子(3)を密封封止する
蓋体(4)と枠材(5)との離間部分で接続手段(9)
と導電路(2)を接続し、離間部分に封止樹脂層(7)
を充填して接続手段(9)の固着力を補強する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は混成集積回路に関し、特に高集積化あるいは小型化に伴う多数の外部 リード端子を有した混成集積回路の外部リード端子の固定構造に関する。
【0002】
【従来の技術】
一般的に混成集積回路は図3に示す如く、基板(11)上に形成された導電路 (12)に複数の回路素子(13)を固着して所望機能の回路を形成し、基板( 11)の周端部に延在された導電路(12)に外部リード端子(14)を半田等 のろう材により固着接続して電子部品として種々の機器に用いられている。
【0003】 一方、最近では複数のメモリーIC等の搭載により外部回路と接続するための 複数の外部リード端子が基板の少なくとも二側辺あるいは四側辺から導出させた 混成集積回路が存在する。 基板(11)に金属基板(絶縁樹脂コートされたもの)を用いた混成集積回路 であっては、外部リード端子の形状は基板(11)のエッヂとのショートを防止 すべく、導電路(12)と接続される接続面と外部回路との接続面とが略平行と なる様にL字型に折曲げ形成されている。
【0004】 そして、外部リード端子(14)の接合部分の固着強度を向上させるために基 板(11)とケース材(15)との空間部分にエポキシ樹脂等の樹脂を充填(1 6)している。
【0005】
【考案が解決しようとする課題】
図3に示すような混成集積回路であっては、上述したような封止樹脂層で外部 リード端子の接合部を強化する必要性はない。なぜならば、外部リード端子の接 合面積を十分に確保でき固着強度が低下することがないからである。 しかしながら、複数のメモリーIC等を搭載した高集積化の混成集積回路であ っては、小型化に伴い外部リード端子間、即ち、リード端子固着パッドピッチが 著しく接近して十分な強度が得られず作業中等において剥離する問題があった。 特にパッドピッチが1.78mm以下のものでは多少の外力が加わっただけで剥 離する場合がある。
【0006】 かかる、リード端子の接合部分の剥離を防止するために、従来例で述べた如く 、ケース材と基板間の空間に樹脂を充填しリード端子の固着部分を強固にして剥 離を防止している。 しかし、外部リード端子が基板の二側辺あるいは四側辺から導出される高集積 化の混成集積回路では、外部リード端子が導出された一辺毎に樹脂を充填し、硬 化させる夫々の工程が必要であり、外部リード端子の接合部分を補強する工程だ けで数時間必要となり作業工程を著しく煩雑としていた。
【0007】 又、従来構造の混成集積回路では、ケース材固着前に外部リード端子を基板上 に半田付けする必要があるために、リード端子固着時に発生した半田ボールが基 板中央方向へ飛び込んで不良となる不具合が生じる場合がある。 また、従来のリード端子構造ではパッドピッチを1.78mm以下にできず小 型化且つ高密度の混成集積回路の実現の障害となっている。
【0008】 更に従来構造ではリード端子が導出するために外力によるリード端子の折曲げ 等によりピッチ間隔が乱れて取付け基板への取付けの障害となっていた。
【0009】
【課題を解決するための手段】
本考案は、上述した課題に鑑みて為されたものであり、基板上に形成された所 望形状の導電路と、前記導電路が延在して形成された複数の固着パッド上に搭載 された回路素子と、前記基板に固着され前記回路素子を密封封止する蓋体と、内 部に所定の接続手段を有しその接続手段と前記導電路の一部分が接続するように 前記基板に固着された枠材と、前記接続部分を封止固定する封止樹脂層とを具備 することを特徴としている。
【0010】 また、この考案に係わる混成集積回路において、前記枠材に形成された接続手 段はメス型のコネクタであることを特徴としている。
【0011】
【作用】
以上のように構成される混成集積回路においては、混成集積回路基板上の導電 路と接続される接続手段は、枠材内に配置され回路素子を密封封止する蓋体と基 板の終端部に固着された枠材との離間領域で接続手段が接続配置されることにな る。かかる離間領域に封止樹脂層を充填すれば枠材に収納された接続手段のその 接続固着部分の補強が行える。その結果、接続手段間のピッチを著しく小さくす ることが可能となり高密度且つ小型化の混成集積回路を提供することができる。 また接続手段が基板の二側辺以上の辺から導出する場合であっても、1回の樹脂 封止工程で全ての接続手段の固着部分を補強できることになる。
【0012】 また、従来の如く、リード端子が導出されてないのでリード間ピッチが乱れる ことがない。
【0013】
【実施例】
以下に図1及び図2に示した実施例に基づいて本考案を説明する。 図1および図2に示す如く、本考案の混成集積回路は、基板(1)と、その基 板(1)上に形成された導電路(2)と、導電路(2)上に搭載された複数の回 路素子(3)と、それらの回路素子(3)を密封封止する蓋体(4)と、基板( 1)の終端部に固着され内部に接続手段(9)を有した枠材(5)と、枠材(5 )と蓋体(4)間の離間領域の空間部分に充填された封止樹脂層(7)とから構 成されている。
【0014】 基板(1)はセラミックス基板あるいは金属基板等の通常混成集積回路に用い られている基板が用いられる。本実施例では、熱放散性、ノイズ等を考慮してア ルミニウム基板が用いられている。かかるアルミニウム基板の一主面上に所望形 状の導電路(2)が形成されている。この導電路(2)は銅箔とエポキシ樹脂あ るいはポリイミド樹脂とがあらかじめ一体化されたクラッド材を基板(1)上に 貼着した後、銅箔を周知の方法によりエッチングして形成される。
【0015】 かかる導電路(2)の所望位置にはトランジスタ、抵抗、コンデンサーあるい はメモリーIC等の複数の回路素子(3)が固着搭載され、近傍の導電路と電気 的に接続されている。 それらの複数の回路素子(3)は樹脂製の蓋体(4)で密封封止される。蓋体 (4)はエポキシ系樹脂によって略箱状に形成され、上述したように回路素子( 3)を全て密封するように基板(1)上に固着される。また、蓋体(4)は基板 (1)の外寸よりも小さく形成されており、基板(1)上に蓋体(4)を固着し た場合に基板(1)の終端辺と蓋体(4)間では基板(1)の一部分が枠状に露 出されることになる。
【0016】 さらに、基板(1)の終端辺には枠状の枠材(5)が固着され、この枠材(5 )と蓋体(4)間には所定間隔の離間部分が形成されることになる。これら蓋体 (4)と枠材(5)とは夫々分離した個別の部品であってもよいが、基板(1) 上に固着する場合蓋体(4)と枠材(5)とは同時工程で固着するために本実施 例では夫々のコーナ部で連結体(8)によって一体化されている。
【0017】 一方、枠材(5)内には固着パッド(2A)と接続するための接続手段(9) が収納されている。この接続手段(9)はメス型のコネクタ構造を有し、コネク タから延在される導体(9A)が蓋体(4)と枠材(5)との離間領域内に配置 された固着パッド(2A)と半田により接続される。枠材(5)内の接続手段( 9)は基板(1)の少なくとも相対向する二側辺あるいは四側辺に配置するよう に枠材(5)内に収納されている。
【0018】 かかる固着パッド(2A)上に枠材(5)の接続手段(9)の一端が半田付け される。このとき、回路素子(3)は蓋体(4)によってあらかじめ密封封止さ れているため、半田付け際に半田ボールが発生しても何ら問題は生じない。 一方、蓋体(4)と枠材(5)間の離間領域で固着された接続手段(9)の固 着部分はエポキシ樹脂等の封止樹脂層(7)が充填され固着部分の強度が補強さ れる。この場合、基板(1)の各辺に設けられた接続手段(9)の固着部分は全 て同一方向に配置され、且つ蓋体(4)と枠材(5)の離間領域に配置される構 造となるために封止樹脂層(7)の充填・硬化を夫々同一工程で行うことができ る。
【0019】 本考案の混成集積回路では従来の如き、リード端子が導出されないため取付け 基板等へ取付ける場合は枠材(5)の接続手段(9)で直接接続するか、あるい は、リード端子(10)が一体化されたインサート材(10A)を介して接続す ることができる。
【0020】
【考案の効果】
以上に詳述した如く、本考案の構造によれば、基板の少なくとも二側辺以上の 周端部から外部回路との接続を行う接続手段が配置された構造であっても、接続 手段の固着部分を補強する封止樹脂層を1回の工程で充填・硬化が行え極めて作 業性を向上することができる。
【0021】 また、本考案の構造では、接続手段を半田付けする際に半田ボールが発生した としても回路素子が蓋体によって密封封止されていることにより、半田ボールに よる回路素子のショートを完全に防止することができる。 また、本考案の構造では、従来の如き、外部リード端子が導出されておらず極 めて作業機能の優れた混成集積回路を提供することができる。
【図面の簡単な説明】
【図1】図1は本考案の混成集積回路を示す平面図であ
る。
【図2】図2は図1のA−A断面図である。
【図3】図3は従来の混成集積回路を示す要部断面図で
ある。
【符号の説明】
(1) 基板 (2) 導電路 (3) 回路素子 (4) 蓋体 (5) 枠材 (7) 封止樹脂層 (9) 接続手段

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 基板上に形成された所望形状の導電路
    と、前記導電路が延在して形成された複数の固着パッド
    上に搭載された回路素子と、前記基板に固着され前記回
    路素子を密封封止する蓋体と、内部に所定の接続手段を
    有しその接続手段と前記導電路の一部分が接続するよう
    に前記基板に固着された枠材と、前記接続部分を封止固
    定する封止樹脂層とを具備したことを特徴とする混成集
    積回路。
  2. 【請求項2】 前記枠材に形成された接続手段はメス型
    のコネクタ構造を有したことを特徴とする請求項1記載
    の混成集積回路。
JP6912491U 1991-08-29 1991-08-29 混成集積回路 Expired - Lifetime JP2544273Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6912491U JP2544273Y2 (ja) 1991-08-29 1991-08-29 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6912491U JP2544273Y2 (ja) 1991-08-29 1991-08-29 混成集積回路

Publications (2)

Publication Number Publication Date
JPH0521453U true JPH0521453U (ja) 1993-03-19
JP2544273Y2 JP2544273Y2 (ja) 1997-08-13

Family

ID=13393585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6912491U Expired - Lifetime JP2544273Y2 (ja) 1991-08-29 1991-08-29 混成集積回路

Country Status (1)

Country Link
JP (1) JP2544273Y2 (ja)

Also Published As

Publication number Publication date
JP2544273Y2 (ja) 1997-08-13

Similar Documents

Publication Publication Date Title
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
EP1450400A1 (en) Module part
KR100226335B1 (ko) 플라스틱 성형회로 패키지
JPH03108744A (ja) 樹脂封止型半導体装置
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2524482B2 (ja) Qfp構造半導体装置
JPH04206658A (ja) ハーメチックシール型電気回路装置
JP3652102B2 (ja) 電子回路モジュール
JP2544272Y2 (ja) 混成集積回路
JP2544273Y2 (ja) 混成集積回路
JP2552514Y2 (ja) 混成集積回路
JP2000183275A (ja) 半導体装置
JP2722451B2 (ja) 半導体装置
JPH0458189B2 (ja)
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JP2925814B2 (ja) 混成集積回路
JP2813587B2 (ja) 半導体装置およびその製造方法
JPH10150065A (ja) チップサイズパッケージ
JP2500610B2 (ja) 半導体装置
JPH08279593A (ja) 高密度実装を可能にした半導体装置
JP2680619B2 (ja) 混成集積回路
JP3615236B2 (ja) 混成集積回路装置
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH05121576A (ja) 混成集積回路