JP2010157698A - 半導体デバイスにおけるはんだバンプ接続を改善するための構造体及び方法 - Google Patents

半導体デバイスにおけるはんだバンプ接続を改善するための構造体及び方法 Download PDF

Info

Publication number
JP2010157698A
JP2010157698A JP2009267454A JP2009267454A JP2010157698A JP 2010157698 A JP2010157698 A JP 2010157698A JP 2009267454 A JP2009267454 A JP 2009267454A JP 2009267454 A JP2009267454 A JP 2009267454A JP 2010157698 A JP2010157698 A JP 2010157698A
Authority
JP
Japan
Prior art keywords
capture pad
layer
solder bump
solder
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009267454A
Other languages
English (en)
Inventor
Jeffrey P Gambino
ジェフリー・ピー・ガンビーノ
Timothy Harrison Daubenspeck
ティモシー・ハリソン・ドーバンスペック
Timothy Dooling Sullivan
ティモシー・ドーリング・サリバン
Wolfgang Sauter
ウォルフガング・ソーター
Christopher David Muzzy
クリストファー・デービッド・マジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010157698A publication Critical patent/JP2010157698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 改善されたはんだバンプ接続を有する構造体及びそのような構造体を製造する方法を提供する。
【解決手段】 改善されたはんだバンプ接続を有する構造体及びこのような構造体を製造する方法が、提供される。この構造体は、コンタクト・パッドを露出させるように誘電体層内に形成されたビアと、ビア内及び誘電体層の上に形成されたキャプチャ・パッドとを含む。キャプチャ・パッドは、セグメント化された構造部を形成するように、誘電体層の上に開口部を有する。はんだバンプは、キャプチャ・パッド及び誘電体層の上の開口部上に堆積される。
【選択図】 図１２

Description

本発明は、集積回路に関し、より特定的には、改善されたはんだバンプ接続を有する構造体及びそのような構造体を製造する方法に関する。
従来より、高温のＣ４（Controlled Collapse Chip Connection）バンプは、チップを接合するために用いられており、最も一般的で幅広く用いられるパッケージは有機ラミネートである。従来、Ｃ４バンプ（はんだバンプ）は、優れた特性を有することから、有鉛はんだから作られている。例えば、鉛は、チップと基板（すなわち、有機ラミネート）との間の熱係数（ＴＣＥ）の不一致を軽減させることが知られている。したがって、Ｃ４バンプにより、冷却サイクル中に与えられる応力が軽減され、よって、チップ又は基板に層間剥離（delamination）又は他の損傷が生じることが防止される。
今や、多くの国により鉛フリー要件が課されており、製造業者に、チップ・基板間の接合部を生成する新しい方法の実施を強いている。例えば、有鉛はんだ相互接続部の代替品として、ＳＡＣ合金と結合したスズ／銅、スズ／銀（高濃度の銀を有する）、スズ／金からなるはんだ相互接続部が用いられる。しかしながら、鉛フリー要件においては、例えば、Ｃ４バンプ下のチップ金属（chip metallurgy）における亀裂（ＣＳＡＭ検査工程において現われるために「ホワイト・バンプ）」と呼ばれる）など、Ｃ４相互接続部の欠点についての問題が表面化しており、それらはデバイスの故障をもたらす。より具体的には、ホワイト・バンプは、Ｃｕの最終金属パッドへの良好な電気的接触を形成しないＣ４の故障であり、機能試験においても又は現場においても、チップの故障をもたらす。これは、少なくとも部分的に、高応力のＰｂフリーＣ４（はんだバンプ）を用いるチップ設計に起因しており、Ｃ４／ＡｌＣｕバンプとＣｕワイヤの間の接着問題を悪化させ得る。
１つの説明に役立つ例として、チップ接合リフロー中、チップ及びその基板は、はんだ相互接続接合部を形成するために、高温（約２５０℃）まで加熱される。冷却の初期部分では、応力はほとんど増大しないが、接合部が固化するにつれて（小さい鉛フリー接合部の場合は約１８０℃）、パッケージ上に増大した応力が認められる。特に、パッケージ（ラミネート、はんだ、及びチップ）が冷却し始めると、はんだが固化し始め（例えば、約１８０℃で）、チップが実質的に同じサイズのままで、ラミネートが収縮し始める。チップと基板との間の熱膨張の差は、デバイス及び基板の面外変形、及び、はんだ接合部のせん断変形によって適合される。リフローの冷却部分中に、デバイスにかかるピーク応力が生じる。
はんだが頑丈であり、チップの強度を上回るとき、引張応力により、チップ上の構造体が層剥離し始める。チップ（３．５ｐｐｍ）とラミネート（１６ｐｐｍ）との間のＴＣＥの不一致によって生じる高いせん断応力が、界面破壊（すなわち、ＢＥＯＬ銅とＣ４下の誘電体（例えば、ＦＳＧ）の分離）をもたらす。この界面破壊は、Ｃ４バンプ下のチップ金属の亀裂として現われる。
したがって、当技術分野において、上述の欠点及び限界を克服する必要性が存在する。
本発明の第１の態様においては、半導体構造体を製造する方法が、絶縁材料及びコンタクト・パッドの上にキャプチャ・パッド（capture pad）を形成することと、絶縁材料上のキャプチャ・パッドをセグメント化することと、キャプチャ・パッドの上及びセグメント間にはんだバンプを形成することと、を含む。
本発明の第２の態様においては、パッケージを製造する方法が、はんだ相互接続接合部を形成するために、パッケージを設定温度まで加熱することと、パッケージを冷却して、はんだ相互接続接合部を固化させることと、を含む。この方法は、パッケージのボール制限金属の少なくとも１つのセグメント化された部分における疲労亀裂の開始を終わらせることをさらに含む。
本発明の第３の態様においては、構造体が、コンタクト・パッドを露出させるように誘電体層内に形成されたビアを含む。ビア内及び誘電体層の上に、キャプチャ・パッドが形成される。キャプチャ・パッドは、セグメント化された構造部を形成するように誘電体層の上に開口部を有する。キャプチャ・パッド及び誘電体層の上の開口部上に、はんだバンプが堆積される。
本発明は、本発明の例示的な実施形態の限定されない例によって、示された複数の図面を参照して、以下の詳細な説明において記載される。
本発明の態様による中間構造体及び処理ステップを示す。 本発明の態様による中間構造体及び処理ステップを示す。 本発明の態様による中間構造体及び処理ステップを示す。 本発明の態様による中間構造体及び処理ステップを示す。 本発明の態様による中間構造体及び処理ステップを示す。 本発明の態様による上部コンタクト層内の開口部パターンを示す。 本発明の態様による上部コンタクト層内の開口部パターンを示す。 本発明の態様による上部コンタクト層内の開口部パターンを示す。 本発明の態様による上部コンタクト層内の開口部パターンを示す。 本発明の態様による上部コンタクト層内の開口部パターンを示す。 本発明の態様による上部コンタクト層内の開口部パターンを示す。 本発明の第２の態様による最終構造体及び処理ステップを示す。 本発明の第５の態様による別の最終構造体及び処理ステップを示す。
本発明は、集積回路に関し、より特定的には、改善されたはんだバンプ接続を有する構造体及びそのような構造体を製造する方法に関する。より具体的には、本発明は、下にあるＢＥＯＬ（back end of line、後工程）ビア及び関連した金属相互接続部、及び／又はパッド、及び／又はワイヤにおいて、疲労亀裂又は層間剥離が生じるのを実質的に又は完全に排除する構造体及びそのような構造体を製造する方法を提供する。例えば、実施において、本発明は、Ｃ４応力がキャプチャ・パッドに沿って最終ビア開口部まで移動するのを防止し、そこで、導電性パッド（例えば、Ａｌパッド）を通って下にあるＢＥＯＬ金属ビアに達するのを終わらせることができる。このことは、導電性パッドの真上に堆積されたセグメント化されたキャプチャ・パッドを設け、パッシベーション（passivation）層を介在させることによって達成することができる。これにより、製造コスト及び材料コストが低減される。
本発明は、めっき、スクリーニング、及びＣ４ＮＰ（Controlled Collapse Chip Connection New Process）プロセスのような物理的配置方法を含む全てのＣ４プロセスに適用可能である。Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐ．，社によって開発されたＣ４ＮＰプロセスは、事実上全てのはんだ組成物を使用するために、１００パーセント鉛フリー、高信頼性、ファイン・ピッチ、低い材料コスト、及び柔軟性の利点を組み合わせたフリップ・チップ技術を提供する。ここでのプロセス及び構造体は、既知の世代及びこれから出てくる世代のために用いることができ、特に、Ｃ４ＮＰを用いる３００ｍｍウェハ技術に適用可能である。したがって、本発明のプロセスは、将来の銅配線世代のための利点を提供する。
図１−図５は、本発明の態様による中間構造体及びそれぞれの処理ステップを示す。特に、図１は、誘電体材料１０、１２、１４及び１６の４層を含む開始構造体を示す。当業者であれば、本発明は、ここに記載される誘電体層の数及び組成に制限されないこと、及び、本発明は他の誘電体層を用いて同様に適用可能であることを理解するであろう。実施形態において、誘電体層１０は、例えば、炭素ドープ酸化物又はＳｉＣＯＨのような低ｋ誘電体である。誘電体層１２及び１４は、例えば、ＳｉＯ２又はフルオロシリケート・ガラス（ＦＳＧ）とすることができる。誘電体層１６は、例えば、ＳｉＮ、ＳｉＯ２及びＳｉＮの層状構造体、又は感光性ポリイミド（ＰＳＰＩ）のようなポリマー層とすることができる。
図１の構造体はまた、例えば、誘電体層１０、１２及び１４のトレンチ内に形成されたＣｕパッド及びワイヤのようなＢＥＯＬ金属パッド及びワイヤ１８も含む。実施形態において、金属パッド及びワイヤ１８を形成するためのトレンチの形成及び導電性材料の堆積は、通常のフォトリソグラフィ、エッチング（例えば、反応性イオンエッチング（ＲＩＥ））及び堆積（例えば、化学気相堆積（ＣＶＤ））技術を用いて処理される。したがって、本発明を実施するために、当業者にはさらなる説明を必要としない。化学機械研磨（ＣＭＰ）を行ない、連続する層の各々の表面を平坦化することもできる。
ＢＥＯＬ相互接続構造体２０が、パッド及びワイヤ１８に電気的に接続するために、図１の構造体内に形成されるものとして代表的に示される。相互接続構造体２０（ビア内に形成される）は、例えば、本発明を理解するためにさらなる説明を必要としない、当業者には周知のリソグラフィ、エッチング（例えば、ＲＩＥ）及び研磨（例えば、ＣＭＰ）プロセスのような任意の通常の方法で形成することができる。実施形態において、パッド及びワイヤ１８、並びに相互接続構造体２０は、当業者には周知のデュアル・ダマシン・プロセスを用いて誘電体層内に形成することができる。パッド及びワイヤ１８は、例えば、銅のような導電性材料から作製することができる。
図１をさらに参照すると、ビア２２が誘電体層１６内に形成され、パッド及びワイヤ１８のＭｘ＋１層を露出させる。ビア２２は、通常のリソグラフィ及びエッチング技術を用いて形成することができる。実施形態において、ビア２２の幅は、特定の用途に応じて変化し得る。例えば、ビア２２は、５０ミクロンから１００ミクロンまでとすることができるが、これらの寸法は、本発明の制限的な特徴と考えるべきではない。
図２は、図１の構造体上に共形に（conformally）堆積された導電性パッド２４を示す。より具体的には、導電性パッド２４は、図１のビア内、さらに誘電体層１６の部分の上に堆積されたＡｌパッドとすることができる。実施形態において、Ａｌパッドは、例えば、ＣＶＤ又はスパッタリング・アルミニウム堆積技術を用いて堆積させることができる。導電性パッド２４は、約１ミクロンの厚さであるが、本発明により他の寸法も考慮される。
図３において、図２の構造体上に、ポリイミド又は他のタイプの絶縁材料２６が堆積される。より具体的には、導電性パッド２４及び誘電体層１６上に、感光性ポリイミドを堆積させることができる。例えば、スピン・オン堆積のような通常の堆積方法を用いて、絶縁材料２６を堆積させることができる。実施形態において、絶縁材料２６の厚さは、約５ミクロンから１０ミクロンまでの範囲に及ぶことができるが、本発明により他の寸法も考慮される。感光性ポリイミドの実施形態において、材料が露光され現像されて、ビア２８を形成し、下にあるパッド２４を露出させる。他の絶縁材料を用いる実施形態においては、通常のリソグラフィ及びエッチング・プロセスを用いて、ビア２８を形成することができる。
図４に示されるように、ＵＢＭ／ＢＬＭパッド又はキャプチャ・パッド構造体３０が、絶縁材料２６の上（及びビア２８内）に堆積され、コンタクト・パッド２４と接触する。キャプチャ・パッド構造体３０は、例えば、上部金層と下部障壁層との間に挟まれたニッケル材料のような幾つかの層とすることができる。障壁層は、典型的には、約１０００Åから２０００Åまでの厚さを有するＴｉＷ障壁層とすることができるが、本発明により他の寸法も考慮される。金層は、典型的には約２００Åとすることができるが、本発明により他の寸法も考慮される。ニッケル層の厚さは、数ミクロンとすることができるが、本発明により他の寸法も考慮される。キャプチャ・パッド領域３０ａは、典型的には、約１ミクロンから５００ミクロンまでの範囲に及ぶことができ、約５０ミクロンの好ましい間隔（幅）を有する。更に別の実施形態において、キャプチャ・パッド構造体３０は、ＴｉＷ／Ｃｕ／Ｎｉ膜とすることができ、ここで、ＴｉＷは、典型的には１０００Å〜２０００Åとすることができ、Ｃｕは典型的には約０．５μｍから１μｍまでであり、Ｎｉキャップの厚さは、典型的には約１μｍから２μｍまでである。実施形態においては、Ｎｉキャップ上に、Ａｕ膜又はＣｕ膜の薄層（典型的には約０．１μｍから０．５μｍまで）を堆積させることができる。
図５は、キャプチャ・パッド構造体３０内に形成された開口部（孔）３２を示す。実施形態において、開口部３２は、セグメント化されたキャプチャ・パッドを形成し、より特定的には、セグメント化されたボール制限金属（Ball limiting metallurgy、ＢＬＭ）キャプチャ・パッド構造体３０を形成する。実施形態において、開口部３２は、例えば、下記に説明される図６−図１１に示されるような多くの異なるパターンで形成することができる。一実施形態において、開口部３２の直径は、１ミクロンから１０ミクロンまでの範囲に及ぶことができ、好ましくは絶縁材料２６の上に配置される。実施形態において、開口部３２は、絶縁材料２６まで延びるが、キャプチャ・パッド領域３０ａの上には延びない。開口部３２は、湿式エッチング、ＲＩＥ、又は当業者には周知の他の通常のエッチング技術のような減法エッチング（subtractive etch）を用いてパターン形成することができる。
キャプチャ・パッド構造体３０のセグメントは、例えば、ホワイト・バンプのせん断応力に応じたＣ４構造体の横方向（例えば、左右）の曲げ柔軟性、及びＣ４：ＢＬＭの疲労亀裂の開始に対する有効な亀裂停止といった、多くの利点を提供する。より具体的には、セグメント化された部分の運動（movement）によってＣ４応力変形を吸収し、応力を、下にある絶縁材料２６内に、かつ、金属パッド、ワイヤ及び相互接続部から遠ざかるように指向させることができる。これにより、ホワイト・バンプの形成が防止される。
図６−図１１は、キャプチャ・パッド構造体３０の開口部及び／又は他のセグメント化された領域の種々の異なる構成を示す。例えば、図６は、絶縁層２６の上及びキャプチャ・パッド領域３０ａの周りに配置された幾つかのサイズの開口部３２ａ（例えば、より小さい開口部及びより大きい開口部）を示す。開口部の幅は、約１ミクロンから１０ミクロンまでの範囲に及ぶことができる。また、開口部は、開口部３２ａを囲んでいる半径方向の又は弧状のセグメント３２ｂを含む。これらの実施形態の各々において、開口部は、下にある絶縁材料２６まで延びるが、キャプチャ・パッド領域３０ａ上には設けられない。
図７は、絶縁層２６の上及びキャプチャ・パッド領域３０ａの周りに配置された幾つかのサイズの開口部３２ａ（例えば、より小さい開口部及びより大きい開口部）を示す。開口部の幅は、約１ミクロンから１０ミクロンまでの範囲に及ぶことができる。また、開口部は、幾つかのサイズの開口部３２ａを囲んでいる半径方向の又は弧状のオフセット・セグメント３２ｃを含む。これらの実施形態の各々において、開口部は、下にある絶縁材料２６まで延びるが、キャプチャ・パッド領域３０ａ上には設けられない。
図８−図１１は、種々の他の開口部パターンを示す。図８は単一のビア構成を示し、図９は単一ビア・バー構成を示し、図１０及び図１１は複数のビア構成を示す。したがって、図８−図１１は、種々の考えられる構成を表しており、グリッド・パターン、チェッカー盤状パターン、セグメント化された線、重なり線、オフセット線、垂直線、及びこれらの任意の組み合わせのような１つ又は複数の開口部又は形状のパターンをさらに含み得ることを理解すべきである。これらの実施形態において、パターンは、絶縁層２６の上及びキャプチャ・パッド領域３０ａの周りに配置される。開口部は、下にある絶縁材料２６まで延びるが、キャプチャ・パッド領域３０ａ及びキャプチャ・パッド３０上には設けられない。
図１２において、図８の構造体上に、はんだバンプが堆積される。より具体的には、例えば、キャプチャ・パッド領域３０ａ及びキャプチャ・パッド３０上に、ＳＡＣ合金と結合した、スズ／銅、スズ／銀、及びスズ／金のような鉛フリーはんだバンプ３４が堆積される。はんだバンプ３４はまた、開口部３２内にも堆積され、絶縁材料２６まで延びる。
図１３は、全体が参照番号５０として示されるパッケージ化されたチップを示す。パッケージ化されたチップ５０は、ラミネート３８のボンディング・パッド３６に接続されたはんだバンプ３４を示す。ラミネート３８は、有機ラミネートであっても又はセラミック・ラミネートであってもよい。図１３はまた、ＢＬＭセグメント（キャプチャ・パッド３０）における疲労亀裂の開始及び終了も示す。
ここで当業者であれば理解すべきであるように、本発明は、セグメント化パターンを、Ｃ４／ＢＬＭ構造体に柔軟性を与えるように設計された、ポリイミド表面（ＰＳＰＩ）上にフォトリソグラフィによりパターン形成されたＵＢＭ／ＢＬＭに付加するので、ＵＢＭ／ＢＬＭが周辺の力に応じて曲がるとき、応力をポリイミド表面内に消散させる（応力をＢＬＭ／ＵＢＭ表面に沿って伝達し、最終ビア内に通し、そこで応力が下にあるＢＥＯＬを破壊するように働き、層間剥離及び亀裂を生じさせるのとは対照的に）。Ｃ４／ＢＬＭ構造体の周辺部から構造体の中心まで直線経路を有さないセグメント化パターンを用いる場合（最終的なビア配置において）、パターンの中断（interruption）は、あらゆる亀裂の伝播の終端点として働く。つまり、Ｃ４疲労亀裂は、ＢＬＭ内の金属間化合物（ＩＭＣ）とはんだ材料との間の界面に沿って伝搬しない。これらの「中断」点は、セグメント化パターンにおける間隙の縁部を示し、ＩＭＣを通って伝播する亀裂はＩＭＣの連続性の切れ目（break）に遭遇するので、これらは、如何なるＢＬＭ材料も有さない。せん断応力の消散（ホワイト・バンプ）及びＣ４疲労亀裂の終了というこれらの特性のため、これは「既知」の解決策より優れている。この構造体は、特に鉛フリーＣ４についての、Ｃ４はんだバンプで接合されたいずれの２部品にも適用可能であり、任意のチップ・スタッキング又は「３Ｄ」用途を含む。
本開示に照らして理解されるように、セグメント化されたキャプチャ・パッド３０は、パッケージの冷却中に生じるせん断応力を絶縁層２６に指向させる。言い換えると、開口部３２は、せん断応力が、キャプチャ・パッドの全長に沿って金属まで移動するのを停止させ、そこで、さもなければ下にあるＢＥＯＬ相互接続構造体２０並びにパッド及びワイヤ１８に達するのを終了させる。したがって、開口部は、こうした場所で形成される如何なる層間剥離亀裂も排除する。
１つの説明に役立つ例として、チップ接合リフロー中、チップ及びその基板は、はんだ相互接続接合部を形成するために、高温（約２５０℃）まで加熱される。冷却の初期部分では、応力がほとんど増大しないが、接合部が固化するにつれて（小さい鉛フリー接合部の場合は約１８０℃）、増大した応力が生じ始める。特に、パッケージ（ラミネート、はんだ、及びチップ）が冷却し始めると、はんだは固化し始め（例えば、約１８０℃）、チップが実質的に同じサイズのままで、ラミネートが収縮し始める。チップと基板との間の熱膨張の差は、デバイス及び基板の面外変形、及び、はんだ接合部のせん断変形によって適合される。
リフローの冷却部分中に、デバイスにかかるピーク応力が生じる。はんだが頑丈であり、チップの強度を上回るとき、キャプチャ・パッド上に引張応力が生じ始める。しかしながら、開口部３２は、せん断応力が、キャプチャ・パッドの全長に沿って金属まで移動するのを停止し、そこで、さもなければ下にあるＢＥＯＬ相互接続構造体２０並びにパッド及びワイヤ１８に達するのを終わらせる。より具体的には、セグメント化された部分の運動によってＣ４応力変形を吸収し、応力を、下にある絶縁材料２６内に、かつ、金属パッド、ワイヤ及び相互接続部から遠ざかるように指向させることができる。これにより、ホワイト・バンプの形成が防止される。ＢＬＭのセグメント化された部分の運動は、下にあるポリマー材料（ＰＳＰＩ）の柔らかさにより容易になるが、本発明が意図された方法で働くように、こうした柔らかい材料を有することが絶対的に必要なわけではないことに留意されたい。
上述した方法は、集積回路チップの製造に用いられる。結果として得られる集積回路チップは、生ウェハの形態で（すなわち、多数のパッケージされていないチップを有する単一のウェハとして）、ベア・ダイとして、又はパッケージされた形態で、製造業者により流通させることができる。後者の場合、チップは、単一のチップ・パッケージ（マザーボード又は他のより高いレベルのキャリアに取り付けられたリード線を有するプラスチック製キャリアのような）、又は、マルチチップ・パッケージ（片面又は両面の相互接続部、或いは埋め込まれた相互接続部を有するセラミック製キャリアのような）の中にマウントされる。いずれにせよ、その後、チップは、他のチップ、別個の回路素子、及び／又は、（ａ）マザーボードなどの中間製品又は（ｂ）最終製品のいずれかの部品のような他の信号処理デバイスと共に統合される。最終製品は、集積回路チップを含む何らかの製品とすることができる。
本明細書で用いられる用語は、特定の実施形態を説明するためだけのものであり、本発明を限定することを意図したものではない。本明細書で用いられる単数形「１つの」、及び「その」は、そうでないことを文脈が明確に示さない限り、同様に複数形を含むことが意図されている。さらに、用語「含む」及び／又は「含んでいる」は本明細書で用いられるとき、記述された構造部、完全体、ステップ、操作、要素、及び／又はコンポーネントの存在を指定するが、１つ又は複数の他の構造部、完全体、ステップ、操作、要素、コンポーネント、及び／又はそれらの群の存在又は付加を除外しないことが理解される。
添付の特許請求の範囲における、対応する構造体、材料、動作、及び全ての手段又はステップ及び機能要素の等価物は、具体的に請求された他の請求要素と組み合わせてその機能を実施するための任意の構造体、材料、又は動作を含むことが意図されている。本発明の説明は、例証及び説明のために示されたものであり、網羅的であること又は本発明を開示された形態に限定することを意図したものではない。当業者には、本発明の範囲及び趣旨から逸脱することなしに多くの修正及び改変が明白となるであろう。実施形態は、本発明の原理及びその実際的な用途を最も良く説明するため、及び、当業者が特定の企図された用途に適するように種々の修正を加えた種々の実施形態に関して本発明を理解することを可能にするために選択され記述された。
１０、１２、１４、１６：誘電体層
１８：パッド及びワイヤ
２０：相互接続構造体
２２、２８：ビア
２４：導電性パッド
２６：絶縁材料
３０：キャプチャ・パッド構造体
３０ａ：キャプチャ・パッド領域
３２、３２ａ：開口部
３４：はんだバンプ
３６：ボンディング・パッド
３８：ラミネート

Claims (20)

  1. 半導体構造体を製造する方法であって、
    絶縁材料及びコンタクト・パッドの上にキャプチャ・パッド構造体を形成することと、
    前記絶縁材料の上の前記キャプチャ・パッド構造体をセグメント化することと、
    前記キャプチャ・パッド構造体の上及び前記セグメント間にはんだバンプを形成することと、
    を含む前記方法。
  2. 前記セグメント化することは、エッチング・プロセスによってもたらされ、前記絶縁材料は柔らかいポリマー層である、請求項１に記載の方法。
  3. 前記キャプチャ・パッド構造体は、層を堆積させることによって形成される、請求項１に記載の方法。
  4. 前記層は、
    金層と障壁層との間に挟まれたニッケル材料と、
    ＴｉＷ／Ｃｕ／Ｎｉ構造体と、
    のうちの１つを含む、請求項３に記載の方法。
  5. 前記障壁層はＴｉＷ障壁層である、請求項４に記載の方法。
  6. 前記はんだバンプは鉛フリーはんだバンプである、請求項１に記載の方法。
  7. 前記セグメント化することは、エッチング・プロセスによって、前記絶縁材料の上の前記キャプチャ・パッド構造体内に開口部を形成することを含む、請求項１に記載の方法。
  8. 前記エッチングは、前記キャプチャ・パッド構造体内に種々のサイズの開口部を形成して、前記セグメントを形成する、請求項７に記載の方法。
  9. 前記エッチングは、前記キャプチャ・パッド構造体内に種々の形状の開口部を形成して、前記セグメントを形成する、請求項７に記載の方法。
  10. パッケージを製造する方法であって、
    はんだ相互接続接合部を形成するために、前記パッケージを設定温度まで加熱することと、
    前記パッケージを冷却して、前記はんだ相互接続接合部を固化することと、
    前記パッケージのボール制限金属の少なくとも１つのセグメント化された部分における疲労亀裂の開始を終わらせることと、
    を含む前記方法。
  11. 前記疲労亀裂の開始を終わらせることは、前記少なくとも１つのセグメント化された部分の運動によってもたらされる、請求項１０に記載の方法。
  12. 前記運動が、前記疲労亀裂の開始を引き起こす応力を吸収する、請求項１１に記載の方法。
  13. 前記応力を、ボール制限金属又はアンダー・バンプ金属セグメントの柔軟性のための下にある柔軟な絶縁材料内に、かつ、金属パッド、ワイヤ、及び相互接続部から遠ざかるように指向させ、これによりホワイト・バンプの形成を防止することをさらに含む、請求項１２に記載の方法。
  14. 前記はんだ相互接続接合部は、鉛フリーはんだバンプを含む、請求項１０に記載の方法。
  15. 鉛フリーはんだバンプ構造体であって、
    コンタクト・パッドを露出させるように誘電体層内に形成されたビアと、
    前記ビア内及び前記誘電体層の上に形成され、セグメント化された構造部を形成するように前記誘電体層の上に開口部を有するキャプチャ・パッド構造体と、
    前記キャプチャ・パッド構造体及び前記誘電体層の上の前記開口部上に堆積されたはんだバンプと、
    を備える前記構造体。
  16. 前記はんだバンプに接合されたラミネートをさらに備える、請求項１５に記載の構造体。
  17. 前記はんだバンプは、鉛フリーはんだバンプである、請求項１５に記載の構造体。
  18. 前記キャプチャ・パッド構造体は、高融点金属ベース層及び拡散障壁層を有するアンダー・バンプ金属又はボール制限金属であり、前記コンタクト・パッドはＡｌである、請求項１５に記載の構造体。
  19. 前記誘電体層は、パッド及びワイヤのいずれか一方又は両方並びに金属ビアを有する他の絶縁層の上に形成された感光性ポリイミドである、請求項１５に記載の構造体。
  20. 前記開口部は、種々のサイズ及び形状のものである、請求項１５に記載の構造体。
JP2009267454A 2008-12-29 2009-11-25 半導体デバイスにおけるはんだバンプ接続を改善するための構造体及び方法 Pending JP2010157698A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/344,711 US8916464B2 (en) 2008-12-29 2008-12-29 Structures and methods for improving solder bump connections in semiconductor devices

Publications (1)

Publication Number Publication Date
JP2010157698A true JP2010157698A (ja) 2010-07-15

Family

ID=42283889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009267454A Pending JP2010157698A (ja) 2008-12-29 2009-11-25 半導体デバイスにおけるはんだバンプ接続を改善するための構造体及び方法

Country Status (3)

Country Link
US (2) US8916464B2 (ja)
JP (1) JP2010157698A (ja)
KR (1) KR20100080327A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227916B2 (en) * 2009-07-22 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for reducing dielectric layer delamination
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
US8294264B2 (en) * 2010-03-30 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate under-bump metallization structure for semiconductor devices
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
FR2977383A1 (fr) * 2011-06-30 2013-01-04 St Microelectronics Grenoble 2 Plot de reception d'un fil de cuivre
CN103489843B (zh) * 2012-06-15 2016-03-23 安阳朗都电气有限公司 一种金属氧化物半导体芯片电极焊盘及其制备方法
US8994173B2 (en) * 2013-06-26 2015-03-31 International Business Machines Corporation Solder bump connection and method of making
US9543260B2 (en) * 2013-08-02 2017-01-10 Infineon Technologies Ag Segmented bond pads and methods of fabrication thereof
US9177931B2 (en) * 2014-02-27 2015-11-03 Globalfoundries U.S. 2 Llc Reducing thermal energy transfer during chip-join processing
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US10418350B2 (en) 2014-08-11 2019-09-17 Massachusetts Institute Of Technology Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
US9881904B2 (en) 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10658424B2 (en) 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
US9929112B2 (en) 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
WO2017079417A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US9786617B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
CN107293527B (zh) 2016-03-31 2019-12-24 联华电子股份有限公司 具接垫间距改良结构的半导体元件
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10204873B2 (en) * 2017-05-08 2019-02-12 Infineon Technologies Americas Corp. Breakable substrate for semiconductor die
CN111613596B (zh) * 2019-02-25 2022-01-14 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
KR20210012557A (ko) 2019-07-25 2021-02-03 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈
KR102704110B1 (ko) * 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
US11973050B2 (en) * 2021-02-02 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an upper conductive structure having multilayer stack to decrease fabrication costs and increase performance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283412A (ja) * 1992-02-13 1993-10-29 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426557B1 (en) 2000-02-25 2002-07-30 International Business Machines Corporation Self-aligned last-metal C4 interconnection layer for Cu technologies
US7034402B1 (en) 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6521996B1 (en) * 2000-06-30 2003-02-18 Intel Corporation Ball limiting metallurgy for input/outputs and methods of fabrication
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US7049171B2 (en) 2004-06-23 2006-05-23 Delphi Technologies, Inc. Electrical package employing segmented connector and solder joint
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283412A (ja) * 1992-02-13 1993-10-29 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
US20150041977A1 (en) 2015-02-12
US8916464B2 (en) 2014-12-23
US20100164096A1 (en) 2010-07-01
US9087754B2 (en) 2015-07-21
KR20100080327A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
US9087754B2 (en) Structures and methods for improving solder bump connections in semiconductor devices
JP5528072B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法
US9991218B2 (en) Connector structures of integrated circuits
US11658143B2 (en) Bump-on-trace design for enlarge bump-to-trace distance
JP3771905B2 (ja) 入出力サイトのための共通ボール制限金属
US8193639B2 (en) Dummy metal design for packaging structures
TWI437676B (zh) 積體電路結構
US8729700B2 (en) Multi-direction design for bump pad structures
CN101894814A (zh) 焊料凸块ubm结构
JP5705130B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改良するための構造および方法
US20130241058A1 (en) Wire Bonding Structures for Integrated Circuits
CN101194361A (zh) 层序列及制造层序列的方法
US8344524B2 (en) Wire bonding method for preventing polymer cracking
KR101290045B1 (ko) 플립칩 본딩을 위한 강건 접속 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140826

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20150626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160414