JP6347605B2 - 圧電発振器 - Google Patents

圧電発振器 Download PDF

Info

Publication number
JP6347605B2
JP6347605B2 JP2013272446A JP2013272446A JP6347605B2 JP 6347605 B2 JP6347605 B2 JP 6347605B2 JP 2013272446 A JP2013272446 A JP 2013272446A JP 2013272446 A JP2013272446 A JP 2013272446A JP 6347605 B2 JP6347605 B2 JP 6347605B2
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
wiring
insulating layer
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013272446A
Other languages
English (en)
Other versions
JP2015126534A (ja
Inventor
公明 横尾
公明 横尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013272446A priority Critical patent/JP6347605B2/ja
Publication of JP2015126534A publication Critical patent/JP2015126534A/ja
Application granted granted Critical
Publication of JP6347605B2 publication Critical patent/JP6347605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、圧電発振器に関する。
圧電発振器として、基板と、基板の一方の主面に実装された振動素子と、前記一方の主面に実装された集積回路素子とを有するものが知られている(例えば特許文献1)。特許文献1の基板は、セラミック多層基板により構成されている。基板の外部端子、振動素子及び集積回路素子は、セラミック多層基板の外層導体、内層導体、ビア導体等により互いに接続されている。
特開2011−199577号公報
圧電発振器においては更なる小型化が要求されており、そのような要求に応えられる圧電発振器が提供されることが望ましい。
本発明の圧電発振器は、基板と、前記基板に実装された振動素子と、前記基板に実装された、発振回路を含む集積回路素子と、を有し、前記基板は、単層基板からなり、絶縁基板と、前記絶縁基板に設けられた外部端子と、前記絶縁基板の主面に層状に設けられ、前記外部端子と前記集積回路素子とを接続する、又は、前記集積回路素子と前記振動素子とを接続する下側配線と、前記下側配線を部分的に覆う絶縁層と、前記絶縁基板の主面上及び前記絶縁層上に跨って層状に設けられ、前記絶縁層を介して前記下側配線と立体交差し、前記外部端子と前記集積回路素子とを接続する、又は、前記集積回路素子と前記振動素子とを接続する上側配線と、を有する。
好適には、前記下側配線は、前記集積回路素子と前記振動素子とを接続する配線であり、前記上側配線は、前記外部端子と前記集積回路素子とを接続する配線である。
好適には、前記発振器は、前記基板の主面上に配置され、前記振動素子を封止するキャップを有し、前記下側配線は、前記キャップの内外に亘って延びており、前記絶縁層は、前記下側配線と前記キャップとの間にも介在している。
好適には、前記発振器は、前記基板の主面に配置され、前記振動素子を封止するキャップを有し、前記絶縁層は、前記下側配線のうち前記キャップの外側且つ前記集積回路素子に重ならない部分の半分以上を覆っている。
好適には、2つの前記下側配線に対して1つの前記上側配線が立体交差して2つの立体交差部が構成されており、前記絶縁層は、前記2つの立体交差部及びその間に亘って延びており、前記1つの上側配線は、前記2つの立体交差部及びその間に亘って前記絶縁層に重なっている。
好適には、前記基板は、前記絶縁基板の外周面に設けられ、一方の主面から他方の主面まで延びる表裏接続導体を更に有し、前記絶縁層は、前記表裏接続導体も覆っている。
好適には、前記絶縁層はガラスからなる。
上記の構成によれば、圧電発振器の小型化を実現することができる。
本発明の実施形態に係る圧電発振器の構成を示す斜視図。 図1の圧電発振器の分解斜視図。 図2のIII−III線における圧電発振器の断面図。 図1の圧電発振器の基板の下側配線層を示す図。 図4に加えて絶縁層を示す図。 図5に加えて上側配線層を示す図。 図1の圧電発振器の基板の上面を示す図。 図8(a)〜図8(c)は、図7のVIIIa−VIIIa線、VIIIb−VIIIb線、VIIIc−VIIIc線における断面図。 図1の圧電発振器の製造方法の手順の一例を示すフローチャートである。 図10(a)は変形例に係る基板角部を示す斜視図、図10(b)及び図10(c)は図10(a)の変形例に係る基板角部の断面図。
以下、本発明の実施形態に係る発振器について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。
また、同様若しくは類似する構成については、同一の符号を付すことがある。この場合において、「外部端子3」を「外部端子3A」「外部端子3B」とするなど、符号に大文字のアルファベットを付加して、同様若しくは互いに類似する構成を互いに区別することがある。
図1は、本発明の実施形態に係る発振器1の構成を示す斜視図である。なお、図1では、発振器1の上方側の一部の構成を点線で示し、発振器1の内部を実線で示している。
なお、発振器1は、いずれの方向が上方または下方とされてもよいものであるが、以下の実施形態では、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面、下面等の語を用いることがある。
発振器1は、例えば、全体として、概略、薄型の直方体状に形成されている。その下面には、複数(本実施形態では4つ)の外部端子3が露出している(図2も参照)。発振器1は、例えば、下面を不図示の回路基板に対向させ、回路基板上に設けられたパッドと4つの外部端子3とが半田等により固定されることにより回路基板に実装される。
4つの外部端子3のうち3つは、例えば、基準電位が付与されるGND端子、駆動電位が付与されるVcc端子(基準電位との電位差で直流電力が供給される端子)、発振器1が生成する発振信号を出力するOutput端子である。残りの一つは、例えば、発振器1からの発振信号の出力及びその停止を制御する信号が入力されるE/D端子、又は、発振信号の周波数を制御する周波数調整信号が入力されるVcon端子である。
このように、全ての外部端子3は、製品としての発振器1の動作に必要な信号(電位)の入力又は出力に供されている。すなわち、発振器1は、その製造工程においてのみ利用される外部端子を有していない。外部端子3の具体的な配置及び形状等については後述する。
なお、いずれの外部端子3にいずれの機能の端子が割り振られてもよいが、一例として、外部端子3AはVcon端子、外部端子3BはGND端子、外部端子3CはOutput端子、外部端子3DはVcc端子である。
図2は、発振器1の分解斜視図(ただし、一部の部材は省略)であり、図3は、図2のIII−III線における発振器1の断面図である。
図1〜図3に示すように、発振器1は、例えば、基板5と、基板5に実装された振動素子7(図2及び図3)と、基板5に実装された集積回路素子9と、振動素子7を覆うキャップ11と、集積回路素子9等を封止する封止樹脂12(図1及び図3において点線で示す)とを有している。
上述した外部端子3は、基板5に設けられており、集積回路素子9と接続されている。集積回路素子9は、基板5を介して振動素子7と接続されており、振動素子7に電圧を印加することにより発振信号を生成する。キャップ11は振動素子7を封止しており、封止樹脂12は振動素子7を封止しているキャップ11および集積回路素子7を封止している。これら各部材の具体的構成は、以下のとおりである。
基板5は、いわゆる単層基板により構成されている。ここで、単層基板とは、絶縁基板の一方の主面又は両主面のみに、これら主面に平行な導電層を有しており、絶縁基板の内部には、主面に平行な導電層を有していないものをいう。単層基板は、両主面の導電層を互いに接続するために、絶縁基板の厚み方向に延びる導体(導電層でもよい)を絶縁基板の側面又は内部に有していてもよい。このため、基板5の内部に主面と平行な導電層を設ける必要がないので、当該導電層の厚みの分について基板5を薄型化することができる。
本実施形態では、特に図1及び図2に示されているように、基板5は、絶縁基板13と、絶縁基板13の一方の主面(第1主面13a)に設けられた第1導電層15Aと、絶縁基板13の他方の主面(第2主面13b)に設けられた第2導電層15Bと、第1導電層15Aと第2導電層15Bとを接続する複数(本実施形態では4つ)の表裏接続導体17とを有している。
絶縁基板13は、例えば、可撓性を有していない。すなわち、基板5は、いわゆるリジッド式の回路基板である。また、絶縁基板13の材料は、例えば、主としてセラミック又は樹脂である。絶縁基板13の平面形状は適宜に設定されてよいが、例えば、概ね矩形である。
第1導電層15Aは、図2に特に示されているように、振動素子7が搭載される1対の振動素子用パッド19と、集積回路素子9が接続される複数(本実施形態では4つ)の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23と、これらパッド及び表裏接続導体17とを接続する複数の配線とを含んでいる。これらパッド及び配線の具体的な位置及び形状については後述する。
第2導電層15Bは、既述の複数の外部端子3Bを含んでいる。
複数の表裏接続導体17は、例えば、基板5の外周面(より詳細には、本実施形態では角部)に形成された基板5の厚み方向に延びる溝(キャスタレーション)の内面に形成された導電層により構成されている。
第1導電層15A、第2導電層15B及び表裏接続導体17は、例えば、Cu,Al等の金属により形成されている。なお、これらは、互いに異なる材料及び厚みで形成されてよい。さらに、第1導電層15A内においてパッドと配線とで材料や厚みが異なるなどしてもよい。例えば、配線は、Cu層からなり、パッドは、Cu層にニッケルめっき及び金めっきが施されて構成されてよい。
振動素子7の構成は、公知の構成とされてよい。例えば、振動素子7は、図2及び図3に示すように、平板状に形成された圧電体25と、圧電体25の両主面に設けられた1対の励振電極27(図2。一方の励振電極27は圧電体25に隠れて不図示)と、1対の励振電極27に接続された1対の引出電極29とを有している。
圧電体25は、例えば、水晶により構成されており、その平面形状は長方形とされている。1対の励振電極27は、圧電体25の主面の比較的広い範囲を覆う層状電極であり、その平面形状は矩形とされている。1対の引出電極29は、例えば、圧電体25の長手方向の一端において、短手方向に並んで設けられている。
振動素子7は、例えば、導電性接着剤31(図3)によって1対の引出電極29と1対の振動素子用パッド19とが固定されることにより、基板5に実装される。振動素子7は、例えば、1対の引出電極29が設けられている側の端部を、振動素子7及び集積回路素子9の並び方向に交差(より詳細には直交)する方向(y方向)へ向けて配置される。
集積回路素子9は、GND端子及びVcc端子(外部端子3)から直流電力が供給されて動作する。また、集積回路素子9は、振動素子7に電圧を印加することによって生成した所定の周波数の発振信号をOutput端子(外部端子3)から出力する。また、集積回路素子9は、E/D端子(外部端子3)からの信号に基づいて発振信号のOutput端子からの出力を許容又は禁止する、または、Vcon端子(外部端子3)からの信号に基づいて発振信号の周波数を調整する。
集積回路素子9の構成は、発振回路の構成を含め、公知の構成とされてよい。なお、集積回路素子9は、いわゆるベアチップであってもよいし、パッケージングされたものであってもよい。
集積回路素子9は、例えば、その外形が概ね薄型の直方体状に形成されており、その下面に複数の接続パッド33(図3)を有している。複数の接続パッド33は、複数のバンプ35(図3)により複数の集積回路素子用パッド(21及び23)に対して接続されるとともに固定されている。バンプ35等の厚みによって構成された、集積回路素子9と基板5との隙間には、アンダーフィル36(図1及び図3)が充填されている。
なお、バンプ35は、例えば、半田(鉛フリー半田含む)又は導電性接着剤からなる。アンダーフィル36は、例えば、主として樹脂からなる。アンダーフィル36は、無機材料からなるフィラーを含んでいてもよい。
キャップ11は、例えば、概略箱状に形成されており、振動素子7に被せられるようにして基板5の第1主面13aに載置される。キャップ11と第1主面13aとは、例えば、キャップ11の下端の全周に亘って接着層14(図1及び図3)により固定される。これにより、振動素子7は封止される。キャップ11は、例えば、金属により構成されており、これにより、強度が確保されつつ薄型化が図られている。
封止樹脂12は、例えば、第1主面13a、キャップ11及び集積回路素子9を覆っている。封止樹脂12の外面の形状は適宜に設定されてよいが、例えば、基板5と同等の面積を有する薄型の直方体状とされている。封止樹脂12は、無機材料からなるフィラーを含んでいてもよい。
図4〜図6は、第1導電層15Aの構成を示す上面図である。図4に示すように、第1主面13a上には、まず、下側配線層51が設けられる。次に、図5に示すように、下側配線層51を部分的に覆う絶縁層53が設けられる。その後、図6に示すように、第1主面13a上及び絶縁層53上に上側配線層55が設けられる。下側配線層51及び上側配線層55により、第1導電層15Aが構成されている。そして、下側配線層51と上側配線層55との間に絶縁層53が介在することにより、両者は立体交差が可能となっている。
下側配線層51及び上側配線層55は、例えば、Cu,Al等の金属により構成されている。なお、両者は、同一の材料であってもよいし、互いに異なる材料であってもよい。また、両者は、互いに同一の厚みであってもよいし、互いに異なる厚みであってもよい。なお、上側配線層55は、下側配線層51及び絶縁層53の厚みによって生じる段差に跨って設けられるから、この段差によって断線しないように、下側配線層51よりも厚く形成されるなど、比較的厚く形成されることが好ましい。
絶縁層53は、例えば、ガラス(ガラスコート層)からなる。ガラスは、例えば、ホウケイ酸ガラスを主成分としている。絶縁層53の厚みは、下側配線層51と上側配線層55とを絶縁できれば、適宜な厚みとされてよい。
図7は、基板5の上面を示す図である。なお、図7では、振動素子7の外形、集積回路素子9の外形及びキャップ11の下面外形を2点鎖線で示している。また、下側配線層51のうち、絶縁層53に覆われた部分を点線で示している。
上述のように、複数の外部端子3は、集積回路素子9と接続される。複数の外部端子3から集積回路素子9までの間には、順に、複数の表裏接続導体17、複数の第1配線37及び複数の第1集積回路素子用パッド21が介在している。なお、これらは、互いに同数(本実施形態では4つ)である。
また、集積回路素子9は、振動素子7と接続される。集積回路素子9から振動素子7までの間には、順に、1対の第2集積回路素子用パッド23、1対の第2配線39及び1対の振動素子用パッド19が介在している。
また、発振器1の製造工程においては、複数の外部端子3のうちの2つは、1対の切断用パターン41により振動素子7とも接続される。この切断用パターン41は、発振器1の完成前に切断される。なお、図7では、切断後の状態が示されており、図2及び図4〜図6では、切断前の状態が示されている。
具体的には、例えば、切断用パターン41Aは、第1集積回路素子用パッド21Aから第2集積回路素子用パッド23Aに延びている。これにより、外部端子3Aと振動素子用パッド19Aとが接続される。また、例えば、切断用パターン41Bは、第1配線37Cから第2配線39Bに延びている。これにより、外部端子3Cと振動素子用パッド19Bとが接続される。
基板5は、既に述べたように、主面に平行な導電層を内部に有さない、単層基板から構成されている。そして、表裏接続導体17、第1集積回路素子用パッド21、第2集積回路素子用パッド23及び振動素子用パッド19を互いに接続する配線(第1配線37等)は、全て、第1主面13aに設けられている。
具体的には、第1配線37は、第1主面13aにおいて表裏接続導体17から第1集積回路素子用パッド21まで延びている。第2配線39は、第1主面13aにおいて第2集積回路素子用パッド23から振動素子用パッド19まで延びている。切断用パターン41も上述のように第1主面において延びている。
各種のパッド及び配線と、上述した下側配線層51及び上側配線層55との関係は、例えば、以下のとおりである。
第1配線37A及び37C、1対の第2配線39、1対の振動素子用パッド19、並びに、1対の切断用パターン41は、下側配線層51により構成されている。一方、第1配線37B及び37D、4つの第1集積回路素子用パッド21、並びに、1対の第2集積回路素子用パッド23は、上側配線層55により構成されている。
下側配線層51の第2配線39Bと上側配線層55の第1配線37Dとは、絶縁層53を介して立体交差している。下側配線層51の第2配線39Aと上側配線層55の第1配線37Bとは絶縁層53を介して立体交差している。下側配線層51の第1配線37Aと上側配線層55の第1配線37Bとは絶縁層53を介して立体交差している。
上記のように、本実施形態においては、振動素子7に接続される1対の第2配線39は、下側配線層51のみから構成されており、上側配線層55は、外部端子3と集積回路素子9とを接続する第1配線37の少なくとも一部を構成することに利用されている。上側配線層55は、下側配線層51に比較して、段差において断線しないように厚く形成される蓋然性が高く、また、段差のばらつき等によって厚みや形状に誤差が生じやすい。そこで、第2配線39については、下側配線層51のみによって構成することにより、第2配線39が振動素子7の電気特性に及ぼす影響を低減できる。
本実施形態では、振動素子用パッド19は下側配線層51によって構成され、第1集積回路素子用パッド21及び第2集積回路素子用パッド23は上側配線層55によって構成されている。ただし、これらパッドは、基本的に立体交差しないものであるから、いずれの配線層によって構成されてもよいし、互いに同一の配線層によって構成されてもよい。
第2配線39は、キャップ11の内外に亘って延びているところ、絶縁層53は、第2配線39とキャップ11(の基板5に対する接着領域)との間にも介在している。従って、例えば、キャップ11の取り付けの前後で、第2配線39及び振動素子7の電気特性が変化することが抑制される。その結果、例えば、キャップ11の取り付け前の振動素子7の電気特性の測定結果を適切に完成後の製品に利用できる。
また、絶縁層53は、第2配線39のうちキャップ11の外側且つ集積回路素子9に重ならない部分の半分以上を覆っている。従って、例えば、製造工程において第2配線39に塵などが付着するおそれが低減される。その結果、例えば、第2配線39及び振動素子7の電気特性が製造工程において変化することが抑制され、ひいては、製造工程における振動素子7の電気特性の測定結果を適切に完成後の製品に利用できる。
また、本実施形態では、第1配線37Bは、第2配線39Aだけでなく、第1配線37Aに対しても立体交差している。すなわち、上側配線層55の一つの配線が下側配線層51の2つの配線に対して立体交差している。絶縁層53は、その2つの立体交差部及びその間に亘って延びており、第1配線37Bは、2つの立体交差部及びその間に亘って絶縁層53に重なっている。
従って、例えば、絶縁層53は、2つの立体交差部間において段差を構成しない。その結果、絶縁層53の上に重ねられる第1配線37Bが跨ぐ段差が減じられ、ひいては、第1配線37Bの断線のおそれが低減される。
絶縁層53は、第1主面13aの4隅にも設けられている。すなわち、第1主面13aのうち、表裏接続導体17を設けるための溝(キャスタレーション)の周囲を覆っている。従って、例えば、応力集中が生じやすい位置において基板5の強度が補強され、クラックに起因する断線等が抑制される。
図8(a)は、図7のVIIIa−VIIIa線の断面図である。
上述のように、第1主面13a上には、下から上へ順に、下側配線層51、絶縁層53及び上側配線層55が積層されている。図8(a)は、接着層14が第1主面13aに接着しない位置の断面であるが、接着層14の第1主面13aからの厚みは、下側配線層51、絶縁層53及び上側配線層55の合計の厚みよりも厚くされている。そして、接着層14は、下側配線層51、絶縁層53及び上側配線層55の厚みによる段差に関わらず、第1主面13a、絶縁層53又は上側配線層55と、キャップ11の下面とを接着している。
図8(b)は、図7のVIIIb−VIIIb線の断面図であり、図8(c)は、図7のVIIIc−VIIIc線の断面図である。
上述のように、絶縁層53は、第1主面13aにおいて、表裏接続導体17を設けるための溝(キャスタレーション)の周囲を覆っている。下側配線層51と表裏接続導体17とは絶縁層53の下側で接続されており、上側配線層55と表裏接続導体17とは絶縁層53の上側で接続されている。
図9は、発振器1の製造方法の手順の一例を示すフローチャートである。
まず、基板5、振動素子7及び集積回路素子9を準備する。基板5は、切断用パターン41がまだ切断されていない状態である。振動素子7及び集積回路素子9の作製方法は、公知の方法と同様とされてよい。
基板5は、例えば、絶縁基板13がセラミックからなる場合、絶縁基板13となるセラミックグリーンシートの一方の面に対して、下側配線層51となる導電ペースト、絶縁層53となるガラスペースト、上側配線層55となる導電ペーストをスクリーン印刷等によって順に塗布する。また、溝(キャスタレーション)となる孔を適宜な時期にセラミックグリーンシートに形成し、孔を吸引しつつスクリーン印刷を行うこと等により、外部端子3となる導電ペーストをセラミックグリーンシートの他方の面に塗布するとともに、孔の内周面に表裏接続導体17となる導電ペーストを塗布する。そして、導電ペーストが塗布されたセラミックグリーンシートを焼成する。なお、焼成は、導電ペースト又はガラスペーストを配置する毎に行われてもよい。
また、例えば、絶縁基板13が樹脂等からなる場合、薄膜の形成、フォトリソグラフィーによるマスクの形成、マスクを介したエッチング及びマスクの除去を繰り返し、順次、下側配線層51、絶縁層53及び上側配線層55を形成する。外部端子3も同様に形成する。また、溝(キャスタレーション)となる孔を適宜な時期に絶縁基板13に形成し、めっき法などにより、その内周面に表裏接続導体17を形成する。
次に、基板5に振動素子7を搭載する(ステップST1)。具体的には、例えば、導電性接着剤31を1対の振動素子用パッド19上に配置し、次に、引出電極29を導電性接着剤31に当接させるように振動素子7を配置する。そして、導電性接着剤31を加熱して硬化させる。
次に、振動素子7の周波数調整を行う(ステップST2)。具体的には、例えば、まず、振動素子7が実装された基板5を真空雰囲気下に配置する。また、不図示の電気特性試験装置のプローブを外部端子3A及び3Cに当接させる。すなわち、電気特性試験装置と振動素子7とを外部端子3を介して接続する。そして、振動素子7の発振周波数を測定し、その測定結果に基づいて、また、必要に応じて、励振電極27をレーザ等によりエッチングしたり、逆に、圧電体25に金属を蒸着したりして、振動素子7の発振周波数を調整する。
次に、振動素子7を封止する(ステップST3)。具体的には、例えば、基板5又はキャップ11の一方にガラス封止材を塗布する。そして、真空雰囲気下にて、キャップ11を基板5に載置する。そして、ガラス封止材を加熱後、冷却することにより、キャップ11を基板5に接合し、振動素子7を封止する。
次に、振動素子7の特性検査を行う(ステップST4)。具体的には、例えば、まず、不図示の電気特性試験装置のプローブを外部端子3A及び3Cに当接させる。すなわち、電気特性試験装置と振動素子7とを外部端子3を介して接続する。そして、例えば、振動素子7の発振周波数やクリスタルインピーダンス値(CI値)を測定する。
なお、この検査結果には、ステップST2の周波数調整のときの測定結果に比較して、ステップST3のキャップ11の取り付け等に伴う特性変化が加味される。ただし、上述のように、第2配線39の一部を覆うように絶縁層53が設けられているので、キャップ11が第2配線39に及ぼす影響は絶縁層53により緩和されており、また、第2配線39に対する塵の付着等も絶縁層53により抑制されている。このため塵の付着により第2配線39上を伝送され外部端子3により測定される振動素子7の発振周波数の変化、または、クリスタルインピーダンス値(CI値)が増加することを抑えることができる。外部端子3で測定される検査結果は、例えば、集積回路素子9による発振周波数の調整に供される。例えば、この検査結果に基づいて集積回路素子9の発振回路が有する可変容量素子の容量が設定される。
次に、1対の切断用パターン41を切断する(ステップST5)。具体的には、例えば、レーザ光を照射することにより切断用パターン41を切断する。なお、この際、レーザ光の強度乃至は照射時間によっては、切断位置において、切断用パターン41だけでなく、基板5の表面の一部も除去され、第1主面13aに凹部が形成される場合がある。この凹部は、製品として完成した発振器1において、切断用パターン41が存在したことの証拠になる。
次に、集積回路素子9を基板5に搭載する(ステップST6)。具体的には、例えば、複数の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23にバンプ35となる半田を配置し、その上に集積回路素子9を載置し、リフロー炉に搬送する。
次に、アンダーフィル36を基板5と集積回路素子9との間に充填する(ステップST7)。充填には、毛細管現象を利用する方法(サイドフィル法)などの公知の方法が利用されてよい。
次に、基板5上に封止樹脂12を設ける(ステップST8)。例えば、印刷法乃至はディスペンサ法等の公知の方法により、溶融状態の樹脂が基板5上に配置され、固化される。
その後、電気特性検査を行う(ステップST9)。具体的には、例えば、まず、不図示の電気特性検査装置のプローブを外部端子3に当接させる。すなわち、電気特性検査装置を外部端子3を介して集積回路素子9に接続する。そして、発振周波数等を測定する。
以上のとおり、本実施形態に係る発振器1は、基板5と、基板5に実装された振動素子7と、基板5に実装された、発振回路を含む集積回路素子9とを有する。基板5は、単層基板からなり、絶縁基板13と、絶縁基板13に設けられた外部端子3と、絶縁基板13の第1主面13aに層状に設けられ、集積回路素子9と振動素子7とを接続する第2配線39と、第2配線39を部分的に覆う絶縁層53と、絶縁基板13の第1主面13a上及び絶縁層53上に跨って層状に設けられ、絶縁層53を介して第2配線39と立体交差し、外部端子3と集積回路素子9とを接続する第1配線37とを有している。
従って、基板の単層化によって薄型化が図られる。単層化されると、配線の交差を避けるために配線パターンが複雑化するおそれがあるが、絶縁層53を介した立体交差により配線の自由度が向上し、ひいては、配線パターンの簡素化・最短化が期待される。配線パターンの最短化によって、配線間の信号の結合が低減され、電気特性が安定することが期待される。また、配線の自由度が向上することから、発振器1が実装される実装基板の仕様(外部端子3に要求される仕様)に対応しつつ、既存の集積回路素子9を用いることが容易化される。すなわち、外部端子3の仕様に合わせて、集積回路素子9の接続パッド33の役割を設定し、集積回路素子9を再設計する必要が無い。その結果、コスト削減が図られる。
図10(a)は、表裏接続導体17付近における変形例を示す斜視図であり、図10(b)及び図10(c)は、当該変形例を示す図8(b)及び図8(c)に対応する断面図である。
この変形例では、絶縁層53は、表裏接続導体17も覆っている。図10(b)に示すように、下側配線層51と表裏接続導体17とは接続されており、その上から絶縁層53が被せられている。また、図10(c)に示すように、上側配線層55と表裏接続導体17とは、例えば、下側配線層51を介して接続されている。
なお、この変形例の製造においては、例えば、絶縁層53を形成する前に、表裏接続導体17を形成し、次に、溝(キャスタレーション)となる孔を吸引しつつスクリーン印刷を行うこと等により絶縁層53となるガラスペーストを孔の内周面に塗布し、その後、上側配線層55を形成すればよい。
なお、立体交差のために下側配線層51と上側配線層55との間に介在する絶縁層53とは別に、表裏接続導体17を覆う絶縁層53を形成することとしてもよい。例えば、下側配線層51、これを部分的に覆う絶縁層53及び上側配線層55を形成した後、表裏接続導体17を形成し、これを覆う絶縁層53を形成してもよい。この場合、上側配線層55と表裏接続導体17とは直接に接続される。
この変形例のように、表裏接続導体17も絶縁層53によって覆うことにより、例えば、発振器1を実装基板に半田により実装するときに、半田が必要以上に表裏接続導体17を伝って第1主面13aへ向かって流れることが抑制される。その結果、例えば、半田の量が安定し、ひいては、電気特性が安定する。
なお、以上の実施形態等において、発振器1は本発明の圧電発振器の一例であり、第2配線39及び第1配線37Aは本発明の下側配線の一例であり、第1配線37B及び37Dは本発明の上側配線の一例である。
本発明は、以上の実施形態に限定されず、種々の態様で実施されてよい。
外部端子、表裏接続導体、第1集積回路素子用パッド及び第1配線の数は、4つに限定されない。2つの外部端子を介して振動素子の電気特性を測定できればよいから、外部端子は2つ以上であればよい。例えば、GND端子及びVcc端子のみ設けられ、発振信号は集積回路素子から無線で出力されてもよい。また、例えば、外部端子は6つ設けられてもよい。この場合、外部端子として、例えば、互いに同一又は異なる発振信号を出力する2つのOutput端子が設けられてもよいし、発振器周囲の温度を出力する端子が設けられてもよい。
振動素子の向きは、振動素子及び集積回路素子の並び方向に直交する方向を振動素子の長手方向とする向きに限定されない。例えば、振動素子の向きは、並び方向を振動素子の長手方向とする向きであってもよい。
表裏接続導体は、側面の溝内面に形成された導電層に限定されない。例えば、表裏接続導体は、絶縁基板を貫通する貫通孔(スルーホール)の内面に形成された導電層又は貫通孔に充填された導電体であってもよい。
集積回路素子は、バンプを介して集積回路素子用パッドに搭載されるものに限定されない。例えば、集積回路素子は、集積回路素子用パッドに囲まれた領域に接着剤等により固定され、ワイヤボンディングによって集積回路素子用パッドと接続されるものであってもよい。
切断用パターンは設けられなくてもよい。すなわち、振動素子の検査専用の外部端子が設けられていてもよい。
実施形態では、第1配線と第2配線との立体交差、及び、第2配線同士の立体交差を例示した。ただし、第1配線同士が立体交差してもよい。また、第1配線は、上側配線層によって構成されてもよい。
1…発振器、3…外部端子、5…基板、7…振動素子、9…集積回路素子、13…絶縁基板、13a…第1主面、13b…第2主面、17…表裏接続導体、19…振動素子用パッド、21…第1集積回路素子用パッド、23…第2集積回路素子用パッド、37B及び37D…第1配線(上側配線)、39…第2配線(下側配線)、41…切断用パターン、51…下側配線層、53…絶縁層、55…上側配線層。

Claims (6)

  1. 基板と、
    前記基板に実装された振動素子と、
    前記基板に実装された、発振回路を含む集積回路素子と、
    前記基板の主面上に配置され、前記振動素子を封止するキャップと、
    前記基板の主面と前記キャップの下端とを接着している接着剤と、
    を有し、
    前記基板は、単層基板からなり、
    絶縁基板と、
    前記絶縁基板に設けられた外部端子と、
    前記絶縁基板の主面に層状に設けられ、前記キャップの内外に亘って延びて前記集積回路素子と前記振動素子とを接続する下側配線と、
    前記下側配線、及び前記絶縁基板の主面のうちの前記下側配線の側方両側部分的に覆う絶縁層と、
    前記絶縁基板の主面上及び前記絶縁層上に跨って層状に設けられ、前記絶縁層を介して前記下側配線と立体交差し、前記外部端子と前記集積回路素子とを接続する、又は、前記集積回路素子と前記振動素子とを接続する上側配線と、
    を有し、
    前記接着剤は、前記キャップの下端と、前記下側配線及びその側方両側との間の位置では、前記絶縁膜に接着している
    圧電発振器。
  2. 記上側配線は、前記外部端子と前記集積回路素子とを接続する配線である
    請求項1に記載の圧電発振器。
  3. 記絶縁層は、前記下側配線のうち前記キャップの外側且つ前記集積回路素子に重ならない部分の半分以上を覆っている
    請求項1又は2に記載の圧電発振器。
  4. 2つの前記下側配線に対して1つの前記上側配線が立体交差して2つの立体交差部が構成されており、
    前記絶縁層は、前記2つの立体交差部及びその間に亘って延びており、
    前記1つの上側配線は、前記2つの立体交差部及びその間に亘って前記絶縁層に重なっている
    請求項1〜のいずれか1項に記載の圧電発振器。
  5. 前記基板は、前記絶縁基板の外周面に設けられ、一方の主面から他方の主面まで延びる表裏接続導体を更に有し、
    前記絶縁層は、前記表裏接続導体も覆っている
    請求項1〜のいずれか1項に記載の圧電発振器。
  6. 前記絶縁層はガラスからなる
    請求項1〜のいずれか1項に記載の圧電発振器。
JP2013272446A 2013-12-27 2013-12-27 圧電発振器 Active JP6347605B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013272446A JP6347605B2 (ja) 2013-12-27 2013-12-27 圧電発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013272446A JP6347605B2 (ja) 2013-12-27 2013-12-27 圧電発振器

Publications (2)

Publication Number Publication Date
JP2015126534A JP2015126534A (ja) 2015-07-06
JP6347605B2 true JP6347605B2 (ja) 2018-06-27

Family

ID=53536901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013272446A Active JP6347605B2 (ja) 2013-12-27 2013-12-27 圧電発振器

Country Status (1)

Country Link
JP (1) JP6347605B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0141224Y2 (ja) * 1980-02-04 1989-12-06
JPS61119096A (ja) * 1984-11-15 1986-06-06 シャープ株式会社 多層配線基板の製造方法
JP4490062B2 (ja) * 2003-08-26 2010-06-23 日本電波工業株式会社 表面実装用の水晶振動子
JP2005244639A (ja) * 2004-02-26 2005-09-08 Kyocera Corp 温度補償型水晶発振器
JP2011199577A (ja) * 2010-03-19 2011-10-06 Seiko Epson Corp パッケージ、電子デバイス、および電子デバイスの製造方法

Also Published As

Publication number Publication date
JP2015126534A (ja) 2015-07-06

Similar Documents

Publication Publication Date Title
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
JP5806096B2 (ja) 圧電デバイス
WO2011149043A1 (ja) 圧電振動デバイスの封止部材、および圧電振動デバイス
JP5853702B2 (ja) 圧電振動デバイス
JP2009038534A (ja) 圧電発振器
JP6408423B2 (ja) パッケージおよび電子装置
JP6347605B2 (ja) 圧電発振器
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
JP6573515B2 (ja) セラミック基板
JP5171148B2 (ja) 圧電発振器
JP6947595B2 (ja) 水晶振動子
JP6341662B2 (ja) 圧電発振器及び圧電発振器の製造方法
JP5237426B2 (ja) 超小型サイズ対応のレイアウト構造を有する水晶発振器
JP6334192B2 (ja) 圧電デバイスおよびその実装構造
JP2019062259A (ja) セラミックパッケージ及びその製造方法、並びに圧電デバイス及び圧電デバイスの製造方法
US11973486B2 (en) Electronic component and method for manufacturing the same
JP6396019B2 (ja) 圧電発振器の製造方法
JP2013098701A (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2019009375A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5274434B2 (ja) 電子部品収納用パッケージ
US20220190805A1 (en) Electronic component and method for manufacturing the same
JP2010177984A (ja) 圧電振動子および圧電デバイス
JP7008518B2 (ja) 水晶振動子
JP2018019214A (ja) 水晶振動子
JP2006279483A (ja) 表面実装型弾性表面波デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20171221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180529

R150 Certificate of patent or registration of utility model

Ref document number: 6347605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150