JP3196379B2 - 多層tabテープ - Google Patents

多層tabテープ

Info

Publication number
JP3196379B2
JP3196379B2 JP32498192A JP32498192A JP3196379B2 JP 3196379 B2 JP3196379 B2 JP 3196379B2 JP 32498192 A JP32498192 A JP 32498192A JP 32498192 A JP32498192 A JP 32498192A JP 3196379 B2 JP3196379 B2 JP 3196379B2
Authority
JP
Japan
Prior art keywords
tab
view
laminate
lead
sectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32498192A
Other languages
English (en)
Other versions
JPH06151513A (ja
Inventor
康雄 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP32498192A priority Critical patent/JP3196379B2/ja
Publication of JPH06151513A publication Critical patent/JPH06151513A/ja
Application granted granted Critical
Publication of JP3196379B2 publication Critical patent/JP3196379B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、IC,LSI等の半導
体素子のテープキャリアパッケージ(Tape Carrier Pac
kage)収納の際に利用される多層TAB(Tape Automat
ed Bonding)テープに関する。
【0002】
【従来の技術】近年、IC,LSI等の半導体素子はま
すます高集積化し、その端子数が増大しつつあるので、
端子数の増大に対処できる電気回路の接続手段が要望さ
れている。このような要望を満たすために、TABテー
プを用いた接続方法が実用化されている。リードフレー
ムの厚さが150 μm程度であるのに比して、TABリー
ドの厚さは35μm程度であり、ワイヤボンディング法に
比較してTAB方式の方がより狭ピッチ, 多ピン化を実
現できるといえる。
【0003】図12は、従来のTABテープを用いた接続
態様を示す断面図である。ベースフィルム51及び接着剤
52を部分的に除去したTABテープの各TABリード53
の端部(インナーリード)が、LSI60の辺縁部上方に
位置決めされ、その端部とLSI60とがAuバンプ54によ
り接続されている。
【0004】上述したような従来のTABテープにあっ
ては、多層化構造とすることが難しいため、インダクタ
ンス,電気的雑音などの電気特性が悪いという難点があ
った。
【0005】この対策として近年図13に示す如き多層T
ABテープが提案されている。図13(a) は従来の多層T
ABテープの平面図、図13(b) は図13(a) のb−b線に
よる拡大断面図である。この従来の多層TABテープに
あっては、Cu製のTABリード61の先端部 (インナーリ
ード) 下にポリイミドフィルム62を介在させて同じくCu
製の接地層63を構成し、接地層63の辺縁部を所定のTA
Bリード61に接合させて構成されている。
【0006】
【発明が解決しようとする課題】しかしこのような従来
の多層TABテープではテープの一部分にエッチングに
より孔を形成し、その後メッキ法等によって接地層63を
形成しているため2層以上に多層化することは難しく電
気的雑音の改善に限界があり、また放熱効果も不十分で
ある等の問題があった。
【0007】本発明は斯かる事情に鑑みてなされたもの
であり、電源用, 接地層用夫々に使い分け可能な2つの
金属板を備え、しかもこれらを電気的接続部材にてTA
Bリードに接続させることにより、電気雑音,放熱特性
を大幅に改善できる多層TABテープを提供することを
目的とする。
【0008】
【課題を解決するための手段】本発明に係る多層TAB
テープは、絶縁材に形成された貫通孔にその両端部を前
記絶縁材の両面から露出させた状態で導電体を埋設した
構成をなす1または複数の電気的接続部材における前記
導電体の一方の露出部を、TABリードの両面に接して
配設させ、前記電気的接続部材の他方の露出部に接して
平面状の1または複数の金属層を設け、前記TABリー
ドと前記金属板とを前記電気的接続部材により電気的に
接続させた構造を有することを特徴とする。
【0009】
【作用】本発明にあっては、TABリードの両側に夫々
金属板をこれと一体的に固定した電気的接続部材を介在
させて固定することとしてあるから、パッケージングの
工程が簡略化されることは勿論、両側の金属板が信号線
用のTABリードを挟むことでノイズ特性が向上し、ま
た金属板が放熱機能をもつため、放熱効果も向上する。
【0010】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。図1は本発明に係る多層TAB
テープの断面図であり、図中1はTABリード、2,3
は積層体を示している。TABリード1はCu又はCu合金
製であって表面にAuメッキを施されており先端部分(イ
ンナーのリード)は相互の間に所定の間隔を隔てて対向
され、また基端部分(アウタリード)は図示しないタイ
バーにて相互に連結された状態となっている。一方各積
層体2,3は金属板(電源層又は接地層として用いられ
る)21,31 と電気的接続部材22,32 とを夫々一体的に固
定して構成されており、TABリード1の両側に夫々電
源線,接地線と接続された状態で一体的に固定された構
造となっている。6はTAB基材たる絶縁フィルムであ
り、TABリード1の先端部分,基端部分を除く中間部
分の片面に位置している。
【0011】図2(a) は積層体2の斜視図、図2(b) は
図2(a) のb−b線による積層体2の断面図、図3(a)
は同じく積層体3の斜視図、図3(b) は同じく図3(a)
のb−b線による積層体3の断面図である。このような
積層体2,3は全体として矩形状をなし、中央部にはL
SI10チップよりも大きい同様の矩形をなす開口部2a,3
a が設けられ、また外周縁部にはTABリード1と位置
合わせしたとき、夫々電源用又は接地用の各特定のTA
Bリード1と対向する位置に複数の突起部2b,3b が形成
されている。なおこの突起部2b,3b はTABリード1と
積層体2,3とを位置合わせする際に位置決め用のガイ
ドとして用いられる。
【0012】積層体2は金属板21と電気的接続部材22
と、また積層体3は金属板31と電気的接続部材32とを夫
々製造段階から相互に一体的に構成されている。積層体
2を構成する金属板21と電気的接続部材22とは実質的に
同形に形成され、また積層体3を構成する金属板31も前
記金属板21と同形に形成されているが、電気的接続部材
32はTABリード1と位置合わせされたときTAB基材
たる絶縁フィルム6が形成されている部分を避ける態様
で形成されている。即ち積層体3における電気的接続部
材32は図3に示す如く外周縁の突起部3bを含む周辺部及
び内周縁の開口部3a周辺にのみ形成されている。
【0013】図4は積層体2,3の作成過程を示す説明
図であり、図3(a) に示す如くCu又はCu合金製の金属板
(銅箔)21 ( 又は31) の表面にポリイミド樹脂等で構成
された絶縁材 (厚さ10μm 程度) 22a(又は32a)を接着剤
にて接着し、またはポリイミド樹脂をスピンコートにて
所定の厚さに塗布する。次に図4(b) に示す如く絶縁層
22a(又は32a)の適所にエキシマレーザにより、またはフ
ォトリソグラフィーエッチング技術により貫通孔22c(又
は32c)を形成し、この貫通孔22c(又は32c)に金属板21(
又は31) を負電極として金属電解メッキを行って図4
(c) に示す如くCu,Au 等の金属製の導電体22b(又は32b)
を充填し、最後にこれを図2又は図3に示す如く目的と
する大きさ, 形状に金型を用いて型抜加工を施して製作
される。なお接着剤はLSIパッケージの使用段階にお
いて不純物として作用し、電気的接続不良の原因となる
他、エレクトロマイグレーションを誘発するおそれがあ
るので、導電体22b(又は32b)の接合力にて十分な接合強
度が得られる場合には、接着剤を塗布しない方がよい。
【0014】図2,図3に示す積層体2,3にあって
は、その各突起部2b,3b 及び開口部2a,3a の周縁部にの
み導電体22b,32b が1又は複数個づつ形成されている。
この様な積層体2,3における導電体22b(又は32b)とT
ABリード1との接合は、例えばこれらがCu製の場合は
抵抗溶接法によるのが最も好ましい。
【0015】図5は図1, 図2, 図3に示した多層TA
Bテープを用いて構成したLSI10のプラスチックパッ
ケージ(QFP) を示す断面図であり、TABリード1の先
端部(インナーリード) 上面 (又は下面) にLSI10をA
uバンプ1aを介在させて配置し、全体を樹脂5にて一体
的にモールドしてある。なお、Auバンプ1aは多層TAB
テープとしてTABリード1の先端部表面に付着してお
くが、LSI10の下面に予め付着させておいてもよい。
このような実施例にあっては、LSI電極接続位置と金
属板21,31 と同一平面上に位置させることが可能とな
り、製作工程の簡略化が図れる効果がある。
【0016】なお、積層体2,3の金属板21,31 、TA
Bリード1の表面であって、ワイヤボンディングを行う
部分には予めワイヤボンディング前にAu,Ag,Al等の金
属薄膜をメッキ, 蒸着, スパッタリング等の手段にて形
成しておく。
【0017】図6(a) は本発明に係る多層TABテープ
に用いる積層体の他の例を示す斜視図,図6(b) は同じ
く図6(a) のb−b線による断面図である。図6(a) に
示す積層体2(又は3)にあっては、その電気的接続部
材22(又は32) の外周縁部及び内周縁部(ハッチングを
付した部分)夫々にTABリード1の間隔よりも狭い間
隔で多数の導電体22b(又は32b)を設けてある。このよう
な構成とすることでTABリード1と積層体2(又は
3)との位置合せの自由度が大きくなる利点を有する。
他の構成は図2,図3に示す積層体2(又は3)の構成
と実質的に同じであり、対応する部分には同じ符号を付
して説明を省略する。
【0018】図7(a) は本発明に係る多層TABテープ
に用いる積層体の更に他の例を示す斜視図、図7(b) は
同じく図7(a) のb−b線による断面図である。図7
(a) に示す積層体2(又は3)にあっては、その外周縁
及び開口部2a (又は3a) の内周縁に夫々突起部2b,2c(又
は3b,3c)を設けた構成としてある。
【0019】図8(a) は本発明に係る多層TABテープ
を構成する積層体の更に他の例を示す斜視図、図8(b)
は同じく図8(a) のb−b線による断面図である。この
例では金属板21 (又は31) には開口部が形成されておら
ず、中央部では電気的接続部材22 (又は32) の絶縁層22
a(又は32a)が矩形状に除去され、ここに金属板21 (又は
31) を露出せしめてある。図8に示す積層体2(又は
3)はその電気的接続部材22 (又は32) の導電体22b(又
は32b)の太さを大きくして、辺縁部及び金属板21(又は3
1) が露出するLSI10のマウント部分の周縁部に夫々
1個づつ設けた構成としてある。このような構成では導
電体22b(又は32b)の数が少なくて済み、それだけ加工が
容易となる利点が得られる。なお、この実施例では突起
部は形成していない。
【0020】図9(a) は本発明に係る多層TABテープ
を構成する積層体の更に他の例を示す斜視図、図9(b)
は同じく図9(a) のb−b線による断面図である。図8
に示す例において、その周縁部に突起部2b (又は3b) を
設けた構成としてある他の構成は図8に示す例と実質的
に同じである。図6,図9に示す実施例は積層体2又は
3のいずれとしても用いられ、また図8,図9に示す実
施例は積層体2として用いられ、LSI10は直接金属板
21 (又は31) の中央部に配設される。
【0021】図10は本発明の他の実施例を示す断面図、
図11は同じくこの実施例を用いて構成したLSI10のプ
ラスチックパッケージ(QFP) の断面図である。この実施
例にあってはTABリード1の上面に一体的に固定され
た積層体3はTAB基材たる絶縁フィルム6をそのまま
絶縁材として利用して電気的接続部材34を構成すると共
に、電源層又は接地層を構成する金属板35はメッキ金属
層にて構成されている。即ち絶縁フィルム6の所定個所
に貫通孔を設け、この貫通孔にCu,Au 等の金属製の導電
体34b を充填して構成してある。他の構成は図1,図
2,図3に示した実施例と実質的に同じであり、対応す
る部分に同じ番号を付して説明を省略する。なお積層体
2についても同様の構成としてよいことは勿論である。
【0022】このような実施例にあってはTAB基材で
ある絶縁フィルム6を電気的接続部材34の絶縁材として
利用し、また電源層又は接地層を構成する金属板35とし
てAu,Cu等のメッキ金属層を利用するため、高効率の製
造が可能となる効果を有する。
【0023】なお上述の実施例において、積層体2,3
の電源層または接地層を構成する金属板21,31 とを夫々
Cu又はCu合金製とし、電気的接続部材22,32 の導電体22
b,32b との接続部分にはAg,AuまたはAl膜を形成してい
るが、この場合に、Ag,AuまたはAlへのCuの拡散を防止
するために、中間層としてNiまたはMo層を設けるように
してもよい。
【0024】またTABリード1と積層体2,3の金属
板21,31 とをFe−42%Ni合金製としてもよい。更に、上
述の実施例では導電体22b,32b の全部がAuからなるが、
その接合部にのみハンダを被せた構成としてもよい。こ
のような場合にはTABリード1との接合方法としてハ
ンダリフローが用いられる。
【0025】なお上述の各実施例では、TABリード1
及び積層体2,3の電気的接続部分にのみAg,Auまたは
Al膜が形成されているが、全表面にメッキ,蒸着,スパ
ッタリング法等によってAu膜を形成するようにしてもよ
い。
【0026】本実施例にあってはTABリードと金属板
21,31 との接合に際し、金属板21,31 の一部を折り曲げ
る等の工程が不要となり、容易に多層TABテープを製
造でき、狭ピッチ,多ピン化を実現できる。
【0027】本実施例では抵抗溶接を用いて接合が可能
であるので、この点からも狭ピッチ,多ピン化を推進さ
せることが可能である。更に、TABリード1の信号線
を電源層,接地層の2枚の金属板21,31 にて挟む構成に
なっているので、電気的雑音の低減を図ることができ
る。また、これら上下の金属板21,31 は放熱板としての
役割を果たすことになり、LSI10からの熱を放散する
機能が高い。
【0028】
【発明の効果】以上の如く本発明に係る多層TABテー
プにあっては、TABリードの両面に電源層,接地層を
構成する金属板と電気的接続部材とを一体的に積層構成
した積層体を固定して構成することとしているから、電
源層,接地層夫々を備えることでIC,LSIパッケー
ジの製造の効率化が図れ、また信号線用のTABリード
がその両側から金属板にて挟まれることとなって電気的
雑音の大幅な改善が図れ、更に金属板が放熱機能を司る
ことで放熱特性の向上も図れる等本発明は優れた効果を
奏するものである。
【図面の簡単な説明】
【図1】本発明に係る多層TABテープの断面図であ
る。
【図2】本発明に係る多層TABテープを構成する積層
体の斜視図,断面図である。
【図3】本発明に係る多層TABテープを構成する積層
体の斜視図,断面図である。
【図4】積層体の製造工程を示す説明図である。
【図5】図1に示す多層TABテープを用いて構成した
LSIのプラスチックパッケージの断面図である。
【図6】積層体の他の例を示す斜視図,断面図である。
【図7】積層体の他の例を示す斜視図,断面図である。
【図8】本発明の他の実施例を示す多層TABテープの
斜視図,断面図である。
【図9】本発明の他の実施例を示す多層TABテープの
斜視図,断面図である。
【図10】本発明の更に他の実施例を示す断面図であ
る。
【図11】図10に示す多層TABテープを用いて構成し
たLSIのプラスチックパッケージの断面図である。
【図12】従来のTABテープを示す断面図である。
【図13】従来の多層TABテープを示す断面図であ
る。
【符号の説明】
1 TABリード 2 積層体 3 積層体 5 樹脂 10 LSI 21 金属板 22 電気的接続部材 22a 絶縁材 22b 導電体 31 金属板 32 電気的接続部材 32a 絶縁材 32b 導電体
フロントページの続き (56)参考文献 特開 昭64−84689(JP,A) 特開 昭64−84726(JP,A) 特開 平5−335380(JP,A) 特開 平6−104310(JP,A) 特開 平4−25144(JP,A) 特開 平4−196234(JP,A) 特開 平2−159013(JP,A) 特開 平1−140634(JP,A) 特開 平1−96941(JP,A) 特開 昭64−14934(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12 H01P 3/00 H01P 5/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁材に形成された貫通孔にその両端部
    を前記絶縁材の両面から露出させた状態で導電体を埋設
    した構成をなす1または複数の電気的接続部材における
    前記導電体の一方の露出部を、TABリードの両面に接
    して配設させ、前記電気的接続部材の他方の露出部に接
    して平面状の1または複数の金属層を設け、前記TAB
    リードと前記金属板とを前記電気的接続部材により電気
    的に接続させた構造を有することを特徴とする多層TA
    Bテープ。
JP32498192A 1992-11-09 1992-11-09 多層tabテープ Expired - Fee Related JP3196379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32498192A JP3196379B2 (ja) 1992-11-09 1992-11-09 多層tabテープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32498192A JP3196379B2 (ja) 1992-11-09 1992-11-09 多層tabテープ

Publications (2)

Publication Number Publication Date
JPH06151513A JPH06151513A (ja) 1994-05-31
JP3196379B2 true JP3196379B2 (ja) 2001-08-06

Family

ID=18171798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32498192A Expired - Fee Related JP3196379B2 (ja) 1992-11-09 1992-11-09 多層tabテープ

Country Status (1)

Country Link
JP (1) JP3196379B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016175A (ja) * 2000-06-29 2002-01-18 Hitachi Cable Ltd スティフナ付きtabテープ及びそれを用いた半導体装置

Also Published As

Publication number Publication date
JPH06151513A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
US5359222A (en) TCP type semiconductor device capable of preventing crosstalk
JP3481444B2 (ja) 半導体装置及びその製造方法
KR100298162B1 (ko) 수지봉지형반도체장치
US6344683B1 (en) Stacked semiconductor package with flexible tape
US6528353B2 (en) Chip stack-type semiconductor package and method for fabricating the same
US6803254B2 (en) Wire bonding method for a semiconductor package
US6589810B1 (en) BGA package and method of fabrication
US5461255A (en) Multi-layered lead frame assembly for integrated circuits
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6664618B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
US6713317B2 (en) Semiconductor device and laminated leadframe package
JPS6355213B2 (ja)
JPH0448767A (ja) 樹脂封止型半導体装置
KR100606295B1 (ko) 회로 모듈
JP3063846B2 (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
JP3196379B2 (ja) 多層tabテープ
JP2803656B2 (ja) 半導体装置
JP2620611B2 (ja) 電子部品搭載用基板
JPH06104369A (ja) 多層リードフレーム
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP3294998B2 (ja) 半導体装置
JPH06104310A (ja) Tab方式回路接続方法
KR100533762B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees