TW201724567A - 用於安裝發光半導體裝置之撓性電路 - Google Patents

用於安裝發光半導體裝置之撓性電路 Download PDF

Info

Publication number
TW201724567A
TW201724567A TW105128241A TW105128241A TW201724567A TW 201724567 A TW201724567 A TW 201724567A TW 105128241 A TW105128241 A TW 105128241A TW 105128241 A TW105128241 A TW 105128241A TW 201724567 A TW201724567 A TW 201724567A
Authority
TW
Taiwan
Prior art keywords
conductive
lesd
frame
frame portion
flexible
Prior art date
Application number
TW105128241A
Other languages
English (en)
Inventor
艾利珍卓 艾爾德瑞二世 阿卡歐力 那瑞葛
萊維 潘菈尼西娃
Original Assignee
３Ｍ新設資產公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ３Ｍ新設資產公司 filed Critical ３Ｍ新設資產公司
Publication of TW201724567A publication Critical patent/TW201724567A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一種撓性介電基材界定一LESD安裝區，該LESD安裝區包括延伸穿過該撓性介電基材的兩個導電填充通孔，且該LESD安裝區實質上由兩個導電框架部分所環繞。該等框架部分係分別與該等導電填充通孔電性連接。該等導電填充通孔在該安裝區中形成互相共面的導電特徵。

Description

用於安裝發光半導體裝置之撓性電路
在諸如印表機、電腦、監視器、及類似者的各種電子設備應用中，常把撓性電路及總成用來當作連接器。相較於以前使用之剛性電路板，此等電路在可撓性及空間節省方面皆提供更多益處。
在將LED附接至撓性電路及總成之處，可採用附接技術。已將各式晶粒附接技術用於例如倒裝晶片晶粒，該等晶粒附接技術包括共晶接合，因為對於附接材料(因而對應地成本較低)及性能之需求較低以及較佳的可靠性而使該等晶粒附接技術具有吸引力。共晶接合一般透過金與錫之金屬間接合而發生。然而，儘管該接合程序有該等優點，但其需要附接至一共同LED之相鄰的導體之間的高度共面性。
本揭露係關於一種撓性發光半導體裝置(LESD)總成。一種撓性介電基材界定一LESD安裝區，該LESD安裝區包括延伸穿過該撓性介電基材的兩個導電填充通孔，且該LESD安裝區實質上由兩個導電框架部分所環繞。該等框架部分係分別與該等導電填充通孔 電性連接。該等導電填充通孔在該安裝區中形成互相共面的導電特徵。該等框架特徵可作為該等導電填充通孔的一錨定物並作為一攔堵特徵以固定該LESD或該安裝區內的接合材料。
在一個態樣中，本說明係關於一種用於安裝一發光半導體裝置(LESD)之撓性多層構造。此構造包括一撓性介電基材，其具有相對之頂部及底部主表面以及在該頂部主表面上以用於受納一LESD的一第一LESD安裝區。一導電框架設置於該頂部主表面上且包括互相電性隔離的導電第一及第二框架部分。該等第一與第二部分組合起來環繞該LESD安裝區的至少75%。複數個通孔形成於該LESD安裝區中。各通孔在該等頂部與底部主表面之間延伸且經一導電材料填充以形成複數個導電填充通孔。該複數個導電填充通孔中的一第一導電填充通孔經電性連接至該第一框架部分，且該複數個導電填充通孔中的一第二導電填充通孔經電性連接至該第二框架部分。
在另一態樣中，本說明係關於一種撓性LESD總成。該撓性LESD總成包括本文所述的撓性多層構造以及在該第一LESD安裝區中安裝於該頂部主表面上且電性連接至該等第一及第二導電填充通孔之一或多個LESD。
在進一步態樣中，本說明係關於一種製造用於安裝一發光半導體裝置(LESD)之一撓性多層構造的方法。該方法包括提供一撓性介電基材，其具有相對之頂部及底部主表面以及在該頂部主表面上以用於受納一LESD的一第一LESD安裝區。該方法包括圖案化該頂部表面上的導電第一及第二框架部分以組合起來形成環繞該第一 LESD安裝區的至少75%的一框架、以及形成複數個通孔於該第一LESD安裝區中。各通孔在該等頂部與底部主表面之間延伸。接著，該方法包括以一導電材料自該頂部主表面朝向該底部主表面延伸以填充該複數個通孔之各者以形成複數個導電填充通孔、及將該複數個導電填充通孔中之一第一導電填充通孔電性連接至該第一框架部分，以及將該複數個導電填充通孔中之一第二導電填充通孔電性連接至該第二框架部分。
在另一態樣中，本說明係關於一種用於安裝一發光半導體裝置(LESD)之撓性多層構造。該構造包括一撓性介電基材，該撓性介電基材具有相對的頂部與底部主表面。第一及第二導電框架部分設置於該頂部主表面上且互相電性隔離。該第一及第二框架部分組合起來形成在其內界定用於受納一LESD的一LESD安裝區的一框架。該等第一及第二框架部分各具有大於約15微米的一平均厚度，且組合起來環繞該LESD安裝區的至少75%。第一及第二通孔形成於該LESD安裝區中且垂直地在該等頂部與底部主表面之間延伸且橫向地延伸超出該LESD安裝區。該等第一及第二通孔經以一導電材料填充以形成各別導電第一及第二填充通孔。該導電第一填充通孔經電性連接至該第一框架部分。該導電第二填充通孔經電性連接至該第二框架部分，以使該等第一及第二框架部分之各者與設置於該撓性多層構造之上或之內的一電氣組件或一導電跡線之間的任何電性連接係僅透過該等導電第一及第二填充通孔。
這些以及多種其他特徵與優點將因研讀下面的詳細說明而明顯可知。
5‧‧‧第一通孔
6‧‧‧第二通孔
50‧‧‧覆晶連接
60‧‧‧覆晶連接
100‧‧‧撓性LESD總成；撓性多層構造
102‧‧‧撓性介電基材
103‧‧‧頂部主表面；撓性介電基材
104‧‧‧底部主表面
105‧‧‧第一導電填充通孔
106‧‧‧第二導電填充通孔
108‧‧‧LESD(撓性發光半導體裝置)
110‧‧‧導電金屬層
110a‧‧‧第一子層/種子層
110b‧‧‧第二子層
111‧‧‧高度
112‧‧‧導電框架/導電第一框架部分
116‧‧‧導電框架/導電第二框架部分
120‧‧‧LESD安裝區
121‧‧‧內壁
122‧‧‧內壁
130‧‧‧電子組件安裝區
138‧‧‧二極體
205‧‧‧第一通孔開口
206‧‧‧第二通孔開口
212‧‧‧第一框架部分開口
216‧‧‧第二框架部分開口
230‧‧‧抗蝕劑層
由結合隨附圖式與以下本揭露之各個實施例的實施方式可更完整理解本揭露，其中：圖1係根據本說明之一撓性LESD總成的一示意剖面圖；圖2係圖1中所繪示之撓性LESD總成的一示意俯視平面圖；而圖3係根據本說明之一種製作撓性LESD總成之方法的流程圖。
下文實施方式將參考構成本說明書之一部分的隨附圖式，而且在其中以圖解說明的方式呈現數個具體實施例。應瞭解，可設想出並做出其他實施例而不偏離本揭露的範疇或精神。因此，以下之詳細敘述並非作為限定之用。
除非另有指明，本文中所用所有科學以及技術詞彙具本發明所屬技術領域中所通用的意義。本文所提出的定義是要增進對於本文常用之某些詞彙的理解，並不是要限制本揭露的範疇。
除非另有所指，本說明書及申請專利範圍中用以表示特徵之尺寸、數量、以及物理特性的所有數字，皆應理解為在所有情況下以用語「約(about)」修飾之。因此，除非另有相反指示，否則在前面說明書以及隨附申請專利範圍中所提出的數值參數為近似值，其可依據所屬技術領域中具有通常知識者所欲之特性運用在本文中所揭示之教示而變化。
由端點表述的數值範圍包括在該範圍之內包含的所有數字(例如，1至5包括1、1.5、2、2.75、3、3.80、4、及5)以及該範圍內的任何範圍。
如本說明書以及隨附申請專利範圍中所使用，除非內文明確地另有所指，單數形「一(a/an)」以及「該(the)」涵蓋具有複數個指稱物(referents)的實施例。
如本說明書以及隨附申請專利範圍中所使用，「或(or)」一詞一般是用來包括「及/或(and/or)」的意思，除非內文明確另有所指。
如本文中所使用，「具有(have,having)」、「包括(include,including)」、「包含(comprise,comprising)」或諸如此類係以其開放式意義使用，且一般意指「包括但不限於(including,but not limited to)」。應理解，「基本上由...組成(consisting essentially of)」、「由...組成(consisting of)」、以及類似用語係歸於「包含(comprising)」以及類似用語中。
若在本文中使用空間相關用語，包括但不限於「下(lower)」、「上(upper)」、「之下(beneath)」、「下方(below)」、「上方(above)」、以及「上面(on top)」，是為了便於描述一元件與其他元件的空間關係。除了圖中所繪示及本文所述之特定定向之外，此類空間相關用語還涵蓋了裝置於使用或操作中的不同定向。例如，若圖中繪示之物體經倒轉或翻轉，先前描述為在其他元件下面或之下的部分，會變成在該等其他元件的上方。
如本文中所使用，當一元件、組件或層例如描述成與另一元件、組件或層形成一「重合介面(coincident interface)」、在另一元件、組件或層「上(on)」、或者是「連接至(connected to)」、「耦合於(coupled with)」、「堆疊其上(stacked on)」、或「接觸(in contact with)」另一元件、組件或層，此可為直接在其上、直接連接至、直接耦合於、直接堆疊其上、直接接觸，或例如中介元件、組件、或層可能在該特定元件、組件、或層上，或者是中介元件、組件、或層可能連接、耦合或接觸該特定元件、組件或層。例如，當一元件、組件或層被稱為「直接位於」另一元件「上」、「直接連接至」或「直接耦合至」另一元件、或「直接與」另一元件「接觸」時，則舉例來說，不存在任何中間元件、組件或層。
如本文中所使用，用語「共面(coplanar)」意謂兩個元件所屬平面互相的距離在0至2微米以內。
本揭露係關於一種撓性發光半導體裝置(LESD)總成。具體而言，該撓性介電基材界定一LESD安裝區，該LESD安裝區包括延伸穿過該撓性介電基材的兩個導電填充通孔，且該LESD安裝區實質上由兩個導電框架部分所環繞。該等框架部分係分別與該等導電填充通孔電性連接。該等導電填充通孔在該安裝區中形成互相共面的導電特徵。該等框架特徵可作為該等導電填充通孔的一錨定物並作為一攔堵特徵以固定該LESD或該安裝區內的接合材料。雖然未如此限制本揭露，但透過討論下文提供之實例，將獲得對本揭露之各種態樣之理解。
圖1係根據本說明之一撓性LESD總成100的一示意剖面圖。圖2係圖1中所繪示之撓性LESD總成的一示意俯視平面圖。
該撓性LESD總成100包括一撓性介電基材102，其具有一頂部主表面103及一相對的底部主表面104。在許多實施例中，撓性介電基材102係由聚合物材料所形成。在一些實施例中，撓性介電基材係由聚醯亞胺所形成。在其他實施例中，撓性介電基材係由任何其他數目個適合的撓性聚合物形成，該等撓性聚合物包括(但不限於)聚對苯二甲酸乙二酯(PET)、液晶聚合物、聚碳酸酯、聚醚醚酮、或熱塑性聚合物或撓性環氧樹脂材料之熱定型。
撓性LESD總成100包括在頂部主表面103上用於受納一LESD的一LESD安裝區120。在頂部主表面103與底部主表面104之間延伸的複數個導電填充通孔105、106係位於LESD安裝區120內。複數個導電填充通孔105、106各具有可互相共面且可與LESD安裝區120之一頂部表面共面的一頂部表面。
該複數個通孔可填充以導電材料，包括一電鍍導電材料、一焊接材料、或一導電膏以形成該等導電填充通孔105、106。在許多實施例中，填充該複數個通孔中之至少一個通孔的導電材料在該介電基材之底部主表面處形成一凹部。在一些實施例中，填充該複數個通孔中之至少一個通孔的導電材料延伸超出該底部主表面並在該底部主表面處形成一突出部。
一或多個LESD 108安裝在該頂部主表面上的LESD安裝區120中，且電性耦合至第一及第二導電填充通孔105、106。導電 框架112、116具有實質上環繞(如下說明)但不觸及該一或多個LESD 108的一內壁121、122。
在覆晶實施例中，該一或多個LESD中的該至少一個LESD 108透過覆晶連接50、60電性耦合至第一及第二導電填充通孔105、106。此處，該一或多個LESD中的至少一個LESD 108係一覆晶LESD。
在線接合實施例中，該一或多個LESD中的該至少一個LESD 108透過線接合連接(如圖3中最後步驟所繪示)電性耦合至第一及第二導電填充通孔105、106。此處，該一或多個LESD中的至少一個LESD 108係一線接合LESD。
在許多實施例中，該一或多個LESD中的至少一個LESD 108透過共晶接合電性耦合至第一及第二導電填充通孔105、106。該一或多個LESD 108包括至少兩個經調適以按不同原色發光的LESD。舉例而言，該一或多個LESD 108包括以下之至少一者：經調適以發紅光的一紅色LESD、經調適以發綠光的一綠色LESD、及經調適以發藍光的一藍色LESD。該一或多個LESD 108係可選地經封裝，且可經以諸如磷光體之一光轉換材料來封裝。該封裝材料可係由諸如聚矽氧之一封裝材料形成。
一導電框架112、116設置於頂部主表面103上，且包括互相電性隔離的一導電第一框架部分112及一導電第二框架部分116。該等第一及第二部分112、116組合起來環繞LESD安裝區120的至少75%。在許多實施例中，第一及第二部分112、116組合起來 環繞LESD安裝區120的至少50%、或至少60%、或至少70%、或至少80%、或至少90%、或至少95%。在許多實施例中，第一及第二部分112、116組合起來環繞LESD安裝區120的至少50%、或至少60%、或至少70%、或至少80%、或至少90%，但少於100%、或少於99%、或少於95%。
第一導電填充通孔105經電性連接至第一框架部分112。第二導電填充通孔106經電性連接至第二框架部分116。較佳的是，第一導電填充通孔105係與第一框架部分112接觸或直接接觸，且第二導電填充通孔106係與第二框架部分116接觸或直接接觸。
導電第一框架部分112與一導電第二框架部分116自撓性介電基材102之頂部主表面103向外延伸。在許多實施例中，該導電第一框架部分112與一導電第二框架部分116二者皆夠厚以在將LESD 108安裝在LESD安裝區120上的步驟期間協助將該LESD維持於該LESD安裝區內。在許多實施例中，該導電第一框架部分112與一導電第二框架部分116二者皆夠厚以在將LESD 108以錫焊程序安裝在LESD安裝區120上的步驟期間協助將該LESD維持於該LESD安裝區內。
導電第一框架部分112與一導電第二框架部分116自撓性介電基材102之頂部主表面103向外延伸一高度111，該高度係至少15微米、至少20微米、或至少30微米、或至少40微米、或至少50微米、或至少60微米、或至少80微米。在許多實施例中，導電第一框架部分112與一導電第二框架部分116自撓性介電基材102之頂 部主表面103向外延伸一高度111，該高度係在自15至150微米之一範圍、或在自25至125微米之一範圍內。
如圖2中所示，第一導電填充通孔105的部分與第一框架部分112於一平面圖中重疊，第二導電填充通孔106的部分與該與框架部分116於一平面圖中重疊。圖2繪示導電框架112、116(實線)設置於導電填充通孔105、106頂部(在暴露之處係實線，而在框架112、116重疊其上之處則係虛線)。在許多實施例中，第一導電填充通孔105及第二導電填充通孔之各者之一頂部表面覆蓋該LESD安裝區之至少30%、或覆蓋該LESD安裝區之至少40%、或覆蓋該LESD安裝區之至少50%。
在繪示性實施例中，在第一框架部分112與設置於該撓性多層構造之上或設置於其內的一電氣組件或一導電跡線之間的任何電性連接係僅透過第一導電填充通孔105。同樣地，在第二框架部分116與設置於該撓性多層構造之上或設置於其內的一電氣組件或一導電跡線之間的任何電性連接係僅透過第二導電填充通孔106。
在許多實施例中，撓性多層構造100中包括一第二安裝區或電子組件安裝區。舉例而言，第一框架部分112經繪示成界定一電子組件安裝區130。該電子組件安裝區130係與LESD安裝區120間隔開。在一些實施例中，電子組件安裝區130可延伸第一框架部分112之一部分或其一厚度至實質上撓性介電基材103之頂部主表面。
在許多實施例中，電子組件安裝區130係實質上小於LESD安裝區120。在一些實施例中，電子組件安裝區130係經調適 以受納諸如一基納二極體(Zener diode)之一二極體138。舉例而言，電子組件安裝區130小於LESD安裝區120(以俯視平面圖表面積計)至少1.5個係數或至少2個係數。
導電第一框架部分112與一導電第二框架部分116可具有實質上環繞LESD安裝區120的任何有用形狀。在許多實施例中，第一及第二框架部分112、116之各者大致上係C形，其具有面對第一及第二框架部分112、116之另一者的一開口端，如圖2中所繪示。在許多實施例中，第一及第二框架部分112、116之各者大致上係直線形狀。
第一導電填充通孔105及第二導電填充通孔106可具有任何有用形狀。在許多實施例中，第一及第二導電填充通孔105、106之各者係一多邊形(就平面圖而言)。
圖3係根據本說明之一種製作撓性LESD總成之方法的流程圖。製作用於安裝一發光半導體裝置(LESD)之一撓性多層構造的方法包括提供一撓性介電基材102，其具有相對的頂部主表面103及底部主表面104以及在頂部主表面103上用於受納一LESD 108的一LESD安裝區120。
將一導電金屬層110施加至頂部主表面103。該導電金屬層110可包括子層110a及110b。一第一子層110a可係經濺鍍至頂部主表面103上的一「種子」層，而第二子層110b則可經快速電鍍於該第一子層或種子層110a上。不過，此組合可理解為將一導電金屬層110施加於基材102之頂部主表面103上的一步驟。
將抗蝕劑層230(舉例而言，例如光阻劑)施加至基材102之底部主表面104以及導電金屬層110。將抗蝕劑層230圖案化以形成導電第一及第二框架部分開口212、216以及第一及第二通孔開口205、206。可依所欲及如圖3中所繪示，將一可選電子組件安裝區130圖案化並包括於一二極體138。
接著將導電金屬110(舉例而言，例如銅)電鍍或沉積於第一與第二框架部分開口212、216中以形成如上所述之實質上環繞LESD安裝區120的第一及第二框架部分112、116。如上所述，第一及第二框架部分112、116實質上環繞LESD安裝區120的至少75%。圖案化導電第一及第二框架部分112、116之步驟包括電鍍至少15微米、或至少20微米、或至少25微米、或至少30微米之一厚度的銅。
將由第一及第二通孔開口205、206所暴露出來的基材102之部分移除或蝕刻掉以形成自頂部主表面103延伸至底部主表面104的一第一及第二通孔5、6。接著將第一及第二通孔5、6之各者以一導電材料填充，該導電材料自頂部主表面103朝向底部主表面104延伸以形成複數個導電填充通孔105、106。該導電材料可係任何有用的導電材料，例如錫焊材料或一導電膏，或例如藉由以銅來電鍍該通孔。
此方法將第一導電填充通孔105電性連接至第一框架部分112，且將第二導電填充通孔106電性連接至第二框架部分116。在最終構造中，第一導電填充通孔105及第二導電填充通孔106之各者 之安裝表面係共面且經接合至一LESD 108，諸如一覆晶LESD或線接合(橫向裸晶)LESD。
因此，揭示用於安裝發光半導體裝置之撓性電路。
在此特以引用之方式將本文所引述之所有參考文件以及出版品之全文明示納入本揭露中，除非其內容可能與本揭露直接抵觸。雖在本文中是以具體實施例進行說明及描述，但所屬技術領域中具有通常知識者將瞭解可以各種替代及/或均等實施來替換所示及所描述的具體實施例，而不偏離本揭露的範疇。本申請案意欲涵括本文所討論之特定具體實施例的任何調適形式或變化形式。因此，本揭露意圖僅受限於申請專利範圍及其均等者。本文所揭示之實施例僅為說明性目的而非限制性。
50‧‧‧覆晶連接
60‧‧‧覆晶連接
100‧‧‧撓性LESD總成；撓性多層構造
102‧‧‧撓性介電基材
103‧‧‧頂部主表面；撓性介電基材
104‧‧‧底部主表面
105‧‧‧第一導電填充通孔
106‧‧‧第二導電填充通孔
108‧‧‧LESD(撓性發光半導體裝置)
111‧‧‧高度
112‧‧‧導電框架/導電第一框架部分
116‧‧‧導電框架/導電第二框架部分
120‧‧‧LESD安裝區
121‧‧‧內壁
122‧‧‧內壁

Claims (10)

  1. 一種用於安裝一發光半導體裝置(LESD)之撓性多層構造，其包含：一撓性介電基材，其包含相對之頂部及底部主表面及一在該頂部主表面上以用於受納一LESD之LESD安裝區；一導電框架，其設置於該頂部主表面上且包含互相電性隔離的導電第一及第二框架部分，該等第一與第二部分組合起來環繞該LESD安裝區的至少75%；以及形成於該LESD安裝區中之複數個通孔，各通孔在該頂部主表面與該底部主表面之間延伸且填充有一導電材料以形成複數個導電填充通孔，該複數個導電填充通孔中之一第一導電填充通孔電性連接至該第一框架部分，該複數個導電填充通孔中之一第二導電填充通孔電性連接至該第二框架部分。
  2. 如請求項1之撓性多層構造，使得當將一LESD安裝於該LESD安裝區中之該基材上時，該框架夠厚以在該安裝期間協助將該LESD維持於該LESD安裝區內。
  3. 如請求項1之撓性多層構造，其中該第一導電填充通孔之部分與該第一框架部分於一平面圖中互相重疊，且該第二導電填充通孔之部分與該第二框架部分於一平面圖中互相重疊。
  4. 如請求項1之撓性多層構造，其中於一平面圖中，該等第一及第二導電填充通孔之各者之一頂部表面覆蓋該LESD安裝區的至少40%。
  5. 如請求項1之撓性多層構造，其中該第一框架部分與設置於該撓性多層構造之上或之內的一電氣組件或一導電跡線之間的任何電性連接係僅透過該第一導電填充通孔，且該第二框架部分與設置於該撓性多層構造之上或之內的一電氣組件或一導電跡線之間的任何電性 連接係僅透過該第二導電填充通孔。
  6. 如請求項1之撓性多層構造，其中該第一框架部分在其內界定與該LESD安裝區間隔開的一電子組件安裝區，該電子組件安裝區自該第一框架部分之一頂部表面實質上延伸至該撓性介電基材之該頂部主表面。
  7. 如請求項1之撓性多層構造，其中該導電框架的一平均厚度係至少20微米。
  8. 如請求項1之撓性多層構造，其中於一平面圖中，該等第一及第二框架部分之各者係大致C形，其具有面對該等第一與及第二框架部分之另一者的一開口端。
  9. 一種製造用於安裝一發光半導體裝置(LESD)之一撓性多層構造之方法，其包含：提供一撓性介電基材，其包含相對之頂部及底部主表面及在該頂部主表面上以用於受納一LESD之一LESD安裝區；圖案化該頂部表面上的導電第一及第二框架部分以組合起來形成環繞該LESD安裝區的至少75%的一框架；以及在該LESD安裝區中形成複數個通孔，各通孔在該等頂部與底部主表面之間延伸；以一導電材料填充該複數個通孔之各者，該材料自該頂部主表面朝向該底部主表面延伸以形成複數個導電填充通孔；將該複數個導電填充通孔中之一第一導電填充通孔電性連接至該第一框架部分；以及將該複數個導電填充通孔中之一第二導電填充通孔電性連接至該第二框架部分。
  10. 一種用於安裝一發光半導體裝置(LESD)之撓性多層構造，其包含：一撓性介電基材，其包含相對的頂部與底部主表面； 第一及第二導電框架部分，其等設置於該頂部主表面上且互相電性隔離，該等第一與第二框架部分組合起來形成在其內界定用於受納一LESD的一LESD安裝區的一框架，該等第一及第二框架部分各具有大於約15微米的一平均厚度，且組合起來環繞該LESD安裝區的至少75%；以及第一與第二通孔，其等形成於該LESD安裝區中且垂直地在該等頂部與底部主表面之間延伸且橫向地延伸超出該LESD安裝區，該等第一及第二通孔填充有一導電材料以形成各別之導電第一與第二填充通孔，該導電第一填充通孔電性連接至該第一框架部分，該導電第二填充通孔電性連接至該第二框架部分，以使該等第一及第二框架部分之各者與設置於該撓性多層構造之上或之內的一電氣組件或一導電跡線之間的任何電性連接係僅透過該等導電第一及第二填充通孔。
TW105128241A 2015-09-02 2016-09-01 用於安裝發光半導體裝置之撓性電路 TW201724567A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562213357P 2015-09-02 2015-09-02

Publications (1)

Publication Number Publication Date
TW201724567A true TW201724567A (zh) 2017-07-01

Family

ID=56896803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128241A TW201724567A (zh) 2015-09-02 2016-09-01 用於安裝發光半導體裝置之撓性電路

Country Status (4)

Country Link
US (1) US10580940B2 (zh)
CN (1) CN107924973B (zh)
TW (1) TW201724567A (zh)
WO (1) WO2017040478A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019127731A1 (de) * 2019-10-15 2021-04-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP3743716B2 (ja) * 2002-01-11 2006-02-08 松下電器産業株式会社 フレキシブル配線基板及び半導体素子の実装方法
TW201138165A (en) * 2010-04-23 2011-11-01 yi-zhang Chen High heat-dissipation LED non-metal substrate and manufacturing method thereof and high heat-dissipation LED component and manufacturing method thereof
KR20130143061A (ko) * 2010-11-03 2013-12-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 와이어 본드 프리 다이를 사용한 가요성 led 디바이스
KR20120048996A (ko) 2010-11-08 2012-05-16 삼성엘이디 주식회사 발광장치
JP6192655B2 (ja) 2011-11-23 2017-09-06 スリーエム イノベイティブ プロパティズ カンパニー 三次元構造体を有するフレキシブル発光半導体装置
US8933473B1 (en) * 2012-06-01 2015-01-13 Valery Dubin Method, apparatus and system for providing light source structures on a flexible substrate
CN104124318A (zh) * 2013-04-24 2014-10-29 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
US10692843B2 (en) * 2013-12-04 2020-06-23 3M Innovative Properties Company Flexible light emitting semiconductor device with large area conduit
CN106104820B (zh) 2014-03-25 2019-04-26 3M创新有限公司 具有共面导电零件的柔性电路及其制造方法

Also Published As

Publication number Publication date
CN107924973A (zh) 2018-04-17
CN107924973B (zh) 2020-03-31
US10580940B2 (en) 2020-03-03
WO2017040478A1 (en) 2017-03-09
US20180219136A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US9685430B2 (en) Embedded package and method thereof
US9147667B2 (en) Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US10312184B2 (en) Semiconductor systems having premolded dual leadframes
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
US10438897B2 (en) Fiducial mark for chip bonding
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
US20090115039A1 (en) High Bond Line Thickness For Semiconductor Devices
TW201421589A (zh) 引線框架上的焊料阻流塞
KR100602847B1 (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
TW201724567A (zh) 用於安裝發光半導體裝置之撓性電路
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
JP5912471B2 (ja) 半導体デバイス
US20120068358A1 (en) Semiconductor package and method for making the same
US9117941B2 (en) LED package and method of the same
CN110718622B (zh) 一种发光二极管器件及其制造方法
JP6476478B2 (ja) 発光素子及び発光素子の製造方法
CN106298749A (zh) 发光二极管、电子器件及其制作方法
US20130168853A1 (en) Package substrate and method of fabricating the same
US20150001570A1 (en) LED Package and Method of the Same
KR20150092632A (ko) 반도체 다이 내장 3d 패키지 및 그 제조방법
JP2013016842A (ja) 半導体パッケージ