CN107924973B - 用于安装发光半导体器件的柔性电路 - Google Patents

用于安装发光半导体器件的柔性电路 Download PDF

Info

Publication number
CN107924973B
CN107924973B CN201680050500.3A CN201680050500A CN107924973B CN 107924973 B CN107924973 B CN 107924973B CN 201680050500 A CN201680050500 A CN 201680050500A CN 107924973 B CN107924973 B CN 107924973B
Authority
CN
China
Prior art keywords
conductive
light emitting
semiconductor device
emitting semiconductor
conductive frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680050500.3A
Other languages
English (en)
Other versions
CN107924973A (zh
Inventor
艾利珍卓·艾尔德瑞二世·A·那瑞葛
拉维·帕拉尼斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN107924973A publication Critical patent/CN107924973A/zh
Application granted granted Critical
Publication of CN107924973B publication Critical patent/CN107924973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Abstract

柔性介电基板(102)限定LESD安装区域(120)，该LESD安装区域(120)包括延伸穿过柔性介电基板(102)的两个导电填充通孔(105,106)，并且LESD安装区域大体上被两个导电框架部分(112,116)包围。框架部分分别与导电填充通孔(105,106)电连接。导电填充通孔(102,103)在彼此共面的安装区域(120)中形成导电特征部。

Description

用于安装发光半导体器件的柔性电路
背景技术
柔性电路和组件通常用作电子设备(诸如打印机、计算机、监控等等)的各种应用中的连接器。此类电路在柔性和空间节约两者上提供优于先前使用的刚性电路板的益处。
在LED附接到柔性电路和组件的情况下，可利用附接技术。各种管芯附接技术已用于例如倒装芯片管芯，该管芯附接技术包括低共熔粘结，该低共熔粘结由于需要较少的附接材料(以及相应地，较低的成本)和性能以及较好的可靠性而吸引人。低共熔粘结一般通过金和锡的金属内粘结来进行。然而，尽管该粘结工艺具有优点，但它要求常见的LED所附接到的相邻导体之间具有高水平的共面性。
发明内容
本公开涉及柔性发光半导体器件(LESD)组件。柔性介电基板限定了LESD安装区域，该LESD安装区域包括延伸穿过柔性介电基板的两个导电填充通孔，并且LESD安装区域大体上被两个导电框架部分包围。框架部分分别与导电填充通孔电连接。导电填充通孔在彼此共面的安装区域中形成导电特征部。框架特征部可充当用于导电填充通孔的锚定件并且充当在安装区域内固定LESD或粘结材料的挡板特征部。
在一个方面，本说明书涉及用于安装发光半导体器件(LESD)的柔性多层构造。该构造包括具有相反的顶部主表面和底部主表面以及用于接收LESD的在顶部主表面上的第一LESD安装区域的柔性介电基板。导电框架设置在顶部主表面上并且包括第一导电框架部分和第二导电框架部分，该第一导电框架部分和第二导电框架部分彼此电隔离。第一部分和第二部分组合地包围LESD安装区域的至少75％。在LESD安装区域中形成多个通孔。每个通孔在顶部主表面和底部主表面之间延伸并且填充有导电材料，以形成多个导电填充通孔。多个导电填充通孔中的第一导电填充通孔(电连接到第一框架部分，并且多个导电填充通孔中的第二导电填充通孔电连接到第二框架部分。
在另一方面，本说明书涉及柔性LESD组件。柔性LESD组件包括本文所述的柔性多层构造以及安装在第一LESD安装区域中的顶部主表面上并且电耦接到第一导电填充通孔和第二导电填充通孔的一个或多个LESD。
在另外的方面，本说明书涉及制造用于安装发光半导体器件(LESD)的柔性多层构造的方法。该方法包括提供具有相反的顶部主表面和底部主表面以及用于接收LESD的在顶部主表面上的第一LESD安装区域的柔性介电基板。该方法包括图案化顶部表面上的第一导电框架部分和第二导电框架部分，以组合地形成包围第一LESD安装区域的至少75％的框架，并且在第一LESD安装区域中形成多个通孔。每个通孔在顶部主表面和底部主表面之间延伸。然后，该方法包括用从顶部主表面朝向底部主表面延伸的导电材料填充多个通孔中的每个以形成多个导电填充通孔，并且将多个导电填充通孔中的第一导电填充通孔电连接到第一框架部分和将多个导电填充通孔中的第二导电填充通孔电连接到第二框架部分。
在另一方面，本说明书涉及用于安装发光半导体器件(LESD)的柔性多层构造。该构造包括具有相反的顶部主表面和底部主表面的柔性介电基板。第一导电框架部分和第二导电框架部分设置在顶部主表面上并且彼此电隔离。第一框架部分和第二框架部分组合地形成限定在其中的用于接收LESD的LESD安装区域的框架。第一框架部分和第二框架部分各自具有大于约15微米的平均厚度，组合地包围LESD安装区域的至少75％。第一通孔和第二通孔形成在LESD安装区域中，并且在顶部主表面和底部主表面之间竖直地延伸且越过LESD安装区域侧向地延伸。第一通孔和第二通孔填充有导电材料以形成相应的第一导电填充通孔和第二导电填充通孔。第一导电填充通孔电连接到第一框架部分。第二导电填充通孔电连接到第二框架部分，使得在第一框架部分和第二框架部分中的每个和设置在柔性多层构造之上或之内的电气部件或导电迹线之间的任意电连接仅通过第一导电填充通孔和第二导电填充通孔。
通过阅读以下详细描述，这些以及各种其它特征和优点将显而易见。
附图说明
结合附图，参考以下对本公开的各种实施方案的详细说明，可更全面地理解本公开，其中：
图1为根据本说明书的柔性LESD组件的示意性图示横剖视图；
图2为图1中示出的柔性LESD组件的示意性图示俯视平面图；并且
图3为根据本说明书制造柔性LESD组件的方法的流程图。
具体实施方式
在下面的详细描述中，参考了形成其一部分的附图，并且在附图中通过例示的方式示出了若干具体实施方案。应当理解，在不脱离本公开的范围或实质的情况下，可设想并做出其它实施方案。因此，以下详细描述不被认为具有限制意义。
除非另外指明，否则本文所使用的所有科学和技术术语具有在本领域中普遍使用的含义。本文提供的定义旨在有利于理解本文频繁使用的某些术语，并且并非意在限制本公开的范围。
除非另外指明，否则说明书和权利要求书中所使用的表达特征部尺寸、量和物理特性的所有数字在所有情况下均应理解成由术语“约”修饰。因此，除非有相反的说明，否则在上述说明书和所附权利要求中列出的数值参数均为近似值，这些近似值可根据本领域的技术人员利用本文所公开的教导内容期望的特性而变化。
通过端点表述的数值范围包括该范围内所包含的所有数字(例如1至5包括1、1.5、2、2.75、3、3.80、4和5)和该范围内的任何范围。
除非上下文另外清楚地指定，否则如本说明书和所附权利要求中使用的，单数形式“一个”、“一种”和“所述”涵盖了具有多个指代物的实施方案。
除非上下文另外清楚地指定，否则如本说明书和所附权利要求中使用的，术语“或”一般以其包括“和/或”的意义使用。
如本文所用，“具有”、“具有着”、“包括”、“包括着”、“包含”、“包含着”等均以其开放性意义使用，并且一般意指“包括但不限于”。应当理解，术语“基本上由...组成”、“由...组成”等等包含在“包括”等之中。
空间相关术语(包括但不限于“下”、“上”、“在……下方”、“在……下面”、“在……上方”、“在顶部”)，如果在本文使用，则是为了便于描述一个(或多个)元件相对于另一个元件的空间关系。除了附图中所描绘的和本文所述的特定取向外，此类空间相关术语涵盖器件在使用或操作时的不同取向。例如，如果附图中所描绘的对象翻转或倒转，则先前描述的在其它元件下方或下面的部分此时将位于那些其它元件上方。
如本文所用，当例如元件、部件或层被描述为与另一元件、部件或层形成“一致界面”，或“在其上”、“连接到其”、“与其耦接”、“堆叠在其上”或“与其接触”，则该元件、部件或层可为直接在其上、直接连接到其、与其直接耦接、直接堆叠在其上或与其直接接触，或者例如居间的元件、部件或层可在特定元件、部件或层上，与该特定元件、部件或层连接、耦接或接触。例如当元件、部件或层被称为“直接在”另一元件“上”、“直接连接到”另一元件、“与”另一元件“直接耦接”或“与”另一元件“直接接触”时，不存在居间的元件、部件或层。
如本文所用，术语“共面”意指两个元件的平面位于彼此的0微米至2微米内。
本公开涉及柔性发光半导体器件(LESD)组件。特别地，柔性介电基板限定LESD安装区域，该LESD安装区域包括延伸穿过柔性介电基板的两个导电填充通孔，并且LESD安装区域大体上被两个导电框架部分包围。框架部分分别与导电填充通孔电连接。导电填充通孔在彼此共面的安装区域中形成导电特征部。框架特征部可充当用于导电填充通孔的锚定件，并且充当在安装区域内固定LESD或粘结材料的挡板特征部。通过下文提供的示例的讨论将获得对本公开各方面的理解，然而本公开并不因此受到限制。
图1为根据本说明书的柔性LESD组件100的示意性图示横剖视图。图2为图1中示出的柔性LESD组件的示意性图示俯视平面图。
柔性LESD组件100包括柔性介电基板102，该柔性介电基板102具有顶部主表面103和相反的底部主表面104。在许多实施方案中，柔性介电基板102由聚合物材料形成。在一些实施方案中，柔性介电基板由聚酰亚胺形成。在其它实施方案中，柔性介电基板由任何其它数量的适当的柔性聚合物(包括但不限于聚对苯二甲酸乙二醇酯(PET)、液晶聚合物、聚碳酸酯、聚醚醚酮或热塑性聚合物或热固性柔性环氧树脂材料)形成。
柔性LESD组件100包括用于接收LESD的在顶部主表面103上的LESD安装区域120。多个导电填充通孔105、导电填充通孔106在顶部主表面103和底部主表面104之间延伸，并且在LESD安装区域120内。多个导电填充通孔105、导电填充通孔106各自具有顶部表面，该顶部表面可与彼此以及LESD安装区域120的顶部表面共面。
多个通孔可填充有导电材料(包括经过电镀的导电材料、焊料材料或导电浆料中的一种或多种)以形成导电填充通孔105、导电填充通孔106。在许多实施方案中，填充在多个通孔中的至少一个通孔处的导电材料在介电基板的底部主表面处形成凹陷部。在一些实施方案中，填充在多个通孔中的至少一个通孔处的导电材料越过底部主表面延伸并且在底部主表面处形成突出部。
一个或多个LESD 108安装在LESD安装区域120中的顶部主表面上，并且电耦接到第一导电填充通孔105和第二导电填充通孔106。导电框架112、导电框架116具有大体上包围(如上所述)一个或多个LESD 108但不触碰一个或多个LESD 108的内壁121、内壁122。
在倒装芯片实施方案中，一个或多个LESD中的至少一个LESD 108经由倒装芯片连接50、倒装芯片连接60电耦接到第一导电填充通孔105和第二导电填充通孔106。此处，一个或多个LESD中的至少一个LESD 108为倒装芯片LESD。
在引线粘结实施方案中，一个或多个LESD中的至少一个LESD 108经由引线粘结连接电耦接到第一导电填充通孔105和第二导电填充通孔106(如图3中的最后一步中所示)。此处，一个或多个LESD中的至少一个LESD 108为引线粘结LESD。
在许多实施方案中，一个或多个LESD中的至少一个LESD 108经由低共熔粘结电耦接到第一导电填充通孔105和第二导电填充通孔106。一个或多个LESD 108包括适于发射不同原色的光的至少两个LESD。例如，一个或多个LESD 108包括适于发射红光的红色LESD、适于发射绿光的绿色LESD和适于发射蓝光的蓝色LESD中的至少一者。一个或多个LESD 108任选地被包封，并且可用光转换材料(诸如荧光体)包封。包封剂可由包封材料诸如硅氧烷形成。
导电框架112、导电框架116设置在顶部主表面103上，并且包括彼此电隔离的第一导电框架部分112和第二导电框架部分116。第一部分112和第二部分116组合地包围LESD安装区域120的至少75％。在许多实施方案中，第一部分112和第二部分116组合地包围LESD安装区域120的至少50％，或至少60％、或至少70％、或至少80％、或至少90％、或至少95％。在许多实施方案中，第一部分112和第二部分116组合地包围LESD安装区域120的至少50％，或至少60％、或至少70％、或至少80％、或至少90％，但小于100％、或小于99％、或小于95％。
第一导电填充通孔105电连接到第一框架部分112。第二导电填充通孔106电连接到第二框架部分116。优选地，第一导电填充通孔105与第一框架部分112接触或直接接触，并且第二导电填充通孔106与第二框架部分116接触或直接接触。
第一导电框架部分112和第二导电框架部分116远离柔性介电基板102的顶部主表面103延伸。在许多实施方案中，第一导电框架部分112和第二导电框架部分116两者皆足够厚，以有助于在将LESD安装在LESD安装区域的步骤期间使LESD 108保留在LESD安装区域120内。在许多实施方案中，第一导电框架部分112和第二导电框架部分116两者皆足够厚，以在用于将LESD安装在LESD安装区域上的回流焊接工艺步骤期间使LESD 108保留在LESD安装区域120内。
第一导电框架部分112和第二导电框架部分116远离柔性介电基板102的顶部主表面103延伸的高度111为至少15微米、至少20微米、或至少30微米、或至少40微米、或至少50微米、或至少60微米、或至少80微米。在许多实施方案中，第一导电框架部分112和第二导电框架部分116远离柔性介电基板102的顶部主表面103延伸的高度111在15微米至150微米的范围内或在25微米至125微米的范围内。
如图2所示，第一导电填充通孔105的部分和第一框架部分112在平面图中彼此重叠，第二导电填充通孔106的部分和第二框架部分116在平面图中彼此重叠。图2示出了导电框架112、导电框架116(实线)，导电框架112、导电框架116设置在导电填充通孔105和导电填充通孔106的顶部上(其中暴露的地方为实线，并且框架112、框架116与其重叠的地方为虚线)。在许多实施方案中，第一导电填充通孔105和第二导电填充通孔中的每个的顶部表面覆盖LESD安装区域的至少30％，或覆盖LESD安装区域的至少40％，或覆盖LESD安装区域的至少50％。
在例示性实施方案中，在第一框架部分112和设置在柔性多层构造之上或之内的电气部件或导电迹线之间的电连接仅通过第一导电填充通孔105。同样，在第二框架部分116和设置在柔性多层构造之上或之内的电气部件或导电迹线之间的电连接仅通过第二导电填充通孔106。
在许多实施方案中，第二安装区域或电子部件安装区域包括在柔性多层构造100中。例如，第一框架部分112被示出为限定电子部件安装区域130。电子部件安装区域130与LESD安装区域120间隔开。在一些实施方案中，电子部件安装区域130可大体上向柔性介电基板103的顶部主表面延伸第一框架部分112的一部分或第一框架部分112的厚度。
在许多实施方案中，电子部件安装区域130大体上小于LESD安装区域120。在一些实施方案中，电子部件安装区域130适于接收二极管138诸如齐纳二极管。例如，电子部件安装区域130比(在俯视平面图表面积中)LESD安装区域120小至少1.5倍或至少2倍。
第一导电框架部分112和第二导电框架部分116可具有大体上包围LESD安装区域120的任何可用的形状。在许多实施方案中，第一框架部分112和第二框架部分116中的每个为具有面向第一框架部分112和第二框架部分116中的另一者的开口端的大体上C形的，如图2所示。在许多实施方案中，第一框架部分112和第二框架部分116中的每个为大体上直线形状。
第一导电填充通孔105和第二导电填充通孔106可具有任何可用的形状。在许多实施方案中，第一导电填充通孔105和第二导电填充通孔106中的每个为多边形(在平面图中)。
图3为根据本说明书制造柔性LESD组件的方法的流程图。制造用于安装发光半导体器件(LESD)的柔性多层构造的方法包括，提供具有相反的顶部主表面103和底部主表面104并且用于接收LESD 108的在顶部主表面103上的LESD安装区域120的柔性介电基板102。
将导电材料层110施加到顶部主表面103上。导电金属层110可包括子层110a和子层110b。第一子层110a可为“晶种”层，该“晶种”层可溅镀到顶部主表面103上，并且第二子层110b可闪镀到第一子层或晶种层110a的顶部上。然而，该组合可被理解为将导电金属层110施加到基板102的顶部主表面103上的一个步骤。
将抗蚀剂层230(诸如例如光致抗蚀剂)施加到基板102的底部主表面104和导电金属层110上。抗蚀剂层230被图案化以形成第一导电框架部分开口212和第二导电框架部分开口216以及第一通孔开口205和第二通孔开口206。可根据需要并且如图3所示，针对二极管138图案化并包括任选的电子部件安装区域130。
然后将导电金属110(诸如例如铜)镀覆或沉积在第一框架部分开口212和第二框架部分开口216中，以形成如上所述的大体上包围LESD安装区域120的第一框架部分112和第二框架部分116。第一框架部分112和第二框架部分116大体上包围LESD安装区域120的至少75％，如上所述。图案化第一导电框架部分112和第二导电框架部分116的步骤包括将铜电镀至至少15微米、或至少20微米、或至少25微米、或至少30微米的厚度。
去除或蚀刻掉由基板102通过第一通孔开口205和第二通孔开口206暴露的部分，以形成从顶部主表面103向底部主表面104延伸的第一通孔5和第二通孔6。然后用从顶部主表面103朝向底部主表面104延伸的导电材料填充第一通孔5和第二通孔6中的每个，以形成多个导电填充通孔105、导电填充通孔106。导电材料可为任何可用的导电材料诸如焊料材料或导电浆料，或例如通过用铜电镀该通孔。
该方法将第一导电填充通孔105电连接到第一框架部分112，并且将第二导电填充通孔106电连接到第二框架部分116。在最终构造中，第一导电填充通孔105和第二导电填充通孔106中的每个的安装表面为共面的，并且粘结到LESD 108，诸如倒装芯片LESD或引线粘结(侧面管芯)LESD。
因此，公开了用于安装发光半导体器件的柔性电路的实施方案。
本文中所引用的所有参考文献及出版物全文以引用方式明确地并入本公开中，但它们可与本公开直接冲突的内容除外。虽然本文已经例示并描述了具体实施方案，但本领域的普通技术人员将会知道，在不脱离本公开范围的情况下，可用多种替代的和/或等同形式的具体实施来代替所示出和所描述的具体实施方案。本申请旨在涵盖本文所讨论的具体实施方案的任何改型或变型。因此，本公开旨在仅受权利要求及其等同形式的限制。所公开的实施方案仅为例示而非限制目的而给出。

Claims (10)

1.一种用于安装发光半导体器件的柔性多层构造，所述柔性多层构造包括：
柔性介电基板，所述柔性介电基板包括相反的顶部主表面和底部主表面以及用于接收发光半导体器件的在所述顶部主表面上的发光半导体器件安装区域；
导电框架，所述导电框架设置在所述顶部主表面上并且包括彼此电隔离的第一导电框架部分和第二导电框架部分，所述第一导电框架部分和所述第二导电框架部分组合地包围所述发光半导体器件安装区域的至少75％；以及
多个通孔，所述多个通孔形成在所述发光半导体器件安装区域中，每个通孔在所述顶部主表面和所述底部主表面之间延伸并且填充有导电材料以形成多个导电填充通孔，所述多个导电填充通孔中的第一导电填充通孔电连接到所述第一导电框架部分，所述多个导电填充通孔中的第二导电填充通孔电连接到所述第二导电框架部分。
2.根据权利要求l所述的柔性多层构造，使得当发光半导体器件在所述发光半导体器件安装区域中安装在所述基板上时，所述框架足够厚，以有助于在所述安装期间使所述发光半导体器件保留在所述发光半导体器件安装区域内。
3.根据权利要求l所述的柔性多层构造，其中，所述第一导电填充通孔的部分和所述第一导电框架部分在平面图中彼此重叠，并且所述第二导电填充通孔的部分和所述第二导电框架部分在平面图中彼此重叠。
4.根据权利要求l所述的柔性多层构造，其中，在平面图中，所述第一导电填充通孔和所述第二导电填充通孔中的每个的顶部表面覆盖所述发光半导体器件安装区域的至少40％。
5.根据权利要求l所述的柔性多层构造，其中，在所述第一导电框架部分和设置在所述柔性多层构造之上或之内的电气部件或导电迹线之间的任何电连接仅通过所述第一导电填充通孔，并且在所述第二导电框架部分和设置在所述柔性多层构造之上或之内的电气部件或导电迹线之间的任何电连接仅通过所述第二导电填充通孔。
6.根据权利要求l所述的柔性多层构造，其中，所述第一导电框架部分限定在其中的与所述发光半导体器件安装区域间隔开的电子部件安装区域，所述电子部件安装区域从所述第一导电框架部分的顶部表面大体上向所述柔性介电基板的所述顶部主表面延伸。
7.根据权利要求l所述的柔性多层构造，其中，所述导电框架的平均厚度为至少20微米。
8.根据权利要求l所述的柔性多层构造，其中，在平面图中，所述第一导电框架部分和所述第二导电框架部分中的每个为具有面向所述第一导电框架部分和所述第二导电框架部分中的另一者的开口端的大体上C形的。
9.一种制造用于安装发光半导体器件的柔性多层构造的方法，所述方法包括：
提供柔性介电基板，所述柔性介电基板包括相反的顶部主表面和底部主表面以及用于接收发光半导体器件的在所述顶部主表面上的发光半导体器件安装区域；
图案化所述顶部表面上的第一导电框架部分和第二导电框架部分，以组合地形成包围所述发光半导体器件安装区域的至少75％的框架；并且
在所述发光半导体器件安装区域中形成多个通孔，每个通孔在所述顶部主表面和所述底部主表面之间延伸；
用从所述顶部主表面朝向所述底部主表面延伸的导电材料填充所述多个通孔中的每个，以形成多个导电填充通孔；
将所述多个导电填充通孔中的第一导电填充通孔电连接到所述第一导电框架部分；并且
将所述多个导电填充通孔中的第二导电填充通孔电连接到所述第二导电框架部分。
10.一种用于安装发光半导体器件的柔性多层构造，所述柔性多层构造包括：
柔性介电基板，所述柔性介电基板包括相反的顶部主表面和底部主表面；
第一导电框架部分和第二导电框架部分，所述第一导电框架部分和所述第二导电框架部分设置在所述顶部主表面上并且彼此电隔离，所述第一导电框架部分和所述第二导电框架部分组合地形成限定在其中的用于接收发光半导体器件的发光半导体器件安装区域的框架，所述第一导电框架部分和所述第二导电框架部分各自具有大于约15微米的平均厚度，并且组合地包围所述发光半导体器件安装区域的至少75％；以及
第一通孔和第二通孔，所述第一通孔和所述第二通孔形成在所述发光半导体器件安装区域中并且在所述顶部主表面和所述底部主表面之间竖直地延伸且越过所述发光半导体器件安装区域侧向地延伸，所述第一通孔和所述第二通孔填充有导电材料以形成相应的第一导电填充通孔和第二导电填充通孔，所述第一导电填充通孔电连接到所述第一导电框架部分，所述第二导电填充通孔电连接到所述第二导电框架部分，使得在所述第一导电框架部分和所述第二导电框架部分中的每个和设置在所述柔性多层构造之上或之内的电气部件或导电迹线之间的任何电连接仅通过所述第一导电填充通孔和所述第二导电填充通孔。
CN201680050500.3A 2015-09-02 2016-08-30 用于安装发光半导体器件的柔性电路 Active CN107924973B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562213357P 2015-09-02 2015-09-02
US62/213,357 2015-09-02
PCT/US2016/049408 WO2017040478A1 (en) 2015-09-02 2016-08-30 Flexible circuits for mounting light emitting semiconductor device

Publications (2)

Publication Number Publication Date
CN107924973A CN107924973A (zh) 2018-04-17
CN107924973B true CN107924973B (zh) 2020-03-31

Family

ID=56896803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680050500.3A Active CN107924973B (zh) 2015-09-02 2016-08-30 用于安装发光半导体器件的柔性电路

Country Status (4)

Country Link
US (1) US10580940B2 (zh)
CN (1) CN107924973B (zh)
TW (1) TW201724567A (zh)
WO (1) WO2017040478A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019127731A1 (de) * 2019-10-15 2021-04-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104024723A (zh) * 2011-11-23 2014-09-03 3M创新有限公司 具有三维结构的柔性发光半导体器件
US8933473B1 (en) * 2012-06-01 2015-01-13 Valery Dubin Method, apparatus and system for providing light source structures on a flexible substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP3743716B2 (ja) 2002-01-11 2006-02-08 松下電器産業株式会社 フレキシブル配線基板及び半導体素子の実装方法
TW201138165A (en) * 2010-04-23 2011-11-01 yi-zhang Chen High heat-dissipation LED non-metal substrate and manufacturing method thereof and high heat-dissipation LED component and manufacturing method thereof
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
KR20120048996A (ko) 2010-11-08 2012-05-16 삼성엘이디 주식회사 발광장치
CN104124318A (zh) * 2013-04-24 2014-10-29 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
WO2015084851A1 (en) * 2013-12-04 2015-06-11 3M Innovative Properties Company Flexible light emitting semiconductor device with large area conduit
EP3123530A4 (en) 2014-03-25 2017-08-16 3M Innovative Properties Company Flexible circuits with coplanar conductive features and methods of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104024723A (zh) * 2011-11-23 2014-09-03 3M创新有限公司 具有三维结构的柔性发光半导体器件
US8933473B1 (en) * 2012-06-01 2015-01-13 Valery Dubin Method, apparatus and system for providing light source structures on a flexible substrate

Also Published As

Publication number Publication date
TW201724567A (zh) 2017-07-01
US10580940B2 (en) 2020-03-03
US20180219136A1 (en) 2018-08-02
WO2017040478A1 (en) 2017-03-09
CN107924973A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US10312184B2 (en) Semiconductor systems having premolded dual leadframes
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9865548B2 (en) Polymer member based interconnect
US9570381B2 (en) Semiconductor packages and related manufacturing methods
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
CN109863594B (zh) 具有颗粒粗糙化表面的封装半导体装置
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
EP3154084A2 (en) Semiconductor package using flip-chip technology
US7554197B2 (en) High frequency IC package and method for fabricating the same
US9508677B2 (en) Chip package assembly and manufacturing method thereof
US10438897B2 (en) Fiducial mark for chip bonding
US8097944B2 (en) Semiconductor device
CN107924973B (zh) 用于安装发光半导体器件的柔性电路
CN105489580B (zh) 半导体衬底及半导体封装结构
US8786108B2 (en) Package structure
US10219380B2 (en) Electronic device module and manufacturing method thereof
US11670574B2 (en) Semiconductor device
CN110718622B (zh) 一种发光二极管器件及其制造方法
JP6476478B2 (ja) 発光素子及び発光素子の製造方法
CN117529804A (zh) 芯片封装结构和用于制备芯片封装结构的方法
JP2013016842A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant