CN117529804A - 芯片封装结构和用于制备芯片封装结构的方法 - Google Patents
芯片封装结构和用于制备芯片封装结构的方法 Download PDFInfo
- Publication number
- CN117529804A CN117529804A CN202180099655.7A CN202180099655A CN117529804A CN 117529804 A CN117529804 A CN 117529804A CN 202180099655 A CN202180099655 A CN 202180099655A CN 117529804 A CN117529804 A CN 117529804A
- Authority
- CN
- China
- Prior art keywords
- chip
- groove
- substrate
- metal pad
- carrier plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000463 material Substances 0.000 claims abstract description 68
- 238000004806 packaging method and process Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 134
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- 238000005538 encapsulation Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 19
- 238000012545 processing Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000009194 climbing Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 210000002421 cell wall Anatomy 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
Abstract
本申请实施例提供了一种芯片封装结构和制备方法，该芯片封装结构包括第一芯片和载板；第一芯片通过物料固定于载板的第一表面；载板包括槽型结构，槽型结构的槽底埋于载板内部，槽型结构的槽口暴露于载板的第一表面，槽型结构至少部分环绕载板的第一表面中、用于固定第一芯片的区域；第一芯片的侧边延伸至槽型结构的槽口之上，且第一芯片的侧边向载板的正投影至少部分位于槽型结构内，该芯片封装结构可以提高所封装的芯片的可靠性。
Description
本申请实施例涉及半导体封装技术领域，尤其涉及一种芯片封装结构和用于制备芯片封装结构的方法。
随着半导体技术的发展，电子设备向着轻薄短小的趋势发展，将更多性能和特征集成在越来越小的空间中，因此，芯片向着体积更小、厚度更薄的方向发展。从而，对芯片封装技术要求也越来越高。
传统芯片封装技术中，当采用诸如粘接或者焊接等芯片贴装工序将芯片设置于基板上时，如果芯片过薄(例如芯片厚度小于等于2mil)，用于贴装芯片的物料(例如胶水或焊锡)容易溢出至芯片的有源面，从而导致芯片内所集成的电路开路或短路，进而导致芯片失效，降低了芯片封装过程中的可靠性。由此，针对厚度较薄的芯片，如何提高封装芯片的可靠性成为需要解决的问题。
发明内容
本申请提供的芯片封装结构和用于制备芯片封装结构的方法，可以提高所封装的芯片的可靠性。
为达到上述目的，本申请采用如下技术方案：
第一方面，本申请实施例提供一种芯片封装结构，该芯片封装结构包括第一芯片和载板；所述第一芯片通过物料固定于所述载板的第一表面；所述载板包括槽型结构，所述槽型结构的槽底埋于所述载板内部，所述槽型结构的槽口暴露于所述载板的第一表面，所述槽型结构至少部分环绕所述载板的第一表面中、用于固定所述第一芯片的区域；所述第一芯片的侧边设置于所述槽型结构的槽口之上，且所述第一芯片的侧边向所述载板的正投影至少部分位于所述槽型结构内。
本申请实施例中，所述物料例如可以包括绝缘胶、导电胶或者焊料；所述第一芯片的侧边也可以是指第一芯片的边沿。通过在载板上设置槽型结构，且第一芯片固定于载板上时，将第一芯片的侧边延伸至槽型结构的槽口之上、且向载板的正投影位于槽型结构内，可以使得溢出的物料顺着槽壁流于槽型结构内，避免物料顺着第一芯片的侧边爬至第一芯片的表面，进而避免由于物料上芯片表面导致芯片开短路。此外，由于载板上设置有承接物料的槽型结构，在载板上涂布物料时，可以不需要减少物料的量，采用标准工艺中所示的物料量即可，从而避免物料不足导致第一芯片断裂或者散热性能降低。由此，本申请实施例提供的芯片封装结构，可以提高芯片封装的可靠性。
本申请实施例中，槽型结构可以为连续的结构，也可以为不连续的结构，所述至少 部分环绕，可以是指槽型结构环绕载板的第一表面中、用于固定所述第一芯片的区域一周，还可以是指槽型结构环绕载板的第一表面中、用于固定所述第一芯片的区域半周、四分之一周等，还可以是指槽型结构断续绕载板的第一表面中、用于固定所述第一芯片的区域。
本申请实施例中所述的载板，可以包括多种结构。载板可以为基板，该基板也可以称为印刷电路板(PCB，printed circuit board)；也可以为引线框架。针对载板为基板和引线框架两种情况，芯片封装结构还可以包括多种。
若载板为基板：
在一种可能的实现方式中，所述基板的第一表面形成有金属垫，所述第一芯片通过物料固定于所述金属垫上；所述槽型结构至少部分环绕所述金属垫。
在一种可能的实现方式中，所述基板的第一表面还形成有多个第一焊盘；所述第一芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
金属垫和第一焊盘之间、以及各第一焊盘之间可以通过阻焊材料间隔开。
在一种可能的实现方式中，所述基板还包括多层布线层，所述多层布线层中的每一层布线层包括图案化导电线路以及隔离所述图案化的导电线路的绝缘材料，各层导电线路之间通过多个过孔连通；所述基板的第二表面还包括多个导电凸块；所述第一芯片的引出端通过所述多层布线层与所述多个导电凸块对应连接。
在一种可能的实现方式中，所述多层布线层包括设置于所述基板的第一表面的第一布线层，所述多个过孔包括第一过孔；所述第一过孔设置于所述槽型结构的槽底与所述其他布线层之间；所述槽型结构的槽底填充有导电材料，所述第一表面的导电线路通过所述槽型结构和所述第一过孔与其他布线层上的导电线路连接。
在一种可能的实现方式中，所述芯片封装结构还包括封装材料；所述封装材料沉积于所述第一芯片和所述基板的第一表面之上，以包裹所述第一芯片和所述基板的第一表面暴露出的部分。
在一种可能的实现方式中，所述芯片封装结构还包括第二芯片，所述第二芯片通过环氧树脂膜粘接于所述第一芯片之上。
在一种可能的实现方式中，所述基板的第一表面还形成有多个第二焊盘；所述第二芯片的引出端与所述多个第二焊盘对应焊接。
若载板为引线框架：
在一种可能的实现方式中，所述引线框架包括金属垫；所述槽型结构的槽底埋于所述金属垫的内部，所述槽型结构的槽口暴露于所述金属垫的第一表面，所述槽型结构至少部分环绕所述金属垫中、用于固定所述第一芯片的区域。
在一种可能的实现方式中，所述引线框架还包括多个第一焊盘；所述多个第一焊盘设置于所述金属垫的侧边；所述第一芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
在一种可能的实现方式中，所述芯片封装结构还包括封装材料，所述封装材料用于包裹所述第一芯片、所述金属垫和所述多个第一焊盘。
在一种可能的实现方式中，所述芯片封装结构还包括第二芯片；所述第二芯片通过 环氧树脂膜粘接于所述第一芯片之上。
在一种可能的实现方式中，所述芯片封装结构还包括多个第二焊盘；所述第二芯片的引出端与所述多个第二焊盘对应焊接。
第二方面，本申请实施例提供一种芯片封装结构，包括芯片和引线框架；
所述引线框架包括金属垫，所述金属垫的第一表面包括凸起结构；所述芯片通过物料固定于所述凸起结构之上，所述芯片的侧边超过所述凸起结构的边缘预设距离。
本申请实施例中，物料例如可以包括绝缘胶、导电胶或焊料，所述芯片的的侧边还可以是指芯片的边沿。本申请实施例所述的芯片封装结构，通过在金属垫的表面设置凸起结构，将芯片通过物料固定于凸起结构上时、将芯片的侧边超过凸起结构的边缘预设距离，可以使得溢出的物料顺着凸起结构的侧壁流于凸起结构下方，避免物料顺着第一芯片的侧边爬至第一芯片的表面，进而避免由于物料上芯片表面导致芯片开短路。此外，在凸起结构上涂布物料时，还可以不需要减少物料的量，采用标准工艺中所示的物料量即可，从而避免物料不足导致芯片断裂或者散热性能降低。由此，本申请实施例提供的芯片封装结构，可以提高芯片封装的可靠性。
在一种可能的实现方式中，所述引线框架还包括多个第一焊盘；所述多个第一焊盘设置于所述金属垫的侧边；所述第一芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
在一种可能的实现方式中，所述芯片封装结构还包括所述芯片封装结构还包括封装材料，所述封装材料用于包裹所述第一芯片、所述金属垫和所述多个第一焊盘。
第三方面，本申请实施例提供一种电子设备，该电子设备包括如第一方面或者第二方面所述的芯片封装结构。
该芯片封装结构所封装的芯片可以包括但不限于：片上系统(system on chip)、存储器(memory)、分立器件、应用处理芯片(application processor,AP)、微机电系统(micro-electro-mechanical System，MEMS)、微波射频芯片、专用集成电路(application specific integrated circuit，简称ASIC)等芯片。上述应用处理芯片或专用集成电路在具体应用中可以是中央处理器(central processing unit，CPU)、图像处理器(graphics processing unit,GPU)、人工智能处理器，例如，神经网络处理器(network processing unit，NPU)等。存储器可以是高速缓冲存储器(cache)、随机存取存储器(random access memory，RAM)、只读存储器(read only memory，ROM)或其他存储器。分立器件例如可以包括但不限于例如场效应晶体管、双极性晶体管、集成运算放大器等。电子设备也可以为集成电路产品，其中，该集成电路产品中除了包括本申请实施例所述的芯片封装结构外，还可以包括其他集成电路，从而使得本申请实施例所示的芯片封装结构与其他集成电路之间相互配合，以实现各种电路功能。
第四方面，本申请实施例提供一种用于制备芯片封装结构的方法，该方法包括：提供一载板；在所述载板上形成槽型结构，所述槽型结构的槽底埋于所述载板内部，所述槽型结构的槽口暴露于所述载板的第一表面；在所述载板的第一表面上、所述槽型结构至少部分环绕的区域沉积物料；将芯片通过所述物料固定于所述载板的第一表面，其中，所述芯片的侧边延伸至所述槽型结构的槽口之上，且所述芯片的侧边向所述载板的正投 影至少部分位于所述槽型结构内。
基于第四方面，在一种可能的实现方式中，所述载板为基板，所述基板的第一表面形成有金属垫，所述在所述载板上形成槽型结构包括：采用激光开槽工艺，形成至少部分环绕所述金属垫的槽型结构。
基于第四方面，在一种可能的实现方式中，所述载板为基板，所述基板的第一表面形成有金属垫，所述在所述载板上形成槽型结构包括：在所述基板上形成用于连接所述基板第一表面上的导电线路与所述基板其他布线层上的导电线路的第一过孔；对所述基板上、位于所述第一过孔之上的部分进一步刻蚀以形成所述槽型结构；其中，所述槽型结构的槽底与所述第一过孔连通。
基于第四方面，在一种可能的实现方式中，所述载板为引线框架，所述在所述载板上形成槽型结构包括：刻蚀所述引线框架上的金属垫，以形成所述槽型结构。
第五方面，本申请实施例提供一种用于制备芯片封装结构的方法，该方法包括：提供一引线框架，所述引线框架上设置有金属垫；对所述金属垫的第一表面中、围绕用于固定芯片的区域进行刻蚀，以形成凸起结构；在所述凸起结构上沉积物料；将所述芯片固定于所述凸起结构上，其中，芯片的侧边超过所述凸起结构的边缘。
基于第五方面，在一种可能的实现方式中，所述引线框架上还设置有多个第一焊盘；所述方法还包括：将所述芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A和图1B是本申请实施例提供的传统技术中芯片封装结构的一个示意图；
图2A-图2D是本申请实施例提供的芯片封装结构100的结构示意图；
图3A-图3B是本申请实施例提供的芯片封装结构200的结构示意图；
图4A-图4B是本申请实施例提供的芯片封装结构300的结构示意图；
图5是本申请实施例提供的芯片封装结构400的结构示意图；
图6A-图6B是本申请实施例提供的芯片封装结构500的结构示意图；
图7是本申请实施例提供的芯片封装结构600的一个结构示意图；
图8是本申请实施例提供的如图2B所示的芯片封装结构的制备方法的流程图；
图9A-图9D是如图2B所示的芯片封装结构制备过程中的各结构示意图。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本文所提及的"第一"、"第二"以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，"一个"或者"一"等类似词语也不表示数量限制，而是表示存在至少一个。
在本申请实施例中，“示例性的”或者“例如”等词用于表示例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个引出端是指两个或两个以上的引出端。
请参考图1A，图1A是传统封装结构的一个侧视图。在图1A中，封装结构包括基板01，基板01上涂布有用于将芯片03贴装于基板01表面的物料02。该物料02可以包括但不限于导电胶、绝缘胶和焊料中的一项。芯片03通过物料02贴装于基板01上。芯片03的厚度小于等于2mil。从图1A中可以看出，由于芯片03的厚度过薄，芯片贴装过程中溢出的物料02顺着芯片03的侧边爬至芯片03的上表面，也即芯片03的有源面。由于芯片03的上表面形成有诸如集成电路或者电极等结构，物料02爬至芯片03的上表面容易导致芯片03开路或短路。为了避免物料02爬至芯片03的表面，业界进一步提出采用少量的物料02将芯片03贴装于基板01上，如图1B所示，图1B示出了涂布有物料02的基板01的一个俯视图。在图1B中，基板01上的区域a为用于贴装芯片03的区域，假设芯片03的长宽尺寸与区域a的长宽尺寸一样，在区域a涂布物料02时，在靠近区域a的边缘区域均不涂布物料，当芯片03贴装于基板01上时，物料02则无法溢出至芯片03的上表面。然而，当采用图1B所示的少量物料贴装芯片03时，容易导致芯片散热不佳，此外还会导致芯片03断裂。
本申请实施例提供的芯片封装结构，可以在保证用于贴装芯片的物料的用量符合封装标准的情况下、物料不会溢出至芯片的有源面，从而可以提高封装芯片的可靠性。
本申请实施例提供的芯片封装结构，可以在同一个封装体内封装一个或多个芯片。当同一个封装体内封装有多个芯片时，该多个芯片可以水平间隔设置，还可以堆叠设置。每一个芯片均通过引线和载板等结构与其他芯片连接，以实现多个芯片之间的信号交流。本申请实施例中所述的芯片可以为裸芯片(Die)，也可以是裸芯片与其他芯片或部件(有源器件或无源器件等)通过简单封装后形成的芯片，还可以是经过封装之后形成的封装结构，此处不作限定。下面通过图2A-图7所示的实施例，对本申请实施例中所述的芯片封装结构进行描述。
请参考图2A和图2B，图2A是本申请实施例提供的芯片封装结构的一个俯视图，图2B是如图2A所示的芯片封装结构沿AA’的一个剖视图。如图2A和图2B所示，芯片封装结构100包括芯片10和基板11。芯片10具有较薄的厚度，一般小于或者等于2mil。芯片10的表面D1形成有功能结构，该功能结构例如包括但不限于集成电路结构或者电极结构等。其中，电极例如可以包括但不限于晶体管的源极、漏极和栅极。芯片10的表面D2通过胶水12粘接于基板11的表面S1。本申请实施例中所述的胶水12，可以为导电胶或者绝缘胶的一种。优选的，胶水12为导电胶，从而可以提高芯片10的散热性能。基板11的表面S1包括金属垫111。芯片10的表面D2通过胶水12粘接于 金属垫111上。此外，基板11还包括环绕金属垫111的槽型结构112。该槽型结构112的槽底埋于基板11内部，槽口暴露于基板11的表面S1。芯片10的侧边(也可以称为芯片10的边沿)超过槽型结构112的槽口，且芯片10的侧边向基板11的正投影位于槽型结构112内。从图2B中可以看出，芯片10的边沿超过槽型结构112的槽口，且芯片10的边沿向基板11的正投影位于槽型结构112内。
本申请实施例中，通过在基板11上设置槽型结构112，且芯片10粘接于金属垫111上时、将芯片10的侧边超过槽型结构112的槽口，可以使得溢出的胶水顺着槽壁流于槽型结构112内，避免胶水顺着芯片10的侧边爬至芯片10的表面D1，进而避免由于胶水上芯片表面D1导致芯片开短路。此外，由于金属垫111上设置有承接胶水的槽型结构112，在金属垫111上涂布胶水时，可以不需要减少胶水量，采用标准工艺中所示的胶水量即可，从而避免胶水不足导致芯片10断裂或者散热性能降低。由此，本申请实施例提供的芯片封装结构，可以提高芯片封装的可靠性。
需要说明的是，图2B中所示的芯片封装结构100中，芯片10通过胶水12粘接于金属垫111上。在其他可能的实现方式中，图2B中所示的标号12还可以为焊料(例如铅锡焊料)，芯片10可以通过焊料焊接于金属垫111上。
请继续参考图2A和2B，如图2B所示的基板11可以包括至少一层布线层，该至少一层布线层中的每一层布线层包括图案化的导电线路以及隔离图案化的导电线路的绝缘材料，图2B中示意性的示出了基板11包括四层布线层的情况，该四层布线层分别设置于基板11的上表面S1、下表面S2、以及位于上表面S1和下表面S2之间的中间两层布线层。用于形成导电线路的导电材料可以是金属，如铜(Cu)、银(Ag)、铝(Al)等金属中的一种或多种的组合，用于形成导电线路的导电材料还可以是氧化钮锡(ITO)、石墨、石墨烯等；绝缘材料可以是无机绝缘材料或有机绝缘材料等。当基板11包括多层布线层时，基板11上还可以设置有过孔(via)，该过孔可以包括但不限于：通孔或埋孔等。过孔中可以填充或电镀有导电材料。基板11中的各布线层上的导电线路之间通过过孔连通。本申请实施例中，基板11上、用于连接基板11的表面S1的导电线路与基板11其他布线层上的导电线路的过孔V1，可以设置于槽型结构112的槽底与其他布线层之间。槽型结构112的槽底可以填充有导电材料，基板11的表面S1的导电线路通过槽型结构112以及过孔V1与其他布线层连接，如图2B所示。在图2B中，槽型结构112和过孔V1，用于连通基板11的表面S1上的导电线路和基板11的布线层S3上的导电线路。从图2B中可以看出，槽型结构112的底部与过孔V1连通。通过将槽型结构112设置于过孔V1之上、且槽底与过孔V1连通，可以通过在基板上制备过孔的工序中一并将槽型结构制备出来，简化芯片封装结构的制备工艺。
进一步的，基板11的表面S1除了形成有用于粘接芯片的金属垫111之外，在金属垫111周围的区域还形成有多个相互绝缘的焊盘113，焊盘113用于与芯片10进行键合。此外，基板11的表面S1未设置焊盘113和金属垫111的部分，被绝缘材料覆盖，该绝缘材料也可以称为阻焊材料，该阻焊材料可以为油墨材料，例如绿油。在图2A和图2B中，芯片10的表面D1设置有多个引出端101。芯片10的各引出端101分别通过引线键合的方式，与基板11上的各焊盘113连接。图2A中示意性的示出了芯片10包括八 个引出端101，基板11上形成有八个焊盘113，芯片10的八个引出端101分别通过引线与基板11上的八个焊盘113一一对应连接。为了提高引线的牢固性，避免引线断裂，一种可能的实现方式中，用于连接芯片10的引出端101与焊盘113的引线可以为金线。从而，芯片10的引出端被引至基板22的表面S1。
进一步的，基板11上、与表面S1相对的表面S2还可以设置有球栅阵列114(BGA，ball grid array)如图2C所示，该球栅阵列114包括多个导电凸块。由此，芯片10的引出端101通过引线被引出至基板11的表面S1，然后通过基板11中的布线层由基板11的表面S1引至基板11的表面S2，从而与球栅阵列114中的导电凸块对应连接。此外，为了对芯片10进行更好的保护，还可以在芯片10的表面D1以及基板11的表面S1，设置用于对芯片10、引线、以及基板11表面的焊盘等进行保护的封装材料115，该封装材料115可以为塑封材料，如图2C所示，图2C为芯片封装结构100设置封装材料后的剖视图。
本申请实施例中，如图2A-图2C所示的芯片封装结构中，槽型结构112环绕基板11的表面S1上、用于贴装芯片10的区域一周。在其他可能的实现方式中，槽型结构112还可以部分环绕基板11的表面S1上、用于贴装芯片10的区域，如图2D所示，图2D为芯片封装结构100的又一个俯视图。在图2D中，槽型结构112为不连续的结构，槽型结构112包括第一部分1121、第二部分1122、第三部分1123和第四部分1124，第一部分1121～第二部分1124均设置于基板11的表面S1上、用于贴装芯片10的区域周围的区域，各部分之间不连续。此外，当槽型结构112为如图2D所示的形状时，芯片10的边沿向基板11的正投影部分位于槽型结构112的内部。也即是说，如图2D中，芯片10的四个边角向基板11的正投影不位于槽型结构112的内部，芯片10的其余部分向基板11的正投影均位于槽型结构112内部。
如图2A-图2D所示的芯片封装结构100中封装有一个芯片，在一种可能的实现方式中，本申请实施例所述的芯片封装结构，还可以封装有多个芯片，该多个芯片可以在芯片封装结构中沿同一水平面间隔设置。下面以芯片封装结构中封装有两个芯片为例，结合图3A和图3B，对封装有多个芯片的芯片封装结构进行描述。图3A为芯片封装结构200的一个俯视图；图3B是芯片封装结构200的侧视图。如图3A和图3B所示，芯片封装结构200包括基板11、芯片10和芯片20，基板11的表面设置有金属垫1111和金属垫1112，基板11中形成有槽型结构1121和槽型结构1122，槽型结构1121和槽型结构1122的具体形状以及与芯片之间的相对位置关系与图2A和图2B所示的槽型结构112相类似，具体参考槽型结构112的相关描述，不再赘述。槽型结构1121用于盛接芯片10底部溢出的胶水，槽型结构1122用于盛接芯片20底部溢出的胶水。此外，基板11的表面S1还包括多个焊盘113，芯片10的引出端101和芯片20的引出端201均通过引线键合的方式与基板11表面S1的焊盘113对应连接。基板11还包括多层布线层，芯片10和芯片20可以通过基板11上的布线层之间互相连通，以进行信号交流。基板11内的布线层、基板11表面S1的焊盘的以及芯片10和芯片20与基板11上焊盘的连接与图2A和图2B所示的芯片封装结构100中的各部分均相类似，具体参考芯片封装结构100中的相关描述，不再赘述。
以上介绍的图3A和图3B所示的芯片封装结构200中所封装的多个芯片沿同一水平面间隔设置。在一种可能的实现方式中，芯片封装结构所封装的多个芯片也可以沿竖直方向堆叠设置，也即本申请实施例中所述的芯片封装结构还可以为构装堆叠结构。在如图2A-图3B任意实施例的基础上，芯片10之上还可以堆叠多个芯片，本申请实施例对芯片10之上所堆叠的芯片的数目不做限定。下面以芯片10上堆叠一个芯片为例，结合图4A和图4B，对本申请实施例提供的构装堆叠结构的芯片封装结构300进行更为详细的描述。其中，图4A为芯片封装结构300的一个俯视图；图4B是芯片封装结构300的一个侧视图。如图4A和图4B所示，芯片封装结构300包括芯片10、芯片30和基板11，芯片10通过物料贴装于基板11的表面S1，其中基板11的结构、芯片10与基板11之间的相对位置以及芯片10与基板11之间的键合方式均与图2A和图2B所示的芯片封装结构100相同，具体参考芯片封装结构100的相关描述，不再赘述。与以上各实施例均不同的是，芯片10之上堆叠有芯片30，其中，芯片30可以通过环氧树脂膜粘贴于芯片10之上、未设置引出端101的区域。此外，芯片30的表面D3也包括多个引出端301，该多个引出端301通过引线键合的方式，通过引线分别与基板11的表面S1上的焊盘113对应连接。从而，芯片10和芯片30之间通过基板11上的焊盘113、基板11上的重布线层与基板11表面S2的球栅阵列凸块114连接。此外，芯片10和芯片30之间还可以通过重布线层连通，以进行信号交流。
如图2A-图4B所示的芯片封装结构中的槽型结构112，其槽底与过孔V1连通，也即槽型结构112用于将基板11的表面S1上的导电线路与基板11其他布线层上的导电线路的连通。在一种可能的实现方式中，本申请实施例中所述的槽型结构，其槽底可以不与过孔连通，也即此时槽型结构112可以不用于连通基板11的表面S1上的导电线路与基板11其他布线层上的导电线路。在该种实现方式中，槽型结构112还可以是通过激光开槽工艺对基板11上的金属垫和绝缘介质进行激光开槽得到的。下面以图5为例，对通过激光开槽工艺得到的槽型结构进行描述。图5是芯片封装结构400的侧视图。在图5中，示意性的示出了槽型结构116穿透金属垫111且槽底进一步向基板11内部延伸。在其他可能的实现方式中，槽型结构116的槽底也可以埋于金属垫111内部并未传透金属垫111。本申请实施例对槽型结构116的深度不做具体限定，根据场景需要确定。
如上图2A-图5所示的芯片封装结构中，均是以基板11为载板，在基板11表面的金属垫上贴装芯片。也即图2A-图5所示的芯片封装结构均为基板封装结构。本申请实施例一种可能的实现方式中，芯片封装结构也可以为引线框架(lead-frame)封装结构。此时，芯片封装结构中不设置基板，以引线框架作为载板，将芯片通过物料贴装于引线框架的金属垫上。下面结合图6A和图6B，对本申请实施例提供的lead-frame封装结构的芯片封装结构500进行更为详细的描述。其中，图6A为芯片封装结构500的侧视图，图6B是芯片封装结构500的俯视图。如图6A所示，芯片封装结构500包括引线框架43，引线框架43上设置有金属垫41。金属垫41贴装于引线框架43的内表面。金属垫41的表面G1设置有槽型结构411，槽型结构411的形状以及与芯片40之间的相对位置关系与图2A和图2B中所示的槽型结构112以及槽型结构112与芯片10之间的相位位置关系相同，具体参考相关描述，不再赘述。槽型结构411用于盛接溢出的焊料，避免 焊料通过芯片40的侧边爬至芯片40的表面。此外，在引线框架43上、金属垫41的周围还贴装有多个焊盘42。芯片10上还设置有引出端401，通过引线键合的方式，芯片10的各引出端401分别通过引线对应与各焊盘连接。本申请实施例中，芯片封装结构400还包括封装材料，该封装材料包括但不限于：环氧树脂。封装材料用于将芯片40、金属垫41和焊盘42等结构封装于封装壳内部。
如图6A所示的芯片封装结构500中，是通过在金属垫41上形成槽型结构411以盛接溢出的焊料。在其他可能的实现方式中，当芯片封装结构为lead-frame封装结构时，还可以在金属垫上设置凸起结构，芯片通过焊料贴装贴装于凸起结构之上，从而可以使得溢出的焊料通过凸起结构的侧壁流至凸起结构的侧边，避免焊料通过芯片的侧边爬至芯片的表面。下面通过图7进行描述。其中，图7为芯片封装结构600的一个侧视图。如图7所示，芯片封装结构600包括芯片60、金属垫61、焊盘62和引线框架63。其中引线框架63、焊盘62的结构以及与其他结构之间的相对位置关系与图6A-图6B所示的芯片封装结构500相同，具体参考相关描述，不再赘述。与如图6A-图6B所示的芯片封装结构500不同的是，在图7中，金属垫61的表面形成有凸起结构611，凸起结构611可以是对金属垫61刻蚀得到的。芯片60通过焊料贴装于凸起结构611的表面。当芯片60贴装于凸起结构611的表面后，芯片60的边沿超过凸起结构611的边沿。从而，溢出的焊料可以顺着凸起结构611的侧壁流淌至金属垫61上、凸起结构611两边的区域，避免焊料通过芯片60的侧边爬至芯片60的表面。
如图6A-图7所示的芯片封装结构中均封装有一个芯片，在其他可能的实现方式中，当芯片封装结构为lead-frame封装结构时，芯片封装结构中也可以封装有多个芯片，该多个芯片可以水平间隔设置，或者垂直堆叠设置，当多个芯片水平间隔设置时，芯片封装结构中可以设置有多个用于焊接芯片的金属垫，每一个金属垫的结构可以为图5B或者图6中所示的金属垫的结构，具体参考相关描述，不再赘述。
需要说明的是，如上各实施例中所述的槽型结构为环绕芯片粘接(或者焊接)区域、且各部分均连通的环状槽型结构，在其他可能的实现方式中，环绕芯片粘接(或者焊接)区域的槽型结构也可以为部分连通结构。此外，槽型结构的俯视图也可以为多个互不连通的圆球结构。本申请实施例对槽型结构的具体形状不作具体限定，其可以根据应用场景的需要设置。
本申请实施例还包括一种电子设备，该电子设备包括如上各实施例所示的芯片封装结构。该芯片封装结构中所封装的芯片可以包括但不限于：片上系统(system on chip)、存储器(memory)、分立器件、应用处理芯片(application processor，AP)、微机电系统(micro-electro-mechanical System，MEMS)、微波射频芯片、专用集成电路(application specific integrated circuit，简称ASIC)等芯片。上述应用处理芯片或专用集成电路在具体应用中可以是中央处理器(central processing unit,CPU)、图像处理器(graphics processing unit，GPU)、人工智能处理器，例如，神经网络处理器(network processing unit，NPU)等。存储器可以是高速缓冲存储器(cache)、随机存取存储器(random access memory，RAM)、只读存储器(read only memory，ROM)或其他存储器。分立器件例如可以包括但不限于例如场效应晶体管、双极性晶体管、集成运算放大器等。此外，电子设备也可以为集成 电路产品，其中，该集成电路产品中除了包括本申请实施例所述的芯片封装结构外，还可以包括其他集成电路，从而使得本申请实施例所示的芯片封装结构与其他集成电路之间相互配合，以实现各种电路功能。
基于如上各实施例所述的芯片封装结构，本申请实施例还提供一种用于芯片封装结构的方法，下面以制备出如图2B所示的芯片封装结构100为例，结合图8所示的流程800，对制备芯片封装结构100的工艺流程进行详细描述。该工艺流程800包括如下步骤：
步骤801，提供一基板11，该基板11可以包括多层布线层。
该步骤中，可以采用光刻、显影、刻蚀等标准工艺制备出具有多层布线层的基板11。基板11的具体制备工艺不再详细赘述。其中，每一层布线层均包括图案化的导电线路。基板11的表面S1包括金属垫111、焊盘以及用于隔离金属垫111和焊盘的阻焊材料117。阻焊材料117可以为绿油。该步骤后形成的结构如图9A所示。
步骤802，在基板11上形成用于连通基板11上的各层布线层上的导电线路的多个过孔以及槽型结构112。
可以采用标准工艺形成多个过孔。该多个过孔中，包括用于连接基板11的表面S1的导电线路与基板11其他布线层(例如图9B所示的布线层S3)上的导电线路的过孔V1。对过孔112的顶部靠近表面S1的区域进一步刻蚀，形成槽型结构112。该槽型结构112的槽口暴露于基板11的表面S1，槽底与基板11的其中一层布线层上的导电线路连通。该步骤后，所形成的槽型结构112如图9B所示。
步骤803，在金属垫111上、槽型结构112所环绕的区域涂布导电胶12，如图9C所示。
步骤804，在金属垫111上、涂布导电胶12的区域粘接芯片10，其中，芯片10的侧边超过槽型结构112的边缘预设距离，且芯片10的侧边向槽型结构112的正投影落入槽型结构112内部。该步骤后，所形成的槽型结构112如图8D所示。
经过步骤803和步骤804，在粘接芯片10的过程中，溢出的导电胶可以顺着槽型结构112的侧壁流至凹槽内，避免顺着芯片10的侧边爬至芯片的表面，提高芯片的可靠性。
步骤805，采用引线键合工艺，分别将芯片10的表面D1上的引出端与基板11的焊盘113进行键合。该步骤后，所形成的结构如图2B所示。
经过步骤805，芯片10的引出端101通过引线被引出至基板11的表面S1，然后通过基板11中的布线层由基板11的表面S1引至基板11的表面S2，从而可以通过基板11实现与其他芯片或部件之间的连通和信号交流。
进一步的，为了对芯片10进行更好的保护，在步骤805之后，还可以在芯片10的表面以及基板11的表面，形成用于对芯片10、引线、以及基板11表面的焊盘等进行保护的封装材料，该封装材料可以为塑封材料。
需要说明的是，通过步骤801-步骤805可以制备出如图2B所示的芯片封装结构，制备如图3B所示的芯片结构200的方法与制备如图2A所示的芯片封装结构的方法相类似，不再赘述。当需要制备如图4A所示的芯片封装结构时，可以在上述步骤803之后、 步骤804之前，在芯片10的表面D1之上进一步通过环氧树脂膜粘接芯片20；在步骤805中，将采用引线键合工艺，将芯片20的表面D3上的引出端与基板11的焊盘113进行键合。当需要制备如图4所示的芯片封装结构时，可以将步骤802替换为如下步骤：采用激光开槽工艺，在金属垫111上进行激光开槽，以形成环绕芯片的贴装区域的槽型结构116。槽型结构116向基板11内凹陷的深度可以不超过金属垫的厚度，也可以为多层布线层(例如两层布线层)的厚度；当需要制备如图6B所示的芯片封装结构时，可以将步骤801中的基板11换成设置有金属垫和焊盘的引线框架，其他工艺相类似，不再赘述。当需要制备如图7所示的芯片封装结构时，可以将步骤801中的基板11换成设置有金属垫和焊盘的引线框架，将上述步骤802替换为如下步骤：刻蚀金属垫，以形成用于贴装芯片的凸起结构。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (20)
- 一种芯片封装结构，其特征在于，包括第一芯片和载板；所述第一芯片通过物料固定于所述载板的第一表面；所述载板包括槽型结构，所述槽型结构的槽底埋于所述载板内部，所述槽型结构的槽口暴露于所述载板的第一表面，所述槽型结构至少部分环绕所述载板的第一表面中、用于固定所述第一芯片的区域；所述第一芯片的侧边设置于所述槽型结构的槽口之上，且所述第一芯片的侧边向所述载板的正投影至少部分位于所述槽型结构内。
- 根据权利要求1所述的芯片封装结构，其特征在于，所述载板包括基板；所述基板的第一表面形成有金属垫，所述第一芯片通过所述物料固定于所述金属垫上；所述槽型结构至少部分环绕所述金属垫。
- 根据权利要求2所述的芯片封装结构，其特征在于，所述基板的第一表面还形成有多个第一焊盘；所述第一芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
- 根据权利要求2或3所述的芯片封装结构，其特征在于，所述基板还包括多层布线层，所述多层布线层中的每一层布线层包括图案化的导电线路以及隔离所述图案化的导电线路的绝缘材料，各层导电线路之间通过多个过孔连通；所述基板的第二表面还包括多个导电凸块；所述第一芯片的引出端通过所述多层布线层上的导电线路和所述多个过孔，与所述多个导电凸块对应连接。
- 根据权利要求4所述的芯片封装结构，其特征在于，所述多层布线层包括设置于所述基板的第一表面的第一布线层，所述多个过孔包括第一过孔；所述第一过孔设置于所述槽型结构的槽底与所述其他布线层之间；所述槽型结构的槽底填充有导电材料，所述第一表面的导电线路通过所述槽型结构和所述第一过孔与其他布线层上的导电线路连通。
- 根据权利要求2-5任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括封装材料；所述封装材料沉积于所述第一芯片和所述基板的第一表面之上，以包裹所述第一芯片和所述基板的第一表面暴露出的部分。
- 根据权利要求1所述的芯片封装结构，其特征在于，所述载板为引线框架；所述引线框架包括金属垫；所述槽型结构的槽底埋于所述金属垫的内部，所述槽型结构的槽口暴露于所述金属垫的第一表面，所述槽型结构至少部分环绕所述金属垫中、用于固定所述第一芯片的区域。
- 根据权利要求7所述的芯片封装结构，其特征在于，所述引线框架还包括多个第一焊盘；所述多个第一焊盘设置于所述金属垫的侧边；所述第一芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
- 根据权利要求7或8所述的所述的芯片封装结构，其特征在于，所述芯片封装结构还包括封装材料，所述封装材料用于包裹所述第一芯片、所述金属垫和所述多个第一焊盘。
- 根据权利要求1-9任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括第二芯片；所述第二芯片通过环氧树脂膜粘接于所述第一芯片之上。
- 根据权利要求10所述的芯片封装结构，其特征在于，所述芯片封装结构还包括多个第二焊盘；所述第二芯片的引出端通过引线与所述多个第二焊盘对应焊接。
- 一种芯片封装结构，其特征在于，包括芯片和引线框架；所述引线框架包括金属垫，所述金属垫的第一表面包括凸起结构；所述芯片通过物料固定于所述凸起结构之上，所述芯片的侧边超过所述凸起结构的边缘。
- 根据权利要求12所述的芯片封装结构，其特征在于，所述引线框架还包括多个第一焊盘；所述多个第一焊盘设置于所述金属垫的侧边；所述第一芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
- 根据权利要求13所述的芯片封装结构，其特征在于，所述芯片封装结构还包括封装材料，所述封装材料用于包裹所述第一芯片、所述金属垫和所述多个第一焊盘。
- 一种用于制备芯片封装结构的方法，其特征在于，包括：提供一载板；在所述载板上形成槽型结构，所述槽型结构的槽底埋于所述载板内部，所述槽型结构的槽口暴露于所述载板的第一表面；在所述载板的第一表面上、所述槽型结构至少部分环绕的区域沉积物料；将芯片通过所述物料固定于所述载板的第一表面，其中，所述芯片的侧边设置于所述槽型结构的槽口之上，且所述芯片的侧边向所述载板的正投影至少部分位于所述槽型结构内。
- 根据权利要求15所述的方法，其特征在于，所述载板为基板，所述基板的第一表面形成有金属垫，所述在所述载板上形成槽型结构包括：采用激光开槽工艺，形成至少部分环绕所述金属垫的槽型结构。
- 根据权利要求15所述的方法，其特征在于，所述载板为基板，所述基板的第一表面形成有金属垫，所述在所述载板上形成槽型结构包括：在所述基板上形成用于连接所述基板第一表面上的导电线路与所述基板其他布线层上的导电线路的第一过孔；对所述基板上、位于所述第一过孔之上的部分进一步刻蚀以形成所述槽型结构；其中，所述槽型结构的槽底与所述第一过孔连通。
- 根据权利要求15所述的方法，其特征在于，所述载板为引线框架，所述在所述载板上形成槽型结构包括：刻蚀所述引线框架上的金属垫，以形成所述槽型结构。
- 一种用于制备芯片封装结构的方法，其特征在于，包括：提供一引线框架，所述引线框架上设置有金属垫；对所述金属垫的第一表面中、围绕用于固定芯片的区域进行刻蚀，以形成凸起结构；在所述凸起结构上沉积物料；将所述芯片固定于所述凸起结构上，其中，芯片的侧边超过所述凸起结构的边缘。
- 根据权利要求19所述的方法，其特征在于，所述引线框架上还设置有多个第一焊盘；所述方法还包括：将所述芯片的多个引出端通过引线与所述多个第一焊盘对应连接。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/116878 WO2023035101A1 (zh) | 2021-09-07 | 2021-09-07 | 芯片封装结构和用于制备芯片封装结构的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117529804A true CN117529804A (zh) | 2024-02-06 |
Family
ID=85506150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180099655.7A Pending CN117529804A (zh) | 2021-09-07 | 2021-09-07 | 芯片封装结构和用于制备芯片封装结构的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117529804A (zh) |
| WO (1) | WO2023035101A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4093818B2 (ja) * | 2002-08-07 | 2008-06-04 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US20050218482A1 (en) * | 2004-04-01 | 2005-10-06 | Peter Chou | Top finger having a groove and semiconductor device having the same |
| JP2008011309A (ja) * | 2006-06-30 | 2008-01-17 | Kyocera Kinseki Corp | 圧電発振器 |
| JP2008243879A (ja) * | 2007-03-26 | 2008-10-09 | Kyocera Corp | 電子装置およびその製造方法 |
| DE102012215705B4 (de) * | 2012-09-05 | 2021-09-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe |
| CN104779224B (zh) * | 2015-04-15 | 2017-07-28 | 苏州聚达晟芯微电子有限公司 | 一种功率器件的qfn封装结构 |
| CN213340339U (zh) * | 2020-09-30 | 2021-06-01 | 华为技术有限公司 | 芯片封装组件及电子设备 |
-
2021
- 2021-09-07 WO PCT/CN2021/116878 patent/WO2023035101A1/zh unknown
- 2021-09-07 CN CN202180099655.7A patent/CN117529804A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023035101A1 (zh) | 2023-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220051973A1 (en) | Semiconductor package and manufacturing method thereof | |
| KR101681028B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100661948B1 (ko) | 회로 장치 및 그의 제조 방법 | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US9129870B2 (en) | Package structure having embedded electronic component | |
| US9147587B2 (en) | Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| US20120021541A1 (en) | Light emitting device and method of fabricating the same | |
| US20090004774A1 (en) | Method of multi-chip packaging in a tsop package | |
| US20140159212A1 (en) | Stacked type power device module | |
| TWI588952B (zh) | 半導體封裝及相關製造方法 | |
| US10008437B2 (en) | Lead frame and electronic component device | |
| US11682656B2 (en) | Semiconductor device package and method for manufacturing the same | |
| US20070296075A1 (en) | Package Using Selectively Anodized Metal and Manufacturing Method Thereof | |
| US7863717B2 (en) | Package structure of integrated circuit device and manufacturing method thereof | |
| US9087847B2 (en) | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| TWI471991B (zh) | 半導體封裝 | |
| US11139233B2 (en) | Cavity wall structure for semiconductor packaging | |
| KR101944007B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR101753416B1 (ko) | Ｉｃ 패키지용 리드프레임 및 제조방법 | |
| CN117529804A (zh) | 芯片封装结构和用于制备芯片封装结构的方法 | |
| KR20240040041A (ko) | 전자 장치 및 전자 장치 제조 방법 | |
| KR20140076702A (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조방법 | |
| JP2005223162A (ja) | チップ状電子部品、その製造方法及び実装構造 | |
| KR100708040B1 (ko) | 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 | |
| CN114641134A (zh) | 印刷电路板和电子组件封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |