CN114641134A - 印刷电路板和电子组件封装件 - Google Patents

印刷电路板和电子组件封装件 Download PDF

Info

Publication number
CN114641134A
CN114641134A CN202110776338.6A CN202110776338A CN114641134A CN 114641134 A CN114641134 A CN 114641134A CN 202110776338 A CN202110776338 A CN 202110776338A CN 114641134 A CN114641134 A CN 114641134A
Authority
CN
China
Prior art keywords
insulating layer
circuit board
printed circuit
layer
pattern part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110776338.6A
Other languages
English (en)
Inventor
高灿训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114641134A publication Critical patent/CN114641134A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本公开提供一种印刷电路板和电子组件封装件，所述印刷电路板包括绝缘层和外连接垫，所述外连接垫嵌在所述绝缘层中并且具有一个暴露的表面。所述外连接垫包括：基础焊盘部，具有第一图案部和第二图案部，所述第一图案部与所述绝缘层的侧表面接触并且具有第一宽度，所述第二图案部从所述第一图案部突出并且具有小于所述第一宽度的第二宽度，所述第二图案部与所述绝缘层的所述侧表面具有间隙；以及表面处理层，设置在位于所述第二图案部与所述绝缘层之间的所述间隙中，并且在所述第二图案部的上表面上延伸。

Description

印刷电路板和电子组件封装件
本申请要求于2020年12月16日在韩国知识产权局提交的第10-2020-0176667号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种印刷电路板和包括该印刷电路板的电子组件封装件。
背景技术
随着半导体芯片的节点的节距减小，形成在连接到半导体芯片的印刷电路板上的连接垫的节距也更细。此外，由于电子产品厚度的限制，应用于小型电子产品(诸如，移动装置)的印刷电路板通过安装半导体芯片(诸如，单芯片和堆叠芯片)来封装。
为了制造厚度薄且连接垫的节距细的印刷电路板，提供了嵌入式轨迹基板(ETS)法作为制造印刷电路板的方法，并且通过ETS法制造的印刷电路板已经商业化。
因为表面处理层不仅从绝缘层的外部竖直地镀覆而且从侧表面镀覆，所以如果对通过ETS法制造的印刷电路板的引线键合焊盘进行表面处理，则需要细节距的彼此相邻的引线键合焊盘之间的管理存在限制。
需要提供这样一种技术，该技术可在电子产品的厚度受限的情况下通过使连接到极度小型化的芯片节点的引线键合焊盘的节距最小化来增大相同面积中的引线键合焊盘的数量。
发明内容
本公开的一个方面可提供一种印刷电路板，在该印刷电路板中，相邻的外连接垫之间保持细节距。
本公开的另一方面可提供一种印刷电路板，该印刷电路板通过使表面处理层镀覆在位于绝缘层内部的侧表面上(但仅竖直镀覆)而基本不镀覆在绝缘层的上表面上来减少相邻的引线接合焊盘之间的短路的发生。
本公开的另一方面可提供一种包括印刷电路板的电子组件封装件，在该电子组件封装件中，通过在形成表面处理层时防止在绝缘层外部发生侧表面镀覆来使引线接合焊盘以细节距形成。
根据本公开的一方面，一种印刷电路板可包括绝缘层和外连接垫，所述外连接垫嵌在所述绝缘层中并且具有一个暴露的表面。外连接垫包括：基础焊盘部，具有第一图案部和第二图案部，所述第一图案部与所述绝缘层的侧表面接触并且具有第一宽度，所述第二图案部从所述第一图案部突出并且具有小于所述第一宽度的第二宽度，所述第二图案部与所述绝缘层的所述侧表面具有间隙；以及表面处理层，设置在位于所述第二图案部与所述绝缘层之间的所述间隙中，并且在所述第二图案部的上表面上延伸。
根据本公开的另一方面，一种印刷电路板可包括：绝缘层；第一外连接垫，嵌在所述绝缘层中并被暴露；以及第二外连接垫，设置为与所述第一外连接垫以预定节距间隔开并且嵌在所述绝缘层中并被暴露，其中，所述第一外连接垫和所述第二外连接垫中的至少一个包括：基础焊盘部，具有第一图案部和第二图案部，所述第一图案部与所述绝缘层的侧表面接触并且具有第一宽度，所述第二图案部从所述第一图案部突出并且具有小于所述第一宽度的第二宽度，所述第二图案部与所述绝缘层的所述侧表面具有间隙并且嵌在所述绝缘层中；第一金属层，设置在所述第二图案部的侧表面和上表面上，以及第二金属层，设置在所述第一金属层上。
根据本公开的另一方面，一种电子组件封装件可包括：印刷电路板，包括绝缘层、基础焊盘部和表面处理层，所述基础焊盘部嵌在所述绝缘层中并具有宽度不同的阶梯状截面形状，所述表面处理层设置在位于所述基础焊盘部与所述绝缘层之间的间隙中并且在所述基础焊盘部的上表面上延伸；半导体芯片，连接到所述表面处理层；以及包封层，包封所述半导体芯片。
附图说明
根据以下结合附图的具体实施方式，将更清楚地理解本公开的以上和其他方面、特征和优点，其中：
图1是示出根据本公开的实施例的印刷电路板的截面的示意性截面图；
图2是图1的印刷电路板的A部分的第一示例的示意性放大图；
图3是图1的印刷电路板的A部分的第二示例的示意性放大图；
图4A至图4P是示出用于制造图1的印刷电路板的A部分的制造方法的截面图；以及
图5和图6是示出通过将根据本公开中的实施例的印刷电路板结合到半导体芯片而形成的电子组件封装件的示意图。
具体实施方式
在下文中，将参照附图描述本公开中的实施例。
本公开中的实施例可按照各种形式改变，并且被提供以向本领域普通技术人员更完整地描述。因此，为了清楚起见，可夸大附图中的元件的形状和尺寸，并且在附图中由相同附图标记指示的元件指的是相同元件。
在本公开中，“连接”的含义是包括“直接连接”以及通过其他构造“间接连接”的概念。另外，在一些情况下，“连接”的含义是包括所有的“电连接”的概念。
在本公开中，术语“第一”、“第二”等用于将一个组件与另一组件区分开，并且不限制相应组件的顺序、重要性等。在一些情况下，在不脱离本公开的范围的情况下，第一组件可被命名为第二组件，并且第二组件也可类似地被命名为第一组件。
本公开中使用的术语仅用于描述示例，而不意在限制本公开。在这种情况下，除非上下文另有明确说明，否则单数表述包括复数表述。
印刷电路板
图1是示出根据本公开中的实施例的印刷电路板的截面的示意性截面图。
参照图1，根据本公开中的实施例的印刷电路板1可包括绝缘层10以及外连接垫5和7。
嵌在绝缘层10中并且一个表面被暴露的外连接垫5可包括第一图案部52和第二图案部54。第一图案部52和第二图案部54可具有阶梯状截面形状，并且可被定义为基础焊盘部50(作为相对于表面处理层70的概念)。
基础焊盘部50可以是通过电镀、化学镀或溅射形成的导电金属层，并且可包括铜(Cu)。
第一图案部52可与绝缘层10的侧表面15接触，并且可具有第一宽度W1。第二图案部54可从第一图案部52突出并具有小于第一宽度W1的第二宽度W2，并且可与绝缘层10的侧表面15形成间隙G。
表面处理层70应用于位于第二图案部54与绝缘层10之间的间隙G以及第二图案部54的上表面。表面处理层70可通过与半导体芯片引线键合和倒装芯片键合中的至少一种来安装。
印刷电路板1可通过堆叠多个绝缘层和布线图案来构造，并且外连接垫5可设置在印刷电路板1的最外层的绝缘层10中，以连接到外部半导体芯片。设置在印刷电路板1的最外层的绝缘层10中的外连接垫可具有包括第一外连接垫5和第二外连接垫7的多个外连接垫，并且第一外连接垫5和第二外连接垫7之间的间隔可形成细节距。
此外，当最外层的绝缘层10被称为第一绝缘层时，第二绝缘层20可设置在第一绝缘层10的另一表面上，并且第一布线图案22可嵌在第二绝缘层20中。另外，与第一布线图案22间隔开的第二布线图案24可嵌在第二绝缘层20中。在此，第二布线图案24或第一布线图案22可电连接到外连接垫5或7。第二布线图案24可通过过孔60连接到设置在第三绝缘层40上的第三布线图案42。
第二绝缘层20和第三绝缘层40可被重复地堆积以成为多层电路板，并且可根据需要选择层数。
第一绝缘层10或第二绝缘层20可包括含玻璃的绝缘材料或不含玻璃的无机绝缘树脂。半固化片(PPG)可用作含玻璃的绝缘材料，ABF膜可用作不含玻璃的无机绝缘树脂。绝缘材料不受具体限制。
此外，表面处理层70可包括与基础焊盘部50接触的第一金属层72以及与第一金属层72接触的第二金属层74。
第一金属层72可包括金(Au)层、银(Ag)层和、镍(Ni)层中的至少一种。第一金属层72不受具体限制，只要其可电连接到绝缘层10的基础焊盘部50即可，第一金属层72可以是通过镀覆镍(Ni)而形成的金属层。另外，第一金属层可形成为其中堆叠有银层和镍层的多层体。
第二金属层74可包括金(Au)层、银(Ag)层和镍(Ni)层中的至少一种。第二金属层74是在形成封装件时电连接到半导体芯片的金属焊盘以有利于引线键合，第二金属层74可以是通过镀覆金(Au)而形成的金属层。
在本实施例的印刷电路板1的绝缘层10上，可堆叠阻焊层45以保护外连接垫5和7。为了保护外连接垫5和7，阻焊层45可通过丝网印刷法使用感光阻焊剂(PSR)油墨来层叠。阻焊剂的涂覆面积和尺寸可根据设计的外连接垫5和7的图案形状和尺寸来确定。阻焊层45可具有使外连接垫5和7暴露的开口452。当通过激光形成开口452时，非感光热固性树脂可用作阻焊层45的材料。
图2是图1的印刷电路板的A部分的第一示例的示意性放大图，图3是图1的印刷电路板的A部分的第二示例的示意性放大图。
参照图2，第二金属层74可填充位于基础焊盘部50的第二图案部54与绝缘层10之间的间隙G的整个空间。参照图3，第二金属层74可填充位于基础焊盘部50的第二图案部54与绝缘层10之间的间隙G的一部分。可看出，因为第二金属层74未完全填充在位于第二图案部54和绝缘层10之间的间隙G中，所以一些空间保留在位于第二图案部54与绝缘层10之间的间隙G中。
在图2和图3的两个实施例中，基础焊盘部50的第一图案部52的第一宽度W1可大于第二图案部54的第二宽度W2，并且第二图案部54的上表面可以是与绝缘层10的上表面基本相同的平面或者基本共面的平面。在此，表述“基本相同”可被理解为如下含义：包括制造工艺中发生的工艺误差或者测量期间的位置偏差或误差的相同。
此外，在图2和图3的实施例中，在第二图案部54从第一图案部52突出所沿的方向上，表面处理层70的上表面可突出为略高于绝缘层10的上表面。在表面处理层70的第二金属层74中，侧镀层可设置在绝缘层10中，但是基本竖直的镀层可不设置在绝缘层10的上表面上。换句话说，由于未在间隙G之外的绝缘层10的上表面上执行镀覆，因此第二金属层74可不形成在绝缘层10的上表面上。
图4A至图4P是示出用于制造图1的印刷电路板的A部分(嵌在绝缘层中的外连接垫)的制造方法的截面图。
图4A至图4P示出了根据本公开的实施例的用于制造印刷电路板的制造方法的示例。除非在上下文中明确地说明了特定的顺序，否则可按照不同的顺序执行各个工艺。
在图4A中，可将第二干膜110层叠在上表面上设置有镀覆种子层(未示出)的第一干膜100上，并且可暴露并显影第二干膜110以形成与基础焊盘部50的第二图案部54的第二宽度W2对应的第一开口112。
在图4B中，可通过经由镀覆工艺等利用金属填充设置在第二干膜110中的第一开口112来形成第二图案部54。
在图4C至图4E中，可将第三干膜120堆叠在其上设置有第二图案部54的第二干膜110上，并且可形成与大于第二宽度W2的第一宽度W1对应的第二开口。另外，可通过经由镀覆工艺利用金属填充第二开口122来形成第一图案部52。填充第一开口112和第二开口122的金属可以是铜(Cu)。在通过用铜镀覆第二开口122形成第一图案部52之后，可剥离第二干膜110和第三干膜120。
在图4F至4H中，在堆叠绝缘层10之后，可将第一干膜100竖直倒置，并且可剥离第一干膜100，使得第二图案部54暴露在绝缘层10的上表面上。
在图4I中，铜箔220可堆叠在绝缘层10和第二图案部54上。
在图4J至图4M中，可将绝缘材料的抗蚀剂320堆叠在堆叠于绝缘层10和基础焊盘部50的第二图案部54上的铜箔220上。另外，可暴露并显影抗蚀剂320以形成第三开口或槽302，使得基础焊盘部50上的铜箔220被暴露。在此，第三开口302的宽度可形成为与第一图案部52的第一宽度W1基本相同。另外，在第三开口302中，可将铜箔220蚀刻得足够薄以通过喷砂去除以形成蚀刻铜箔222，并且可剥离抗蚀剂320。
在图4N中，可将铜箔220用作掩模对蚀刻铜箔222进行喷砂。通过喷砂去除第二图案部54周围的蚀刻铜箔222和绝缘层10，可在绝缘层10与第二图案部54之间形成间隙G。在此，选择喷砂的强度使得蚀刻铜箔222和绝缘层10被去除，但是铜箔220、第一图案部52和第二图案部54不被去除。
在图4O和4P中，首先，可执行镍(Ni)镀覆以形成第一金属层72，并且可对第一金属层72执行金(Au)镀覆以形成第二金属层74。在此，可控制位于第二图案部54与绝缘层10之间的间隙G，使得第一金属层72和第二金属层74镀覆在绝缘层中的侧表面上并且竖直地镀覆在绝缘层的外部。
根据侧表面镀覆的程度，第二金属层74未完全填充在间隙G中，从而可降低第二金属层74突出到绝缘层10的上部的程度。
再次参照图1至图4P，将再次描述公开的印刷电路板1的示例。
印刷电路板可包括绝缘层10、第一外连接垫5和第二外连接垫7。
第一外连接垫5和第二外连接垫7可嵌在绝缘层10中并使它们的上表面暴露，并且可按照细节距间隔形成。
第一外连接垫5和第二外连接垫7中的至少一个可包括基础焊盘部50以及作为表面处理层的第一金属层72和第二金属层74。
基础焊盘部50可具有：第一图案部52，与绝缘层10的侧表面15接触并且具有第一宽度W1；以及第二图案部54，从第一图案部52突出，具有小于第一宽度W1的第二宽度W2，并且嵌在绝缘层10中，第二图案部54与绝缘层10的侧表面15具有间隙G。
第一金属层72可设置在第二图案部54的侧表面和第二图案部54的上表面上，并且第二金属层74可设置在第一金属层72上。
第一金属层72可包括镍(Ni)，并且第二金属层74可包括金(Au)。
另外，如在图2的实施例中，第二金属层74可填充位于绝缘层10的侧表面15与第一金属层72的侧表面之间的间隙G的整个空间。如在图3的实施例中，第二金属层74可设置在位于绝缘层10的侧表面15与第一金属层72的侧表面之间的间隙G的一部分中。
此外，第二图案部54的上表面与绝缘层10的上表面是基本相同的平面或基本共面，使得第一金属层72和第二金属层74从绝缘层10突出的高度可形成得低矮。
然而，在第二图案部54从第一图案部52突出所沿的方向上，第二金属层74的上表面可保持高于绝缘层10的上表面。
另外，阻焊层45可设置在绝缘层10上，并且可包括使第一外连接垫5和第二外连接垫7暴露的开口452。当半导体芯片通过引线键合或倒装芯片键合而安装在第一外连接垫5和第二外连接垫7上时，阻焊层45可增大键合可靠性并且保护外连接垫。
电子组件封装件
图5和图6是示出通过将根据本公开中的实施例的印刷电路板结合到半导体芯片而形成的电子组件封装件的示意图。
参照图5和图6，根据本公开中的实施例的电子组件封装件1000可包括上述印刷电路板1、半导体芯片1100和包封层1200。
印刷电路板1可包括绝缘层10、基础焊盘部50和表面处理层70，基础焊盘部50嵌在绝缘层10中并且具有宽度不同的阶梯状截面形状，表面处理层70设置在形成于基础焊盘部50与绝缘层10的侧表面之间的间隙G以及基础焊盘部50的上表面上。
半导体芯片1100可连接到印刷电路板1的外连接垫5和7的表面处理层70，以与印刷电路板1交换电信号。在此，外连接垫5和7可通过引线键合(诸如，使用引线1500的引线键合)和倒装芯片键合中的至少一种连接到半导体芯片1100。在倒装芯片键合的情况下，半导体芯片1100的连接端子1400可通过焊料凸块1420连接到印刷电路板的外连接垫5。
图6中示出的包封层1200可包封半导体芯片1100以保护电子组件免受外部环境的影响。另外，诸如焊球的连接结构1600可设置在第三布线图案42(最外的布线图案)上。绝缘材料可用作包封层1200的材料，并且热固性树脂(诸如，环氧树脂)或热塑性树脂(诸如，聚酰亚胺)可用作绝缘材料。此外，可使用在这些树脂中包含无机填料(诸如，二氧化硅)的材料作为包封层的材料。例如，ABF可用作包封层的材料。然而，包封层的材料不限于此，并且可使用其他类型的环氧塑封料(EMC)，并且可使用感光电介质(PID)。
如上所述，根据本公开的印刷电路板，在绝缘层中，相邻的外连接垫之间可保持细节距。
根据本公开的印刷电路板，通过使表面处理层镀覆在位于绝缘层内部的侧表面上(但仅竖直镀覆)而基本不镀覆在绝缘层的上表面上，可在保持相邻的引线键合焊盘之间的细节距的同时防止相邻的引线键合焊盘之间发生短路。
根据包括本公开的印刷电路板的电子组件封装件，由于外连接垫之间的间隔可实现超细节距，因此可改善半导体芯片节点的设计自由度和集成度，并且可确保引线键合的可靠性。
虽然以上已经示出并描述了示例性实施例，但对于本领域技术人员而言将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims (20)

1.一种印刷电路板，包括：
绝缘层；以及
外连接垫，嵌在所述绝缘层中并且具有一个暴露的表面，
其中，所述外连接垫包括：
基础焊盘部，具有第一图案部和第二图案部，所述第一图案部与所述绝缘层的侧表面接触并且具有第一宽度，所述第二图案部从所述第一图案部突出并且具有小于所述第一宽度的第二宽度，所述第二图案部与所述绝缘层的所述侧表面具有间隙；以及
表面处理层，设置在位于所述第二图案部与所述绝缘层之间的所述间隙中，并且在所述第二图案部的上表面上延伸。
2.根据权利要求1所述的印刷电路板，其中，所述表面处理层包括第一金属层和第二金属层，所述第一金属层包括金、银、和镍中的至少一种并且与所述基础焊盘部接触，所述第二金属层包括金、银、和镍中的至少一种并且与所述第一金属层接触。
3.根据权利要求2所述的印刷电路板，其中，所述第二金属层填充位于所述第二图案部与所述绝缘层之间的所述间隙的一部分。
4.根据权利要求2所述的印刷电路板，其中，所述第二金属层填充位于所述第二图案部与所述绝缘层之间的所述间隙的整个空间。
5.根据权利要求1所述的印刷电路板，其中，所述第二图案部的所述上表面与所述绝缘层的上表面基本共面。
6.根据权利要求1所述的印刷电路板，其中，在所述第二图案部从所述第一图案部突出所沿的方向上，所述表面处理层的上表面高于所述绝缘层的上表面。
7.根据权利要求1所述的印刷电路板，所述印刷电路板还包括阻焊层，所述阻焊层设置在所述绝缘层上并且具有使所述外连接垫暴露的开口。
8.根据权利要求1所述的印刷电路板，其中，所述绝缘层的上表面上包括槽，所述外连接垫设置在所述槽中，并且
所述槽的宽度与所述第一宽度基本相同。
9.根据权利要求8所述的印刷电路板，其中，所述表面处理层包括嵌在所述槽中的部分以及从所述绝缘层的上表面突出的部分。
10.根据权利要求1-9中任一项所述的印刷电路板，其中，所述第一图案部的底表面与所述绝缘层的底表面间隔开。
11.一种印刷电路板，包括：
绝缘层；
第一外连接垫，嵌在所述绝缘层中并被暴露；以及
第二外连接垫，设置为与所述第一外连接垫以预定节距间隔开，并且嵌在所述绝缘层中并被暴露，
其中，所述第一外连接垫和所述第二外连接垫中的至少一个包括：
基础焊盘部，具有第一图案部和第二图案部，所述第一图案部与所述绝缘层的侧表面接触并且具有第一宽度，所述第二图案部从所述第一图案部突出并且具有小于所述第一宽度的第二宽度，所述第二图案部与所述绝缘层的所述侧表面具有间隙并且嵌在所述绝缘层中；
第一金属层，设置在所述第二图案部的侧表面和上表面上，以及
第二金属层，设置在所述第一金属层上。
12.根据权利要求11所述的印刷电路板，其中，所述第一金属层包括金、银、和镍中的至少一种，并且
第二金属层包括金、银、和镍中的至少一种。
13.根据权利要求11所述的印刷电路板，其中，所述第二金属层填充位于所述绝缘层的所述侧表面与所述第一金属层的侧表面之间的间隙的一部分。
14.根据权利要求11所述的印刷电路板，其中，所述第二金属层填充位于所述绝缘层的所述侧表面与所述第一金属层的侧表面之间的所述间隙的整个空间。
15.根据权利要求11所述的印刷电路板，其中，所述第二图案部的所述上表面与所述绝缘层的上表面基本共面。
16.根据权利要求11所述的印刷电路板，其中，在所述第二图案部从所述第一图案部突出所沿的方向上，所述第二金属层的上表面高于所述绝缘层的上表面。
17.根据权利要求11-16中任一项所述的印刷电路板，所述印刷电路板还包括阻焊层，所述阻焊层设置在所述绝缘层上并且具有使所述第一外连接垫和所述第二外连接垫暴露的开口。
18.一种电子组件封装件，包括：
印刷电路板，包括绝缘层、基础焊盘部和表面处理层，所述基础焊盘部嵌在所述绝缘层中并具有宽度不同的阶梯状截面形状，所述表面处理层设置在位于所述基础焊盘部与所述绝缘层之间的间隙中并且在所述基础焊盘部的上表面上延伸；
半导体芯片，连接到所述表面处理层；以及
包封层，包封所述半导体芯片。
19.根据权利要求18所述的电子组件封装件，其中，所述基础焊盘部的上表面与所述绝缘层的上表面基本相同。
20.根据权利要求18或19所述的电子组件封装件，其中，所述表面处理层通过引线键合和倒装芯片键合中的至少一种连接到所述半导体芯片。
CN202110776338.6A 2020-12-16 2021-07-09 印刷电路板和电子组件封装件 Pending CN114641134A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200176667A KR20220086321A (ko) 2020-12-16 2020-12-16 인쇄회로기판 및 전자부품 패키지
KR10-2020-0176667 2020-12-16

Publications (1)

Publication Number Publication Date
CN114641134A true CN114641134A (zh) 2022-06-17

Family

ID=81941676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110776338.6A Pending CN114641134A (zh) 2020-12-16 2021-07-09 印刷电路板和电子组件封装件

Country Status (3)

Country Link
US (1) US11735510B2 (zh)
KR (1) KR20220086321A (zh)
CN (1) CN114641134A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
JP2014192176A (ja) 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
US9653419B2 (en) 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
JP6816964B2 (ja) * 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6615701B2 (ja) * 2016-06-24 2019-12-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
KR20220086321A (ko) 2022-06-23
US11735510B2 (en) 2023-08-22
US20220189865A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US9627309B2 (en) Wiring substrate
US8941230B2 (en) Semiconductor package and manufacturing method
JP6057190B2 (ja) 半導体要素又はパッケージの製造方法
US7170158B2 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US9627308B2 (en) Wiring substrate
EP2798675B1 (en) Method for a substrate core layer
US20030127737A1 (en) Semiconductor device
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
US20110314667A1 (en) Method of manufacturing printed circuit board including electronic component embedded therein
KR20070065789A (ko) 회로판 및 그 제조방법
KR20100130555A (ko) 배선기판 및 그 제조방법
US9852970B2 (en) Wiring substrate
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
CN110459521B (zh) 覆晶封装基板和电子封装件
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
KR100744138B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
US11688674B2 (en) Printed circuit board and electronic component package
CN109427725B (zh) 中介基板及其制法
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US20220189865A1 (en) Printed circuit board and electronic component package
US20200312756A1 (en) Semiconductor package substrate, electronic package and methods for fabricating the same
KR20230076151A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination