CN213340339U - 芯片封装组件及电子设备 - Google Patents

Abstract

本申请公开了一种芯片封装组件及电子设备。芯片封装组件包括：载板、导电胶和芯片。载板包括安装平台和凹槽，凹槽位于安装平台的周围。芯片设于安装平台上，导电胶位于芯片和载板之间；其中，导电胶覆盖安装平台以及覆盖至少部分凹槽。通过在载板的安装平台周围设置凹槽的结构，可以容纳部分导电胶。在兼顾芯片封装组件的各项指标的同时，可以增加导电胶的用量，以提高导电胶的控制冗余度，从而提高芯片封装组件的封装良率。

Description

芯片封装组件及电子设备

技术领域

本申请涉及芯片封装的技术领域，特别涉及一种芯片封装组件及电子设备。

背景技术

在芯片封装的过程中，需要通过导电胶来将芯片固定到载板上。而近年来随着对芯片性能的追求，芯片的厚度做得越来越小，这给芯片封装带来了一定的挑战。导电胶用量若是过多，则导电胶可能会接触到芯片的正面，造成污染或者短路等问题；导电胶用量若是过少，芯片与载板之间也容易出现气泡、搭接不良等问题。

实用新型内容

本申请的目的在于提供一种芯片封装组件及电子设备，以解决现有芯片封装组件追求更优性能所导致的封装良率较低的问题。

为了解决上述技术问题，本申请提供了一种芯片封装组件。所述芯片封装组件包括：载板、导电胶和芯片。所述载板包括安装平台和凹槽，所述凹槽位于所述安装平台的周围。所述芯片设于所述安装平台上，所述导电胶位于所述芯片和所述载板之间；其中，所述导电胶覆盖所述安装平台以及覆盖至少部分所述凹槽。应当理解，藉由凹槽的结构，在芯片粘接的环节，导电胶的用量可以有较大的可控范围，以此可以提高芯片封装组件的封装良率；此外，芯片粘接设备的调试时间也较短。载板的凹槽可以通过半蚀刻等工艺形成，而半蚀刻等工艺的技术相对成熟，成本也相对较低，以便于在工业上推广使用。

一些实施例中，以所述安装平台朝向所述芯片的表面作为参考面，所述芯片在所述参考面上的投影与所述凹槽在所述参考面上的投影存在重叠部分。基于此，在向芯片施加压力的过程中，流动的导电胶可以更容易地落到凹槽内，以提高导电胶的控制冗余度。

一些实施例中，所述凹槽的宽度大于或者等于20μm；其中，所述宽度为所述凹槽在所述参考面上，垂直于所述安装平台的对应边缘的方向上的尺寸。基于此，可以提高导电胶的流动性以及降低空洞率。

一些实施例中，沿着所述凹槽的宽度方向，所述重叠部分的宽度大于或者等于10μm。应当理解，通过对重叠部分的宽度的限定，导电胶可以更容易流入凹槽内，以提高封装良率。

一些实施例中，所述重叠部分的宽度小于凹槽的宽度，以便于导电胶流入凹槽，并降低产生气泡的可能。

一些实施例中，所述凹槽的槽深大于或者等于10μm；其中，所述槽深为所述凹槽在垂直于所述参考面的方向上的尺寸。基于此，可以提高导电胶的流动性以及降低空洞率。

一些实施例中，所述凹槽连续地环绕在所述安装平台周围；或者，所述凹槽的数量为多个，多个所述凹槽间隔设置在所述安装平台周围。

一些实施例中，所述凹槽为锥形槽、直槽和曲面槽中至少一种。在直槽或者曲面槽的凹槽中，其槽壁与槽底的过渡更为平缓，导电胶可以更容易地填充该些凹槽，以降低空洞率。

一些实施例中，所述凹槽为锥形槽，所述锥形槽的底部位于所述芯片侧面的延长面上。基于此，芯片的边缘所对应的导电胶的用量最大，导电胶可以更稳定地粘接芯片和载板。

一些实施例中，所述芯片为射频功率芯片；所述射频功率芯片的厚度小于或者等于65μm。应当理解，由射频功率芯片形成的芯片封装组件可以满足规定的各项指标要求，以便于应用在电子设备中。

本申请还提供了另一种芯片封装组件。所述芯片封装组件包括：载板、导电胶和芯片。所述载板包括安装平台、侧壁和下沉平台；所述下沉平台环设在所述安装平台周围，所述侧壁连接所述安装平台和所述下沉平台。所述芯片设于所述安装平台上，所述导电胶位于所述芯片和所述载板之间；其中，所述导电胶覆盖所述安装平台以及覆盖至少部分所述侧壁。

一些实施例中，以所述安装平台朝向所述芯片的表面作为参考面，所述芯片在所述参考面上的投影与所述安装平台在所述参考面上的投影不重叠；或者，所述芯片在所述参考面上的投影与所述安装平台在所述参考面上的投影存在重叠部分。

一些实施例中，所述下沉平台与所述安装平台之间的距离大于或者等于10μm，以提高导电胶的流动性，便于导电胶朝向下沉平台流动。

本申请还提供了一种电子设备，包括上述各实施例中的芯片封装组件。其中，所述电子设备可例如为AAU、RUU、路由器、交换机、手机、平板电脑、智能手环、智能手表等。

本申请通过在载板的安装平台周围设置凹槽或者下沉平台等结构，以容纳部分导电胶。由此，在兼顾芯片封装组件的各项指标的同时，可以增加导电胶的用量，以提高导电胶的控制冗余度，从而提高芯片封装组件的封装良率。

附图说明

图1是现有的芯片封装组件的示意图。

图2是本申请一实施例的芯片封装组件的示意图。

图3是本申请一实施例的芯片封装组件的剖视图。

图4是本申请另一实施例的芯片封装组件的示意图。

图5是本申请又一实施例的芯片封装组件的剖视图。

图6是本申请再一实施例的芯片封装组件的剖视图。

具体实施方式

下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述。

请参考图1，在基于各种封装工艺形成的芯片封装组件1000中，芯片1300(Die)一般需要粘接到载板1100上，以便于后续进行接地和电连接等处理。应当理解，封装工艺例如可以包括：四向扁平无引脚封装(QFN，Quad Flat No-lead Package)、双向扁平无引脚封装(DFN，Dual Flat No-lead Package)、四边扁平封装(QFP，Quad Flat Package)、球珊阵列封装(BGA，Ball Grid Array Package)、芯片尺寸封装(CSP，Chip Scale Package)等，本申请对此不加限制。

在芯片粘接(DB，Die Bond)的环节，一般会先通过芯片粘接设备在载板1100上涂覆导电胶1200(Adhersives)。之后，用吸嘴将芯片1300以背面1300b朝向载板1100的方式来与导电胶1200接触，通过向芯片1300施加压力等方式，以将芯片1300压接在载板1100上。再之后，通过烤箱烘烤等方式来使导电胶1200热固化，以此完成载板1100、导电胶1200和芯片1300之间的搭接。其中，芯片1300的正面1300a设有集成电路(图未示)，芯片1300的背面1300b是与正面1300a相背的一面，芯片1300的厚度B可以理解为芯片1300的正面1300a和背面1300b之间的距离；正面1300a和背面1300b之间的其他面则为芯片1300的侧面1300c。应当理解，基于芯片1300的形状(例如：长方体、圆柱，三棱柱等)的不同，其侧面1300c的数量可以是一个、两个、三个或者四个等，本申请主要是以长方体的芯片来举例说明，但不以此为限。

而为了实现芯片1300与载板1100之间的良好搭接，载板1100会在对应芯片1300的区域做电镀、化镀、气相沉积等金属化处理，之后再在金属化的区域上涂敷导电胶1200以及设置芯片1300。但是由于导电胶1200在未烘烤之前，其具有一定的流动性；即，在向芯片1300施加压力的过程中，导电胶1200会受力而向芯片1300的四周流动。流动的导电胶1200除了会接触到芯片1300的背面1300b，还会接触到芯片1300的侧面1300c。应当理解，导电胶1200与芯片1300的接触情况跟导电胶1200用量有关；对应的，在芯片封装组件1000中会涉及一些指标，以便于评估导电胶1200与芯片1300之间、以及导电胶1200与载板1100之间的连接情况。

请再参考图1，以芯片1300为射频功率芯片为例，该些指标示例如下：

导电胶厚度(BLT，Bondline Thickness)：是指芯片1300的背面1300b到载板1100的表面之间的导电胶1200的厚度；如图1所示，芯片封装组件1000的BLT示例为A。其中，对于射频功率芯片及其封装组件而言，BLT一般要求为8um<BLT<35um。

导电胶爬升高度(FH，Fillet Height)：是指导电胶1200沿着芯片1300的侧面1300c爬升的高度C与芯片1300的厚度B的比值；如图1所示，芯片封装组件1000的FH示例为C/B*100％。对于射频功率芯片及其封装组件而言，FH一般要求为10％<FH<90％。

空洞率：是指导电胶1200粘接表面处气泡空洞面积与粘接总面积的比值。如图1所示，当导电胶1200不能良好地粘接载板1100时，导电胶1200与载板1100之间就容易形成气泡1220；类似的，当导电胶1200不能良好地粘接芯片1300时，导电胶1200与芯片1300之间也容易形成气泡。应当理解，由于气泡1220的导电、导热等性能均较差，气泡越多，对芯片封装组件1000的不良影响也就越大。对于射频功率芯片及其封装组件而言，空洞率一般要求为≤5％。

由上述的定义可知，示例性的BLT、FH和空洞率等指标均跟导电胶1200用量有着密切的关系，导电胶1200用量不当就容易造成封装不良。

当导电胶1200用量过少时，BLT和FH均可能较小，芯片1300与载板1100之间的连接效果较差；在此情况下，导电胶1200与芯片1300之间、以及导电胶1200与载板1100之间均容易出现气泡，芯片封装组件1000的空洞率可能较大。

当导电胶1200用量过多时，BLT和FH均可能较大，而空洞率则可能较小；但在此情况下，FH却相对容易超过100％，导电胶1200容易流动至与芯片1300的正面1300a的集成电路接触，导致芯片1300被污染；此外，导电胶1200也容易造成芯片1300短路。

应当理解，BLT和FH等指标也跟芯片1300的厚度B也有着较大的关系。当芯片1300的厚度B较大时，其导电胶1200用量的可控范围较大，相应的BLT和FH容易保持在预期的范围内；而当芯片1300的厚度B较小时，若导电胶1200用量不变，则其BLT和FH相对容易超出预期的范围。即，对于厚度B较小的芯片1300，其导电胶1200用量的可控范围较小，更容易造成封装不良。

近年来，随着对芯片1300性能的不断追求，芯片1300的厚度B在逐渐减小(例如：射频功率芯片的厚度B做到小于或者等于200μm)。对于该些厚度B较小的芯片1300，其导电胶1200用量的可控范围则更小。相应的，该些芯片的封装组件对导电胶1200用量的控制精度要求也更为严苛。应当理解，导电胶1200用量稍微少点或者稍微多点，均容易使载板1100与芯片1300之间的连接出现问题，并造成封装不良。

针对厚度更小的芯片1300，若是芯片粘接设备不能很好地控制导电胶1200用量，则容易导致涂敷的导电胶1200的用量落到预期的范围外，降低芯片封装组件1000的封装良率。对此，一方面，芯片粘接设备需要进行长时间的调试，才可能将导电胶1200用量控制在预期的范围内；但是，设备调试的时间成本较高。另一方面，可能还需要更换控制精度更高的芯片粘接设备；但是，越高控制精度的芯片粘接设备，其费用也越昂贵，也不利于在工业上推广。

基于以上的问题，本申请实施例提供了芯片封装组件，通过在载板的安装平台周围设置凹槽或者下沉平台等结构，以提高导电胶的控制冗余度，从而可以兼顾BLT、FH和空洞率等指标，提高封装良率。

此外，本申请实施例还提供了应用该芯片封装组件的电子设备。基于各实施例提供的芯片封装组件以及相关组件的配合，电子设备可以实现调制、混频、放大和滤波等功能，以收发信号。其中，该电子设备可例如为AAU(有源天线单元)、RUU(射频拉远单元)、路由器、交换机、手机、平板电脑、智能手环、智能手表等。

请同时参考图2和图3，本申请实施例提供的一种芯片封装组件10a，芯片封装组件10a的载板100上设有经金属化处理的安装平台102，该安装平台102用于涂敷导电胶110以及安装芯片120。而为了满足芯片封装组件10a的各项指标要求，载板100上还开设有同样经金属化处理的凹槽104，该凹槽104位于安装平台102的周围。

在向芯片120施加压力的过程中，流动的导电胶110会朝向安装平台102的边缘流动，并且部分导电胶110会流入到凹槽104内；基于此，导电胶110不容易沿着芯片120的侧面爬升。藉由凹槽104的结构，在芯片粘接的环节，导电胶110的用量可以有较大的可控范围。在满足空洞率和BLT指标的同时，FH也不会过高，以此可以提高芯片封装组件10a的封装良率。

一些实施例中，芯片封装组件10a可以适用于射频功率芯片，射频功率芯片的厚度可以是小于200μm，例如：射频功率芯片的厚度≤150μm、100μm、80μm或者65μm等。应当理解，基于凹槽104等结构，由射频功率芯片形成的芯片封装组件可以满足规定的各项指标要求，以便于应用在电子设备中。在其他的一些实施例中，各实施例的芯片封装组件10a也可以适用于其他类型的芯片120，对此不加限制。

一些实施例中，以安装平台102朝向芯片120的表面作为参考面P1，芯片120在参考面P1上的投影与凹槽104在参考面P1上的投影存在重叠部分；即，芯片120在参考面P1上的投影要大于安装平台102在参考面P1上的投影。基于此，在向芯片120施加压力的过程中，流动的导电胶110可以更容易地落到凹槽104内，以提高导电胶110的控制冗余度。

在其他的一些实施例中，芯片120在参考面P1上的投影与凹槽104在参考面P1上的投影也可以不重叠，对此不加限制。

在各实施例提供的芯片封装组件10a中，载板100的凹槽104可以通过半蚀刻等工艺形成，本申请对此不加限制。应当理解，基于凹槽104的结构，导电胶110的用量可以有较大的控制范围，相应的，芯片粘接设备的调试时间较短。此外，在载板100上开设凹槽104的方式更为简单，并且半蚀刻等工艺的技术相对成熟，成本也相对较低，以便于在工业上推广使用。

一些实施例中，安装平台102在整体上的轮廓与芯片120的形状相对应。基于此，在向芯片120施加压力的过程中，导电胶110可以相对均匀地向周围的凹槽104流动，以降低FH过高的可能。请参考图2，芯片120的形状示例为长方体，则安装平台102在整体上的轮廓可以为矩形；在其他的一些实施例中，芯片120的形状也可以为圆柱形，则安装平台在整体上的轮廓可以对应为圆形。

请参考图2，一些实施例中，凹槽104呈回字形，并且连续地环绕着安装平台102。以此，在向芯片120施加压力的过程中，回字形的凹槽104可以相对全面地容纳流动的导电胶110。

请参考图2，一些实施例中，为了提高导电胶110的流动性，以降低空洞率，该凹槽104的宽度W1大于或者等于20μm。凹槽104的宽度是指在参考面P1上，该凹槽104垂直于安装平台102的对应边缘的方向上的尺寸。应当理解，在参考面P1上沿着安装平台102的边缘作垂线，凹槽在该垂线上的尺寸即为凹槽的宽度。随着在安装平台102的不同边缘上作垂线，凹槽104的对应宽度可以相同或者不同。

该凹槽104的宽度可以根据载板100的尺寸而有所调整，以便于导电胶110流入凹槽104。一些实施例中，该凹槽104的宽度W1可例如为25μm、30μm、35μm、40μm、45μm、50μm或者55μm等，对此不加限制。

请参考图2，一些实施例中，如上所述的，芯片120在参考面P1上的投影与凹槽104在参考面P1上的投影存在重叠部分；基于此，将该重叠部分的宽度定义为W2，该重叠部分的宽度W2大于0μm，以便于导电胶110流入凹槽104内。

一些实施例中，W2大于或者等于10μm。应当理解，通过对重叠部分的宽度W2的限定，导电胶110可以更容易流入凹槽104内，以提高封装良率。一些实施例中，W2可例如为12μm、14μm、16μm、18μm、20μm、25μm或者30μm等，对此不加限制。

一些实施例中，重叠部分的宽度W2小于凹槽104的宽度W1；即，芯片120在参考面P1上的投影不会完全覆盖凹槽104在参考面P1上的投影，以便于导电胶110流入凹槽104，并降低产生气泡的可能。

请参考图3，一些实施例中，为了提高导电胶110的流动性，以降低空洞率，该凹槽104的槽深H1大于或者等于10μm。凹槽104的槽深H1是指凹槽104在垂直于安装平台102的方向上的尺寸。应当理解，该凹槽104的槽深H1可以根据载板100的厚度而有所调整，以便于导电胶110流入和填充凹槽104。一些实施例中，该凹槽104的槽深H1可例如为12μm、14μm、16μm、18μm、20μm、25μm或者30μm等，对此不加限制。

请参考图3，一些实施例中，凹槽104示例为锥形槽，但不以此为限。在其他的一些实施例中，凹槽104可以是直槽或者曲面槽等；或者，凹槽104也可以锥形槽、直槽和曲面槽中至少两种的组合。

请再参考图3，一些实施例中，当凹槽104为锥形槽时，该凹槽104的底部可以是位于芯片120的边缘的延长面Q上。基于此，芯片120的边缘所对应的导电胶110的用量最大，导电胶110可以更稳定地粘接芯片120和载板100，芯片封装组件10a具有更好的可靠性。

一些实施例中，相对锥形槽的凹槽，在直槽或者曲面槽的凹槽中，其槽壁与槽底的过渡更为平缓，基于此，导电胶可以更容易地填充该些凹槽，以降低空洞率。

应当理解，在对应图2和图3的芯片封装组件10a中，导电胶110示例性地填满了凹槽104，但并不以此为限；在其他的一些实施例中，通过改变凹槽104的尺寸(例如：形状、宽度或者槽深)、控制导电胶110用量等方式，导电胶110还可以不填满凹槽104；或者，导电胶110也可以溢出凹槽104。

一些实施例中，安装平台102可以理解为由凹槽104包围而限定出的平台，此可以根据载板100和芯片120的尺寸关系、设计需求等因素有所调整，对此不加限制。如图3所示，载板100的尺寸较大，则在凹槽104之远离安装平台102的一侧的部分区域可以理解为载板的边缘区101。应当理解，该边缘区101可以进行金属化处理，或者，该边缘区101也可以不进行金属化处理，不加限定。在其他的一些实施例中，载板100可以包括安装平台102和凹槽104，但不包括该边缘区101。

一些实施例中，载板100可以是PCBs或者基于Cu等材质的引线框架(Lead Frame)等，但不限于此；该载板100也可以是CMC(Cu/Mo/Cu，铜/钼/铜)或者CPC(Cu/MoCu/Cu，铜/钼铜/铜)等为法兰(Flange)的引线框架。

一些实施例中，该载板100也可以直接是由金属材料制成的板状结构，例如铜载板等。此外，载板100上也可以设置多个安装平台102以及对应的多个凹槽104；由此，一块载板100可以设置多颗芯片120，以使形成的芯片封装组件10a内具有多颗芯片120，对此不加限制。

一些实施例中，载板100和芯片120之间的连接可以通过共晶结合形成。导电胶110可以是高分子化合物粘接料(例如：环氧树脂导电胶(epoxy))、填充了金属的高分子化合物(例如：烧结银)或者焊片、焊锡膏等粘接材料，对此不加限制。

应当理解，各实施例的芯片封装组件10a可以是基于QFN工艺或者DFN工艺而形成的组件，但不以此为限。在其他的一些实施例中，芯片封装组件10a也可以基于QFP、BGA、CSP等封装工艺而形成的组件。

请参考图4，本申请实施例提供的另一种芯片封装组件10b，与上述各实施例的芯片封装组件10a相比，该芯片封装组件10b的凹槽104的数量为多个。多个凹槽104间隔设置在安装平台102的周围，并且均可以容纳导电胶110。应当理解，基于该多个凹槽104，在向芯片120施加压力的过程中，多个凹槽104同样可以良好地容纳流动的部分导电胶110，以确保FH在预期的范围内，由此同样可以提高芯片封装组件10b的封装良率。

请参考图4，一些实施例中，多个凹槽104可以规则地间隔设置在安装平台102的周围，但不限于此。在其他的一些实施例中，多个凹槽104也可以不规则地间隔设置在安装平台102的周围。应当理解，此两类实施例均可以容纳导电胶110，在确保空洞率和BLT的同时，可以降低FH过高的可能。

请参考图5，本申请实施例提供的又一种芯片封装组件10c，与上述各实施例的芯片封装组件(10a，10b)相比，该芯片封装组件10c的载板100包括金属化处理的安装平台102、侧壁106和下沉平台108。该下沉平台108的表面与安装平台102的表面为异面关系；即，下沉平台108和安装平台102之间存在高度差H2。下沉平台108环绕设置在安装平台102周围，侧壁106则连接在安装平台102和下沉平台108之间。

应当理解，在向芯片120施加压力的过程中，导电胶110可以沿着侧壁106流落，并且下沉平台108同样可以容纳流动的导电胶110，以实现类似上述各实施例中的凹槽104的效果。如图5所示，导电胶110在覆盖安装平台102后，还可以覆盖部分侧壁106。应当理解，导电胶110可以但不必然需要与下沉平台108接触，此受到导电胶110用量、载板100尺寸、安装平台102和下沉平台108的高度差H2等因素影响，对此不加限制。

请参考图5，一些实施例中，安装平台102和下沉平台108之间的高度差H2大于或者等于10μm。应当理解，该高度差H2可以根据载板100的厚度而有所调整，以提高导电胶110的流动性，便于导电胶110朝向下沉平台108流动。该高度差H2可例如为12μm、14μm、16μm、18μm、20μm、25μm或者30μm等，对此不加限制。

由于安装平台102和下沉平台108存在高度差H2，流动的导电胶110可以顺着安装平台102的边缘流到下沉平台108内。因此，以安装平台102朝向芯片120的表面作为参考面P2，芯片120在参考面P2上的投影可以不与下沉平台108在参考面P2上的投影重叠。

一些实施例中，下沉平台108也可以理解为将上述实施例中的凹槽104的宽度调整成无限大。但是在导电胶110流落到下沉平台108的过程中，与凹槽104不同，导电胶110并不会受到两侧的槽壁的影响，即导电胶110可以更好地沿着安装平台102和下沉平台108之间的侧壁106流落，以降低产生气泡的可能，提高封装良率。

请参考图6，本申请实施例提供的再一种芯片封装组件10d，与上述各实施例的芯片封装组件10c相比，该芯片封装组件10d的芯片120在参考面P3上的投影与下沉平台108在参考面P3上的投影存在重叠部分。

应当理解，相对芯片封装组件10c，芯片封装组件10d的安装平台102的面积更小，下沉平台的面积更大。基于此，在向芯片120施加压力的过程中，导电胶110可以更快地流落到下沉平台108，FH相对更小。

以上所述是本申请具体的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims (14)

1.一种芯片封装组件，其特征在于，包括：载板、导电胶和芯片；

所述载板包括安装平台和凹槽，所述凹槽位于所述安装平台的周围；

所述芯片设于所述安装平台上，所述导电胶位于所述芯片和所述载板之间；其中，所述导电胶覆盖所述安装平台以及覆盖至少部分所述凹槽。

2.如权利要求1所述的芯片封装组件，其特征在于，以所述安装平台朝向所述芯片的表面作为参考面，所述芯片在所述参考面上的投影与所述凹槽在所述参考面上的投影存在重叠部分。

3.如权利要求2所述的芯片封装组件，其特征在于，所述凹槽的宽度大于或者等于20μm；其中，所述宽度为所述凹槽在所述参考面上，垂直于所述安装平台的对应边缘的方向上的尺寸。

4.如权利要求3所述的芯片封装组件，其特征在于，沿着所述凹槽的宽度方向，所述重叠部分的宽度大于或者等于10μm。

5.如权利要求4所述的芯片封装组件，其特征在于，所述重叠部分的宽度小于凹槽的宽度。

6.如权利要求5所述的芯片封装组件，其特征在于，所述凹槽的槽深大于或者等于10μm；其中，所述槽深为所述凹槽在垂直于所述参考面的方向上的尺寸。

7.如权利要求5或6所述的芯片封装组件，其特征在于，所述凹槽连续地环绕在所述安装平台周围；或者，所述凹槽的数量为多个，多个所述凹槽间隔设置在所述安装平台周围。

8.如权利要求1或2所述的芯片封装组件，其特征在于，所述凹槽为锥形槽、直槽和曲面槽中至少一种。

9.如权利要求8所述的芯片封装组件，其特征在于，所述凹槽为锥形槽，所述锥形槽的底部位于所述芯片侧面的延长面上。

10.如权利要求1或2所述的芯片封装组件，其特征在于，所述芯片为射频功率芯片；所述射频功率芯片的厚度小于或者等于200μm。

11.一种芯片封装组件，其特征在于，包括：载板、导电胶和芯片；

所述载板包括安装平台、侧壁和下沉平台；所述下沉平台环设在所述安装平台周围，所述侧壁连接所述安装平台和所述下沉平台；

所述芯片设于所述安装平台上，所述导电胶位于所述芯片和所述载板之间；其中，所述导电胶覆盖所述安装平台以及覆盖至少部分所述侧壁。

12.如权利要求11所述的芯片封装组件，其特征在于，以所述安装平台朝向所述芯片的表面作为参考面，所述芯片在所述参考面上的投影与所述安装平台在所述参考面上的投影不重叠；或者，所述芯片在所述参考面上的投影与所述安装平台在所述参考面上的投影存在重叠部分。

13.如权利要求11所述的芯片封装组件，其特征在于，所述下沉平台与所述安装平台之间的距离大于或者等于10μm。

14.一种电子设备，其特征在于，包括如权利要求1至13任一项所述的芯片封装组件。

Images