CN110544632B - 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 - Google Patents
在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 Download PDFInfo
- Publication number
- CN110544632B CN110544632B CN201910705346.4A CN201910705346A CN110544632B CN 110544632 B CN110544632 B CN 110544632B CN 201910705346 A CN201910705346 A CN 201910705346A CN 110544632 B CN110544632 B CN 110544632B
- Authority
- CN
- China
- Prior art keywords
- cavity
- cover plate
- conductor layer
- bga
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000919 ceramic Substances 0.000 title claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 67
- 229910000679 solder Inorganic materials 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 23
- 238000005476 soldering Methods 0.000 claims description 8
- 238000005219 brazing Methods 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开了一种在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,包括如下步骤:步骤1,在具有双面腔体的LTCC基板的背面台阶腔体内安装元器件;步骤2,在具有双面腔体的LTCC基板的背面台阶腔体上安装封装盖板;步骤3,在封装盖板上的封装盖板下表面导体层上制作BGA焊盘。本发明在LTCC基板的背面台阶腔体内安装元器件,并采用封装盖板封装后,在封装盖板上制作BGA焊盘,制作的BGA焊盘尺寸精度优于±5μm,位置精度优于±20μm,焊盘之间无需制作阻焊层,良好的支撑了具有双面腔体结构高密度陶瓷封装的高可靠BGA互联。
Description
技术领域
本发明涉及多层陶瓷电路基板技术领域,尤其是在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法。
背景技术
以LTCC(低温共烧陶瓷)为典型代表的多层陶瓷电路基板,以其优异的高频性能、高的集成密度和高的可靠性,在机载、弹载、星载等电子信息装备平台获得广泛应用。随着小型化、多功能的不断发展,多层陶瓷电路基板的应用正从传统的混合集成向SIP多功能封装转变,基板需要制作双面腔体以容纳更多的功能芯片,封装后的信号互联更多的采用BGA方式,这就需要基板的腔体封装以后,能够在封装盖板上制作一部分尺寸精准的BGA焊盘,并且和基板自身的BGA焊盘精确对位,装配后为高密度BGA互联提供结构支撑,提高互联强度和可靠性。
由于近些年来产品形态的转变,多层陶瓷电路基板的BGA互联得到了越来越多的研究,专利“基于高频传输的LTCC与PCB间垂直互联结构与方法”中描述了一种通过BGA方式实现LTCC基板与PCB板高频传输的方法;专利“一种微波LTCC基板垂直互联结构”中描述了一种基于LTCC的垂直互联结构,并用BGA实现互联;专利“基于改进型BGA的高频垂直互联电路”中通过在BGA球周围引入焊环的方式优化高频传输特性和隔离特性;专利“一种用于元器件组装的PGA/BGA三维结构及其制作方法”中将BGA用于一种基于LTCC基板的T/R模块互联;专利“一种用于三维组件的垂直互联过渡结构”中描述了一种基于LTCC基板的BGA板间垂直互联方式,可良好实现Ku信号传输;专利“一种LTCC基板的BGA互联结构及实现方法”中利用后烧工艺提高BGA焊盘的制作精度;专利“一种用于陶瓷电路基板BGA垂直互联的焊盘及制作方法”中提出了一种三维结构焊盘的制作方法,用于提高BGA焊接的强度;论文“BGA在微系统宽带射频互联中的应用”中基于LTCC基板,设计了0.5~20.0GHz范围内的高密度宽带数模混合信号BGA垂直传输方案。
虽然业内对多层陶瓷电路基板的BGA互联结构及焊盘制作已有较多研究,也取得了显著的技术进步,但这些BGA焊盘制作均是基于陶瓷电路基板自身的完整表面,且均需要在元器件装配前完成焊盘的制作,无法适用于具有双面腔体结构的多层陶瓷电路基板,在腔体封装以后的盖板上制作高精度BGA焊盘。因此,急需通过开发新的工艺方法,实现在封装盖板上制作高精度BGA焊盘,支撑具有双面腔结构高密度陶瓷封装的高可靠BGA互联。
发明内容
本发明所要解决的技术问题是:针对上述存在的问题,提供一种在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法。
本发明采用的技术方案如下:
一种在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,所述LTCC基板包括基板上表面和正面台阶腔体,以及基板下表面和背面台阶腔体;所述正面台阶腔体包括正面腔体台阶面和正面腔体底部导体层;所述基板下表面具有BGA焊盘;所述背面台阶腔体包括背面腔体台阶面导体层和背面腔体底部导体层;所述封装盖板包括:封装板,封装板上表面两端的封装盖板上表面导体层,以及封装板下表面的封装盖板下表面导体层;所述在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,包括如下步骤:
步骤1,在所述背面台阶腔体内安装元器件;
步骤2,在所述背面台阶腔体上安装封装盖板;
步骤3,在所述封装盖板下表面导体层上制作BGA焊盘。
进一步地,所述步骤1的方法为:在所述背面腔体底部导体层导体层上,以粘接、钎焊工艺、金丝/金带键合或激光缝焊的方式,将元器件安装在背面腔体底部导体层上的元器件焊盘上。
进一步地,所述步骤2的方法为:将封装盖板上表面导体层焊接在背面腔体台阶面导体层上。
进一步地,所述步骤2的方法为:采用钎焊工艺将封装盖板上表面导体层焊接在背面腔体台阶面导体层上。
进一步地,所述步骤2的方法为:采用金锡共晶焊片,将封装盖板上表面导体层焊接在背面腔体台阶面导体层上;其中,焊接工艺温度为300±2℃,焊接时间为5±1秒。
进一步地,所述封装盖板上表面导体层和背面腔体台阶面导体层之间的焊接工艺温度高于BGA焊盘装配时焊球的焊接工艺温度。
进一步地,所述封装板的材料为陶瓷片。
进一步地,所述封装板的厚度为0.2~1mm。
进一步地,所述步骤3的方法为:采用激光在所述封装盖板下表面导体层上进行蚀刻,得到BGA焊盘。
进一步地,采用激光在所述封装盖板下表面导体层上进行蚀刻时,以所述基板下表面具有的BGA焊盘为对位基准。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
1、本发明在LTCC基板的背面台阶腔体内安装元器件,并采用封装盖板封装后,在封装盖板上制作BGA焊盘,制作的BGA焊盘尺寸精度优于±5μm,位置精度优于±20μm,焊盘之间无需制作阻焊层,良好的支撑了具有双面腔体结构高密度陶瓷封装的高可靠BGA互联。
2、本发明的工艺技术与常规组装技术兼容,易于实现。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明的具有双面腔体的LTCC基板的结构示意图。
图2为本发明的封装盖板的结构示意图。
图3为本发明的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法流程框图。
图4为本发明的在背面台阶腔体内安装元器件的结构示意图。
图5为本发明的在背面台阶腔体上安装封装盖板的结构示意图。
图6为本发明的在封装盖板下表面导体层上制作BGA焊盘的结构示意图。
附图标记:1-具有双面腔体的LTCC基板,2-正面台阶腔体,3-背面台阶腔体,4-基板上表面,5-正面腔体台阶面,6-正面腔体底部导体层,7-基板下表面上的BGA焊盘,8-背面腔体台阶面导体层,9-背面腔体底部导体层,10-元器件,11-装配焊球,21-封装板,22-封装盖板上表面导体层,23-封装盖板下表面导体层,24-封装盖板上的BGA焊盘。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明,即所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种在具有双面腔体的LTCC基板1的封装盖板上制作BGA焊盘的方法,其中,
如图1所示,所述LTCC基板1包括基板上表面4和正面台阶腔体2,以及基板下表面和背面台阶腔体3;所述正面台阶腔体2包括正面腔体台阶面5和正面腔体底部导体层6;所述基板下表面具有BGA焊盘7;所述背面台阶腔体3包括背面腔体台阶面导体层8和背面腔体底部导体层9;
如图2所示,所述封装盖板包括:封装板21,封装板21上表面两端的封装盖板上表面导体层22,以及封装板21下表面的封装盖板下表面导体层23;所述封装板21的材料为陶瓷片,如96%的氧化铝陶瓷片,其厚度可以为0.2~1mm。封装板21上表面两端的封装盖板上表面导体层22采用Dupont公司的5062D和5063D,在850℃下烧结制成,兼容金锡共晶焊接;封装板21下表面的封装盖板下表面导体层23采用Dupont公司的6177T,在850℃下烧结制成,兼容BGA焊球。
所述在具有双面腔体的LTCC基板1的封装盖板上制作BGA焊盘的方法,包括如下步骤:
步骤1,在所述背面台阶腔体3内安装元器件10;
步骤2,在所述背面台阶腔体3上安装封装盖板;
步骤3,在所述封装盖板下表面导体层23上制作BGA焊盘。
所述LTCC基板1可以直接采用现有的,也可以根据常规工艺进行制作。可选地,利用常规工艺,采用Dupont公司的9K7体系为原材料,制作具有双面腔体的LTCC基板1。其中,背面腔体台阶导体层可兼容金锡共晶焊接,其余导体层兼容相应的装配需求。
所述步骤1的方法为:在所述背面腔体底部导体层9导体层上,以粘接、钎焊工艺、金丝/金带键合或激光缝焊的方式,将元器件10焊接在背面腔体底部导体层9上的元器件10焊盘上。其中,钎焊工艺包括锡铅焊接、金锡共晶焊接和锡银铜焊接等。如图4所示,在一个实施例中,所述步骤1的方法为:采用钎焊工艺,以倒扣焊接的方式,将元器件10通过装配焊球11与背面腔体底部导体层9上的元器件10焊盘进行焊接。
如图5所示,所述步骤2的方法为:将封装盖板上表面导体层22焊接在背面腔体台阶面导体层8上。需要说明的是,所述封装盖板上表面导体层22和背面腔体台阶面导体层8之间的焊接工艺温度高于BGA焊盘24装配时焊球的焊接工艺温度。
进一步地,所述步骤2的方法为:采用钎焊工艺将封装盖板上表面导体层22焊接在背面腔体台阶面导体层8上。
在一个实施例中,所述步骤2的方法为:采用金锡共晶焊片,将封装盖板上表面导体层22焊接在背面腔体台阶面导体层8上;其中,焊接工艺温度为300±2℃,焊接时间为5±1秒。
如图6所示,所述步骤3的方法为:采用激光在所述封装盖板下表面导体层23上进行蚀刻,得到BGA焊盘24。具体地,采用激光在所述封装盖板下表面导体层23上进行蚀刻,将封装盖板下表面导体层23上相应区域进行烧熔去除,露出封装板21的陶瓷片,得到BGA焊盘24。其中,进行蚀刻的相应区域与BGA焊料不润湿,可实现BGA装配时的阻焊功能。其中,采用激光在所述封装盖板下表面导体层23上进行蚀刻时,以所述基板下表面具有的BGA焊盘7为对位基准。可选地,也可以以工艺Mark点为对位基准。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述LTCC基板包括基板上表面和正面台阶腔体,以及基板下表面和背面台阶腔体;所述正面台阶腔体包括正面腔体台阶面和正面腔体底部导体层;所述基板下表面具有BGA焊盘;所述背面台阶腔体包括背面腔体台阶面导体层和背面腔体底部导体层;所述封装盖板包括:封装板,封装板上表面两端的封装盖板上表面导体层,以及封装板下表面的封装盖板下表面导体层;所述在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,包括如下步骤:
步骤1,在所述背面台阶腔体内安装元器件;
步骤2,在所述背面台阶腔体上安装封装盖板;
步骤3,在所述封装盖板下表面导体层上制作BGA焊盘;
所述步骤3的方法为:采用激光在所述封装盖板下表面导体层上进行蚀刻,得到BGA焊盘;采用激光在所述封装盖板下表面导体层上进行蚀刻时,以所述基板下表面具有的BGA焊盘为对位基准。
2.根据权利要求1所述的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述步骤1的方法为:在所述背面腔体底部导体层上,以粘接、钎焊工艺、金丝/金带键合或激光缝焊的方式,将元器件安装在背面腔体底部导体层上的元器件焊盘上。
3.根据权利要求1所述的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述步骤2的方法为:将封装盖板上表面导体层焊接在背面腔体台阶面导体层上。
4.根据权利要求3所述的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述步骤2的方法为:采用钎焊工艺将封装盖板上表面导体层焊接在背面腔体台阶面导体层上。
5.根据权利要求4所述的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述步骤2的方法为:采用金锡共晶焊片,将封装盖板上表面导体层焊接在背面腔体台阶面导体层上;其中,焊接工艺温度为300±2℃,焊接时间为5±1秒。
6.根据权利要求3~5任一项所述的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述封装盖板上表面导体层和背面腔体台阶面导体层之间的焊接工艺温度高于BGA焊盘装配时焊球的焊接工艺温度。
7.根据权利要求3~5任一项所述的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述封装板的材料为陶瓷片。
8.根据权利要求7所述的在具有双面腔体的LTCC基板的封装盖板上制作BGA焊盘的方法,其特征在于,所述封装板的厚度为0.2~1mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910705346.4A CN110544632B (zh) | 2019-08-01 | 2019-08-01 | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910705346.4A CN110544632B (zh) | 2019-08-01 | 2019-08-01 | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110544632A CN110544632A (zh) | 2019-12-06 |
CN110544632B true CN110544632B (zh) | 2021-01-29 |
Family
ID=68710005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910705346.4A Active CN110544632B (zh) | 2019-08-01 | 2019-08-01 | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110544632B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274202A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 半導体装置及びその製造方法 |
CN101691200A (zh) * | 2009-09-29 | 2010-04-07 | 中国科学院上海微系统与信息技术研究所 | 非致冷红外探测器的低温真空封装结构及制作方法 |
CN103811434A (zh) * | 2014-02-26 | 2014-05-21 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种ltcc无引线封装 |
CN106229301A (zh) * | 2016-08-01 | 2016-12-14 | 中国电子科技集团公司第五十八研究所 | 一种气密性表面贴装型数字隔离器封装结构 |
CN106548986A (zh) * | 2016-08-23 | 2017-03-29 | 天津大学 | 用于抗攻击芯片的安全封装结构及封装完整性检测方法 |
CN107248513A (zh) * | 2017-06-19 | 2017-10-13 | 苏州博海创业微系统有限公司 | 北斗一体化封装电路 |
CN108428672A (zh) * | 2018-04-17 | 2018-08-21 | 中国电子科技集团公司第二十九研究所 | 超宽带射频微系统的陶瓷双面三维集成架构及封装方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007058951B4 (de) * | 2007-12-07 | 2020-03-26 | Snaptrack, Inc. | MEMS Package |
-
2019
- 2019-08-01 CN CN201910705346.4A patent/CN110544632B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274202A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 半導体装置及びその製造方法 |
CN101691200A (zh) * | 2009-09-29 | 2010-04-07 | 中国科学院上海微系统与信息技术研究所 | 非致冷红外探测器的低温真空封装结构及制作方法 |
CN103811434A (zh) * | 2014-02-26 | 2014-05-21 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种ltcc无引线封装 |
CN106229301A (zh) * | 2016-08-01 | 2016-12-14 | 中国电子科技集团公司第五十八研究所 | 一种气密性表面贴装型数字隔离器封装结构 |
CN106548986A (zh) * | 2016-08-23 | 2017-03-29 | 天津大学 | 用于抗攻击芯片的安全封装结构及封装完整性检测方法 |
CN107248513A (zh) * | 2017-06-19 | 2017-10-13 | 苏州博海创业微系统有限公司 | 北斗一体化封装电路 |
CN108428672A (zh) * | 2018-04-17 | 2018-08-21 | 中国电子科技集团公司第二十九研究所 | 超宽带射频微系统的陶瓷双面三维集成架构及封装方法 |
Non-Patent Citations (1)
Title |
---|
微波毫米波多芯片模块三维互联与封装技术;吴金财等;《微波学报》;20180419(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110544632A (zh) | 2019-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
US8674514B2 (en) | Wiring board, manufacturing method of the wiring board, and semiconductor package | |
US20160020121A1 (en) | Embedded packaging with preformed vias | |
JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
KR20050007394A (ko) | 반도체장치 및 그 제조방법 | |
JPWO2007074846A1 (ja) | 微小電子機械装置およびその製造方法ならびに配線基板 | |
CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
CN112086371B (zh) | 宽带射频板级互连集成方法、结构及装置 | |
JPWO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
JP4194408B2 (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
JP2007201175A (ja) | 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法 | |
CN114050130A (zh) | Csop型陶瓷外壳、放大滤波器及制作方法 | |
CN110544632B (zh) | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 | |
JP2006128229A (ja) | 複合多層基板 | |
US20130244379A1 (en) | Semiconductor package and method of fabricating the same | |
CN112820694B (zh) | 一种芯片屏蔽与气密封装方法和封装结构 | |
JPH0752759B2 (ja) | パツケ−ジ | |
CN111599789B (zh) | 陶瓷无引线片式封装结构 | |
CN115064503A (zh) | 一种射频电路三维堆叠结构及其制造方法 | |
CN210489608U (zh) | 一种满足Ka波段TR组件封装的陶瓷外壳 | |
JP2005191075A (ja) | 中継基板及びその製造方法、中継基板付き基板 | |
JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
JP2004055985A (ja) | セラミックパッケージ及び電子装置 | |
JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
JP2014086963A (ja) | パッケージおよびパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |