CN106229301A - 一种气密性表面贴装型数字隔离器封装结构 - Google Patents

一种气密性表面贴装型数字隔离器封装结构 Download PDF

Info

Publication number
CN106229301A
CN106229301A CN201610626535.9A CN201610626535A CN106229301A CN 106229301 A CN106229301 A CN 106229301A CN 201610626535 A CN201610626535 A CN 201610626535A CN 106229301 A CN106229301 A CN 106229301A
Authority
CN
China
Prior art keywords
chip
digital isolator
transformator
encapsulating structure
core cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610626535.9A
Other languages
English (en)
Other versions
CN106229301B (zh
Inventor
丁荣峥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610626535.9A priority Critical patent/CN106229301B/zh
Publication of CN106229301A publication Critical patent/CN106229301A/zh
Application granted granted Critical
Publication of CN106229301B publication Critical patent/CN106229301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种气密性表面贴装型数字隔离器封装结构，包括IC芯片、变压器芯片、盖板、键合引线、绝缘介质包覆层和陶瓷外壳，IC芯片、变压器芯片安装于陶瓷外壳的芯腔中，封装结构中所有输入端与输出端耐压弱的部分采用绝缘介质包覆层包覆，IC芯片、变压器芯片、键合引线、绝缘介质包覆层采用陶瓷外壳和盖板构成气密性的密封结构。本发明不需要重新设计IC芯片、变压器芯片，解决现有数字隔离器输入端与输出端之间的耐压问题，消除现有塑料封装数字隔离器在以潮湿环境下因吸湿导致数字隔离器件耐压下降、太空环境下塑料封装数字隔离器高能射线照射裂解、低真空膨胀等引起的使用可靠性差和寿命短甚至失效的问题。

Description

一种气密性表面贴装型数字隔离器封装结构
技术领域
本发明涉及电子封装技术领域，尤其是一种气密性表面贴装型数字隔离器封装结构。
背景技术
现有数字隔离器均采用塑料包封装(如PSOP16等)，通过耐击穿电压高的模塑料将数字隔离器的所有输入端与所有输出端进行隔离，消除漏电、表面爬电、击穿等问题。
随着数字隔离器应用范围的扩大，如在潮湿环境中常会因吸湿导致数字隔离器出现漏电、击穿电压降低等问题，或在低真空太空环境中受高能射线照射引起模塑料裂解、低真空膨胀等问题，这些恶劣环境下应用就需要气密性陶瓷封装数字隔离器。但是，陶瓷封装数字隔离器的部分或大部分的输入端与输出端之间因无高绝缘性模塑料，间距变小后导致绝缘性下降，在未达到规定耐压值就会出现表面漏电、表面爬电、击穿等现象，导致数字隔离器不能可靠工作，即使使用绝缘金丝进行互连压焊也无法解决数字隔离器输入端与输出端之间的绝缘性能差问题，尤其是其变压器芯片上输入端(压点)与输出端(压点)之间的耐压不足问题，为提高耐压而增大输入端与输出端之间的间隙则需要重新设计芯片，并相应地增大陶瓷封装尺寸，而这往往是不能被应用所接收。
针对上述问题，目前尚未提出有效的解决方案。
发明内容
本发明要解决的技术问题是在不重新设计芯片、不增大陶瓷封装尺寸的情况下，解决现有数字隔离器输入端与输出端之间的耐压问题，消除现有塑料封装数字隔离器在以潮湿环境下因吸湿导致数字隔离器件耐压下降、太空环境下塑料封装数字隔离器高能射线照射裂解、低真空膨胀等引起的使用可靠性差和寿命短甚至失效的问题，从而提供一种气密性表面贴装型数字隔离器封装结构。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明一种气密性表面贴装型数字隔离器封装结构，该封装结构包括IC芯片、变压器芯片、盖板、键合引线、绝缘介质包覆层和陶瓷外壳，变压器芯片的输入端、输出端采用键合引线与IC芯片、陶瓷外壳互连，IC芯片、变压器芯片安装于陶瓷外壳的芯腔中，封装结构中所有输入端与输出端耐压弱的部分采用绝缘介质包覆层包覆，IC芯片、变压器芯片、键合引线、绝缘介质包覆层采用陶瓷外壳和盖板构成气密性的密封结构，确保数字隔离器能在恶劣环境中长期稳定工作。
进一步地，陶瓷外壳的芯腔包括IC芯片的第一芯腔和独立于IC芯片的第二芯腔，第二芯腔若为与IC芯片同侧，则第二芯腔低于IC芯片的第一芯腔；第二芯腔若为独立密封腔，则第二芯腔只用于安装变压器芯片。
进一步地，绝缘介质包覆层是采用与变压器芯片相同的绝缘介质PI(聚酰亚胺)进行灌注包覆形成高耐压结构。
进一步地，封装结构中变压器芯片的输入端(压点)、输出端(压点)及与其互连的键合引线暴露于空气中的耐压弱的部分采用绝缘介质包覆层进行绝缘。
进一步地，IC芯片、变压器芯片、键合引线、绝缘介质包覆层是由陶瓷外壳和盖板通过包括但不限于合金焊料熔封、平行缝焊、激光焊的密封工艺进行气密性密封。
进一步地，封装结构中未采用绝缘介质包覆层包覆的输入端与输出端的距离大于数字隔离器要求的耐压安全距离，包括盖板也不能缩短该输入端与输出端的距离。
本发明的有益效果：通过对变压器芯片的输入端与输出端、键合引线采用绝缘介质PI进行灌注包覆，以及陶瓷外壳与盖板形成气密性的密封结构，不需要重新设计IC芯片、变压器芯片，不需要增大陶瓷封装尺寸，使击穿电压不低于塑料封装的数字隔离器，使数字隔离器满足潮湿环境、太空低气压及辐照等恶劣环境下的使用，降低了研发成本，缩短了开发周期，扩大了数字隔离器使用范围，提高数字隔离器可靠性及使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明优选实施例1的一种气密性表面贴装型数字隔离器CSOP16封装结构俯视图；
图2是本发明优选实施例1的一种气密性表面贴装型数字隔离器CSOP16封装结构仰视图；
图3是本发明优选实施例1的一种气密性表面贴装型数字隔离器CSOP16封装结构横向(A-A向)剖面图；
图4是本发明优选实施例1的一种气密性表面贴装型数字隔离器CSOP16封装结构纵向(B-B向)剖面图；
图5是本发明优选实施例1的一种气密性表面贴装型数字隔离器CSOP16封装结构密封前的俯视图；
图6是本发明优选实施例2的一种气密性表面贴装型双变压器芯片的数字隔离器CSOP16封装结构俯视图；
图7是本发明优选实施例2的一种气密性表面贴装型双变压器芯片的数字隔离器CSOP16封装结构仰视图；
图8是本发明优选实施例2的一种气密性表面贴装型双变压器芯片的数字隔离器CSOP16封装结构横向(A-A向)剖面图；
图9是本发明优选实施例2的一种气密性表面贴装型双变压器芯片的数字隔离器CSOP16封装结构纵向(B-B向)剖面图；
图10是本发明优选实施例2的一种气密性表面贴装型双变压器芯片的数字隔离器CSOP16封装结构密封前的俯视图；
图11是本发明优选实施例2的一种气密性表面贴装型双变压器芯片的数字隔离器CSOP16封装结构密封前的仰视图。
图中：
1、IC芯片；2、变压器芯片；21、变压器芯片输入端(压点)；22、变压器芯片输出端(压点)；3、盖板；4、键合引线；5、绝缘介质包覆层；6、陶瓷外壳；61、引脚；62、芯腔；621、第一芯腔；622、第二芯腔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其它实施例，都属于本发明保护的范围。
如图1至图5所示，是本发明的优选实施例1的一种气密性表面贴装型数字隔离器封装结构(单腔结构)，包括：IC芯片1、变压器芯片2、盖板3、键合引线4、绝缘介质包覆层5、陶瓷外壳6；陶瓷外壳6的底部设置有引脚61(数字隔离器的引出端)；变压器芯片2安装在陶瓷外壳6的第二芯腔622中，第二芯腔622低于IC芯片1安装面；变压器芯片2，包括变压器芯片2上暴露的输入端(压点)21和输出端(压点)22及与其互连的键合引线4；IC芯片1通过键合引线4、陶瓷外壳6的金属化布线与引脚61形成通路；灌注包封的绝缘介质包覆层5；IC芯片1、变压器芯片2、键合引线4、绝缘介质包覆层5用陶瓷外壳6和盖板3通过合金焊料熔封、平行缝焊、激光焊等密封工艺形成气密性密封。
为了方便理解本发明的上述技术方案，以下通过具体使用方式上对本发明的上述技术方案进行详细说明。
在具体使用时，
实施例1：一种气密性表面贴装型数字隔离器1.27mm节距CSOP16封装结构，其结构仅一个密封腔，IC芯片1和变压器芯片2位于芯腔62的2个台阶上，具体如下：
首先，用合金烧结或导电胶粘接将IC芯片1、变压器芯片2粘接于陶瓷外壳6的芯腔62中，变压器芯片2位于最低处第二芯腔622中；
接着，变压器芯片2的输入端(压点)21与输出端(压点)22用金丝等键合引线4与IC芯片1、陶瓷外壳6键合，即采用热压超声键合工艺将其互连起来；
然后，变压器芯片2(包括变压器芯片2上的输入端(压点)21与输出端(压点)22等暴露金属部分)、键合引线4用PI绝缘介质包覆层5进行灌注包覆；
最后，IC芯片1、变压器芯片2、键合引线4及绝缘介质包覆层5用陶瓷外壳6和盖板3通过合金焊料熔封、平行缝焊、激光焊等密封工艺进行密封。
如图6至图11所示，是本发明的优选实施例2的一种气密性表面贴装型双变压器芯片的数字隔离器封装结构(双腔结构)，包括：IC芯片1、变压器芯片2、盖板3、键合引线4、绝缘介质包覆层5、陶瓷外壳6；陶瓷外壳6的底部设置有引脚61(数字隔离器的引出端)；变压器芯片2安装在陶瓷外壳6的第二芯腔622中，为独立密封腔；变压器芯片2，包括变压器芯片2上暴露的输入端(压点)21和输出端(压点)22及与其互连的键合引线4；IC芯片1通过键合引线4、陶瓷外壳6的金属化布线与引脚61形成通路；灌注包封的绝缘介质包覆层5；IC芯片1、变压器芯片2、键合引线4、绝缘介质包覆层5用陶瓷外壳6和盖板3通过合金焊料熔封、平行缝焊、激光焊等密封工艺形成气密性密封。
为了方便理解本发明的上述技术方案，以下通过具体使用方式上对本发明的上述技术方案进行详细说明。
在具体使用时，
实施例2：一种气密性表面贴装型双变压器芯片的数字隔离器1.27mm节距CSOP16封装结构，其IC芯片1有第一芯腔621，变压器芯片2有第二芯腔622，芯腔621和芯腔622位于陶瓷外壳6的上下面，具体如下：
首先，用合金烧结或导电胶粘接将IC芯片1粘接于陶瓷外壳6的第一芯腔621中；用合金烧结或导电胶粘接将变压器芯片2粘接于陶瓷外壳6的第二芯腔622中；
接着，IC芯片1压点与陶瓷外壳6键合，即用金丝等键合引线4通过热压超声键合工艺将其互连起来，变压器芯片2的输入端(压点)21与输出端(压点)22用金丝等键合引线4与陶瓷外壳6键合，即通过热压超声键合工艺将其互连起来；
然后，变压器芯片2(包括变压器芯片2上的输入端(压点)21与输出端(压点)22等暴露金属部分)、键合引线4用PI绝缘介质包覆层5灌注包覆并固化；
最后，陶瓷外壳6的第一芯腔621和第二芯腔622、IC芯片1、变压器芯片2、键合引线4及绝缘介质包覆层5用陶瓷外壳6和盖板3通过合金焊料熔封、平行缝焊、激光焊等密封工艺进行密封。
综上所述，借助于本发明的上述技术方案，本发明通过将数字隔离器的所有输入端与输出端耐压弱的部分采用PI绝缘介质包覆层包覆，尤其是对变压器芯片2输入端(压点)21、输出端(压点)22、键合引线4等进行灌注包覆，解决了空封的气密性表面贴装型数字隔离器封装尺寸小、薄型所带来的间隙小而引起输入端与输出端之间的耐压不足，以及键合引线4等多次喷涂绝缘介质有生产效率低、绝缘介质层厚度不均等问题；同时陶瓷外壳6与盖板3形成气密性的密封结构也解决了绝缘介质吸湿所带来的绝缘介质层耐压下降问题，以及太空低气压下的膨胀问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种气密性表面贴装型数字隔离器封装结构，所述封装结构包括IC芯片(1)、变压器芯片(2)、盖板(3)、键合引线(4)、绝缘介质包覆层(5)和陶瓷外壳(6)，变压器芯片(2)的输入端(21)、输出端(22)采用键合引线(4)与IC芯片(1)、陶瓷外壳(6)互连，其特征在于：所述IC芯片(1)、变压器芯片(2)安装于陶瓷外壳(6)的芯腔(62)中；所述封装结构中所有输入端与输出端耐压弱的部分采用绝缘介质包覆层(5)包覆，IC芯片(1)、变压器芯片(2)、键合引线(4)、绝缘介质包覆层(5)采用陶瓷外壳(6)和盖板(3)构成气密性的密封结构。
2.根据权利要求1所述的气密性表面贴装型数字隔离器封装结构，其特征在于：所述陶瓷外壳(6)的芯腔(62)包括IC芯片(1)的第一芯腔(621)和独立于IC芯片(1)的第二芯腔(622)，第二芯腔(622)若为与IC芯片(1)同侧，则第二芯腔(622)低于IC芯片(1)的第一芯腔(621)；第二芯腔(622)若为独立密封腔，则第二芯腔(622)只用于安装变压器芯片(2)。
3.根据权利要求1所述的气密性表面贴装型数字隔离器封装结构，其特征在于：所述绝缘介质包覆层(5)是采用与变压器芯片(2)相同的绝缘介质PI进行灌注包覆形成高耐压结构。
4.根据权利要求1所述的气密性表面贴装型数字隔离器封装结构，其特征在于：所述封装结构中变压器芯片(2)的输入端(21)、输出端(22)及与其互连的键合引线(4)暴露于空气中的耐压弱的部分采用绝缘介质包覆层(5)进行绝缘。
5.根据权利要求1所述的气密性表面贴装型数字隔离器封装结构，其特征在于：所述IC芯片(1)、变压器芯片(2)、键合引线(4)、绝缘介质包覆层(5)是由陶瓷外壳(6)和盖板(3)通过包括但不限于合金焊料熔封、平行缝焊、激光焊的密封工艺进行气密性密封。
6.根据权利要求1所述的气密性表面贴装型数字隔离器封装结构，其特征在于：所述封装结构中未采用绝缘介质包覆层(5)包覆的输入端与输出端的距离大于数字隔离器要求的耐压安全距离，包括盖板(3)也不能缩短该输入端与输出端的距离。
CN201610626535.9A 2016-08-01 2016-08-01 一种气密性表面贴装型数字隔离器封装结构 Active CN106229301B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610626535.9A CN106229301B (zh) 2016-08-01 2016-08-01 一种气密性表面贴装型数字隔离器封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610626535.9A CN106229301B (zh) 2016-08-01 2016-08-01 一种气密性表面贴装型数字隔离器封装结构

Publications (2)

Publication Number Publication Date
CN106229301A true CN106229301A (zh) 2016-12-14
CN106229301B CN106229301B (zh) 2018-10-30

Family

ID=57535931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610626535.9A Active CN106229301B (zh) 2016-08-01 2016-08-01 一种气密性表面贴装型数字隔离器封装结构

Country Status (1)

Country Link
CN (1) CN106229301B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544632A (zh) * 2019-08-01 2019-12-06 中国电子科技集团公司第二十九研究所 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法
CN111370373A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性表面安装型电流传感器封装结构
CN111370572A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性电流传感器倒扣焊封装结构
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺
CN112420619A (zh) * 2020-10-30 2021-02-26 北京时代民芯科技有限公司 立体集成阵列式整流二极管模组封装结构及方法
CN116963417A (zh) * 2023-07-31 2023-10-27 杭州芯正微电子有限公司 一种数字隔离器陶瓷封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203553167U (zh) * 2013-06-14 2014-04-16 南京中旭电子科技有限公司 一种霍尔混合集成电路的气密性封装结构
CN103811434A (zh) * 2014-02-26 2014-05-21 中国兵器工业集团第二一四研究所苏州研发中心 一种ltcc无引线封装
CN104716149A (zh) * 2013-12-13 2015-06-17 索尼公司 固态摄像器件、其制造方法以及电子装置
CN105047648A (zh) * 2015-06-23 2015-11-11 上海航天测控通信研究所 一种系统级封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203553167U (zh) * 2013-06-14 2014-04-16 南京中旭电子科技有限公司 一种霍尔混合集成电路的气密性封装结构
CN104716149A (zh) * 2013-12-13 2015-06-17 索尼公司 固态摄像器件、其制造方法以及电子装置
CN103811434A (zh) * 2014-02-26 2014-05-21 中国兵器工业集团第二一四研究所苏州研发中心 一种ltcc无引线封装
CN105047648A (zh) * 2015-06-23 2015-11-11 上海航天测控通信研究所 一种系统级封装结构及封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544632A (zh) * 2019-08-01 2019-12-06 中国电子科技集团公司第二十九研究所 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法
CN110544632B (zh) * 2019-08-01 2021-01-29 中国电子科技集团公司第二十九研究所 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法
CN111370373A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性表面安装型电流传感器封装结构
CN111370572A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性电流传感器倒扣焊封装结构
CN111370572B (zh) * 2020-02-28 2023-11-10 浙江东瓷科技有限公司 一种气密性电流传感器倒扣焊封装结构
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺
CN112420619A (zh) * 2020-10-30 2021-02-26 北京时代民芯科技有限公司 立体集成阵列式整流二极管模组封装结构及方法
CN116963417A (zh) * 2023-07-31 2023-10-27 杭州芯正微电子有限公司 一种数字隔离器陶瓷封装结构

Also Published As

Publication number Publication date
CN106229301B (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
CN106229301A (zh) 一种气密性表面贴装型数字隔离器封装结构
CN102629560B (zh) 封装载板及其制作方法
US20120091487A1 (en) Light emitting diode package and method for manufacturing the same
US8802467B2 (en) Method of manufacturing encapsulation structure for encapsulating LED chip
CN105514249A (zh) 发光二极管封装以及承载板
CN103325923B (zh) 一种led及其封装方法
CN102856464B (zh) 发光二极管封装结构及封装方法
CN105428321A (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
CN106257652A (zh) 封装模块
CN107658270A (zh) 电源转换器用陶瓷外壳
CN202172395U (zh) 超薄无引线的光mos继电器
CN103411726B (zh) 一种压力变送器
CN115377270A (zh) 一种led封装结构
US8513698B2 (en) LED package
US10645824B2 (en) Electronic component housing package and electronic apparatus
CN107622954A (zh) 功率半导体器件封装方法及封装结构
CN104051432A (zh) 电子元件封装体
CN105185749B (zh) 一种用于平行缝焊的双面封装外壳
CN218101229U (zh) 一种半导体封装结构
CN103268870A (zh) 玻璃封接电子元器件的封装结构
CN105845813B (zh) 一种led发光器件及led光源
CN201623361U (zh) 半导体激光器用金属-陶瓷绝缘子封装结构
CN211088262U (zh) 一种电磁屏蔽结构
CN106068682A (zh) 电子控制模块和其制造方法
CN203351647U (zh) Led封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant