CN218101229U - 一种半导体封装结构 - Google Patents
一种半导体封装结构 Download PDFInfo
- Publication number
- CN218101229U CN218101229U CN202221754611.1U CN202221754611U CN218101229U CN 218101229 U CN218101229 U CN 218101229U CN 202221754611 U CN202221754611 U CN 202221754611U CN 218101229 U CN218101229 U CN 218101229U
- Authority
- CN
- China
- Prior art keywords
- hole
- frame
- inlay
- top cover
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
公开了一种半导体封装结构,包括:底板;框架,所述框架呈环状,所述框架位于所述底板上,且与所述底板固定连接;顶盖,位于所述框架远离所述底板的一端,且与所述框架固定连接,所述底板、所述框架以及所述顶盖包围形成一个空腔;其中,所述顶盖上开设有第一通孔,在所述顶盖的第二表面,所述第一通孔的侧壁向所述空腔内延伸。本实用新型提供的半导体封装结构,所述顶盖上开设第一通孔,以供所述引脚穿过,且在所述顶盖的第二表面,所述第一通孔的侧壁向所述空腔内延伸,延长了腐蚀性气体的扩散路径,且所述第一通孔和所述引脚之间填充有第三填充层,进一步减小气体分子扩散速度。
Description
技术领域
本实用新型涉及半导体技术领域,特别涉及一种半导体封装结构。
背景技术
半导体封装结构包括基板、外壳以及至少一个芯片或半导体器件,其中至少一个芯片或半导体器件设置于基板上,基板与外壳胶连或者机械连接,其中,外壳例如为一体设置,或者包括多个分体设置的部分。外壳需要开设槽/洞/孔,以供引脚通过,但是开设的槽/洞/孔导致所述外壳的气密性较差;外壳与基板连接处或者分体设置的外壳的连接处的气密性也较差。
半导体封装结构内部的键合线等用于电气连接的导电结构通常采用金属材质(例如,铜、银等),在腐蚀性环境中腐蚀性气体(例如硫化氢、盐酸)容易通过外壳的孔洞或者外壳与基板的连接处等位置进入半导体封装结构内部,腐蚀金属材料产生腐蚀层或晶枝,影响材料的电阻率,若晶枝过长则将导致电路耐压部位漏电甚至击穿
实用新型内容
鉴于上述问题,本实用新型的目的在于提供一种半导体封装结构,延长腐蚀性气体的扩散路径,减小气体分子扩散速度。
本实用新型提供一种半导体封装结构,包括:
底板;
框架,所述框架呈环状,所述框架位于所述底板上,且与所述底板固定连接;
顶盖,位于所述框架远离所述底板的一端,且与所述框架固定连接,所述底板、所述框架以及所述顶盖包围形成一个空腔;
其中,所述顶盖上开设有第一通孔,在所述顶盖的第二表面,所述第一通孔的侧壁向所述空腔内延伸。
优选地,所述底板包括:
基板;
第一导电层,与所述框架固定连接;
第二导电层,位于所述基板的第一表面。
优选地,还包括:半导体器件或半导体芯片,位于所述第二导电层上,且与所述第二导电层电连接。
优选地,还包括引脚,所述引脚的一端与所述第二导电层电连接,所述引脚的另一端穿过所述第一通孔,延伸至所述半导体封装结构外部。
优选地,所述引脚与所述第一通孔的侧壁之间填充第三填充层。
优选地,所述第一通孔延伸至所述空腔内的侧壁的厚度d2满足:
d2>Uoperation/Ebreakdown-plastic
其中,Uoperation为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压,Ebreakdown-plastic为所述顶盖的击穿电场强度。
优选地,所述第一导电层位于所述基板的第二表面,所述第一导电层为板状,其中,所述基板的第二表面与所述基板的第一表面相对;所述第一导电层的面积大于所述基板的面积,所述第一导电层与所述框架密封连接后,所述基板位于所述空腔内。
优选地,所述框架包括框架主体以及嵌于所述框架主体内部的第一嵌体,所述框架主体和所述第一嵌体均呈环状,所述第一嵌体暴露于所述框架主体的两个端面;
所述顶盖包括顶盖主体以及嵌于所述顶盖主体内部的第二嵌体,所述第二嵌体暴露于所述顶盖主体的第二表面;
其中,所述第一嵌体在所述框架的第二端与所述基板上的第一导电层密封连接,所述第一嵌体在所述框架的第一端与所述顶盖的第二嵌体密封连接,所述基板、所述框架以及所述顶盖包围形成一个空腔。
优选地,所述第一导电层位于所述基板的第一表面,所述第一导电层为环状,围绕所述第二导电层,且所述第一导电层的内侧壁与所述第二导电层的外侧壁之间具有间隙。
优选地,所述第一导电层的内侧壁与所述第二导电层的外侧壁之间的距离d1满足:
d1>Uoperation/Ebreakdown-air/filler
其中,Uoperation为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压,Ebreakdown-air/filler为围绕半导体器件或半导体芯片的介质的击穿电场强度的最小值。
优选地,所述顶盖还包括:
第二通孔,位于靠近所述顶盖的第二表面的一侧;
第三通孔,位于靠近所述顶盖的第一表面的一侧;
所述第三通孔的孔径大于所述第二通孔的孔径,所述第二通孔和所述第三通孔相互连通贯穿所述顶盖主体;
在与所述第三通孔连通的一端,所述第二通孔的外壁外侧嵌有环状的第三嵌体,所述第三嵌体暴露于所述第三通孔的底部,所述第三嵌体围绕所述第二通孔;
所述顶盖还包括密封板,所述密封板位于所述第三通孔内,并且与暴露于所述第三通孔的底部的第三嵌体密封连接。
优选地,所述顶盖还包括:
第二通孔,所述第二通孔贯穿所述顶盖主体;
在所述第二通孔的外壁外侧嵌有环状的第三嵌体,所述第三嵌体暴露于所述顶盖主体的第一表面,所述第三嵌体围绕所述第二通孔;
所述顶盖还包括:密封板,所述密封板位于所述顶盖主体的第一表面,并且与暴露于所述顶盖主体的第一表面的所述第三嵌体密封连接。
优选地,在所述顶盖主体的第二表面,所述第二通孔的侧壁向所述空腔内延伸。
优选地,所述半导体器件或半导体芯片上,以及所述第二导电层上覆盖有第二填充层。
优选地,所述顶盖的第二表面覆盖第一填充层;所述第一填充层位于所述顶盖的第二表面的中心区域。
优选地,所述第一填充层和所述第二填充层之间具有间隙。
优选地,所述第一填充层远离所述顶盖的表面与所述第一通孔伸入空腔内部的端面的距离d3满足:
d3≥Uoperation/Ebreakdown-air-Uoperation/Ebreakdown-plastic
其中,Uoperation为半导体器件的工作电压,Ebreakdown-air为空气中的击穿电场强度的最小值,Ebreakdown-plastic为所述顶盖材料的击穿电场强度。
本实用新型提供的半导体封装结构,所述顶盖上开设第一通孔,且在所述顶盖的第二表面,所述第一通孔的侧壁向所述空腔内延伸,延长了腐蚀性气体的扩散路径,防止伸入所述空腔内部的所述第一通孔的侧壁发生击穿,且所述第一通孔和所述引脚之间填充有第三填充层,进一步减小腐蚀性气体分子的扩散速度。
在优选的实施例中,在顶盖主体的第二表面覆盖有第一填充层,第一填充层为含有金属氧化物粉末的软性填充材料,对所述空腔内的腐蚀性气体进行吸收,避免半导体器件被腐蚀。
在优选的实施例中,所述第二填充层与所述第一填充层之间具有间隙,该间隙为缓冲区,所述缓冲区内的空气用来稀释通过所述第一通孔扩散进入所述空腔内的腐蚀性气体,并且扩大稀释后的腐蚀性气体与第一填充层的接触面积,由于腐蚀性气体在第一填充层中的溶解度比在第二填充层中的溶解度大,进入所述空腔的腐蚀性气体将更易被第一填充层吸收。
在优选的实施例中,半导体封装结构包括底板、框架和顶盖,且所述框架的两端分别与所述底板以及所述顶盖经由焊接密封连接,使得所述底板、框架和顶盖的连接处不存在气体扩散通路,保证了所述半导体封装结构的密封性,有效防止腐蚀性气体(例如硫化氢、盐酸等)由底板、框架和顶盖的连接处扩散进入空腔内,避免所述半导体封装结构内部的半导体器件或半导体芯片受到腐蚀性气体的腐蚀,保证所述半导体器件或半导体芯片的正常工作。
进一步地,所述框架和所述顶盖均采用绝缘性主体包覆金属嵌体的结构。一方面,金属嵌体能够实现所述半导体封装结构的焊接密封,绝缘性主体包覆金属嵌体,能够避免金属嵌体在腐蚀性环境中被腐蚀;另一方面,所述绝缘性主体能提高金属嵌体与所述半导体封装结构内部的其他导电结构之间的绝缘性隔离,能够有效阻止晶枝在空腔内生长,进一步防止产生导电通路。
在优选地实施例中,所述第一导电层和所述第二导电层共同位于所述基板的第一表面,且所述第一导电层与所述第二导电层之间具有间隙,以降低引入的第一导电层影响产品的耐压特性的风险。
在优选的实施例中,所述第一导电层和所述第二导电层位于所述基板相对的两个表面,所述第一导电层一方面用于实现与所述框架的密封连接,另一方面实现对所述基板进行支撑,并且所述第一导电层能够对经过所述第一导电层传导的电磁波进行衰减,具有一定的电磁屏蔽作用。
在优选的实施例中,所述第一嵌体为一体结构,并且贯穿所述框架的高度,方便加工。
在优选地实施例中,所述第一嵌体包括分体的两部分,分体的两部分第一嵌体之间为绝缘性的框架主体,一方面提升所述框架的绝缘性,另一方面为引脚的设置提供了空间。
在优选地实施例中,在顶盖上开设第二通孔,并且在第二通孔上增加密封板,且所述密封板与所述顶盖中的第三嵌体之间通过焊接密封连接,阻挡腐蚀性气体的扩散通路。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了本实用新型第一实施例的半导体封装结构的截面图;
图2示出了本实用新型第一实施例的顶盖的截面图;
图3示出了本实用新型第二实施例的半导体封装结构的截面图;
图4示出了本实用新型第二实施例的底板的截面图;
图5示出了本实用新型第二实施例的框架的截面图;
图6示出了本实用新型第二实施例的顶盖的截面图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。
本实用新型可以各种形式呈现,以下将描述其中一些示例。
现有技术中,半导体封装结构通常采用金属的封装外壳,以对封装于所述半导体封装结构内部的半导体器件形成电磁屏蔽,且为了提高屏蔽效率,金属的封装外壳通常一体成形。然而,现有的金属封装外壳一般需要预留引脚的位置,需要在封装外壳上开设槽/洞/孔,导致所述封装外壳的气密性较差。另外,在腐蚀性的环境(例如硫化氢、盐酸等环境)中,金属的封装外壳会生长晶枝,使得所述封装外壳与其内部的引线和/或其他导电结构之间的距离减小,所述封装外壳内部的引线/或其他导电结构中任意位置产生导电缺陷将会导致所述封装外壳带电,进一步产生额外的导电、漏电通路,使产品失效。
图1示出了本实用新型第一实施例的半导体封装结构的截面图;如图1所示,所述半导体封装结构100包括底板110、框架120和顶盖130,所述底板110在所述框架120的第二端与所述框架120进行组合,所述顶盖130在所述框架130的第一端与所述框架130进行组合,所述底板110、框架120和顶盖130组合在一起以形成空腔140;其中,所述框架120的第一端与所述框架120的第二端相对。
本实施例中,所述底板110包括基板111、覆盖于所述基板111第二表面的第一导电层112以及覆盖于所述基板111第一表面的第二导电层113,所述第一导电层112呈板状。本实施例的第一导电层112一方面用于实现与所述框架120的密封连接,另一方面对所述基板111进行支撑,并且所述第一导电层112能够对经过所述第一导电层112传导的电磁波进行衰减,具有一定的电磁屏蔽作用。所述第二导电层113用于实现半导体器件150的固定以及导电连接。所述基板111例如为覆铜陶瓷基板(DBC),所述第一导电层112例如为金属导电层,所述第二导电层113为覆盖于所述基板111第一表面的铜导电层。
所述半导体器件150位于所述底板110的第一表面,所述半导体器件150经由连接层114和/或键合线115与所述基板111第一表面的第二导电层113电连接。所述第二导电层113上连接有引脚160,所述半导体器件150经由第二导电层113以及所述引脚160与外界实现电连接。其中,所述连接层114例如为软焊料、银浆等,还可以为绝缘胶;所述键合线115例如为铜线、银线等。
进一步地,所述第一导电层112的面积大于所述基板211的面积,以使得所述第一导电层112与所述框架120密封连接之后,所述基板111被封装于所述空腔140内部。
所述框架120为环状,所述顶盖130为板状,所述框架120和所述顶盖130为绝缘框架,所述底板110和所述框架120之间以及所述框架120和所述顶盖130之间均通过粘接形成固定连接。在一个具体的实施例中,所述框架120以及所述顶盖130例如采用热塑性材料(例如PBT材料、TPU材料等)模制成型,所述第一导电层112和所述框架120之间例如通过灌封胶粘接在一起,所述框架120和所述顶盖130之间例如通过密封胶粘接在一起。
所述空腔140内填充有第一填充层171和第二填充层172。其中,所述顶盖130的第二表面上覆盖有第一填充层171,所述第一填充层位于所述顶盖的第二表面的中心区域。所述第一填充层171例如为含有金属氧化物粉末的软性填充材料,其中,金属氧化物例如为氧化铜、氧化锌、氧化铝等,软性填充材料例如为硅凝胶等。所述第一填充层171对腐蚀性气体进行吸收。
所述第二填充层172包覆所述半导体器件150、所述键合线115以及部分的所述引脚160,并覆盖所述第二导电层113的表面,以吸收机械冲击能量并阻挡腐蚀性气体扩散。所述第二填充层172为软性填充材料,例如为硅酮胶、硅橡胶等。所述第二填充层172的高度大于所述半导体器件150的高度。
所述第二填充层172填充有二氧化硅,以降低硅酮胶、硅橡胶等中各类杂质的溶解度与扩散系数。进一步地,所述第一填充层171中也可以掺杂二氧化硅,且第二填充层172中二氧化硅的掺杂量大于所述第一填充层171中二氧化硅的掺杂量。
进一步地,所述第二填充层172与所述第一填充层171之间具有间隙,该间隙为缓冲区,所述缓冲区内的空气用来稀释扩散进入所述空腔140内的腐蚀性气体,并且扩大稀释后的腐蚀性气体与第一填充层171的接触面积,由于所述第一填充层171中二氧化硅的含量低于所述第二填充层172中二氧化硅的含量,腐蚀性气体在第一填充层171中的溶解度比在第二填充层172中的溶解度大(二氧化硅浓度升高,包括硫化氢在内的腐蚀性气体的溶解度降低),进入所述空腔140的腐蚀性气体将更易被第一填充层171吸收。
进一步地,所述框架主体121包覆所述顶盖130的外侧壁,以增加所述半导体封装结构100的密封性,便于所述底板110的对准安装。
图2示出了本实用新型第一实施例的顶盖的截面图;如图1和图2所示,所述顶盖130上开设有第一通孔133,所述第一通孔133用于供所述引脚160穿过,以使得所述引脚160的一端延伸至所述半导体封装结构100的外部。具体地,在所述底板110、框架120以及所述顶盖130组合在一起后,所述引脚160的一端与所述第二导电层113电连接,另一端从所述第一通孔133穿过,经过所述第一通孔133延伸至所述半导体封装结构100外部。其中,所述第一通孔133的直径大于等于所述引脚160的直径,以使得所述引脚160能够穿过所述第一通孔133。
在所述顶盖130的第二表面(即覆盖所述第一填充层171的表面),所述第一通孔133的侧壁从所述顶盖130的第二表面向所述空腔140内延伸。且为了防止伸入所述空腔140内部的所述第一通孔133的侧壁发生击穿,伸入所述空腔140内部的所述第一通孔133的侧壁厚度d2应满足:
d2>Uoperation/Ebreakdown-plastic
其中,Uoperation为半导体器件的工作电压,Ebreakdown-plastic为所述顶盖130材料的击穿电场强度。
所述第一填充层171远离所述顶盖130的第二表面与所述第一通孔133远离所述顶盖130的第二表面的端面的距离d3应满足:
d3≥Uoperation/Ebreakdown-air-d2
其中,Uoperation为半导体器件的工作电压,Ebreakdown-air为空气的击穿电场强度。进一步地,所述第一通孔133的内壁与所述引脚160的外壁之间填充第三填充层173,所述第三填充层173包裹于所述引脚160的周围。所述第三填充层173的材料为软性填充材料,例如为硅酮胶、硅橡胶等。
本实施例中,在所述顶盖的第二表面,所述第一通孔的侧壁向所述空腔内延伸,且所述第一通孔和所述引脚之间填充有第三填充层,以减小气体分子扩散速度。
进一步地,伸入所述空腔内部的所述第一通孔的侧壁厚度为d2,以防止伸入所述空腔内部的所述第一通孔的侧壁发生击穿。
图3示出了本实用新型第二实施例的半导体封装结构的截面图;如图3所示,所述半导体封装结构200包括底板210、框架220和顶盖230,所述底板210在所述框架220的第二端与所述框架220进行组合,所述顶盖230在所述框架220的第一端与所述框架220进行组合,所述底板210、框架220和顶盖230组合在一起以形成空腔240;其中,所述框架220的第一端与所述框架220的第二端相对。
与第一实施例不同的是,本实施例中,所述框架和所述顶盖均采用绝缘性主体包覆导电嵌体的结构。所述框架的两端分别与所述底板以及所述顶盖经由焊接密封连接,使得所述底板、框架和顶盖的连接处不存在气体扩散通路,保证了所述半导体封装结构的密封性,有效防止腐蚀性气体(例如硫化氢、盐酸等)由底板、框架和顶盖连接处扩散进入空腔内,避免所述半导体封装结构内部的功率半导体器件受到腐蚀性气体的腐蚀,保证所述功率半导体器件的正常工作。
图4示出了本实用新型第二实施例的底板的截面图,如图3和图4所示,所述底板210包括基板211以及覆盖于所述基板211第一表面的第一导电层212和第二导电层213。其中,所述第一导电层212呈环状,围绕在所述基板211第一表面的边缘。所述基板211用于对所述第一导电层212以及所述第二导电层213进行支撑,所述第一导电层212用于实现与所述框架220的密封连接,以使得所述底板210在所述框架220的第二端与所述框架220密封连接。本实施例中,所述基板211例如为覆铜陶瓷基板(DBC),所述第一导电层212例如为覆盖于所述基板211第一表面的铜导电层。
图5示出了本实用新型第二实施例的框架的截面图,如图3和图5所示,所述框架220包括框架主体221以及嵌于所述框架主体221内部的第一嵌体222,所述框架主体221和所述第一嵌体222呈环状,以构成环状的所述框架220。在所述框架主体221的高度方向,所述第一嵌体222贯穿所述框架主体221,暴露于所述框架主体221的第一端表面和第二端表面。其中,所述框架主体221采用热塑性材料(例如PBT材料、TPU材料等)模制成型,所述第一嵌体222采用金属材料(例如铜)冲压成型。采用框架主体221包裹第一嵌体222是为了避免金属材料的第一嵌体222在腐蚀性环境中被腐蚀产生枝晶,导致漏电甚至产品失效;框架主体221能提高第一嵌体222与其他导电结构之间的绝缘性能,能够有效阻止晶枝在空腔240内生长产生导电通路。
图6示出了本实用新型第二实施例的顶盖的截面图,如图3和图6所示,所述顶盖230包括顶盖主体231以及嵌于所述顶盖主体231内部的第二嵌体232,所述顶盖主体231呈板状,所述第二嵌体232呈环状,所述顶盖主体231和所述第二嵌体232构成板状的顶盖230。所述第二嵌体232暴露于所述顶盖主体231的第二表面,所述第一表面和所述第二表面相对。所述顶盖主体231采用热塑性材料(例如PBT材料、TPU材料等)模制成型,所述第二嵌体232采用金属材料(例如铜)冲压成型。其中,所述顶盖主体231的厚度大于所述第二嵌体232的厚度,以使得所述第二嵌体232只暴露于所述顶盖主体231的第二表面。
本实施例中,所述第一导电层212、所述第一嵌体222以及所述第二嵌体232均为环形,且环形的形状和尺寸相同。在所述框架220的第一端,所述框架220的第一嵌体222与所述顶盖230的第二嵌体232通过焊接形成密封连接;在所述框架220的第二端,所述框架220的第一嵌体222与所述底板210的第一导电层212通过焊接形成密封连接,以使得所述底板210、框架220和顶盖230围成密封的空腔240。其中,所述第一导电层212和所述第一嵌体222以及所述第一嵌体222和所述第二嵌体232之间使用焊锡膏低温回流焊接,焊接温度在200℃以下,以防止所述第一嵌体222和所述框架主体221之间以及所述第二嵌体232和所述顶盖主体231出现分层变形的现象。焊接后,可以确保底板210和框架220的连接处以及框架220和顶盖230的连接处不存在气体扩散通路,杜绝了腐蚀性气体由分体部件的连接处扩散进入空腔240内。
进一步地,本实施例中,在所述框架220的第二端,所述框架主体221包覆所述底板210的外侧壁,便于所述底板210的对准安装。
进一步地,在所述框架220和所述顶盖230密封连接之后,在所述框架220和所述顶盖230之间使用弹性胶274(例如,玻璃胶等)连接,用于吸收外部的拉应力,缓解第二嵌体232与所述第一嵌体222焊点的应力蠕变老化。
所述半导体器件250(或半导体芯片)被封装于所述空腔240内。优选地,所述半导体器件250(或半导体芯片)为功率半导体器件(或功率半导体芯片),所述半导体封装结构200为功率模块的封装结构。继续参阅图3和图4,所述底板210还包括第二导电层213。所述第二导电层213位于所述基板211第一表面的中心区域,所述第一导电层212在所述基板211的第一表面围绕所述第二导电层213。所述第二导电层213用于实现半导体器件250的导电连接。本实施例中,所述第二导电层213例如为覆盖于所述基板211第一表面的铜导电层。
所述半导体器件250位于所述基板211的第一表面,且经由连接层214和/或键合线215与所述基板211第一表面的第二导电层213导电连接。所述第二导电层213上连接有引脚260,所述半导体器件250经由第二导电层213以及所述引脚260与外界实现电连接。其中,所述连接层214例如为软焊料、银浆等,还可以为绝缘胶;所述键合线215例如铜线、银线等。
进一步地,所述第一导电层212的内壁与所述第二导电层213的外壁之间具有间隙,以使得所述第二导电层213和所述第一导电层212之间相互分离,所述第一导电层212的内壁与所述第二导电层213的外壁之间的间隙使得所述第一导电层212和所述第二导电层213之间绝缘,降低引入的第一导电层212影响产品的耐压特性的风险。在一个具体地实施例中,所述第一导电层212的内壁与所述第二导电层213的外壁之间的距离d1应满足:
d1>Uoperation/Ebreakdown-air/filler
其中,Uoperation为半导体器件250的工作电压,Ebreakdown-air/filler为围绕所述半导体器件250的介质(空气或包覆所述半导体器件250的填充层)中的击穿电场强度的最小值。具体地,d1例如大于1mm。
进一步地,所述顶盖230上开设有第一通孔233,所述第一通孔233用于供所述引脚260穿过,以使得所述引脚260的一端延伸至所述半导体封装结构200的外部。具体地,在所述底板210、框架220以及所述顶盖230组合在一起后,所述引脚260的一端与所述第二导电层213电连接,另一端从所述第一通孔233中穿过,经过所述第一通孔233延伸至所述半导体封装结构200的外部。其中,所述第一通孔233的直径大于等于所述引脚260的直径,以使得所述引脚260能够穿过所述第一通孔233。
在所述顶盖230的第二表面(即设置第二嵌体232的表面),所述第一通孔233的侧壁从所述顶盖230的第二表面向所述空腔240内延伸。且为了防止伸入所述空腔240内部的所述第一通孔233的侧壁发生击穿,伸入所述空腔240内部的所述第一通孔233的侧壁厚度d2应满足:
d2>Uoperation/Ebreakdown-plastic
其中,Uoperation为半导体器件250的工作电压,Ebreakdown-plastic为所述顶盖主体231材料的击穿电场强度。
所述第一通孔233延伸到空腔240内部的长度决定腐蚀性气体通过所述第一通孔233扩散进入所述空腔240中的扩散速度,可根据需求进行设计。
所述顶盖主体231的第二表面上覆盖有第一填充层271,在所述顶盖主体231的第二表面,所述第二嵌体232围绕所述第一填充层271,且不与所述第一填充层271接触。所述第一填充层271的形状并没有特别限制。所述第一填充层271例如为含有金属氧化物粉末的软性填充材料,其中,金属氧化物例如为氧化铜、氧化锌、氧化铝等,软性填充材料例如为硅凝胶等。所述第一填充层271被封装于所述空腔240内,对所述空腔240内的腐蚀性气体进行吸收,使空腔240中的空气几乎不存在腐蚀性气体,降低空腔240中的半导体器件250表面的腐蚀性气体的浓度,避免半导体器件250中的敏感金属(例如,铜、银)被腐蚀。
所述第一填充层271远离所述顶盖230的表面与所述第一通孔233伸入空腔140内部的端面的距离d3应满足:
d3≥d1-d2
进一步地,所述顶盖主体231的中心区域开设有第二通孔234和第三通孔235,所述第二通孔234与第三通孔235同心且相互连通,其中,所述第二通孔234位于靠近所述顶盖主体231的第二表面的一侧,所述第三通孔235位于靠近所述顶盖主体231的第一表面的一端,所述第二通孔234和所述第三通孔235相互连通,并且贯穿所述顶盖主体231。在所述顶盖主体231的第二表面,所述第二通孔234的侧壁向所述空腔240内延伸。优选地,所述第二通孔234向空腔240内延伸的距离大于等于所述第一填充层271的厚度,以形成阻挡墙。
本实施例中,所述第一通孔234位于所述顶盖主体231的中心区域,在其他实施例中,可以根据具体地需要开设于所述顶盖主体231的其他位置。并且可以对所述第一通孔234的数量进行任意的设置,且当所述第一通孔234为多个时,通常关于所述顶盖主体231的中心对称设置。
所述第二通孔234用于在所述底板210、框架220以及所述顶盖230组合在一起后,向所述空腔240中灌注填充材料。具体地,经由所述第二通孔234向所述空腔240内部填充软性材料,以形成第二填充层272,以保护半导体器件250,其中,所述第二填充层272包覆所述半导体器件250、所述键合线215以及部分的所述引脚260,并覆盖所述第二导电层213的表面。所述第二填充层272的高度大于所述半导体器件250的高度,且所述第二填充层272不与所述第一通孔233以及所述第二通孔234延伸至所述空腔240内部的端面接触。
所述第二填充层272为软性填充材料,例如为硅酮胶、硅橡胶等。所述第二填充层272填充有二氧化硅,以降低硅酮胶、硅橡胶等中各类杂质的溶解度与扩散系数。进一步地,所述第一填充层271中也可以掺杂二氧化硅,且第二填充层272中二氧化硅的掺杂量大于所述第一填充层271中二氧化硅的掺杂量。
进一步地,所述第二填充层272与所述第一填充层271之间具有间隙,该间隙为缓冲区,所述缓冲区内的空气用来稀释通过所述第一通孔233、第二通孔234以及第三通孔235扩散进入所述空腔240内的腐蚀性气体,并且扩大稀释后的腐蚀性气体与第一填充层271的接触面积,由于所述第一填充层171中二氧化硅的含量低于所述第二填充层172中二氧化硅的含量,腐蚀性气体在第一填充层271中的溶解度比在第二填充层272中的溶解度大(二氧化硅浓度升高,包括硫化氢在内的腐蚀性气体的溶解度降低),进入所述空腔240的腐蚀性气体将更易被第一填充层271吸收。
另外,在向所述空腔240内填充完第二填充层272之后,向所述第一通孔233的内壁与所述引脚260的外壁之间填充第三填充层273,所述第三填充层273包裹于所述引脚260的周围,以阻挡腐蚀性气体进入空腔240。所述第三填充层273的材料为软性填充材料,例如为硅酮胶、硅橡胶等。
所述第三通孔235用于安装密封板280,在经由所述第二通孔234灌注填充材料完成之后,将所述密封板280安装于所述第三通孔235内,以对所述第二通孔234靠近所述第三通孔235的一端的端口进行封堵。具体地,在与所述第三通孔235连通的一端,所述第二通孔234的外壁外侧嵌有环状的第三嵌体236,所述第三嵌体236围绕所述第二通孔234,所述第三嵌体暴露于所述第三通孔235的底部。所述密封板280置于所述第三通孔235内,并且与暴露于所述第三通孔235的底部的第三嵌体236密封连接,以实现对所述第二通孔234的封堵。所述密封板280例如为金属板(例如,铜、铝、铁等),通过低温回流焊接与所述第三嵌体236密封连接。
进一步地,所述第三通孔235的直径大于所述第二通孔234的直径,所述密封板280的直径等于所述第三通孔235的直径,进而所述密封板280的直径大于所述第二通孔234的直径,以使得所述密封板280对所述第二通孔234靠近所述第三通孔235一端的端口进行全面地封堵。优选地,所述第三通孔235的深度等于所述密封板280的厚度,以使所述顶盖主体231的第一表面与所述密封板280的表面齐平。
本实施例中设置有第三通孔235,在其他实施例中,还可以不设置第三通孔235,所述第二通孔234贯穿所述顶盖主体231的厚度方向,所述第三嵌体236暴露于所述顶盖主体231的第一表面,所述密封板280位于所述顶盖主体231的第一表面,与暴露于所述顶盖主体231的第一表面的第三嵌体236密封连接。此时,所述密封板280凸出于所述顶盖主体231的第一表面。
本实用新型提供的半导体封装结构,所述顶盖上开设第一通孔,且在所述顶盖的第二表面,所述第一通孔的侧壁向所述空腔内延伸,延长了腐蚀性气体的扩散路径,防止伸入所述空腔内部的所述第一通孔的侧壁发生击穿,且所述第一通孔和所述引脚之间填充有第三填充层,进一步减小腐蚀性气体分子的扩散速度。
在优选的实施例中,在顶盖主体的第二表面覆盖有第一填充层,第一填充层为含有金属氧化物粉末的软性填充材料,对所述空腔内的腐蚀性气体进行吸收,避免半导体器件被腐蚀。
在优选的实施例中,所述第二填充层与所述第一填充层之间具有间隙,该间隙为缓冲区,所述缓冲区内的空气用来稀释通过所述第一通孔扩散进入所述空腔内的腐蚀性气体,并且扩大稀释后的腐蚀性气体与第一填充层的接触面积,由于腐蚀性气体在第一填充层中的溶解度比在第二填充层中的溶解度大,进入所述空腔的腐蚀性气体将更易被第一填充层吸收。
在优选的实施例中,半导体封装结构包括底板、框架和顶盖,且所述框架的两端分别与所述底板以及所述顶盖经由焊接密封连接,使得所述底板、框架和顶盖的连接处不存在气体扩散通路,保证了所述半导体封装结构的密封性,有效防止腐蚀性气体(例如硫化氢、盐酸等)由底板、框架和顶盖的连接处扩散进入空腔内,避免所述半导体封装结构内部的半导体器件或半导体芯片受到腐蚀性气体的腐蚀,保证所述半导体器件或半导体芯片的正常工作。
进一步地,所述框架和所述顶盖均采用绝缘性主体包覆金属嵌体的结构。一方面,金属嵌体能够实现所述半导体封装结构的焊接密封,绝缘性主体包覆金属嵌体,能够避免金属嵌体在腐蚀性环境中被腐蚀;另一方面,所述绝缘性主体能提高金属嵌体与所述半导体封装结构内部的其他导电结构之间的绝缘性隔离,能够有效阻止晶枝在空腔内生长,进一步防止产生导电通路。
在优选地实施例中,所述第一导电层和所述第二导电层共同位于所述基板的第一表面,且所述第一导电层与所述第二导电层之间具有间隙,以降低引入的第一导电层影响产品的耐压特性的风险。
在优选的实施例中,所述第一导电层和所述第二导电层位于所述基板相对的两个表面,所述第一导电层一方面用于实现与所述框架的密封连接,另一方面实现对所述基板进行支撑,并且所述第一导电层能够对经过所述第一导电层传导的电磁波进行衰减,具有一定的电磁屏蔽作用。
在优选的实施例中,所述第一嵌体为一体结构,并且贯穿所述框架的高度,方便加工。
在优选地实施例中,所述第一嵌体包括分体的两部分,分体的两部分第一嵌体之间为绝缘性的框架主体,一方面提升所述框架的绝缘性,另一方面为引脚的设置提供了空间。
在优选地实施例中,在顶盖上开设第二通孔,并且在第二通孔上增加密封板,且所述密封板与所述顶盖中的第三嵌体之间通过焊接密封连接,阻挡腐蚀性气体的扩散通路。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (17)
1.一种半导体封装结构,其特征在于,包括:
底板;
框架,所述框架呈环状,所述框架位于所述底板上,且与所述底板固定连接;
顶盖,位于所述框架远离所述底板的一端,且与所述框架固定连接,所述底板、所述框架以及所述顶盖包围形成一个空腔;
其中,所述顶盖上开设有第一通孔,在所述顶盖的第二表面,所述第一通孔的侧壁向所述空腔内延伸。
2.根据权利要求1所述的半导体封装结构,其特征在于,所述底板包括:
基板;
第一导电层,与所述框架固定连接;
第二导电层,位于所述基板的第一表面。
3.根据权利要求2所述的半导体封装结构,其特征在于,还包括:半导体器件或半导体芯片,位于所述第二导电层上,且与所述第二导电层电连接。
4.根据权利要求2所述的半导体封装结构,其特征在于,还包括引脚,所述引脚的一端与所述第二导电层电连接,所述引脚的另一端穿过所述第一通孔,延伸至所述半导体封装结构外部。
5.根据权利要求4所述的半导体封装结构,其特征在于,所述引脚与所述第一通孔的侧壁之间填充第三填充层。
6.根据权利要求3所述的半导体封装结构,其特征在于,所述第一通孔延伸至所述空腔内的侧壁的厚度d2满足:
d2>Uoperation/Ebreakdown-plastic
其中,Uoperation为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压,Ebreakdown-plastic为所述顶盖的击穿电场强度。
7.根据权利要求2所述的半导体封装结构,其特征在于,所述第一导电层位于所述基板的第二表面,所述第一导电层为板状,其中,所述基板的第二表面与所述基板的第一表面相对;所述第一导电层的面积大于所述基板的面积,所述第一导电层与所述框架密封连接后,所述基板位于所述空腔内。
8.根据权利要求2所述的半导体封装结构,其特征在于,所述框架包括框架主体以及嵌于所述框架主体内部的第一嵌体,所述框架主体和所述第一嵌体均呈环状,所述第一嵌体暴露于所述框架主体的两个端面;
所述顶盖包括顶盖主体以及嵌于所述顶盖主体内部的第二嵌体,所述第二嵌体暴露于所述顶盖主体的第二表面;
其中,所述第一嵌体在所述框架的第二端与所述基板上的第一导电层密封连接,所述第一嵌体在所述框架的第一端与所述顶盖的第二嵌体密封连接,所述基板、所述框架以及所述顶盖包围形成一个空腔。
9.根据权利要求8所述的半导体封装结构,其特征在于,所述第一导电层位于所述基板的第一表面,所述第一导电层为环状,围绕所述第二导电层,且所述第一导电层的内侧壁与所述第二导电层的外侧壁之间具有间隙。
10.根据权利要求9所述的半导体封装结构,其特征在于,所述第一导电层的内侧壁与所述第二导电层的外侧壁之间的距离d1满足:
d1>Uoperation/Ebreakdown-air/filler
其中,Uoperation为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压,Ebreakdown-air/filler为围绕半导体器件或半导体芯片的介质的击穿电场强度的最小值。
11.根据权利要求8所述的半导体封装结构,其特征在于,所述顶盖还包括:
第二通孔,位于靠近所述顶盖的第二表面的一侧;
第三通孔,位于靠近所述顶盖的第一表面的一侧;
所述第三通孔的孔径大于所述第二通孔的孔径,所述第二通孔和所述第三通孔相互连通贯穿所述顶盖主体;
在与所述第三通孔连通的一端,所述第二通孔的外壁外侧嵌有环状的第三嵌体,所述第三嵌体暴露于所述第三通孔的底部,所述第三嵌体围绕所述第二通孔;
所述顶盖还包括密封板,所述密封板位于所述第三通孔内,并且与暴露于所述第三通孔的底部的第三嵌体密封连接。
12.根据权利要求8所述的半导体封装结构,其特征在于,所述顶盖还包括:
第二通孔,所述第二通孔贯穿所述顶盖主体;
在所述第二通孔的外壁外侧嵌有环状的第三嵌体,所述第三嵌体暴露于所述顶盖主体的第一表面,所述第三嵌体围绕所述第二通孔;
所述顶盖还包括:密封板,所述密封板位于所述顶盖主体的第一表面,并且与暴露于所述顶盖主体的第一表面的所述第三嵌体密封连接。
13.根据权利要求11或12所述的半导体封装结构,其特征在于,在所述顶盖主体的第二表面,所述第二通孔的侧壁向所述空腔内延伸。
14.根据权利要求3所述的半导体封装结构,其特征在于,所述半导体器件或半导体芯片上,以及所述第二导电层上覆盖有第二填充层。
15.根据权利要求14所述的半导体封装结构,其特征在于,所述顶盖的第二表面覆盖第一填充层;所述第一填充层位于所述顶盖的第二表面的中心区域。
16.根据权利要求15所述的半导体封装结构,其特征在于,所述第一填充层和所述第二填充层之间具有间隙。
17.根据权利要求15所述的半导体封装结构,其特征在于,所述第一填充层远离所述顶盖的表面与所述第一通孔伸入空腔内部的端面的距离d3满足:
d3≥Uoperation/Ebreakdown-air-Uoperation/Ebreakdown-plastic
其中,Uoperation为半导体器件的工作电压,Ebreakdown-air为空气中的击穿电场强度的最小值,Ebreakdown-plastic为所述顶盖材料的击穿电场强度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221754611.1U CN218101229U (zh) | 2022-07-07 | 2022-07-07 | 一种半导体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221754611.1U CN218101229U (zh) | 2022-07-07 | 2022-07-07 | 一种半导体封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218101229U true CN218101229U (zh) | 2022-12-20 |
Family
ID=84479138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221754611.1U Active CN218101229U (zh) | 2022-07-07 | 2022-07-07 | 一种半导体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218101229U (zh) |
-
2022
- 2022-07-07 CN CN202221754611.1U patent/CN218101229U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100355066C (zh) | 无引线型半导体封装及其制作工艺 | |
JP5142742B2 (ja) | 圧力センサおよびその製造方法 | |
EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
JPH11330283A (ja) | 半導体モジュール及び大型半導体モジュール | |
JPH06275773A (ja) | 集積化バッテリマウントを有する表面装着可能集積回路パッケージ | |
JP6797951B2 (ja) | パワー半導体モジュール装置及びその製造方法 | |
EP1533839B1 (en) | Semiconductor device with a gel-filled case | |
JP3797021B2 (ja) | 電力用半導体装置 | |
US9601399B2 (en) | Module arrangement for power semiconductor devices | |
CN218101229U (zh) | 一种半导体封装结构 | |
CN113451219A (zh) | 在与安装基座的模块接口处具有气流抑制密封部的模块 | |
CN211428140U (zh) | 器件级封装模块以及电路板 | |
CN115295499A (zh) | 一种半导体封装结构 | |
CN211789008U (zh) | 功率模块结构和功率模块封装体 | |
CN115132669A (zh) | 外壳、半导体模块及其生产方法 | |
CN115117048A (zh) | 半导体装置 | |
CN112509990A (zh) | 一种强护型芯片封装结构 | |
CN113851444A (zh) | 功率模块 | |
CN219917140U (zh) | 一种金属陶瓷真空封装半导体器件 | |
CN214101917U (zh) | 一种pcb基板焊盘与硅芯片球焊的封装结构 | |
CN211605138U (zh) | 一种陶瓷芯片封装结构 | |
WO2019044243A1 (ja) | パワー半導体モジュール | |
CN212062435U (zh) | 一种led封装支架及封装体 | |
CN218788374U (zh) | 半导体封装壳体及半导体封装结构 | |
CN219917133U (zh) | 一种新式真空封装半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |