CN211605138U - 一种陶瓷芯片封装结构 - Google Patents
一种陶瓷芯片封装结构 Download PDFInfo
- Publication number
- CN211605138U CN211605138U CN202020738749.7U CN202020738749U CN211605138U CN 211605138 U CN211605138 U CN 211605138U CN 202020738749 U CN202020738749 U CN 202020738749U CN 211605138 U CN211605138 U CN 211605138U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- chip
- ceramic
- ceramic circuit
- cover plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本实用新型公开了一种陶瓷芯片封装结构，包括陶瓷电路板，芯片和盖板，陶瓷电路板与盖板围成容纳腔，芯片位于容纳腔内。陶瓷电路板与盖板相互连接的连接面位于容纳腔的外围。陶瓷电路板的连接面的内侧设置有第一隔胶体，第一隔胶体在横向向内的方向依次包括第一倾斜面，第一水平面，第二倾斜面和第二水平面。陶瓷电路板的连接面，第一水平面和第二水平面的高度依次增加。第一隔胶体也位于容纳腔的外围。采用上述方案，在陶瓷电路板的连接面上点胶之后，第一隔胶体的表面会对胶水形成阻碍，防止胶水流至芯片以及陶瓷电路板与芯片之间的电连接体上。
Description
技术领域
本实用新型涉及一种陶瓷芯片封装结构。
背景技术
陶瓷封装是继金属封装后发展起来的一种新型封装方法，如同金属一样，也是气密性的。
传统的陶瓷芯片气密性封帽工艺需要在芯片组装后，在封接的陶瓷载体(即陶瓷电路板)边缘表面均匀涂抹结构胶黏剂，然后与盖板密封并固化从而达到密封效果。此方法的弊端主要在于：通常陶瓷芯片封装工艺是先将芯片组装于陶瓷载体，在之后的点胶封装工艺过程中，易出现将绝缘的胶体涂覆于陶瓷芯片与引线之间的连接区域，导致不良率上升。
实用新型内容
本实用新型的目的是提供一种陶瓷芯片封装结构，它能够降低陶瓷电路板与盖板点胶连接时导致的不良率。
为实现上述目的，采用以下技术方案：
一种陶瓷芯片封装结构，包括陶瓷电路板，芯片和盖板，所述陶瓷电路板与所述盖板围成容纳腔，所述芯片位于所述容纳腔内；
所述陶瓷电路板与所述盖板相互连接的连接面位于所述容纳腔的外围；
所述陶瓷电路板的连接面的内侧设置有第一隔胶体，所述第一隔胶体在横向向内的方向依次包括第一倾斜面，第一水平面，第二倾斜面和第二水平面；所述陶瓷电路板的连接面，所述第一水平面和所述第二水平面的高度依次增加；所述第一隔胶体也位于所述容纳腔的外围。
优选地，在上述的一种陶瓷芯片封装结构中，所述第二倾斜面与水平方向的夹角大于所述第一倾斜面与水平方向的夹角。
优选地，在上述的一种陶瓷芯片封装结构中，所述盖板具有位于所述第一隔胶体内侧的第二隔胶体。
优选地，在上述的一种陶瓷芯片封装结构中，所述第二隔胶体在向外的方向被所述第一隔胶体限位。
优选地，在上述的一种陶瓷芯片封装结构中，所述盖板朝向所述芯片的面具有凹槽，所述凹槽与所述陶瓷电路板之间围成所述容纳腔。
优选地，在上述的一种陶瓷芯片封装结构中，所述芯片朝向所述盖板的面的边缘分布有焊垫，所述焊垫通过导电线与所述陶瓷电路板电连接。
优选地，在上述的一种陶瓷芯片封装结构中，所述陶瓷电路板朝向所述芯片分布有连接片，所述导电线的一端与所述焊垫连接，另一端与所述连接片连接；所述陶瓷电路板背离所述芯片的面分布有用于与外部电路电性连接的导电球。
优选地，在上述的一种陶瓷芯片封装结构中，所述芯片与所述陶瓷电路板之间通过胶水层粘贴在一起。
采用上述方案，本实用新型的一种陶瓷芯片封装结构的有益效果是：在所述陶瓷电路板的连接面上点胶之后，第一隔胶体的表面会对胶水形成阻碍，防止胶水流至所述芯片以及陶瓷电路板与所述芯片之间的电连接体上，从而达到降低陶瓷电路板与盖板点胶连接时导致的不良率。
附图说明
图1为本实用新型实施例一种陶瓷芯片封装结构的整体剖视图；
图2为本实用新型实施例一种陶瓷芯片封装结构的局部剖视图；
图3为图2在I处的局部放大图。
具体实施方式
以下结合附图和具体实施例，对本实用新型进行详细说明。
如图1所示，本实施例公开了一种陶瓷芯片封装结构100，该一种陶瓷芯片封装结构100包括陶瓷电路板10，芯片30和盖板20，陶瓷电路板10与盖板20围成容纳腔40，芯片30位于容纳腔40内。
陶瓷电路板10与盖板20相互连接的连接面位于容纳腔40的外围。
陶瓷电路板10的连接面11的内侧设置有第一隔胶体12，第一隔胶体12在横向向内的方向依次包括第一倾斜面121，第一水平面122，第二倾斜面123和第二水平面124。陶瓷电路板10的连接面11，第一水平面122和第二水平面124的高度依次增加。第一隔胶体12也位于容纳腔40的外围。
采用上述方案，本实施例的一种陶瓷芯片封装结构100的有益效果是：在陶瓷电路板10的连接面11上点胶之后，第一隔胶体12的表面会对胶水形成阻碍，防止胶水流至芯片30以及陶瓷电路板10与芯片30之间的电连接体上。
其中，当胶水到达第一倾斜面121或者第二倾斜面123时，第一倾斜面121以及第二倾斜面123起引流作用，使得胶水向外流淌，从而不易到达芯片30以及陶瓷电路板10与芯片30之间的电连接体上。
这里的电连接体为下文中提到的芯片30的焊垫50，导电线60以及陶瓷电路板10的连接片70。
本实施例中的向外指的是径向向外，如图1中的两个箭头方向所示。
如图3所示，优选地，第二倾斜面123与水平方向的夹角大于第一倾斜面121与水平方向的夹角。例如，第二倾斜面123与水平方向的夹角为60度，第一倾斜面121与水平方向的夹角为35度。
优选地，盖板20具有位于第一隔胶体12内侧的第二隔胶体22，进一步对胶水形成阻碍，防止胶水流至芯片30以及陶瓷电路板10与芯片30之间的电连接体上。
优选地，第二隔胶体22在向外的方向被第一隔胶体12限位。第一隔胶体12形成一个环形的插槽，第二隔胶体22插接于该插槽内。因此，第一隔胶体12不仅能够起到阻隔胶水流至芯片30以及陶瓷电路板10与芯片30之间的电连接体上的作用，还能够起到对盖板20进行定位的作用。为了方便第二隔胶体22插接于该插槽内，还可以在第二隔胶体22的插接端设置导向面。
优选地，盖板20朝向芯片30的面具有凹槽，凹槽与陶瓷电路板10之间围成容纳腔40。
优选地，芯片30朝向盖板20的面的边缘分布有焊垫50，焊垫50通过导电线60与陶瓷电路板10电连接。
优选地，陶瓷电路板10朝向芯片30分布有连接片70，导电线60的一端与焊垫50连接，另一端与连接片70连接。陶瓷电路板10背离芯片30的面分布有用于与外部电路电性连接的导电球80。
优选地，芯片30与陶瓷电路板10之间通过胶水层(图中未显示)粘贴在一起，连接结构简单，方便。
以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (8)
1.一种陶瓷芯片封装结构，其特征在于，包括陶瓷电路板，芯片和盖板，所述陶瓷电路板与所述盖板围成容纳腔，所述芯片位于所述容纳腔内；
所述陶瓷电路板与所述盖板相互连接的连接面位于所述容纳腔的外围；
所述陶瓷电路板的连接面的内侧设置有第一隔胶体，所述第一隔胶体在横向向内的方向依次包括第一倾斜面，第一水平面，第二倾斜面和第二水平面；所述陶瓷电路板的连接面，所述第一水平面和所述第二水平面的高度依次增加；所述第一隔胶体也位于所述容纳腔的外围。
2.根据权利要求1所述的一种陶瓷芯片封装结构，其特征在于，所述第二倾斜面与水平方向的夹角大于所述第一倾斜面与水平方向的夹角。
3.根据权利要求1所述的一种陶瓷芯片封装结构，其特征在于，所述盖板具有位于所述第一隔胶体内侧的第二隔胶体。
4.根据权利要求3所述的一种陶瓷芯片封装结构，其特征在于，所述第二隔胶体在向外的方向被所述第一隔胶体限位。
5.根据权利要求1所述的一种陶瓷芯片封装结构，其特征在于，所述盖板朝向所述芯片的面具有凹槽，所述凹槽与所述陶瓷电路板之间围成所述容纳腔。
6.根据权利要求1所述的一种陶瓷芯片封装结构，其特征在于，所述芯片朝向所述盖板的面的边缘分布有焊垫，所述焊垫通过导电线与所述陶瓷电路板电连接。
7.根据权利要求6所述的一种陶瓷芯片封装结构，其特征在于，所述陶瓷电路板朝向所述芯片分布有连接片，所述导电线的一端与所述焊垫连接，另一端与所述连接片连接；所述陶瓷电路板背离所述芯片的面分布有用于与外部电路电性连接的导电球。
8.根据权利要求1所述的一种陶瓷芯片封装结构，其特征在于，所述芯片与所述陶瓷电路板之间通过胶水层粘贴在一起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020738749.7U CN211605138U (zh) | 2020-05-07 | 2020-05-07 | 一种陶瓷芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020738749.7U CN211605138U (zh) | 2020-05-07 | 2020-05-07 | 一种陶瓷芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211605138U true CN211605138U (zh) | 2020-09-29 |
Family
ID=72584822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020738749.7U Active CN211605138U (zh) | 2020-05-07 | 2020-05-07 | 一种陶瓷芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211605138U (zh) |
-
2020
- 2020-05-07 CN CN202020738749.7U patent/CN211605138U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304959B1 (ko) | 칩 적층형 반도체 패키지 및 그 제조방법 | |
| US6087718A (en) | Stacking type semiconductor chip package | |
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| CN106257652A (zh) | 封装模块 | |
| KR100391094B1 (ko) | 듀얼 다이 패키지와 그 제조 방법 | |
| CN211605138U (zh) | 一种陶瓷芯片封装结构 | |
| KR20010062698A (ko) | 반도체 장치 | |
| CN212113705U (zh) | 一种功率半导体模块 | |
| CN211789008U (zh) | 功率模块结构和功率模块封装体 | |
| CN209843690U (zh) | 一种一体化成形封装结构 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| KR100220709B1 (ko) | 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 | |
| CN221102093U (zh) | 混合型光传感器晶圆级封装结构 | |
| CN213816121U (zh) | 一种窄脚距msop型专用芯片封装结构 | |
| CN218788374U (zh) | 半导体封装壳体及半导体封装结构 | |
| CN220358072U (zh) | 封装结构 | |
| CN218101229U (zh) | 一种半导体封装结构 | |
| CN218299792U (zh) | 一种多芯片组装引线框架的集成结构 | |
| CN218160343U (zh) | 一种基于塑封的半导体封装结构 | |
| CN213459728U (zh) | 一种用于高压焊接式igbt器件内部衬板的绝缘结构 | |
| CN112786460B (zh) | 芯片的封装方法及芯片封装模块 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| CN218215279U (zh) | 芯片封装结构 | |
| CN218160365U (zh) | 封装结构 | |
| CN208938964U (zh) | 具有空气腔的扇出型天线封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |