CN209843690U - 一种一体化成形封装结构 - Google Patents
一种一体化成形封装结构 Download PDFInfo
- Publication number
- CN209843690U CN209843690U CN201920738505.6U CN201920738505U CN209843690U CN 209843690 U CN209843690 U CN 209843690U CN 201920738505 U CN201920738505 U CN 201920738505U CN 209843690 U CN209843690 U CN 209843690U
- Authority
- CN
- China
- Prior art keywords
- connecting portion
- die holder
- main body
- die
- main part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
本实用新型公开了一种一体化成形封装结构,包括模座、支架主体、芯片主体、环氧胶体以及用于连接通电的锡膏和锡焊,所述模座的上端包括一组罩接其上的配合模具,所述支架主体为金属材质的镂空板结构,包括相互耦合的第一连接部和第二连接部,所述支架主体安装于模座与配合模具之间,且合模后与模座和配合模具密合,所述支架主体的第一连接部和第二连接部上均开设有便于冲切缓冲力释放的折弯预留孔,所述折弯预留孔开设第一连接部和第二连接部远离耦合位置的一侧,所述第一连接部和第二连接部朝向折弯预留孔的一侧开设有供液态胶体流通的导通孔。该一体化成形封装结构合理且适用性强,兼具良好的密封性,具有较高的实用价值。
Description
技术领域
本实用新型属于半导体结构封装技术领域,具体涉及一种一体化成形封装结构。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die),然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上,再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(BondPad)连接到基板的相应引脚(Lead),并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后还要进行一系列操作,封装完成后进行成品测试,通常经过入检Incoming、测试Test和包装Packing等工序,最后入库出货。
传统的封装技术包括插件式DIP封装和贴片式SMD封装,插件式的封装结构采用半开放模具,存在气密性差一致性差的问题;且插件式封装结构只能适配PIN脚插放电路孔,而贴片式的封装结构则只能表面粘贴电路,均存在局限性。
实用新型内容
本实用新型的目的在于提供一种一体化成形封装结构,以解决上述背景技术中提出的问题。
为实现上述目的,本实用新型提供如下技术方案:一种一体化成形封装结构,包括模座、支架主体、芯片主体、环氧胶体以及用于连接通电的锡膏和锡焊,所述模座的上端包括一组罩接其上的配合模具;
所述支架主体为金属材质的镂空板结构,包括相互耦合的第一连接部和第二连接部,所述支架主体安装于模座与配合模具之间,且合模后与模座和配合模具密合;
所述支架主体的第一连接部和第二连接部上均开设有便于冲切缓冲力释放的折弯预留孔,所述折弯预留孔开设第一连接部和第二连接部远离耦合位置的一侧,所述第一连接部和第二连接部朝向折弯预留孔的一侧开设有供液态胶体流通的导通孔;
所述第一连接部的折弯预留孔和导通孔之间以及第二连接部的折弯预留孔和导通孔之间均开设有折弯预留位,所述第二连接部的上端设置有一组冲压成型的承接碗杯,所述承接碗杯内设置有一组芯片主体。
优选的,与所述模座配合安装的配合模具顶端开设有供环氧胶体注入的注胶流道,所述模座的上端开设有供环氧胶体通入的腔室。
优选的,所述导通孔的上下两端面均开设有防潮槽,所述防潮槽呈V型槽结构,且防潮槽在导通孔的两侧对称开设,所述防潮槽的开槽深度为支架主体整体厚度的三分之一。
优选的,所述芯片主体的底端设置有粘接承接碗杯的银胶,且芯片主体上设置有一组金线,所述金线远离芯片主体的一端与第一连接部上设置的引脚连接。
优选的,所述支架主体的第一连接部和第二连接部远离耦合位置的一侧与焊盘配合连接,所述焊盘为PCB电路板。
本实用新型的技术效果和优点:该一体化成形封装结构及其封装工艺,支架主体与芯片主体由环氧胶体包覆封装,支架主体上开设的导通孔供环氧胶体流通,并在凝固后实现固定,具有更佳的稳定性;导通孔两侧开设的V型防潮槽使支架主体与环氧胶体的连接处密封紧密,防止水汽进入,保证密封效果;支架主体上折弯预留孔与折弯预留位的构造使得支架主体适应焊盘进行适应性的弯折,实现贴附固定或插焊固定,适用性和兼容性强;采用热固化成型的环氧胶体进行封装有效提升生产效率,且环氧胶体具有较佳的耐热耐潮性,该一体化成形封装结构合理且适用性强,兼具良好的密封性,具有较高的实用价值。
附图说明
图1为本实用新型的结构示意图;
图2为本实用新型的支架主体结构示意图;
图3为本实用新型的支架正贴不折弯平放状态示意图;
图4为本实用新型的支架正贴折弯平放状态示意图;
图5为本实用新型的支架侧贴平放状态示意图;
图6为本实用新型的支架插焊平放状态示意图。
图中:1模座、2支架主体、201折弯预留孔、202折弯预留位、203导通孔、204防潮槽、205第一连接部、206第二连接部、207承接碗杯、3芯片主体、301金线、4环氧胶体、5锡膏、6锡焊、7焊盘。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型提供了如图1-6所示的一种一体化成形封装结构,包括模座1、支架主体2、芯片主体3、环氧胶体4以及用于连接通电的锡膏5和锡焊6,所述模座1的上端包括一组罩接其上的配合模具;
所述支架主体2为金属材质的镂空板结构,包括相互耦合的第一连接部205和第二连接部206,具体实施时,第一连接部205和第二连接部206不限于相互耦合,也可以为扣接、卡接等,所述支架主体2安装于模座1与配合模具之间,且合模后与模座1和配合模具密合,两组模具为环氧胶体4提供填充空间,采用热固化成型的环氧胶体4进行封装有效提升生产效率,且环氧胶体4具有较佳的耐热耐潮性;
所述支架主体2的第一连接部205和第二连接部206上均开设有便于冲切缓冲力释放的折弯预留孔201,所述折弯预留孔201开设第一连接部205和第二连接部206远离耦合位置的一侧,所述第一连接部205和第二连接部206朝向折弯预留孔201的一侧开设有供液态胶体流通的导通孔203,支架主体2的两端构造有用于电性连接的引脚;
所述第一连接部205的折弯预留孔201和导通孔203之间以及第二连接部206的折弯预留孔201和导通孔203之间均开设有折弯预留位202,支架主体2上折弯预留孔201与折弯预留位202的构造使得支架主体2适应焊盘7进行适应性的弯折,实现按需求的贴附固定或插焊固定,适用性和兼容性强,所述第二连接部206的上端设置有一组冲压成型的承接碗杯207,所述承接碗杯207内设置有一组芯片主体3。
具体的,与所述模座1配合安装的配合模具顶端开设有供环氧胶体4注入的注胶流道,所述模座1的上端开设有供环氧胶体4通入的腔室,支架主体2上开设的导通孔203供环氧胶体流通,流入模座1的上端开设的腔室内,并在凝固后实现固定,使得两侧胶体限位支架主体2及其上的芯片主体3,具有更佳的稳定性。
具体的,所述导通孔203的上下两端面均开设有防潮槽204,所述防潮槽204呈V型槽结构,且防潮槽204在导通孔203的两侧对称开设,所述防潮槽204的开槽深度为支架主体2整体厚度的三分之一,V型防潮槽204使支架主体2与环氧胶体4的连接处密封紧密,防止水汽进入,保证密封效果。
具体的,所述芯片主体3的底端设置有粘接承接碗杯207的银胶,且芯片主体3上设置有一组金线301,所述金线301远离芯片主体3的一端与第一连接部205上设置的引脚连接。
具体的,所述支架主体2的第一连接部205和第二连接部206远离耦合位置的一侧与焊盘7配合连接,所述焊盘7为PCB电路板。
具体的,一种一体化成形封装结构的封装工艺,包括以下步骤:
S1、冲压,将支架主体2放置于模座1和配合模具之间,对进行支架主体2的冲压,进行支架主体2与框架间的分离;
S2、电镀,开启模座1上的配合模具,并对第二连接部206上冲压成型的承接碗杯207进行电镀,具体实施时,对承接碗杯207的冲压模具可进行更换,实现碗杯形状的调节,电镀时可电镀不同的介质,实现不同光学效果的成型;
S3、固晶,将芯片主体3通过银胶固定于承接碗杯207内;
S4、焊线,将芯片主体3上设置的金线301远离芯片主体3的一端与第一连接部205上的引脚焊接;
S5、封胶,罩接配合模具在模座1的上端面,通过配合模具上开设的注胶流道向配合模具和模座1内注入环氧胶体4,密封内部支架主体2及其上安装的芯片主体3;
S6、切角折弯,对支架主体2的折弯预留孔201和折弯预留位202位置进行适配焊盘7的折弯,并配合锡膏5和锡焊6进行连接固定;
S7、电测,对支架主体2及其上安装的芯片主体3进行电性功能测试;
S8、单颗包装,对连接焊盘7的支架主体2进行单组包装密封。
具体的,该一体化成形封装结构,在进行加工时,需先将支架主体2放置于模座1和配合模具之间,对进行支架主体2的冲压,进行支架主体2与框架间的分离,再开启模座1上的配合模具,并对第二连接部206上冲压成型的承接碗杯207进行电镀,将芯片主体3通过银胶固定于承接碗杯207内,并将芯片主体3上设置的金线301与第一连接部205上的引脚焊接,实现电路元件的成型,此时罩接配合模具在模座1的上端面,通过配合模具上开设的注胶流道向配合模具和模座1内注入环氧胶体4,密封内部支架主体2及其上安装的芯片主体3,注胶结束后,只需等待环氧胶体4凝固即可将模座1和配合模具分离,此时元件总成加工完成(将支架主体2与芯片主体3和凝固后的环氧胶体4的结合称为元件总成,下同)。
以下是对元件总成安装方法的初步解释:
参考图3,不折弯支架的安装方法,只需将元件总成上支架主体2两侧的引脚与焊盘7之间通过涂覆的锡膏5连接即可;
参靠图4,正贴折弯平放的安装方法,将元件总成上的支架主体2两侧的折弯预留孔201和折弯预留位202通过折弯机械进行弯折,折弯方向朝向元件总成的底部,并在支架主体2两侧的引脚与焊盘7之间通过涂覆的锡膏5连接即可;
参靠图5,侧帖折弯的安装方法,将元件总成上的支架主体2两侧的折弯预留孔201和折弯预留位202通过折弯机械进行弯折,折弯方向朝向元件总成的侧面,并在支架主体2两侧的引脚与焊盘7之间通过涂覆的锡膏5连接即可;
参考图6,插焊的安装方法,将元件总成上的支架主体2两侧的折弯预留位202位置向元件总成的底部方向弯折,将支架主体2两侧的引脚插接于焊盘7的接口内,并采用过锡炉进行沾锡焊接固定。
以上仅为本实用新型的部分实施例,该一体化成形封装结构及其封装工艺,结构合理且适用性强,兼具良好的密封性,具有较高的实用价值。
最后应说明的是:以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,尽管参照前述实施例对本实用新型进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种一体化成形封装结构,包括模座(1)、支架主体(2)、芯片主体(3)、环氧胶体(4)以及用于连接通电的锡膏(5)和锡焊(6),所述模座(1)的上端包括一组罩接其上的配合模具;
其特征在于:所述支架主体(2)为金属材质的镂空板结构,包括相互耦合的第一连接部(205)和第二连接部(206),所述支架主体(2)安装于模座(1)与配合模具之间,且合模后与模座(1)和配合模具密合;
所述支架主体(2)的第一连接部(205)和第二连接部(206)上均开设有便于冲切缓冲力释放的折弯预留孔(201),所述折弯预留孔(201)开设第一连接部(205)和第二连接部(206)远离耦合位置的一侧,所述第一连接部(205)和第二连接部(206)朝向折弯预留孔(201)的一侧开设有供液态胶体流通的导通孔(203);
所述第一连接部(205)的折弯预留孔(201)和导通孔(203)之间以及第二连接部(206)的折弯预留孔(201)和导通孔(203)之间均开设有折弯预留位(202),所述第二连接部(206)的上端设置有一组冲压成型的承接碗杯(207),所述承接碗杯(207)内设置有一组芯片主体(3)。
2.根据权利要求1所述的一种一体化成形封装结构,其特征在于:与所述模座(1)配合安装的配合模具顶端开设有供环氧胶体(4)注入的注胶流道,所述模座(1)的上端开设有供环氧胶体(4)通入的腔室。
3.根据权利要求1所述的一种一体化成形封装结构,其特征在于:所述导通孔(203)的上下两端面均开设有防潮槽(204),所述防潮槽(204)呈V型槽结构,且防潮槽(204)在导通孔(203)的两侧对称开设,所述防潮槽(204)的开槽深度为支架主体(2)整体厚度的三分之一。
4.根据权利要求1所述的一种一体化成形封装结构,其特征在于:所述芯片主体(3)的底端设置有粘接承接碗杯(207)的银胶,且芯片主体(3)上设置有一组金线(301),所述金线(301)远离芯片主体(3)的一端与第一连接部(205)上设置的引脚连接。
5.根据权利要求1所述的一种一体化成形封装结构,其特征在于:所述支架主体(2)的第一连接部(205)和第二连接部(206)远离耦合位置的一侧与焊盘(7)配合连接,所述焊盘(7)为PCB电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920738505.6U CN209843690U (zh) | 2019-05-22 | 2019-05-22 | 一种一体化成形封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920738505.6U CN209843690U (zh) | 2019-05-22 | 2019-05-22 | 一种一体化成形封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209843690U true CN209843690U (zh) | 2019-12-24 |
Family
ID=68897677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920738505.6U Active CN209843690U (zh) | 2019-05-22 | 2019-05-22 | 一种一体化成形封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209843690U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110164827A (zh) * | 2019-05-22 | 2019-08-23 | 河源市富宇光电科技有限公司 | 一种一体化成形封装结构及其封装工艺 |
-
2019
- 2019-05-22 CN CN201920738505.6U patent/CN209843690U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110164827A (zh) * | 2019-05-22 | 2019-08-23 | 河源市富宇光电科技有限公司 | 一种一体化成形封装结构及其封装工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN211238167U (zh) | 半导体器件 | |
US6459148B1 (en) | QFN semiconductor package | |
KR100344927B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
US5821615A (en) | Semiconductor chip package having clip-type outlead and fabrication method of same | |
US5527740A (en) | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
US5444025A (en) | Process for encapsulating a semiconductor package having a heat sink using a jig | |
CN102332445B (zh) | 半导体装置及其制造方法 | |
JPH1145958A (ja) | 表面実装部品及びその製造方法 | |
US6534344B2 (en) | Integrated circuit chip and method for fabricating the same | |
CN104299948A (zh) | 具有芯片贴装焊盘的腔体封装 | |
CN209843690U (zh) | 一种一体化成形封装结构 | |
US20140097527A1 (en) | Method of manufacture integrated circuit package | |
TW483134B (en) | Micro BGA package | |
US10840172B2 (en) | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package | |
CN108630632B (zh) | 用于改进的集成电路封装的方法和装置 | |
CN211828735U (zh) | 陶瓷基板结构及智能功率模块 | |
CN212587519U (zh) | 一种led晶元封装结构 | |
CN111710769A (zh) | 一种led晶元封装结构及其制作工艺 | |
CN102148168B (zh) | 制造具有改进抬升的半导体封装的方法 | |
TWI294680B (zh) | ||
CN211017068U (zh) | 一种半导体封装结构 | |
CN218788374U (zh) | 半导体封装壳体及半导体封装结构 | |
CN213905344U (zh) | 灯控ic芯片封装结构 | |
CN216213384U (zh) | 半导体电路和电子产品 | |
JPH09312372A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |