CN104299948A - 具有芯片贴装焊盘的腔体封装 - Google Patents

具有芯片贴装焊盘的腔体封装 Download PDF

Info

Publication number
CN104299948A
CN104299948A CN201410145748.0A CN201410145748A CN104299948A CN 104299948 A CN104299948 A CN 104299948A CN 201410145748 A CN201410145748 A CN 201410145748A CN 104299948 A CN104299948 A CN 104299948A
Authority
CN
China
Prior art keywords
substrate
cavity
cavity package
package according
nead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410145748.0A
Other languages
English (en)
Other versions
CN104299948B (zh
Inventor
樊俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UBOTIC Co Ltd
Original Assignee
UBOTIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UBOTIC Co Ltd filed Critical UBOTIC Co Ltd
Publication of CN104299948A publication Critical patent/CN104299948A/zh
Application granted granted Critical
Publication of CN104299948B publication Critical patent/CN104299948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种腔体封装。该封装包括金属引脚框架和衬底，衬底贴装于中介层并作为引脚框架一部分。衬底通常具有与附着在衬底上的半导体器件的热膨胀系数相匹配的热膨胀系数；半导体器件通常贴装于衬底的裸露的顶部表面上。该腔体封装还包括模制至引脚框架的塑料部分以形成衬底腔体。该衬底腔体允许连通至衬底的裸露的顶部表面以用于固定半导体器件。该腔体封装还包括连接元件，用于通过从金属盖到中介层的电气通路使金属盖接地。

Description

具有芯片贴装焊盘的腔体封装
相关申请
     本申请要求2013年4月11日提交的美国专利申请61/810,813的优先权。优先权依据先前提交的申请要求，并且先前提交的申请的全部内容在此通过引用作为本发明的一个组成部分。
技术领域
本发明涉及集成电路领域，特别涉及一种具有芯片贴装焊盘的腔体封装（cavity package）。
背景技术
诸如SOIC（小型塑封集成电路）的引脚封装和诸如QFN（四侧无引脚扁平封装，quad-flat no-leads）以及DFN（双侧无引脚扁平封装，dual-flat no-leads）的扁平无引脚封装都用于将集成电路物理地以及电气地连接至印制电路板。两种无引脚扁平封装比较普遍：腔体封装（例如利用设计在封装内的填充了空气或氮气的空腔），和塑料模塑（例如在封装内具有最少的空气）。腔体封装一般由三部分组成：铜引脚框架，塑料模制体（开放并且未密封的），以及盖（lid）。
发明内容
本发明提供一种具有芯片贴装焊盘的腔体封装及其制造方法。
一种腔体封装，包括：
金属引脚框架；
附着于所述引脚框架的衬底，所述衬底具有与附着在所述衬底上的半导体器件的热膨胀系数相匹配的热膨胀系数；以及
模制至引脚框架以形成衬底腔体的塑料部分，包括用于附着半导体器件的衬底的裸露的上表面。
 一种制造腔体封装的方法，该方法包括：
      制作金属引脚框架；
        将衬底贴装到所述引脚框架上，所述衬底具有与附着于衬底上的半导体器件的热膨胀系数相匹配的热膨胀系数；以及
将塑料模制至引脚框架形成塑料部分，以形成衬底腔体，该衬底腔体包括用来连接半导体器件的衬底的裸露的顶部表面。
与现有技术相比，本发明的有益效果为：
基于匹配附着至衬底的顶部的半导体器件（芯片）的热膨胀系数的目的，用材料（例如氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）等）制成的衬底替换塑模体的塑料DAP，这可以缓和附着的半导体器件的温度诱导的应力（temperature-induced stress）。
附图说明
配合附图，通过以下详细的描述，本发明的特征与优势将更明显，通过实施例的方式，描述以及附图也一起示例了本发明的特征；并且，其中：
图1A和图1B为显示了根据现有技术的腔体封装的结构示意图。
图2A-2E为显示了根据本发明实施例的腔体封装的结构示意图。
图3为显示了制造图2A-2E的腔体封装的流程中的步骤的流程图。
图4为根据图2A-2E和图3所制造的腔体封装的平面图（a plan view）。
图5A-5D为显示了根据本发明另一实施例的腔体封装的结构示意图。
图6为显示了制造图5A-5D的腔体封装的流程中的步骤的流程图。
图7为根据图5A -5D和图6制造的腔体封装的平面图（a plan view）。
图8A -8D为显示了根据本发明又一实施例的腔体封装的结构示意图。
图9为显示了制造图8A-8D的腔体封装的流程中的步骤的流程图。
图10为显示了制造根据本发明另一QFN（四侧无引脚扁平封装）实施例的腔体封装的流程中的步骤的流程图。
图11A-11C分别为根据图10的流程制造的腔体封装的立体图、仰视图和平面图（a plan view）。
现在对示例的示范性实施例作出参考性说明，并且此处用特定的语言描述相同的结构。然而应理解为此处并不意指对本发明范围的限制。
具体实施方式
在对本发明进行具体详细公开和介绍之前，需了解本发明不受这里公开的特定结构、过程步骤或材料的限制，而是可以扩展为相关领域的普通技术人员所公认的等同结构。应当理解，这里所使用的术语仅仅用来描述特定的实施例而不是限定本发明。
根据一个方面，提供了一种腔体封装。该腔体封装包括：
金属引脚框架；
贴附至所述引脚框架的衬底，所述衬底具有裸露的上表面，所述衬底进一步具有与附着在衬底上的半导体器件的热膨胀系数相匹配的热膨胀系数；以及
模制至引脚框架、形成衬底腔体的塑料部分，该衬底腔体包括用于附着半导体器件的衬底的裸露的上表面。
金属框架可以包括中介层(Interposer)，并且所述衬底贴附至所述中介层。所述衬底可以包括在其上表面电绝缘的金属特征（metallic features），用于与半导体器件的引线接合。所述金属特征（metallic features）可以形成接地层并用于与所述中介层连接。所述金属特征（metallic features）也可形成一电源层。该腔体封装进一步包括：
        与塑料部分连接的金属盖，用来关闭和封装衬底腔体；以及
        连接元件，用于通过从金属盖至中介层的电气通路来将金属盖接地。
塑料部分可以包括插槽并且连接元件能够插入该插槽中。连接元件可以制造在引脚框架上。金属特征（metallic features）可制作于衬底的裸露的底部表面上，用于焊接到PCB板上以利于散热。衬底可以由以下材料中的一种制成：氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）。
 根据另一方面，提供一种制造腔体封装的方法。该方法包括：
           制作金属引脚框架；
           将衬底贴附到引脚框架上，衬底具有与附着于衬底上的半导体器件的热膨胀系数相匹配的热膨胀系数；以及
           将塑料模制至引脚框架以形成塑料部分，形成衬底腔体，该衬底腔体包括用于附着半导体器件的衬底的裸露的上表面。
 模制过程可以在将衬底贴附到引脚框架上之前进行。模制过程进一步包括：
           将塑料部分模制到贴附衬底的引脚框架上，以形成衬底腔体。
 所述方法进一步包括：
           将胶带叠加到引脚框架的底部表面上；以及
贴附衬底到引脚框架上可包括将衬底放置到引脚框架中心的胶带上。
 所述方法进一步包括：
          模制后，去除胶带。
 制作过程进一步包括：制作一个中介层作为引脚框架的一部分，并且贴附过程进一步包括将衬底贴附到中介层上。
所述方法进一步包括：
          在衬底的上表面制作电气绝缘金属特征，用于与半导体器件引线接合以
固定至衬底上，金属特征形成接地层并用于与中介层的连接。
 所述方法进一步包括：
            形成连接元件；
            将金属盖连接到塑料部分，以关闭和封装衬底腔体；以及
            通过在连接元件与金属盖之间形成接触在金属盖和中介层间形成电气通路。
 连接元件的形成进一步包括：
           形成连接元件，使其作为引脚框架的一部分。
 连接元件的形成进一步包括：
           在塑料部分内形成插槽；以及
           将导体材料插入该插槽内。
 参照图1A和图1B，示出了现有技术SOIC(小型塑封集成电路)腔体封装的结构，首先制作金属（如：铜）引脚框架100（图1A），随后应用塑性塑模110形成模制前的腔体引脚框架（图1B），半导体芯片直接附着在塑料芯片贴装焊盘（DPA）上，芯片附着焊盘为塑模体中心的一部分，随后，引线结合以及用于封装导线和芯片的盖（图中未显示）。腔体封装接着可以放置于印制电路板的母板上。
 发明人认识到，为了匹配附着至衬底的顶部的半导体器件（芯片）的热膨胀系数的目的，用材料（例如氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）等）制成的衬底可以用于替换塑模体的塑料DAP。这可以缓和附着的半导体器件的温度诱导的应力（temperature-induced stress）。
 衬底也可以制造成在衬底顶部具有用于电源和接地焊接的电气绝缘金属特征，该额外的金属特征也可以制造在衬底的底部用于与印制电路母板间更好的热界面，并期望在衬底和金属盖之间提供穿通腔体封装的电气通路。
 转到图2A-2E和图3，阐述了根据本发明实施例的腔体封装的结构。如图2A所示，在步骤300中，金属（如：铜）引脚框架200制造成具有至少一个中介层210。作为变形，中介层可以具有如该实施例的 “T”、“I” 形状，或环形形状。
 金属引脚框架200既可以采用可引线结合的表面处理（wire bondable finish）（例如：银（Ag），镍/钯/金等）进行预电镀，也可以在塑料腔体塑模后进行后电镀（以下参照330描述）。
 在步骤310中，中介层210朝下放置（图2B），在步骤320中，一个尺寸合适的衬底220置于引脚框架200内，并且将金属特征利用例如环氧、焊接、锻接等方式附着在中介层210上（图2C）。
为了匹配附着至衬底的顶部的半导体器件（芯片）的热膨胀系数的目的，衬底由材料（例如氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）等）制成，以便于缓和附着的半导体器件的温度诱导（temperature-induced）的应力。一旦半导体器件已经附着并且工作，衬底220也提供热扩散表面来消散半导体器件所产生的热量。
 衬底可以制造成在衬底顶部具有用于连接中介层210以及用于引线结合至芯片的金属特征。金属特征可以形成接地层，或电源层，或两者。金属特征也可以选择性地制造在底部表面，以利于焊接到PCB母板上（图中未展示）。
 中介层210提供与衬底220之间的贴合面（a bonding surface）以及耦合界面。
 步骤330中，与衬底贴附的引脚框架模制成预成型的腔体引脚框架230，这种引脚框架的特点是内部引脚框架引脚235的顶部侧边与中介层210顶部侧边裸露以用于引线结合，衬底220的顶部侧边裸露以用于芯片贴附和引线结合，并且衬底220（未视出）的底部侧边裸露以用于连接到PCB母板上。
 预成型的腔体引脚框架230包括插槽240（图2D），导电元件250插入到240（图2D）中，以提供连接中介层210和金属盖（图中未显示）的电气通路，以关闭和封装衬底腔体。电气通路可以用来接地。在变形中，在每个中介层210可以有多于一个腔体引脚框架230和导体元件250。
 根据图2A-2E和图3的实施例，图4为具有预贴附（pre-attached）的衬底的腔体塑模引脚框架230的平面图。
 转向图5A-5D和图6所示，阐述了根据本发明的另一的实施例的腔体封装的结构。在步骤600，金属（例如：铜）引脚框架500至少由一个中介层510和连接元件515制造成，如图5A所示。在此实施例中，连接元件515替换了图2A-2E，3和4中所表示的实施例的连接元件250。作为变形，中介层510可以具有多于一个的连接元件515.
     金属引脚框架500既可以采用可引线结合的表面处理（wire bondable finish）（例如：银（Ag），镍/钯/金等）进行预电镀，也可以在塑料腔体塑模后进行后电镀（以下参照640描述）。
 在步骤610中，中介层510朝下放置，并且在步骤620中连接元件515朝上放置（图5B）。
 在步骤630中，尺寸合适的衬底520置于引脚框架500内，并且将金属特征采用例如环氧、焊接、锻接等方式附着在中介层510上（图5C）。
 为了匹配附着至衬底的顶部的半导体器件（芯片）的热膨胀系数的目的，衬底由材料（例如氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）等）制成，以便于缓和附着的半导体器件的温度诱导（temperature-induced）的应力。一旦半导体器件已经附着并且工作，衬底520也提供热扩散表面来消散半导体器件所产生的热量。
 衬底520可以制造成在衬底顶部具有用于连接中介层510以及用于引线结合至芯片的金属特征。当在内部引脚框架连接至合适的引脚时，金属特征例如可以允许接地层或电源层的形成，当在内部引脚框架连接至合适的引脚时，允许两者的形成。金属特征也可以选择性地制造在底部表面，以利于焊接到PCB母板上（图中未展示）。
 中介层510提供与衬底520之间的贴合面以及耦合界面。
 步骤640中，与衬底连接的引脚框架模制成预成型的腔体引脚框架530，其特点是内部引脚框架引脚535的顶部侧边与中介层510顶部侧边裸露以用于引线结合，衬底520的顶部侧边裸露以用于芯片附着和引线结合，并且衬底520（未视出）的底部侧边裸露以用于连接到PCB母板上。
 如图5D和图7所示，连接元件515沿引脚框架530扩展，并且在540处裸露以提供一个电气通路连接中介层510和金属盖（图中未展示）来以关闭和封装衬底腔体。电气通路可以用来接地。
根据图5A-5D和图6的实施例，图7为具有预贴附的衬底的腔体塑模引脚框架530的平面图。
 转向图8A-8D以及图9，阐述了根据本发明的又一实施例的腔体封装的结构。在步骤900中，金属（例如：铜）引脚框架800至少由一个中介层810和连接元件815制造成，如图8A所示。在此实施例中，连接元件815以图5A-5D和图6中阐述的实施例中的515相同的方式作用。在变形中，每个中介层810可以有多于一个连接元件815。
 金属引脚框架800既可以采用可引线结合的表面处理（wire bondable finish）（例如：银（Ag），镍/钯/金等）进行预电镀，也可以在塑料腔体塑模后进行后电镀（以下参照930描述）。
 步骤910中，中介层810朝下放置，并且在步骤920中连接元件815朝上放置（图8B）。
 步骤930中，引脚框架800模制成为预成型的腔体引脚框架830，其特点为内部引脚框架引脚835的顶部侧边和中介层810的顶部侧边裸露以用于引线接合。
 如图8D所示，连接元件815沿引脚框架830延长，并在840处裸露以提供连接中介层810和金属盖（图中未展示）的电气通路。电气通路可以用来接地。在变形中，每个中介层810可以有多于一个连接元件815。
 步骤940中，尺寸合适的衬底820置于引脚框架830内，并且将金属特征利用例如环氧、焊接、锻接等方式（图8D）附着在中介层810上。
为了匹配附着至衬底的顶部的半导体器件（芯片）的热膨胀系数的目的，衬底由材料（例如氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）等）制成，以便于缓和附着的半导体器件的温度诱导（temperature-induced）的应力。一旦半导体器件已经附着并且工作，衬底820也提供热扩散表面来消散半导体器件所产生的热量。
 衬底820可以制造成在衬底顶部具有用于连接中介层810以及用于引线结合至芯片的金属特征。当在内部引脚框架连接至合适的引脚时，金属特征例如可以形成接地层或电源层，当在内部引脚框架连接至合适的引线时，可以形成上述两者。金属特征也可以选择性地制造在底部表面，以利于焊接到PCB母板上（图中未展示）。
 中介层810提供与衬底820之间的贴合面以及耦合界面。
 图10为示出了用于制造根据本发明另一QFN（四侧无引脚扁平封装）实施例的腔体封装的流程的步骤流程图。图11A-11C分别为根据图10的流程制造的腔体封装的立体图、仰视图和平面图。
步骤1000中，制造了QFN金属（如：铜）引脚框架1100（没有芯片贴装焊盘）。步骤1010中，胶带被叠加到引脚框架1100的底部表面上，并且步骤1020中，衬底1120置于引脚框架单元的中心的胶带上（例如：使用拾取与放置（pick-and-place）设备以形成芯片贴装焊盘）。
 胶带的黏合剂在上部侧边裸露（带有中心孔洞的引脚框架）。附着一衬底。将连接陶瓷衬底和引脚框架的叠层引脚框架（laminated leadframe）塑模。去除胶带。陶瓷被塑模化合物固定。
 为了匹配附着至衬底的顶部的半导体器件（芯片）的热膨胀系数的目的，衬底由材料（例如氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）等）制成，以便于缓和附着的半导体器件的温度诱导（temperature-induced）的应力。一旦半导体器件已经附着并且工作，衬底1120也提供热扩散表面来消散半导体器件所产生的热量。
衬底1120可以制造成在衬底顶部具有用于引线结合至芯片的金属特征。金属特征可以允许接地层，或电源层或两者的形成。金属特征也可以选择性地制造在底部表面，以利于焊接到PCB母板上（图中未展示）。
接着，步骤1030中，将已贴装的金属引脚框架1100和已贴装的衬底1120塑模以成为预模制的QFN腔体封装1130，并将衬底1120作为芯片贴装焊盘。塑料部分被塑模至引脚框架以形成衬底腔体。当腔体封装1130同时支撑引脚框架1100和衬底1120时，就可以去掉胶带。
 在变形中，可以包括一个或更多用于连接衬底1120的金属特征与金属盖的连接元件以用于金属盖接地。连接元件可以与引脚框架1100一起形成，或者作为单独的元件形成在腔体封装1130中。
上述实施例说明本发明一个或多个应用种类的方法，显然地，本领域一般技术人员根据本发明的方法和思想可想到的诸多修改形式、用途和细节实现均不脱离本发明的实体，也不脱离本发明的方法和思想。因此，本发明的范围不受上述特定描述的限定，而是以下述所附权利要求的限定为准。

Claims (20)

1.一种腔体封装，包括：
金属引脚框架；
附着于所述引脚框架的衬底，所述衬底具有与附着在所述衬底上的半导体器件的热膨胀系数相匹配的热膨胀系数；以及
模制至引脚框架以形成衬底腔体的塑料部分，包括用于附着半导体器件的衬底的裸露的上表面。
2.根据权利要求1所述的腔体封装，其特征在于：所述金属引脚框架包括中介层，所述衬底贴装于所述中介层。
3.根据权利要求2所述的腔体封装，其特征在于：所述衬底包括位于其上部表面的电绝缘的金属特征，用于与半导体器件的引线结合。
4.根据权利要求3所述的腔体封装，其特征在于：所述金属特征能够形成接地层，用于与所述中介层连接。
5.根据权利要求3所述的腔体封装，其特征在于：所述金属特征可以形成电源层。
6.根据权利要求4所述的腔体封装，其特征在于：进一步包括：
贴装在所述塑料部分的金属盖，用于关闭和封装所述衬底腔体；以及
连接元件，用于通过从所述金属盖到所述中介层的电气通路将所述金属盖接地。
7.根据权利要求6所述的腔体封装，其特征在于：所述塑料部分包括插槽，所述连接元件插入至所述插槽中。
8.根据权利要求6所述的腔体封装，其特征在于：所述连接元件制造于所述引脚框架上。
9.根据权利要求1所述的腔体封装，其特征在于：所述金属特征制作于所述衬底的裸露的底部表面上，用于焊接至PCB板上以利于散热。
10.根据权利要求1所述的腔体封装，其特征在于：所述衬底由以下材料之一制成：氧化铝（Al2O3），氮化铝（AlN），陶瓷，硅树脂（Si），砷化镓（GaAs）。
11.一种制造腔体封装的方法，其特征在于，该方法包括：
           制作金属引脚框架；
           将衬底贴装到所述引脚框架上，所述衬底具有与附着于衬底上的半导体器件的热膨胀系数相匹配的热膨胀系数；以及
将塑料模制至引脚框架形成塑料部分，以形成衬底腔体，该衬底腔体包括用来连接半导体器件的衬底的裸露的顶部表面。
12.根据权利要求11所述的制造腔体封装的方法，其特征在于：所述模制过程在将衬底连接到引脚框架之前进行。
13.根据权利要求11所述的制造腔体封装的方法，其特征在于，所述模制过程进一步包括：将塑料部分模制到连接衬底的引脚框架上，以形成衬底腔体。
14.根据权利要求11所述的制造腔体封装的方法，其特征在于，进一步包括：
将胶带叠加到引脚框架的底部表面上；以及
其中，连接衬底到引脚框架上包括放置衬底到引脚框架中心的胶带上。
15.根据权利要求14所述的制造腔体封装的方法，其特征在于，进一步包括：
模制后，去除胶带。
16.根据权利要求11所述的制造腔体封装的方法，其特征在于：制作过程进一步包括制作中介层，将其作为所述引脚框架的一部分，并且其中，贴装过程进一步包括将衬底连接到中介层上。
17.根据权利要求16所述的制造腔体封装的方法，其特征在于，进一步包括：
   在衬底的顶部表面制作制作电气绝缘金属特征，用于与半导体器件引线接合以固定至衬底上，金属特征形成接地层并用于与中介层的连接。
18.根据权利要求17所述的制造腔体封装的方法，其特征在于，进一步包括：
形成连接元件；
连接金属盖到塑料部分，以关闭和封装衬底腔体；以及
通过在连接元件与金属盖之间形成接触在金属盖和中介层间形成电气通路。
19.根据权利要求18所述的制造腔体封装的方法，其特征在于：形成所述连接元件的过程进一步包括：
形成连接元件，用来作为引脚框架的一部分。
20.根据权利要求18所述的制造腔体封装的方法，其特征在于：形成所述连接元件的过程进一步包括：
在所述塑料部分内形成插槽；以及
将导电材料插入所述插槽内。
CN201410145748.0A 2013-04-11 2014-04-11 具有芯片贴装焊盘的腔体封装 Active CN104299948B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361810813P 2013-04-11 2013-04-11
US61/810813 2013-04-11

Publications (2)

Publication Number Publication Date
CN104299948A true CN104299948A (zh) 2015-01-21
CN104299948B CN104299948B (zh) 2018-08-07

Family

ID=50473122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410145748.0A Active CN104299948B (zh) 2013-04-11 2014-04-11 具有芯片贴装焊盘的腔体封装

Country Status (3)

Country Link
US (2) US9601413B2 (zh)
EP (1) EP2790213A3 (zh)
CN (1) CN104299948B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102183A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
US10361128B2 (en) * 2017-01-11 2019-07-23 International Business Machines Corporation 3D vertical FET with top and bottom gate contacts
US10458826B2 (en) * 2017-08-25 2019-10-29 Ubotic Company Limited Mass flow sensor module and method of manufacture
US10847385B2 (en) * 2018-10-09 2020-11-24 Nxp B.V. Glob top encapsulation using molding tape
US11659663B2 (en) 2020-10-07 2023-05-23 Murata Manufacturing Co., Ltd. Mechanical support within moulded chip package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034568A (en) * 1990-05-14 1991-07-23 Rockwell International Corporation Package structure for multichip modules
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US20060108670A1 (en) * 2004-11-24 2006-05-25 Bambridge Timothy B Leadframe designs for integrated circuit plastic packages

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
JPH03205857A (ja) * 1990-01-06 1991-09-09 Fujitsu Ltd 樹脂封止型電子部品
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
EP2100323A4 (en) * 2006-12-12 2011-12-07 Interplex Qlp Inc ELECTRONIC PLASTIC COMPONENT CAPSULATION
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
MY171813A (en) * 2009-11-13 2019-10-31 Semiconductor Components Ind Llc Electronic device including a packaging substrate having a trench
US8809974B2 (en) * 2010-02-26 2014-08-19 Ubotic Intellectual Property Company Limited Semiconductor package for MEMS device and method of manufacturing same
WO2013052676A1 (en) * 2011-10-07 2013-04-11 Analog Devices, Inc. Systems and methods for air release in cavity packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034568A (en) * 1990-05-14 1991-07-23 Rockwell International Corporation Package structure for multichip modules
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US20060108670A1 (en) * 2004-11-24 2006-05-25 Bambridge Timothy B Leadframe designs for integrated circuit plastic packages

Also Published As

Publication number Publication date
CN104299948B (zh) 2018-08-07
US9601413B2 (en) 2017-03-21
US20140306333A1 (en) 2014-10-16
US9887149B2 (en) 2018-02-06
EP2790213A3 (en) 2015-04-01
US20170141016A1 (en) 2017-05-18
EP2790213A2 (en) 2014-10-15

Similar Documents

Publication Publication Date Title
US8558367B2 (en) Semiconductor module
CN104299948A (zh) 具有芯片贴装焊盘的腔体封装
US10825747B2 (en) Semiconductor device package and methods of manufacture thereof
US20110244633A1 (en) Package assembly for semiconductor devices
TW200416992A (en) Semiconductor device and the manufacturing method of the same
US20110260314A1 (en) Die package and corresponding method for realizing a double side cooling of a die package
TWI485819B (zh) 封裝結構及其製造方法
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
CN108417499A (zh) 空腔封装结构及其制造方法
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
TWI294680B (zh)
JP3686267B2 (ja) 半導体装置の製造方法
CN215377403U (zh) 半导体器件和引线框架
TWI236107B (en) Semiconductor chip package and method for making the same
CN112582353A (zh) 一种反折弯内绝缘产品的封装结构
TWI224839B (en) Semiconductor chip package and method of manufacturing lead frame therefor
CN115732452A (zh) 半导体器件及其制造方法和引线框架
CN116013868A (zh) 一种内绝缘分立器件封装结构、封装平台及制备方法
TW508773B (en) Packaging structure
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
JP2006222259A (ja) 半導体装置およびその製造方法
CN109300865A (zh) 一种框架类产品增强散热的封装结构及制造方法
JP2004207307A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant