DE102019127731A1 - Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement - Google Patents

Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement Download PDF

Info

Publication number
DE102019127731A1
DE102019127731A1 DE102019127731.0A DE102019127731A DE102019127731A1 DE 102019127731 A1 DE102019127731 A1 DE 102019127731A1 DE 102019127731 A DE102019127731 A DE 102019127731A DE 102019127731 A1 DE102019127731 A1 DE 102019127731A1
Authority
DE
Germany
Prior art keywords
semiconductor
carrier
connection
semiconductor component
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019127731.0A
Other languages
English (en)
Inventor
Markus Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102019127731.0A priority Critical patent/DE102019127731A1/de
Priority to PCT/EP2020/078105 priority patent/WO2021073974A1/de
Publication of DE102019127731A1 publication Critical patent/DE102019127731A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11515—Curing and solidification, e.g. of a photosensitive bump material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/80498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/80499—Material of the matrix
    • H01L2224/8059—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/80498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/80598—Fillers
    • H01L2224/80599—Base material
    • H01L2224/806—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/80855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/8149—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird unter anderem ein Verfahren zur Herstellung einer Vielzahl von Halbleiterbauelementen mit den folgenden Schritten angegeben:- Bereitstellen eines Trägers (1) mit einer Vielzahl erster Durchbrüche (11) und zweiter Durchbrüche (12), die sich jeweils vollständig durch den Träger (1) erstrecken,- Füllen der ersten Durchbrüche (11) und der zweiten Durchbrüche (12) mit einem Anschlussmaterial (3),- Aufbringen einer Vielzahl von Halbleiterchips (4) auf den Träger (1), wobei zumindest manche der Vielzahl von Halbleiterchips (4) einen ersten Durchbruch (11) und einen zweiten Durchbruch (12) überdecken,- Herstellen einer elektrisch leitenden Verbindung zwischen zumindest manchen der Vielzahl von Halbleiterchips (4) und dem Anschlussmaterial (3) in den überdeckten ersten Durchbrüchen (11) und in den überdeckten zweiten Durchbrüchen (12),- Vereinzeln in eine Vielzahl von Halbleiterbauelementen (100), wobei jedes Halbleiterbauelement (100) zumindest einen Halbleiterchip (4) umfasst, der über das Anschlussmaterial (3) von der dem Halbleiterchip (4) her abgewandten Seite elektrisch kontaktierbar ist.

Description

  • Es werden ein Verfahren zur Herstellung einer Vielzahl von Halbleiterbauelementen, ein Halbleiterbauelement sowie ein Halbleiterbauteil mit einem solchen Halbleiterbauelement angegeben.
  • Eine zu lösende Aufgabe besteht darin, ein Halbleiterbauelement anzugeben, das besonders einfach hergestellt werden kann. Eine weitere zu lösende Aufgabe besteht darin, ein entsprechendes Verfahren anzugeben sowie ein Halbleiterbauteil mit einem entsprechend hergestellten Halbleiterbauelement anzugeben.
  • Es wird ein Verfahren zur Herstellung einer Vielzahl von Halbleiterbauelementen angegeben. Bei den Halbleiterbauelementen handelt es sich beispielsweise um optoelektronische Bauelemente, die jeweils zumindest einen optoelektronischen Halbleiterchip aufweisen, der zur Emission und/oder zur Detektion von elektromagnetischer Strahlung vorgesehen ist. Insbesondere kann es sich bei den Halbleiterchips um Leuchtdiodenchips handeln.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Träger bereitgestellt, der eine Vielzahl erster Durchbrüche und eine Vielzahl zweiter Durchbrüche aufweist, die sich jeweils vollständig durch den Träger erstrecken. Mit anderen Worten umfasst der Träger eine Vielzahl von Öffnungen oder Löcher - die ersten und die zweiten Durchbrüche. Die Durchbrüche erstrecken sich insbesondere in einer vertikalen Richtung, die quer oder senkrecht zu einer Haupterstreckungsrichtung des Trägers verläuft, vollständig durch den Träger. Beispielsweise sind jeweils ein erster Durchbruch und ein zweiter Durchbruch relativ nah zueinander angeordnet. Ein solches Paar aus einem ersten Durchbruch und einem zweiten Durchbruch ist dann mit einem größeren Abstand als zwischen den beiden Durchbrüchen des Paares zu einem gleichartigen Paar aus erstem Durchbruch und zweiten Durchbruch beabstandet.
  • Im Träger kann insbesondere eine Vielzahl solcher Paare, die jeweils einen ersten Durchbruch und einen zweiten Durchbruch aufweisen, angeordnet sein. Die Paare von Durchbrüchen können beispielsweise in regelmäßiger Weise über den Träger verteilt sein. Beispielsweise sind die Paare von Durchbrüchen jeweils an den Gitterpunkten eines regelmäßigen zweidimensionalen Gitters, zum Beispiel eines Rechteckgitters angeordnet. Die ersten und zweiten Durchbrüche weisen jeweils eine Querschnittsfläche parallel zur Haupterstreckungsebene des Trägers auf, die klein ist gegen die Querschnittsfläche des gesamten Trägers.
  • Beim Bereitstellen des Trägers ist es möglich, dass die Durchbrüche bereits bei der Herstellung des Trägers erzeugt werden, indem beispielsweise in einer entsprechenden Form für den Träger Strukturen zum Erzeugen der Durchbrüche vorgesehen sind. Ferner ist es möglich, dass zunächst ein Träger ohne Durchbrüche bereitgestellt wird und die Durchbrüche nachfolgend im Material des Trägers, zum Beispiel durch Schneiden oder Stanzen erzeugt werden.
  • Der Träger kann in den herzustellenden Halbleiterbauelementen insbesondere eine optische Funktion wahrnehmen. So kann der Träger beispielsweise reflektierend ausgebildet sein und zur Reflektion von im Halbleiterbauelement erzeugter elektromagnetischer Strahlung oder zu detektierende elektromagnetischer Strahlung vorgesehen sein. Alternativ ist es möglich, dass der Träger, beispielsweise zur Erhöhung eines Kontrasts, strahlungsabsorbierend, insbesondere schwarz ausgebildet ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Füllen der ersten Durchbrüche und der zweiten Durchbrüche mit einem Anschlussmaterial. Das heißt, in die Durchbrüche wird ein Anschlussmaterial eingebracht. Bei dem Anschlussmaterial handelt es sich um ein insbesondere elektrisch leitendes Material. Beispielsweise kann es sich bei dem Anschlussmaterial um ein Lotmaterial oder einen elektrisch leitenden Klebstoff handeln. Das Anschlussmaterial kann beispielsweise durch Verfahren wie Siebdruck, Schablonendruck, Dispensen in die Durchbrüche eingebracht werden. Dabei können die Durchbrüche beispielsweise teilweise oder vollständig mit dem Anschlussmaterial befüllt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Aufbringen einer Vielzahl von Halbleiterchips auf den Träger, wobei zumindest manche der Vielzahl von Halbleiterchips, insbesondere jeder Halbleiterchip, einen ersten Durchbruch und einen zweiten Durchbruch überdecken. Das heißt, die Halbleiterchips werden derart auf den Träger aufgebracht, dass erste und zweite Durchbrüche, zum Beispiel eines Paares mit ersten und zweiten Durchbruch, durch den Halbleiterchip überdeckt werden. Insbesondere kann der Halbleiterchip die zugeordneten Durchbrüche vollständig überdecken. Das heißt, in seitlichen oder lateralen Richtungen, die parallel zur Haupterstreckungsrichtung des Trägers verlaufen, deckt der Halbleiterchip an der Seite des Trägers, an der er auf den Träger aufgebracht ist, die zugeordneten ersten und zweiten Durchbrüche vollständig ab. Zum Beispiel deckt der Halbleiterchip dabei genau ein Paar eines ersten und eines zweiten Durchbruchs ab. Ferner ist es möglich, dass der Halbleiterchip zwei oder mehr Paare erster und zweiter Durchbrüche abdeckt.
  • Insbesondere weist jeder Halbleiterchip an seiner dem Träger zugewandten Seite zumindest zwei Anschlussstellen auf. Jede der Anschlussstellen wird dabei derart angeordnet, dass sie mit dem Anschlussmaterial in einem der Durchbrüche oder in genau einem der Durchbrüche in Kontakt treten kann oder tritt.
  • Weist der Halbleiterchip beispielsweise genau zwei Anschlussstellen auf, so befindet sich eine der Anschlussstellen beispielsweise in Kontakt mit dem Anschlussmaterial eines ersten Durchbruchs und die zweite der Anschlussstellen befindet sich in Kontakt mit dem Anschlussmaterial im zweiten Durchbruch. Auf diese Weise kann der Halbleiterchip über das Anschlussmaterial in den Durchbrüchen im fertig gestellten Halbleiterbauelement kontaktiert werden.
  • Das heißt, bei den hier verwendeten Halbleiterchips handelt es sich insbesondere um oberflächenmontierbare Halbleiterchips, die beispielsweise an ihrer Unterseite kontaktierbar sind. Insbesondere kann es sich bei den Halbleiterchips um sogenannte Saphir Flip Chips handeln. Saphir Flip Chips umfassen einen Teil eins Saphir-Aufwachssubstrats, auf dem ein Halbleiterkörper des Chips epitaktisch aufgewachsen ist. Die Anschlussstellen des Halbleiterchips befinden sich an einer dem Saphir-Aufwachssubstrat abgewandten Unterseite des Halbleiterkörpers. Die Auskopplung von elektromagnetischer Strahlung aus dem Chip erfolgt größtenteils oder vollständig durch das Saphir-Aufwachssubstrat.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Herstellen einer elektrisch leitenden Verbindung zwischen zumindest manchen der Vielzahl von Halbleiterchips, insbesondere zwischen jedem der Halbleiterchips, und dem Anschlussmaterial in den überdeckten ersten Durchbrüchen und den überdeckten zweiten Durchbrüchen. Die elektrisch leitende Verbindung kann beispielsweise durch das Anordnen und Anpressen der Halbleiterchips an den Träger erfolgen. Ferner ist es möglich, dass das Herstellen der elektrisch leitenden Verbindung zwischen den Halbleiterchips und dem Anschlussmaterial ein Schmelzen und nachfolgendes Aushärten des Anschlussmaterials umfasst. Im Falle eines elektrisch leitenden Klebstoffs als Anschlussmaterial entfällt das Schmelzen.
  • Es ist insbesondere möglich, dass neben der elektrisch leitenden Verbindung zwischen Halbleiterchip und Anschlussmaterial eine mechanische Verbindung zwischen dem Träger und dem Halbleiterchip erzeugt werden kann, die durch das Anschlussmaterial vermittelt wird. Insbesondere kann die mechanische Verbindung zwischen Halbleiterchip und Träger frei von einem weiteren Verbindungsmittel sein. Das heißt, es ist insbesondere möglich, dass zwischen dem Träger und dem Halbleiterchip abgesehen vom Anschlussmaterial kein weiteres Verbindungsmittel angeordnet ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Vereinzeln in eine Vielzahl von Halbleiterbauelementen, wobei jedes Halbleiterbauelement zumindest einen Halbleiterchip umfasst, der über das Anschlussmaterial von der dem Halbleiterchip her abgewandten Seite elektrisch kontaktierbar ist. Das heißt, die Anordnung, welche beispielsweise einen Träger mit Anschlussmaterial in den Durchbrüchen sowie die Halbleiterchips umfasst, wird durch Vereinzeln, zum Beispiel Schneiden oder Sägen, in mehrere oberflächenmontierbare Halbleiterbauelemente zertrennt, die jeweils an der den Halbleiterchips abgewandten Seite über das Anschlussmaterial in den Durchbrüchen kontaktierbar sind.
  • Dabei kann jedes Halbleiterbauelement genau einen Halbleiterchip oder zwei und mehr Halbleiterchips umfassen, die jeweils über die überdeckten Durchbrüche von der Unterseite des Trägers her elektrisch kontaktierbar sind.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren die folgenden Schritte:
    • - Bereitstellen eines Trägers mit einer Vielzahl erster Durchbrüche und zweiter Durchbrüche, die sich jeweils vollständig durch den Träger erstrecken,
    • - Füllen der ersten Durchbrüche und der zweiten Durchbrüche mit einem Anschlussmaterial,
    • - Aufbringen einer Vielzahl von Halbleiterchips auf den Träger, wobei zumindest manche der Vielzahl von Halbleiterchips einen ersten Durchbruch und einen zweiten Durchbruch überdecken,
    • - Herstellen einer elektrisch leitenden Verbindung zwischen zumindest manchen der Vielzahl von Halbleiterchips und dem Anschlussmaterial in den überdeckten ersten Durchbrüchen und in den überdeckten zweiten Durchbrüchen,
    • - Vereinzeln in eine Vielzahl von Halbleiterbauelementen, wobei jedes Halbleiterbauelement zumindest einen Halbleiterchip umfasst, der über das Anschlussmaterial von der dem Halbleiterchip her abgewandten Seite elektrisch kontaktierbar ist.
  • Das Verfahren kann insbesondere mit den Verfahrensschritten in der hier angegebenen Reihenfolge der Verfahrensschritte durchgeführt werden.
  • Dem hier beschriebenen Verfahren liegen dabei unter anderem die folgenden Überlegungen zugrunde. Das hier beschriebene Verfahren ermöglicht die Auswahl eines Trägers, der hinsichtlich der optischen, chemischen, thermischen und mechanischen Eigenschaften besonders gut an die verwendeten Halbleiterchips angepasst werden kann. Dabei können Trägermaterialien gewählt werden, die beispielsweise billiger als Keramiksubstrate sind und chemisch stabiler als beispielsweise silberbeschichtete Kupferleiterrahmen.
  • So kann ein Träger ausgewählt werden, der beispielsweise eine hohe optische Reflektivität, eine hohe chemische Stabilität gegenüber korrosiven Gasen sowie einen thermischen Ausdehnungskoeffizienten aufweist, der an den thermischen Ausdehnungskoeffizienten der Halbleiterchips angepasst ist. Ferner kann durch das Überdecken der Durchbrüche mit Anschlussmaterial mit den Halbleiterchips sichergestellt werden, dass Seitenflächen der Halbleiterchips nicht mit dem Anschlussmaterial verschmutzt werden. Insgesamt können so mechanisch und chemisch besonders stabile Halbleiterbauelemente hergestellt werden, die verbesserte optische Eigenschaften aufweisen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Träger insbesondere nach einem Erzeugen der ersten Durchbrüche und der zweiten Durchbrüche an einem Hilfsträger befestigt, der nach dem Vereinzeln in die Vielzahl von Halbleiterbauelementen entfernt wird. Dadurch ist es möglich, dass der Träger besonders dünn und/oder flexibel ausgebildet ist, da er während dem Herstellungsverfahren vom Hilfsträger, bei dem es sich um einen temporären Träger handelt, gehalten wird.
  • Ferner kann der Hilfsträger, der an der den Halbleiterchips abgewandten Unterseite des Trägers befestigt wird, einen Auslaufschutz für das Anschlussmaterial bilden. Bei dem Vereinzeln in eine Vielzahl von Halbleiterbauelementen wird der Hilfsträger vorzugsweise nicht durchtrennt. Handelt es sich bei dem Hilfsträger zum Beispiel um eine Folie, so kann ein Vereinzeln in einzelne Halbleiterbauelemente durch Expandieren der Folie in laterale Richtungen erleichtert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist der Träger eine Folie, insbesondere eine lichtreflektierende Folie. Beispielsweise ist der Träger mit einem transparenten organischen oder anorganischen Matrixmaterial gebildet, in welches Partikel eines reflektierenden Füllstoffes, zum Beispiel Titandioxid, eingebettet sind. Das Matrixmaterial der Folie ist dabei vorzugsweise gegenüber UV-Strahlung und blauem Licht besonders resistent. Zum Beispiel enthält das Matrixmaterial der Folie Silikon oder ist ein Silikon. Der Träger kann in diesem Fall beispielsweise eine Reflektivität von wenigstens 85 %, insbesondere von wenigstens 90 %, für sichtbares Licht, zum Beispiel bei einer Wellenlänge von 450 nm aufweisen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Vereinzeln ein Verguss über alle Halbleiterchips aufgebracht, der sich stellenweise in direktem Kontakt mit den Halbleiterchips und dem Träger befindet, wobei das Vereinzeln durch den Verguss hindurch erfolgt. Der Verguss kann beispielsweise ein Matrixmaterial umfassen, in welches strahlungsstreuende und/oder strahlungskonvertierende Partikel eingebracht sind. Insbesondere kann der Verguss auf diese Weise ein Konversionsmaterial umfassen, welches dazu eingerichtet ist, elektromagnetische Strahlung eines ersten Wellenlängenbereichs in niederenergetische elektromagnetische Strahlung eines zweiten Wellenlängenbereichs zu konvertieren.
  • Der Verguss wird beispielsweise ganzflächig an der Seite des Trägers aufgebracht, an der auch die Halbleiterchips angeordnet sind und der Verguss überdeckt dort sowohl den Träger als auch die Halbleiterchips. Nach dem Vereinzeln kann der Verguss mit dem durch das Vereinzeln erzeugten Seitenflächen der aus dem Träger erzeugten Trägerkörper bündig abschließen.
  • Das Aufbringen des Verguss vor einem Vereinzeln kann sich positiv auf die Herstellungskosten des Halbleiterbauelements auswirken.
  • Es wird ferner ein Halbleiterbauelement angegeben. Das hier beschriebene Halbleiterbauelement kann insbesondere durch ein hier beschriebenes Verfahren hergestellt werden. Sämtliche für das Halbleiterbauelement offenbarten Merkmale sind daher auch für das Verfahren offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements umfasst das Halbleiterbauelement einen Trägerkörper mit einem ersten Durchbruch und einem zweiten Durchbruch. Der Trägerkörper geht insbesondere durch Vereinzeln aus dem hier beschriebenen Träger hervor. Die ersten und zweiten Durchbrüche erstrecken sich in einer vertikalen Richtung, senkrecht oder quer zur Haupterstreckungsrichtung des Halbleiterbauelements vollständig durch den Trägerkörper. Der Trägerkörper ist beispielsweise quaderförmig ausgebildet. Das heißt, er umfasst Hauptflächen an der Ober- und Unterseite, die im Rahmen der Herstellungstoleranz planparallel sind. Die Hauptflächen sind durch Seitenflächen, die quer oder senkrecht zu den Hauptflächen verlaufen, miteinander verbunden.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements umfasst das Halbleiterbauelement ein elektrisch leitendes Anschlussmaterial im ersten Durchbruch und im zweiten Durchbruch. Bei dem elektrisch leitenden Anschlussmaterial kann es sich beispielsweise um ein Lotmaterial oder um einen elektrisch leitenden Klebstoff handeln.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements umfasst das Halbleiterbauelement einen Halbleiterchip an einer Oberseite des Trägerkörpers, der den ersten Durchbruch und den zweiten Durchbruch insbesondere vollständig überdeckt und der mit dem Anschlussmaterial elektrisch leitend verbunden ist. Der Halbleiterchip steht in lateralen Richtungen bevorzugt vollständig über die Durchbrüche über, so dass diese vollständig abgedeckt sind. Bei dem Halbleiterchip handelt es sich insbesondere um einen strahlungsemittierenden Halbleiterchip, wie beispielsweise eine Leuchtdiode.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements umfasst das Halbleiterbauelement eine erste Anschlussstelle an der dem Halbleiterchip abgewandten Seite des Anschlussmaterials im ersten Durchbruch. Das heißt, das Anschlussmaterial im ersten Durchbruch ist von der dem Halbleiterchip abgewandten Seite her elektrisch kontaktierbar und bildet auf diese Weise eine Anschlussstelle für das Halbleiterbauelement.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements umfasst das Halbleiterbauelement eine zweite Anschlussstelle an der dem Halbleiterchip abgewandten Seite des Anschlussmaterials im zweiten Durchbruch. Das heißt, auch über die zweite Anschlussstelle, die durch eine Außenfläche des Anschlussmaterials im zweiten Durchbruch gebildet ist, ist das Halbleiterbauelement elektrisch leitend kontaktierbar. Auf diese Weise ist das Halbleiterbauelement oberflächenmontierbar ausgebildet.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements überragt der Trägerkörper den Halbleiterchip seitlich. Das heißt, der Halbleiterchip schließt seitlich nicht bündig mit dem Trägerkörper ab, sondern der Trägerkörper überragt den Halbleiterchip. Ist der Trägerkörper beispielsweise strahlungsreflektierend ausgebildet, so wird auch seitlich aus dem Halbleiterchip austretende elektromagnetische Strahlung am Trägerkörper reflektiert und steht beispielsweise für eine Beleuchtung zur Verfügung. Dadurch ist die Effizienz des Halbleiterbauelements erhöht. Der Trägerkörper ergänzt auf diese Weise einen Spiegel, der an der Unterseite des Halbleiterchips vorhanden sein kann. Dadurch wird die Lichtausbeute des Halbleiterbauelements verbessert.
  • Insbesondere ist es möglich, dass die Querschnittsfläche in einer Ebene parallel zur Haupterstreckungsebene des Halbleiterbauelements des Trägerkörpers wenigstens 1,5-mal größer ist als die Querschnittsfläche aller Halbleiterchips des Halbleiterbauelements. Insbesondere ist es möglich, dass die Querschnittsfläche des Trägerkörpers wenigstens doppelt so groß ist wie die Summe der Querschnittsflächen aller Halbleiterchips des Halbleiterbauelements.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements, wird ein Halbleiterbauelement angegeben mit
    • - einem Trägerkörper, einem ersten Durchbruch und einem zweiten Durchbruch,
    • - einem elektrisch leitenden Anschlussmaterial im ersten Durchbruch und im zweiten Durchbruch,
    • - einem Halbleiterchip an einer Oberseite des Trägerkörpers, der den ersten Durchbruch und den zweiten Durchbruch überdeckt, und der mit dem Anschlussmaterial elektrisch leitend verbunden ist,
    • - einer ersten Anschlussstelle, an der dem Halbleiterchip abgewandten Seite des Anschlussmaterials im ersten Durchbruch, und
    • - einer zweiten Anschlussstelle, an der dem Halbleiterchip abgewandten Seite des Anschlussmaterials im zweiten Durchbruch, wobei
    • - der Trägerkörper den Halbleiterchip seitlich überragt.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements ist das Anschlussmaterial ein Lotmaterial oder ein elektrisch leitender Klebstoff. Zum Beispiel kann das Anschlussmaterial mit in der Halbleiterfertigung üblichen Methoden wie Drucken, Dosieren, Be- oder Reballing, als Paste, Pre-Forms, Kugeln und ähnliches in die Durchbrüche des Trägers eingebracht werden.
  • Gemäß einer Ausführungsform des Halbleiterbauelements umfasst das Halbleiterbauelement einen Vergusskörper, der seitlich bündig mit dem Trägerkörper abschließt, der den Halbleiterchip überdeckt und sich stellenweise in direktem Kontakt mit dem Halbleiterchip und dem Trägerkörper befindet. Der Vergusskörper geht zum Beispiel durch Vereinzeln aus dem hier beschriebenen Verguss hervor.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements weist der Trägerkörper an Seitenflächen Spuren eines Vereinzelungsverfahrens auf. Bei den Spuren des Vereinzelungsverfahrens kann es sich beispielsweise um Rillen, wie etwa Sägerillen, handeln.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauelements weist der Vergusskörper an Seitenflächen Spuren eines Vereinzelungsverfahrens auf. Bei den Spuren kann es sich beispielsweise um Rillen, wie beispielsweise Sägerillen, handeln.
  • Es wird ferner ein Halbleiterbauteil angegeben. Das Halbleiterbauteil umfasst ein hier beschriebenes Halbleiterbauelement oder mehrere hier beschriebene Halbleiterbauelemente. Damit sind sämtliche Merkmale, die für das Halbleiterbauelement offenbart sind, auch für das Halbleiterbauteil offenbart. Weiter umfasst das Halbleiterbauteil ein Gehäuse, welches das Halbleiterbauelement seitlich umgibt. Bei dem Gehäuse kann es sich beispielsweise um ein Kunststoffmaterial handeln, welches das Halbleiterbauelement rahmenartig seitig umgeben kann.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst das Halbleiterbauteil einen Anschlussträger, der über die erste Anschlussstelle und die zweite Anschlussstelle elektrisch leitend mit dem Halbleiterbauelement verbunden ist, wobei der Anschlussträger eine erste Kontaktstelle aufweist, über die das Halbleiterbauteil kontaktierbar ist, und der Anschlussträger eine zweite Kontaktstelle aufweist, über die das Halbleiterbauteil kontaktierbar ist.
  • Bei dem Anschlussträger kann es sich beispielsweise um eine Leiterplatte, eine Metallkernplatine oder einen Leiterrahmen handeln. Der Anschlussträger kann sich beispielsweise auch in direktem Kontakt mit dem Gehäuse befinden.
  • Mit anderen Worten kann das Halbleiterbauelement nach Art eines üblichen Halbleiterchips anstelle des Halbleiterchips auf einen Anschlussträger und/oder in ein Gehäuse montiert werden. Dies ermöglicht einen Einsatz des Halbleiterbauelements in vielen bereits verwendeten Bauformen, wobei das Halbleiterbauelement im Vergleich zu einem einfachen Halbleiterchip verbesserte optische, chemische und mechanische Eigenschaften aufweist.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils verbindet das Anschlussmaterial das Halbleiterbauelement und den Anschlussträger elektrisch leitend und mechanisch miteinander. Das heißt, dass insbesondere kein weiteres Verbindungsmaterial vorhanden ist, welches das Halbleiterbauelement und den Anschlussträger elektrisch leitend miteinander verbindet. Bei dem Anschlussmaterial kann es sich in diesem Fall insbesondere um ein Lotmaterial handeln. Das Lotmaterial wird durch Verwendung eines Flussmittels bei der Montage des Halbleiterbauelements auf dem Anschlussträger nochmal aufgeschmolzen. Mit anderen Worten bringt das Halbleiterbauelement das zum Anschluss notwendige Anschlussmaterial mit. Insbesondere kann aufgrund des Trägerkörpers zwischen den Anschlussstellen und dem Halbleiterchip kein Kriechen des Anschlussmaterials auf Seitenflächen des Halbleiterchips erfolgen.
  • Im Folgenden werden das hier beschriebene Verfahren, sowie das hier beschriebene Halbleiterbauelement und das hier beschriebene Halbleiterbauteil anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert.
  • Anhand der 1A, 1B, 2A, 2B, 3A, 3B, 4A, 4B, 5A, 5B, 6A, 6B sind Ausführungsbeispiele von hier beschriebenen Verfahren näher erläutert.
  • In Verbindung mit den schematischen Schnittdarstellungen der 7A, 7B, 7C, 7D sind Ausführungsbeispiele von hier beschriebenen Halbleiterbauelementen sowie hier beschriebenen Halbleiterbauteilen näher erläutert.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Bei einem hier beschriebenen Verfahren wird zunächst ein Träger 1 bereitgestellt, siehe 1A und 1B. Die 1A zeigt eine schematische Draufsicht auf den Träger 1, die 1B zeigt eine schematische Schnittdarstellung, zum Beispiel entlang der Schnittlinie AA'.
  • Der Träger 1 ist beispielsweise durch eine reflektierende Folie gebildet, bei der ein weißer Füllstoff, wie Titandioxid in ein organisches Matrixmaterial, wie Silikon eingebracht ist.
  • Beispielsweise nach dem Bereitstellen des Trägers 1 werden erste Durchbrüche 11 und zweite Durchbrüche 12 im Träger 1 erzeugt. Das Erzeugen der Durchbrüche kann beispielsweise durch ein Stanzverfahren erfolgen.
  • Die ersten Durchbrüche 11 und die zweiten Durchbrüche 12 werden, an für Kontakte der später aufzubringenden Halbleiterchips vorgesehenen Stellen, erzeugt. So können erste Durchbrüche 11 und zweite Durchbrüche 12 beispielweise paarweise an den Gitterpunkten eines regelmäßigen Rechteckgitters angeordnet werden.
  • Die ersten Durchbrüche 11 und die zweiten Durchbrüche 12 durchdringen den Träger 1 in einer vertikalen Richtung, senkrecht zur Haupterstreckungsebene des Trägers 1, vollständig, siehe 1B.
  • In einem nachfolgenden Verfahrensschritt, 2A und 2B, wird der Träger 1 auf einen Hilfsträger 2, bei dem es sich beispielsweise um eine gespannte Folie handelt, aufgebracht. Das Aufbringen kann beispielsweise durch Laminieren erfolgen.
  • In einem nachfolgenden Verfahrensschritt, 3A und 3B, wird ein Anschlussmaterial 3 in die ersten Durchbrüche 11 und die zweiten Durchbrüche 12 eingebracht.
  • Beispielsweise wird das Anschlussmaterial durch Drucken, Dosieren, Be- oder Reballing oder andere geeignete Verfahren eingebracht. Bei dem Anschlussmaterial handelt es sich beispielsweise um ein Lotmaterial, das als Lotpaste, Pre-Forms, Lotkugeln oder in anderer geeigneter Form vorliegen kann. Ferner ist es möglich, dass es sich bei dem Anschlussmaterial 3 um einen elektrisch leitenden Klebestoff handelt. Das Anschlussmaterial 3 kann beispielsweise so eingebracht werden, dass es die Durchbrüche zumindest zu 50% ihres Volumens oder vollständig befüllt.
  • Im nächsten Verfahrensschritt, siehe die 4A und 4B, folgt ein Aufbringen von Halbleiterchips 4 über die ersten Durchbrüche 11 und zweiten Durchbrüche 12 und damit über das Anschlussmaterial 3. Dazu ist es möglich, dass die Halbleiterchips 4 auf dem Träger fixiert werden und das Anschlussmaterial gegebenenfalls nach vorherigem Umschmelzen und Aushärten mit den Chips elektrisch leitend verbunden wird. Alternativ ist es möglich, dass das Anschlussmaterial, wenn es sich bei diesem beispielsweise um ein Lotmaterial handelt, vor dem Aufbringen der Chips umgeschmolzen wird und die Chips vor dem Aushärten des Anschlussmaterials aufgesetzt werden.
  • Die Halbleiterchips sind nachfolgend elektrisch leitend und mechanisch mit dem Träger 1 verbunden.
  • Das Verfahren kann einen nachfolgenden Verfahrensschritt, 5A und 5B, umfassen, bei dem ein Verguss 5 auf dem Träger und über alle Halbleiterchips aufgebracht wird. Der Verguss 5 kann beispielsweise ein Konversionsmaterial 51 umfassen.
  • Im nächsten Verfahrensschritt, siehe 6A und 6B, erfolgt ein Vereinzeln entlang von Vereinzelungsspuren 6 zur Erzeugung von einzelnen Halbleiterbauelementen 100, die gemeinsam noch auf dem Hilfsträger 2 angeordnet sind. Durch das Vereinzeln entsteht aus dem Träger 1 eine Vielzahl von Trägerkörpern 10, wobei jedem Halbleiterbauelement genau ein Trägerkörper zugeordnet ist. Falls der Verguss 5 vorhanden ist, entsteht durch das Vereinzeln aus dem Verguss eine Vielzahl von Vergusskörpern 50, wobei jedem Halbleiterbauelement genau ein Vergusskörper 50 zugeordnet ist.
  • Auf diese Weise entsteht ein Halbleiterbauelement 100, wie es in Verbindung mit der 7A anhand einer schematischen Schnittdarstellung darstellt ist. Das Halbleiterbauelement umfasst einen Trägerkörper 10, der beispielsweise durch eine reflektierende Folie gebildet ist. Im Trägerkörper 10 sind ein erster Durchbruch 11 und ein zweiter Durchbruch 12 angeordnet, die mit dem Anschlussmaterial 3 befüllt sind und vollständig vom Halbleiterchip 4 überdeckt sind. Das Anschlussmaterial 3 bildet an der Unterseite des Halbleiterbauelements 100 eine erste Anschlussstelle 31 und eine zweite Anschlussstelle 32 im ersten Durchbruch 11 beziehungsweise im zweiten Durchbruch 12.
  • Der Vergusskörper 50, in dem ein Konversionsmaterial 51 eingebracht sein kann, bedeckt den Halbleiterchip 4 und den Trägerkörper 10 an dessen Oberseite und schließt seitlich bündig mit dem Trägerkörper 10 ab.
  • In Verbindung mit der schematischen Schnittdarstellung der 7B ist ein Ausführungsbeispiel eines hier beschriebenen Halbleiterbauteils näher erläutert. In diesem Ausführungsbeispiel umfasst das Halbleiterbauteil ein Gehäuse 7, welches den Halbleiterchip 4 seitlich umgibt und beispielsweise strahlungsreflektierend ausgebildet ist. Das Gehäuse 7 begrenzt eine Kavität in welcher der Halbleiterchip 4 angeordnet ist, die mit einem Verkapselungsmaterial 8, zum Beispiel einem transparenten Kunststoffmaterial, gefüllt sein kann. Die Unterseite des Halbleiterbauteils ist dabei durch die Unterseite des Trägerkörpers 10 mit den freiliegenden Anschlussstellen 31, 32 gebildet. Bei dem Halbleiterbauteil handelt es sich um ein sogenanntes Chip Size Package, bei dem die lateralen Abmessungen hauptsächlich durch die Größe des Halbleiterchips 4 beziehungsweise die laterale Ausdehnung des Trägerkörpers 10 bestimmt sind.
  • In Verbindung mit der schematischen Schnittdarstellung 7C ist ein Ausführungsbeispiel eines hier beschriebenen Halbleiterbauteils näher erläutert, bei dem das Halbleiterbauteil einen Anschlussträger 9 umfasst, der beispielsweise einen elektrisch isolierenden Grundkörper 94 aufweist. Auf dem elektrisch isolierenden Grundkörper 94 sind eine erste Kontaktstelle 91, eine zweite Kontaktstelle 92 sowie eine thermische Kontaktstelle 93 an der Unterseite aufgebracht, über die das Halbleiterbauelement 100 elektrisch und thermisch kontaktiert werden kann. Dazu sind die Kontaktstellen beispielsweise über nicht gezeigte Durchkontaktierungen mit Kontaktpads 95 an der dem Halbleiterbauelement zugewandten Oberseite elektrisch leitend verbunden.
  • Der Grundkörper 94 kann beispielsweise mit einem Keramikmaterial gebildet sein. Seitlich ist das Halbleiterbauelement des Halbleiterbauteils der 7C durch ein Gehäuse 7 umgeben, das beispielsweise durch ein mit reflektierenden Partikeln gefülltes Vergussmaterial gebildet sein kann. An der Oberseite kann eine linsenförmige Verkapselung 8 angeordnet sein.
  • In Verbindung mit der schematischen Schnittdarstellung der 7D ist ein Ausführungsbeispiel des Halbleiterbauteils näher erläutert, bei dem eine erste Kontaktstelle 91 und eine zweite Kontaktstelle 92 eines Anschlussträgers beispielsweise durch einen Leiterrahmen gebildet sind, der in das Gehäuse 7 eingebettet ist. Ein reflektierender Verguss 71 kann das Halbleiterbauelement 100 in der Kavität des Gehäuses 7 lateral umgeben. Die Kanten an der Oberseite des Trägerkörpers 10 dienen dabei als Stoppkanten für den Verguss 71. Hierdurch können zum Beispiel günstige, zum Beispiel silberbeschichtete, Kupfer-Leiterrahmen als Anschlussträger 9 Verwendung finden, die komplett mit dem Verguss abgedeckt und damit vor Korrosion geschützt sind.
  • Ferner kann die Kavität des Gehäuses 7 mit der Verkapselung 8 gefüllt sein, die im Ausführungsbeispiel der 7D optional linsenförmig gewölbt ist.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Träger
    10
    Trägerkörper
    11
    erster Durchbruch
    12
    zweiter Durchbruch
    2
    Hilfsträger
    3
    Anschlussmaterial
    31
    erste Anschlussstelle
    32
    zweite Anschlussstelle
    4
    Halbleiterchip
    5
    Verguss
    50
    Vergusskörper
    51
    Konversionsmaterial
    6
    Vereinzelungsspur
    7
    Gehäuse
    71
    reflektierender Verguss
    8
    Verkapselung
    9
    Anschlussträger
    91
    erste Kontaktstelle
    92
    zweite Kontaktstelle
    93
    thermische Kontaktstelle
    94
    Grudkörper
    95
    Kontaktpad
    100
    Halbleiterbauelement

Claims (16)

  1. Verfahren zur Herstellung einer Vielzahl von Halbleiterbauelementen mit den folgenden Schritten: - Bereitstellen eines Trägers (1) mit einer Vielzahl erster Durchbrüche (11) und zweiter Durchbrüche (12), die sich jeweils vollständig durch den Träger (1) erstrecken, - Füllen der ersten Durchbrüche (11) und der zweiten Durchbrüche (12) mit einem Anschlussmaterial (3), - Aufbringen einer Vielzahl von Halbleiterchips (4) auf den Träger (1), wobei zumindest manche der Vielzahl von Halbleiterchips (4) einen ersten Durchbruch (11) und einen zweiten Durchbruch (12) überdecken, - Herstellen einer elektrisch leitenden Verbindung zwischen zumindest manchen der Vielzahl von Halbleiterchips (4) und dem Anschlussmaterial (3) in den überdeckten ersten Durchbrüchen (11) und in den überdeckten zweiten Durchbrüchen (12), - Vereinzeln in eine Vielzahl von Halbleiterbauelementen (100), wobei jedes Halbleiterbauelement (100) zumindest einen Halbleiterchip (4) umfasst, der über das Anschlussmaterial (3) von der dem Halbleiterchip (4) her abgewandten Seite elektrisch kontaktierbar ist.
  2. Verfahren nach dem vorherigen Anspruch, wobei das Herstellen der der elektrisch leitenden Verbindung zwischen den Halbleiterchips (4) und dem Anschlussmaterial (3) durch ein Schmelzen und Aushärten des Anschlussmaterials (3) erfolgt.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei der Träger (1) nach einem Erzeugen der ersten Durchbrüche (11) und der zweiten Durchbrüche (12) an einem Hilfsträger (2) befestigt wird, der nach dem Vereinzeln in die Vielzahl von Halbleiterbauelementen (100) entfernt wird.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei der Träger (1) eine lichtreflektierende Folie ist.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei vor dem Vereinzeln ein Verguss (5) über alle Halbleiterchips (4) aufgebracht wird, der sich stellenweise in direktem Kontakt mit den Halbleiterchips (4) und dem Träger (1) befindet, wobei das Vereinzeln durch den Verguss (5) erfolgt.
  6. Verfahren nach dem vorherigen Anspruch, wobei vor Verguss (5) ein Konversionsmaterial (51) umfasst.
  7. Halbleiterbauelement (100) mit - einem Trägerkörper (10) einem ersten Durchbruch (11) und einem zweiten Durchbruch (12), - einem elektrisch leitenden Anschlussmaterial (3) im ersten Durchbruch (11) und im zweiten Durchbruch (12), - einem Halbleiterchip (4) an einer Oberseite des Trägerkörpers (1), der den ersten Durchbruch (11) und den zweiten Durchbruch (12) überdeckt, und der mit dem Anschlussmaterial (3) elektrisch leitend verbunden ist, - einer ersten Anschlussstelle (31), an der dem Halbleiterchip (4) abgewandten Seite des Anschlussmaterials (3) im ersten Durchbruch (11), und - einer zweiten Anschlussstelle (32), an der dem Halbleiterchip (4) abgewandten Seite des Anschlussmaterials (3) im zweiten Durchbruch (11), wobei - der Trägerkörper (10) den Halbleiterchip (4) seitlich überragt.
  8. Halbleiterbauelement (100) oder Verfahren nach einem der vorherigen Ansprüche, bei dem das Anschlussmaterial (3) ein Lotmaterial oder ein elektrisch leitender Klebstoff ist oder umfasst.
  9. Halbleiterbauelement (100) nach einem der vorherigen Ansprüche mit einem Vergusskörper (50), der seitlich bündig mit dem Trägerkörper (10) abschließt, der den Halbleiterchip (4) überdeckt und sich stellenweise in direktem Kontakt mit dem Halbleiterchip (4) und dem Trägerkörper (10) befindet.
  10. Halbleiterbauelement (100) nach einem der vorherigen Ansprüche, bei dem der Trägerkörper (10) an Seitenflächen Spuren eines Vereinzelungsverfahrens aufweist.
  11. Halbleiterbauelement (100) nach einem der vorherigen Ansprüche, bei dem der Vergusskörper (50) an Seitenflächen Spuren eines Vereinzelungsverfahrens aufweist.
  12. Halbleiterbauelement (100) nach einem der vorherigen Ansprüche, bei dem der Trägerkörper (10) eine lichtreflektierende Folie (10) ist.
  13. Halbleiterbauelement (100) oder Verfahren nach einem der vorherigen Ansprüche, bei dem der der Halbleiterchip (4) ein oberflächenmontierbarer, lichtemittierender Halbleiterchip ist.
  14. Halbleiterbauteil mit - einem Halbleiterbauelement (100) nach einem der vorherigen Ansprüche, und - einem Gehäuse (7), welches das Halbleiterbauelement (100) insbesondere seitlich umgibt.
  15. Halbleiterbauteil nach dem vorherigen Anspruch mit - einem Anschlussträger (9), der über die erste Anschlussstelle (31) und die zweite Anschlussstelle (32) elektrisch leitend mit dem Halbleiterbauelement (100) verbunden ist, wobei - der Anschlussträger (9) eine erste Kontaktstelle (91) aufweist, über die das Halbleiterbauteil kontaktierbar ist, und - der Anschlussträger (9) eine zweite Kontaktstelle (91) aufweist, über die das Halbleiterbauteil kontaktierbar ist.
  16. Halbleiterbauteil nach dem vorherigen Anspruch, bei dem das Anschlussmaterial (3) das Halbleiterbauelement (100) und den Anschlussträger (9) elektrisch leitend und mechanisch miteinander verbindet.
DE102019127731.0A 2019-10-15 2019-10-15 Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement Withdrawn DE102019127731A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019127731.0A DE102019127731A1 (de) 2019-10-15 2019-10-15 Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement
PCT/EP2020/078105 WO2021073974A1 (de) 2019-10-15 2020-10-07 Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019127731.0A DE102019127731A1 (de) 2019-10-15 2019-10-15 Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102019127731A1 true DE102019127731A1 (de) 2021-04-15

Family

ID=72811835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019127731.0A Withdrawn DE102019127731A1 (de) 2019-10-15 2019-10-15 Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE102019127731A1 (de)
WO (1) WO2021073974A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005002419T5 (de) * 2004-09-30 2007-08-16 Tokuyama Corp. Gehäuse für die Aufnahme eines lichtemittierenden Elements und Verfahren zur Herstellung eines Gehäuses für die Aufnahme eines lichtemittierenden Elements
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112017003086T5 (de) * 2016-06-21 2019-03-14 Soraa, Inc. LED-Package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
JP2013033909A (ja) * 2011-06-29 2013-02-14 Hitachi Cable Ltd 発光素子搭載用基板及びｌｅｄパッケージ
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
CN107924973B (zh) * 2015-09-02 2020-03-31 3M创新有限公司 用于安装发光半导体器件的柔性电路
JP6662716B2 (ja) * 2016-06-08 2020-03-11 新光電気工業株式会社 光センサ、光センサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005002419T5 (de) * 2004-09-30 2007-08-16 Tokuyama Corp. Gehäuse für die Aufnahme eines lichtemittierenden Elements und Verfahren zur Herstellung eines Gehäuses für die Aufnahme eines lichtemittierenden Elements
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112017003086T5 (de) * 2016-06-21 2019-03-14 Soraa, Inc. LED-Package

Also Published As

Publication number Publication date
WO2021073974A1 (de) 2021-04-22

Similar Documents

Publication Publication Date Title
DE102015114849B4 (de) Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE102014116133B4 (de) Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Anordnung
EP2617071A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012216738A1 (de) Optoelektronisches bauelement
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
DE102014111106A1 (de) Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
WO2016102474A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102009032253B4 (de) Elektronisches Bauteil
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
EP2614538A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102019121449A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE102019127731A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement
WO2022100976A1 (de) Optoelektronisches halbleiterbauteil und dessen verfahren zur herstellung
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE19640006A1 (de) Verfahren zum Herstellen eines elektronischen Bauelements
WO2012013435A1 (de) Licht emittierendes halbleiterbauelement und verfahren zur herstellung eines licht emittierenden halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee