EP2617071A1 - Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils - Google Patents

Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils

Info

Publication number
EP2617071A1
EP2617071A1 EP11743492.8A EP11743492A EP2617071A1 EP 2617071 A1 EP2617071 A1 EP 2617071A1 EP 11743492 A EP11743492 A EP 11743492A EP 2617071 A1 EP2617071 A1 EP 2617071A1
Authority
EP
European Patent Office
Prior art keywords
optoelectronic semiconductor
semiconductor chip
metallic carrier
electrically insulating
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11743492.8A
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Helmut Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2617071A1 publication Critical patent/EP2617071A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Definitions

  • An optoelectronic semiconductor component is specified.
  • a method for producing an optoelectronic semiconductor device is specified.
  • WO 2009/079978 describes optoelectronic
  • An object to be solved is to provide an optoelectronic semiconductor device, the improved thermal
  • the optoelectronic semiconductor device In accordance with at least one disclosed embodiment of the optoelectronic semiconductor device, the optoelectronic
  • Semiconductor component at least one substrathom
  • Optoelectronic semiconductor chip may be a
  • Radiation-emitting semiconductor chip in particular a light-emitting diode act.
  • Semiconductor chip is then formed by a laser diode or by a light emitting diode.
  • UV radiation Radiation in the wavelength range between UV radiation and infrared radiation, in particular of visible light
  • the optoelectronic semiconductor chip is a part of the optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip is substrateless. That is, a growth substrate onto which the semiconductor layers of the optoelectronic
  • Optoelectronic semiconductor chip therefore consists of its epitaxially grown semiconductor layers and
  • metallizations which are applied to an outer surface of the semiconductor body formed by the epitaxially grown semiconductor layers.
  • Substrate-free optoelectronic semiconductor chip is characterized, inter alia, by its small thickness.
  • Semiconductor chip has a thickness of less than 10 ⁇ , preferably less than 7 ⁇ , for example, about 6 ⁇ on.
  • the substratlose optoelectronic semiconductor chip has on its upper side a first main surface and at its
  • Main surfaces can pass through at least one side surface
  • the second main surface can then serve as a mounting surface with which the optoelectronic
  • the optoelectronic component comprises
  • Semiconductor device has a metallic carrier attached to the
  • the metallic carrier is formed with a material having metallic properties.
  • the metallic carrier is made of a metal or a metal alloy.
  • the metallic carrier is arranged on the underside of the optoelectronic semiconductor chip and
  • the metallic carrier is deposited galvanically or de-energized on the second main surface of the optoelectronic semiconductor chip. That is, the metallic carrier is generated by electrodeposition or electroless deposition.
  • the production by means of galvanic or electroless deposition is an objective feature of the finished optoelectronic semiconductor device
  • the optoelectronic semiconductor component Semiconductor chips is deposited and not otherwise attached to the optoelectronic semiconductor chip.
  • the metallic carrier projects beyond the optoelectronic semiconductor chip in at least one embodiment
  • the lateral directions are included For example, ene directions which are parallel to the second main surface of the optoelectronic semiconductor chip. In the present case, therefore, the metallic carrier does not terminate flush with the optoelectronic in the lateral direction
  • the metallic carrier preferably projects completely beyond the optoelectronic semiconductor chip. That is, the metallic carrier then projects beyond the optoelectronic semiconductor chip in all lateral directions, that is, on all side surfaces of the optoelectronic
  • the metallic carrier thereby has a larger base area than the optoelectronic semiconductor chip.
  • the semiconductor component comprises a substrateless optoelectronic semiconductor chip which has a first main surface on an upper side and a second main surface on an underside.
  • Optoelectronic semiconductor device a metallic
  • Semiconductor chips is arranged, wherein the metallic carrier projects beyond the optoelectronic semiconductor chip in at least one lateral direction and the metallic carrier is deposited galvanically or de-energized on the second main surface of the optoelectronic semiconductor chip.
  • optoelectronic semiconductor chip The present described optoelectronic semiconductor device allows this geometry dependence between optoelectronic
  • the metallic carrier may have other geometric dimensions and shapes than the optoelectronic semiconductor chip.
  • the metallic carrier on which the optoelectronic semiconductor chip is located can be made geometrically variable.
  • Semiconductor chips can be expanded in a lateral direction. This can, for example, an improved
  • Semiconductor device can be achieved.
  • a method for producing an optoelectronic semiconductor component is specified.
  • a multiplicity of optoelectronic semiconductor chips is initially provided
  • the optoelectronic semiconductor chip is
  • Substrate-free optoelectronic semiconductor chips That is, the growth substrate of the optoelectronic semiconductor chips is removed prior to deployment and before the
  • Optoelectronic semiconductor chips are separated into, for example, a semiconductor wafer in the plurality of substrateless optoelectronic semiconductor chips. According to at least one embodiment of the method, in a next method step, the plurality of
  • Optoelectronic semiconductor chips disposed on an intermediate carrier and mechanically fastened may for example consist of a ceramic material or glass.
  • the attachment can be done for example by means of a releasable adhesive bond.
  • the optoelectronic semiconductor chips can be arranged on the intermediate carrier at arbitrary distances from each other. Preferably, the optoelectronic semiconductor chips are arranged at a distance from each other, so that between each two immediately adjacent to each other optoelectronic semiconductor chips
  • Gap be chosen particularly large, so that there is a metallic carrier, which is particularly far in the lateral direction over the optoelectronic semiconductor chip
  • the electrically insulating layer can For example, be formed with a silicone, an epoxy resin or a combination of these materials. Further, it is possible that the electrically insulating layer contains PCB or a spin-on glass or consists of one of these materials.
  • a seed layer is applied to the side of the optoelectronic side facing away from the intermediate carrier
  • the seed layer is formed for example with a metallic material and can be applied by vapor deposition or sputtering.
  • the seed layer makes an intimate connection with the optoelectronic semiconductor chips and the electrically insulating layer.
  • a metallic carrier is then deposited galvanically or electrolessly.
  • the method comprises the following steps:
  • Optoelectronic semiconductor chips are spaced from each other, so that between two
  • each immediately adjacent optoelectronic semiconductor chips is formed a gap, and Filling the intermediate spaces with an electrically insulating layer,
  • an optoelectronic semiconductor component described here can preferably be produced. That is, all features disclosed for the method are also disclosed for the optoelectronic semiconductor device and vice versa.
  • the following embodiments relate to both
  • the form dominates
  • the metallic carrier the optoelectronic semiconductor chip in at least one lateral direction by at least 100 ⁇ , preferably by at least 250 ⁇ . It is possible that the metallic carrier the optoelectronic semiconductor chip in all lateral directions by at least 100 ⁇ ,
  • the form dominates
  • the metallic carrier the optoelectronic semiconductor chip in at least one lateral direction by at least 10%, preferably by at least 25% of the maximum edge length of the optoelectronic semiconductor chip.
  • the maximum edge length of the optoelectronic semiconductor chip is the length of the longer of the two edges in the case of a rectangular optoelectronic semiconductor chip.
  • At a round Optoelectronic semiconductor chip is the maximum edge length of the diameter of the optoelectronic
  • the seed layer may consist of the same or a different material than the metallic carrier.
  • the seed layer is applied by sputtering or vapor deposition.
  • the germ layer is applied by sputtering or vapor deposition.
  • the seed layer is set up to reflect electromagnetic radiation to be emitted or to be detected by the optoelectronic semiconductor chip.
  • the seed layer then has a
  • the seed layer may contain silver, for example.
  • the metallic carrier is electrically conductive and forms at least one
  • the metallic carrier is at least one contact point of the optoelectronic Semiconductor chips electrically conductively connected, for example, the side facing away from the optoelectronic semiconductor chip side of the metallic carrier then forms at least one
  • the seed layer is also designed to be electrically conductive, so that an over the
  • the metallic carrier comprises subareas that are electrically insulated from one another, wherein each of the subregions forms an electrical connection point of the optoelectronic semiconductor component, and the
  • connection points are unequal names. That is, the metallic carrier is divided into at least two subregions, the connection points to the n- and p-side
  • the optoelectronic semiconductor device is surface mountable, wherein the
  • connection points are formed on the side remote from the optoelectronic semiconductor chip side of the metallic carrier.
  • the metallic support comprises or consists of one of the following materials: nickel, copper, gold, palladium.
  • the metallic carrier it is possible for the metallic carrier to have regions, for example layers, of other materials.
  • the following layer structure comprising: a layer of nickel, a layer of
  • this comprises
  • Optoelectronic semiconductor device a variety
  • the optoelectronic semiconductor device in particular also be optoelectronic semiconductor chips that emit light of different colors.
  • the optoelectronic semiconductor device then comprises at least a red light, a green light and a blue light-emitting optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chips of the optoelectronic semiconductor component can be electrically separated from one another so that they can be operated independently of one another.
  • this comprises
  • Optoelectronic semiconductor device exactly one single substrateless optoelectronic semiconductor chip.
  • this comprises
  • Optoelectronic semiconductor device an electrical
  • the electrically insulating layer which covers the metallic carrier on its outer surface facing the optoelectronic semiconductor chip and on the outer surface free of the optoelectronic semiconductor chip, wherein the electrically insulating layer comprises a
  • the electrically insulating layer may, for example, be flush with the first main area of the optoelectronic semiconductor chip facing away from the carrier
  • the optoelectronic semiconductor chip can be completely separated from the electrical surface at its side surfaces
  • the optoelectronic semiconductor chip facing the main surface of the carrier at the top of the carrier is therefore completely from the
  • the electrically insulating layer is set up to be emitted or supplied by the optoelectronic semiconductor chip during operation
  • the electrically insulating layer may, for example, comprise particles of a filler. Reflective means that the electrically insulating layer has a reflectivity of radiation in the visible spectral range
  • the electrically insulating circuitry in particular more than 80% or more than 90%, preferably more than 94%.
  • the electrically insulating layer preferably reflects diffusely.
  • the electrically insulating layer preferably appears white.
  • the reflective particles are made of, for example, a metal oxide such as alumina or titania, a metal fluoride such as calcium fluoride or a silica, or consist thereof.
  • a mean diameter of the particles for example a median diameter d5 Q in Qg, is preferably between 0.3 ⁇ and 5 ⁇ .
  • reflective layer is preferably between
  • the particles work reflective due to its preferably white color and / or due to its refractive index difference to that
  • Matrix material According to at least one embodiment, only the first main surface of the optoelectronic semiconductor chip is freely accessible. That is, except for the first main surface, the optoelectronic semiconductor chip is completely covered. The optoelectronic semiconductor chip can thereby
  • the seed layer For example, be covered by the seed layer, the metallic carrier and / or the electrically insulating layer.
  • the optoelectronic semiconductor chip if it is a radiation-emitting semiconductor chip, emits the electromagnetic radiation generated during operation exclusively through the first main surface.
  • Separation structures are used to form electrically isolated portions of the metallic carrier in the finished optoelectronic semiconductor device
  • Form connecting points of the optoelectronic semiconductor device which may be unlike names.
  • Figures 1A and 1B show schematically
  • Figure 1A Representation of Figure 1A is a first embodiment of an optoelectronic device described herein
  • the optoelectronic semiconductor component comprises a substrateless
  • Optoelectronic semiconductor chip 1 is free of one
  • the optoelectronic semiconductor chip is, for example, a
  • Lumineszenzdiodenchip for example, a light-emitting diode, or to a radiation-detecting chip such as a photodiode.
  • the optoelectronic semiconductor chip has at its
  • the optoelectronic semiconductor chip 1 On top of a first major surface la. On its underside, the optoelectronic semiconductor chip 1 has a second main surface 1b.
  • the optoelectronic semiconductor chip is cuboid, so that the first
  • Main surface la and the second major surface lb have the same shape and size.
  • the optoelectronic semiconductor component further comprises a metallic carrier 2.
  • the metallic carrier is produced by galvanic or electroless deposition.
  • a seed layer 21 is arranged, which has a mechanically strong connection between the metallic carrier 2 and the optoelectronic
  • Semiconductor chip 1 mediates.
  • the carrier 2 completely projects beyond the optoelectronic semiconductor chip 1 on its side surfaces 1c in all lateral directions 1.
  • the base area of the carrier 2 is at least twice the area of the second main area 1b and / or the first main area 1a of the optoelectronic semiconductor chip.
  • the carrier 2 is designed to be electrically conductive.
  • the seed layer 21 is formed electrically conductive.
  • the carrier 2 therefore forms an electrical connection point of the optoelectronic semiconductor component and is connected to the bottom lb electrically conductively connected to the optoelectronic semiconductor chip 1.
  • the carrier 2 has two partial regions 2 a, 2 b, which are electrically insulated from one another by an electrically insulating material 3.
  • the electrically insulating material may be formed, for example, with silicone, epoxy, a ceramic material or a glass-containing material.
  • the subareas 2a, 2b form unequal connection points of the optoelectronic semiconductor chip 1. For example, they are with
  • the optoelectronic semiconductor component is therefore surface-mountable, that is to say it can be remote from the semiconductor chip 1 by means of an adhesive or soldered connection
  • the underside of the carrier 2 mechanically fixed and be electrically contacted.
  • an electrically insulating layer 4 which covers the optoelectronic semiconductor chip 1 at the side surfaces lc and flush with the first
  • Main surface la can complete, so that the
  • insulating layer 4 do not project beyond each other.
  • insulating layer 4 is formed radiation-reflective and is provided with particles of a filler.
  • the electrically insulating layer 4 can cover, for example, the seed layer 21. In the region of the electrically insulating material 3, however, the seed layer 21 is removed, so that the electrically insulating layer 4 and the electrically
  • insulating material 3 are in direct contact with each other.
  • Optoelectronic semiconductor chip 1 is replaced by a
  • Connecting agent layer 6 mediates, which is for example an adhesive connection. Between the optoelectronic semiconductor chips 1 spaces 7 are formed.
  • the gaps 7 are subsequently provided with the electrically insulating layer 4, which may be formed for example with PCB or spin-on glass.
  • the seed layer 21 is on the top of the intermediate carrier 5 facing away from the
  • the seed layer 21 is followed by the metallic carrier composite 20, which is deposited, for example, galvanically or electrolessly on the seed layer 21
  • step 2d the separation takes place to individual optoelectronic semiconductor components, each having a metallic carrier 2 and at least one
  • Optoelectronic semiconductor chip 1 see Figure 2D.
  • Connection carrier for example, a lead frame 11 with the underside of the metallic support 2 facing away from the optoelectronic semiconductor chip 1
  • Example be fixed by soldering.
  • the metallic carrier 2 then forms a first electrical connection point of the optoelectronic semiconductor component.
  • connection point is formed by the bonding pad 10a on the first main surface la of the optoelectronic semiconductor chip 1, which is connected by means of a connecting wire 9 with a corresponding bonding pad 10b of the support frame 11. As shown schematically in FIG. 2E, from
  • Optoelectronic semiconductor chip 1 generated in operation heat 8 are discharged through the metal substrate 2 particularly large area to the support frame 11.
  • Figures 3A to 3G is another
  • Separation structures for example, by exposure and developing a photoresist 12 on the side facing away from the intermediate carrier 5 side of the seed layer 21 is formed.
  • the isolating structures 12 form electrical insulators during the deposition of the carrier composite 20 galvanically or de-energized.
  • FIG. 3E the electrically insulating separating structures 12 are detached, so that openings 13 in the carrier assembly 20 are formed.
  • FIG. 3F shows that the openings 13 are subsequently filled up with the electrically insulating material 3.
  • Singling can, for example, as synonymous with the
  • Photographic technique and subsequent etching for example, with FeC13 done.
  • Optoelectronic semiconductor device for example, prepared by a method similar to the method described in connection with Figures 3A to 3G can be.
  • the electrically insulating layer 4 is dispensed with by removal of the same after completion of the method.
  • the layer 4 can also remain in the optoelectronic semiconductor component.
  • the contacting of the optoelectronic semiconductor chip 1 is now shown in more detail with reference to FIGS. 4A and 4B.
  • the optoelectronic semiconductor chip 1 has at its
  • Contact point 14a serves for n-side connection.
  • Optoelectronic semiconductor chip 1 may be formed, which is coated with an electrically insulating material and filled with an electrically conductive material, which produces an electrical contact to the p-side of the semiconductor chip 1.
  • the breakdown may also be connected to the n-type semiconductor material, that is, unlike in FIG. 4B, n-side and p-side contacts may also be interchanged.
  • the electrically insulating material 3 is now arranged in a trench so that a partial region 2b of the carrier 2 is formed, which is electrically insulated from the partial regions 2a. In this way, on the semiconductor chip 1 opposite bottom of the carrier two connection points for electrical contacting of the optoelectronic
  • FIG. 4B shows a sectional view along the interface between carrier 2 and optoelectronic semiconductor chip 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird optoelektronisches Halbleiterbauteil angegeben, mit einem substratlosen optoelektronischen Halbleiterchip (1), der an einer Oberseite eine erste Hauptfläche (1a) und an einer Unterseite eine zweite Hauptfläche (1b) aufweist, und einem metallischen Träger (2), der an der Unterseite des optoelektronischen Halbleiterchips (1) angeordnet ist, wobei, der metallische Träger (2) den optoelektronischen Halbleiterchip (1) in zumindest einer lateralen Richtung (1) überragt und der metallische Träger (2) galvanisch oder stromlos an der zweiten Hauptfläche (1b) des optoelektronischen Halbleiterchips (1) abgeschieden ist.

Description

Beschreibung
GALVANISCH BESCHICHTETES OPTOELEKTRONISCHES HALBLEITERBAUTEIL UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILS
Es wird ein optoelektronisches Halbleiterbauteil angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben. Die Druckschriften DE 102005053274, WO 2006/032252 und
WO 2009/079978 beschreiben optoelektronische
Halbleiterbauteile .
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Halbleiterbauteil anzugeben, das verbesserte thermische
Eigenschaften aufweist.
Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils weist das optoelektronische
Halbleiterbauteil zumindest einen substratlosen
optoelektronischen Halbleiterchip auf. Bei dem
optoelektronischen Halbleiterchip kann es sich um einen
Strahlungsemittierenden Halbleiterchip, insbesondere um eine Lumineszenzdiode, handeln. Der optoelektronische
Halbleiterchip ist dann durch eine Laserdiode oder durch eine Leuchtdiode gebildet. Vorzugsweise ist der optoelektronische Halbleiterchip zur Erzeugung von elektromagnetischer
Strahlung im Wellenlängenbereich zwischen UV-Strahlung und Infrarotstrahlung, insbesondere von sichtbarem Licht
eingerichtet. Ferner ist es möglich, dass es sich bei dem optoelektronischen Halbleiterchip um einen
strahlungsdetektierenden Halbleiterchip, also beispielsweise um eine Fotodiode, handelt. Der optoelektronische Halbleiterchip ist vorliegend substratlos ausgebildet. Das heißt, ein Aufwachssubstrat, auf welches die Halbleiterschichten des optoelektronischen
Halbleiterchips epitaktisch aufgewachsen werden, ist von den epitaktisch gewachsenen Schichten entfernt. Der
optoelektronische Halbleiterchip besteht daher aus seinen epitaktisch gewachsenen Halbleiterschichten und
gegebenenfalls aus Metallisierungen, die an einer Außenfläche des durch die epitaktisch gewachsenen Halbleiterschichten gebildeten Halbleiterkörpers aufgebracht sind. Der
substratlose optoelektronische Halbleiterchip zeichnet sich dabei unter anderem durch seine geringe Dicke aus.
Vorzugsweise weist der substratlose optoelektronische
Halbleiterchip eine Dicke von weniger als 10 μπι, vorzugsweise weniger als 7 μπι, zum Beispiel zirka 6 μπι auf.
Der substratlose optoelektronische Halbleiterchip weist an seiner Oberseite eine erste Hauptfläche und an seiner
Unterseite eine zweite Hauptfläche auf. Die beiden
Hauptflächen können durch zumindest eine Seitenfläche
miteinander verbunden sein. Beispielsweise tritt im Betrieb erzeugte elektromagnetische Strahlung aus dem substratlosen optoelektronischen Halbleiterchip größtenteils durch die erste Hauptfläche aus. Die zweite Hauptfläche kann dann als Montagefläche dienen, mit der der optoelektronische
Halbleiterchip auf einem Träger montiert ist. Dabei ist es möglich, dass die Anschlussstellen zur elektrischen
Kontaktierung des optoelektronischen Halbleiterchips an der zweiten Hauptfläche angeordnet sind. Der optoelektronische Halbleiterchip kann in diesem Fall oberflächenmontierbar sein . Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils umfasst das optoelektronische
Halbleiterbauteil einen metallischen Träger, der an der
Unterseite des optoelektronischen Halbleiterchips angeordnet ist. Der metallische Träger ist mit einem Material gebildet, das metallische Eigenschaften aufweist. Beispielsweise besteht der metallische Träger aus einem Metall oder einer Metalllegierung. Der metallische Träger ist an der Unterseite des optoelektronischen Halbleiterchips angeordnet und
vorzugsweise dort mechanisch am optoelektronischen
Halbleiterchip befestigt.
Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils ist der metallische Träger galvanisch oder stromlos an der zweiten Hauptfläche des optoelektronischen Halbleiterchips abgeschieden. Das heißt, der metallische Träger ist durch galvanisches oder stromloses Abscheiden erzeugt. Beim Erzeugen durch galvanisches oder stromloses Abscheiden handelt es sich um ein gegenständliches Merkmal, das am fertigen optoelektronischen Halbleiterbauteil
eindeutig von anderen Herstellungsverfahren unterscheidbar ist. Insbesondere kann aufgrund des Fehlens eines
Verbindungsmittels wie etwa einer Lotmetallisierung zwischen metallischem Träger und optoelektronischem Halbleiterchip eindeutig nachgewiesen werden, dass der metallische Träger an der zweiten Hauptfläche des optoelektronischen
Halbleiterchips abgeschieden ist und nicht etwa auf andere Weise am optoelektronischen Halbleiterchip befestigt ist. Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils überragt der metallische Träger den optoelektronischen Halbleiterchip in zumindest einer
lateralen Richtung. Die lateralen Richtungen sind dabei beispielsweise ene Richtungen, welche parallel zur zweiten Hauptfläche des optoelektronischen Halbleiterchips verlaufen. Der metallische Träger schließt also vorliegend in lateraler Richtung nicht bündig mit dem optoelektronischen
Halbleiterchip ab, sondern er überragt diesen an zumindest einer Seitenfläche. Vorzugsweise überragt der metallische Träger den optoelektronischen Halbleiterchip vollständig. Das heißt, der metallische Träger überragt den optoelektronischen Halbleiterchip dann in allen lateralen Richtungen, das heißt an allen Seitenflächen des optoelektronischen
Halbleiterchips. Insgesamt weist der metallische Träger dadurch eine größere Grundfläche als der optoelektronische Halbleiterchip auf. Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils umfasst das Halbleiterbauteil einen substratlosen optoelektronischen Halbleiterchip, der an einer Oberseite eine erste Hauptfläche und an einer Unterseite eine zweite Hauptfläche aufweist. Weiter umfasst das
optoelektronische Halbleiterbauteil einen metallischen
Träger, der an der Unterseite des optoelektronischen
Halbleiterchips angeordnet ist, wobei der metallische Träger den optoelektronischen Halbleiterchip in zumindest einer lateralen Richtung überragt und der metallische Träger galvanisch oder stromlos an der zweiten Hauptfläche des optoelektronischen Halbleiterchips abgeschieden ist.
Bei galvanisch oder stromlos abgeschiedenen metallischen Trägern geschieht das Abscheiden der metallischen Träger auf die optoelektronischen Halbleiterchips aus Gründen der
Effizienz bisher im Waferverbund . Bedingt dadurch schließt der Träger in lateraler Richtung bündig mit dem
optoelektronischen Halbleiterchip ab. Das vorliegend beschriebene optoelektronische Halbleiterbauteil erlaubt es, diese Geometrieabhängigkeit zwischen optoelektronischem
Halbleiterchip und metallischem Träger aufzulösen. Der metallische Träger kann andere geometrische Abmessungen und Formen als der optoelektronische Halbleiterchip aufweisen.
Dies erlaubt einen skalierbaren metallischen Träger, der sich beispielsweise durch eine verbesserte thermische Ankopplung beim Einsatz des optoelektronischen Halbleiterbauteils auszeichnet. Mit anderen Worten kann der metallische Träger, auf dem sich der optoelektronische Halbleiterchip befindet, geometrisch veränderbar gestaltet werden. Der metallische Träger, also der Sockel des optoelektronischen
Halbleiterchips, kann in lateraler Richtung expandiert werden. Dadurch kann beispielsweise eine verbesserte
thermische Ankopplung des optoelektronischen
Halbleiterbauteils erreicht werden.
Es wird darüber hinaus ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben. Gemäß zumindest einer Aus führungs form des Verfahrens wird zunächst eine Vielzahl von optoelektronischen Halbleiterchips
bereitgestellt, wobei jeder der optoelektronischen
Halbleiterchips an einer Oberseite eine erste Hauptfläche und an einer Unterseite eine zweite Hauptfläche aufweist. Bei dem optoelektronischen Halbleiterchip handelt es sich um
substratlose optoelektronische Halbleiterchips. Das heißt, das Aufwachssubstrat der optoelektronischen Halbleiterchips wird vor dem Bereitstellen entfernt und bereits vor dem
Bereitstellen der Vielzahl von substratlosen
optoelektronischen Halbleiterchips erfolgt eine Vereinzelung beispielsweise eines Halbleiterwafers in die Vielzahl von substratlosen optoelektronischen Halbleiterchips. Gemäß zumindest einer Aus führungs form des Verfahrens wird in einem nächsten Verfahrensschritt die Vielzahl von
optoelektronischen Halbleiterchips auf einem Zwischenträger angeordnet und mechanisch befestigt. Der Zwischenträger kann dazu beispielsweise aus einem keramischen Material oder Glas bestehen. Die Befestigung kann beispielsweise mittels einer lösbaren Klebeverbindung erfolgen. Die optoelektronischen Halbleiterchips können auf dem Zwischenträger in beliebigen Abständen zueinander angeordnet werden. Vorzugsweise werden die optoelektronischen Halbleiterchips beabstandet zueinander angeordnet, sodass zwischen zwei zueinander unmittelbar benachbarten optoelektronischen Halbleiterchips je ein
Zwischenraum ausgebildet ist. Die Größe dieses Zwischenraums bestimmt später beim fertigen optoelektronischen
Halbleiterbauteil die laterale Erstreckung des Trägers und damit, wie weit der Träger in lateraler Richtung über den optoelektronischen Halbleiterchip übersteht. Bei
optoelektronischen Halbleiterchips, die beispielsweise thermisch besonders stark beansprucht werden, kann der
Zwischenraum besonders groß gewählt werden, sodass sich ein metallischer Träger ergibt, der besonders weit in lateraler Richtung über den optoelektronischen Halbleiterchip
übersteht . Gemäß zumindest einer Aus führungs form des Verfahrens erfolgt in einem nächsten Verfahrensschritt ein Auffüllen der
Zwischenräume mit einer elektrisch isolierenden Schicht. Das Auffüllen geschieht dabei beispielsweise derart, dass die elektrisch isolierende Schicht bündig mit der dem
Zwischenträger abgewandten Seite der optoelektronischen
Halbleiterchips, also der zweiten Hauptfläche des
optoelektronischen Halbleiterchips an ihrer Unterseite, abschließt. Die elektrisch isolierende Schicht kann beispielsweise mit einem Silikon, einem Epoxidharz oder einer Kombination dieser Materialien gebildet sein. Ferner ist es möglich, dass die elektrisch isolierende Schicht PCB oder ein Spin-On-Glas enthält oder aus einem dieser Materialien besteht .
Gemäß zumindest einer Aus führungs form des Verfahrens wird in einem nächsten Verfahrensschritt eine Keimschicht auf die dem Zwischenträger abgewandte Seite der optoelektronischen
Halbleiterchips und der elektrisch isolierenden Schicht aufgebracht. Die Keimschicht ist beispielsweise mit einem metallischen Material gebildet und kann durch Aufdampfen oder Sputtern aufgebracht werden. Die Keimschicht geht eine innige Verbindung mit den optoelektronischen Halbleiterchips und der elektrisch isolierenden Schicht ein. Auf die Keimschicht wird anschließend ein metallischer Träger galvanisch oder stromlos abgeschieden .
Gemäß zumindest einer Aus führungs form des Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils umfasst das Verfahren die folgenden Schritte:
- Bereitstellen einer Vielzahl von optoelektronischen
Halbleiterchips, wobei jeder der optoelektronischen
Halbleiterchips an einer Oberseite eine erste Hauptfläche und an einer Unterseite eine zweite Hauptfläche aufweist,
- Anordnen und Befestigen der Vielzahl von optoelektronischen Halbleiterchips auf einem Zwischenträger, wobei die
optoelektronischen Halbleiterchips beabstandet zueinander angeordnet werden, sodass zwischen zwei zueinander
unmittelbar benachbarten optoelektronischen Halbleiterchips je ein Zwischenraum ausgebildet ist, und - Auffüllen der Zwischenräume mit einer elektrisch isolierenden Schicht,
- Aufbringen einer Keimschicht auf die dem Zwischenträger abgewandte Seite der optoelektronischen Halbleiterchips und der elektrisch isolierenden Schicht, und
- galvanisches oder stromloses Abscheiden eines metallischen Trägers auf die Keimschicht.
Mittels des hier beschriebenen Verfahrens kann vorzugsweise ein hier beschriebenes optoelektronisches Halbleiterbauteil hergestellt werden. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für das optoelektronische Halbleiterbauteil offenbart und umgekehrt. Die folgenden Aus führungs formen beziehen sich sowohl auf das
optoelektronische Halbleiterbauteil als auch auf das hier beschriebene Verfahren.
Gemäß zumindest einer Aus führungs form überragt der
metallische Träger den optoelektronischen Halbleiterchip in zumindest einer lateralen Richtung um wenigstens 100 μπι, vorzugsweise um wenigstens 250 μπι. Dabei ist es möglich, dass der metallische Träger den optoelektronischen Halbleiterchip in allen lateralen Richtungen um wenigstens 100 μπι,
vorzugsweise um wenigstens 250 μπι überragt.
Gemäß zumindest einer Aus führungs form überragt der
metallische Träger den optoelektronischen Halbleiterchip in zumindest einer lateralen Richtung um wenigstens 10%, vorzugsweise um wenigstens 25% der maximalen Kantenlänge des optoelektronischen Halbleiterchips. Die maximale Kantenlänge des optoelektronischen Halbleiterchips ist dabei bei einem Rechteckigen optoelektronischen Halbleiterchip die Länge der längeren der beiden Kanten. Bei einem runden optoelektronischen Halbleiterchip ist die maximale Kantenlänge der Durchmesser des optoelektronischen
Halbleiterchips .
Gemäß zumindest einer Aus führungs form ist zwischen dem metallischen Träger und der zweiten Hauptfläche des
optoelektronischen Halbleiterchips eine Keimschicht
(englisch: seed layer) angeordnet, die sich zumindest
stellenweise direkt im Kontakt mit dem metallischen Träger und der zweiten Hauptfläche des optoelektronischen
Halbleiterchips befindet. Die Keimschicht kann dabei aus dem gleichen oder aus einem anderen Material als dem metallischen Träger bestehen. Beispielsweise wird die Keimschicht mittels Sputtern oder Aufdampfen aufgebracht. Die Keimschicht
vermittelt eine mechanisch feste Verbindung zwischen
optoelektronischem Halbleiterchip und metallischem Träger, die sich nur unter Zerstörung des optoelektronischen
Halbleiterbauteils lösen lässt.
Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils ist die Keimschicht dazu eingerichtet, vom optoelektronischen Halbleiterchip zu emittierende oder zu detektierende elektromagnetische Strahlung zu reflektieren. Vorzugsweise weist die Keimschicht dazu dann eine
Reflektivität von mindestens 50 %, beispielsweise von
wenigstens 75 % für diese elektromagnetische Strahlung auf. Die Keimschicht kann beispielsweise Silber enthalten.
Gemäß zumindest einer Aus führungs form ist der metallische Träger elektrisch leitend und bildet zumindest eine
elektrische Anschlussstelle des optoelektronischen
Halbleiterbauteils. Das heißt, der metallische Träger ist mit zumindest einer Kontaktstelle des optoelektronischen Halbleiterchips elektrisch leitend verbunden, beispielsweise die dem optoelektronischen Halbleiterchip abgewandte Seite des metallischen Trägers bildet dann zumindest eine
elektrische Anschlussstelle des optoelektronischen
Halbleiterbauteils, über welche dieses kontaktiert werden kann. In dieser Aus führungs form ist auch die Keimschicht elektrisch leitend ausgebildet, sodass ein über den
metallischen Träger eingeprägter elektrischer Strom durch die Keimschicht in den optoelektronischen Halbleiterchip gelangt.
Gemäß zumindest einer Aus führungs form umfasst der metallische Träger elektrisch voneinander isolierte Teilbereiche, wobei jeder der Teilbereiche eine elektrische Anschlussstelle des optoelektronischen Halbleiterbauteils bildet und die
elektrischen Anschlussstellen ungleichnamig sind. Das heißt, der metallische Träger ist in wenigstens zwei Teilbereiche aufgeteilt, die Anschlussstellen zur n- und p-seitigen
Kontaktierung des optoelektronischen Halbleiterchips bilden. Auf diese Weise ist es möglich, dass das optoelektronische Halbleiterbauteil oberflächenmontierbar ist, wobei die
Anschlussstellen an der dem optoelektronischen Halbleiterchip abgewandten Seite des metallischen Trägers ausgebildet sind. Gemäß zumindest einer Aus führungs form enthält oder besteht der metallische Träger aus einem der folgenden Materialien: Nickel, Kupfer, Gold, Palladium. Dabei ist es möglich, dass der metallische Träger Bereiche, beispielsweise Schichten, anderer Materialien aufweist. So kann der metallische Träger von seiner dem optoelektronischen Halbleiterchip zugewandten Seite zu seiner dem optoelektronischen Halbleiterchip
abgewandten Seite beispielsweise folgenden Schichtaufbau aufweisen: eine Schicht aus Nickel, eine Schicht aus
Palladium, eine Schicht aus Gold.
Gemäß zumindest einer Aus führungs form umfasst das
optoelektronische Halbleiterbauteil eine Vielzahl
substratloser optoelektronischer Halbleiterchips, wobei der metallische Träger alle optoelektronischen Halbleiterchips in lateraler Richtung vollständig überragt. Bei den
optoelektronischen Halbleiterchips kann es sich dann
insbesondere auch um optoelektronische Halbleiterchips handeln, die Licht unterschiedlicher Farbe emittieren. Zum Beispiel umfasst das optoelektronische Halbleiterbauteil dann zumindest einen rotes Licht, einen grünes Licht und einen blaues Licht emittierenden optoelektronischen Halbleiterchip. Die optoelektronischen Halbleiterchips des optoelektronischen Halbleiterbauteils können elektrisch voneinander getrennt sein, so dass sie unabhängig voneinander betreibbar sind.
Gemäß zumindest einer Aus führungs form umfasst das
optoelektronische Halbleiterbauteil genau einen einzigen substratlosen optoelektronischen Halbleiterchip.
Gemäß zumindest einer Aus führungs form umfasst das
optoelektronische Halbleiterbauteil eine elektrisch
isolierende Schicht, die den metallischen Träger an seiner dem optoelektronischen Halbleiterchip zugewandten Außenfläche und vom optoelektronischen Halbleiterchip freien Außenfläche bedeckt, wobei die elektrisch isolierende Schicht eine
Seitenfläche des optoelektronischen Halbleiterchips zumindest stellenweise bedeckt. Mit anderen Worten ist die dem
optoelektronischen Halbleiterchip zugewandte Oberseite des metallischen Trägers mit dem optoelektronischen
Halbleiterchip und der elektrisch isolierenden Schicht bedeckt. Die elektrisch isolierende Schicht kann dabei beispielsweise bündig mit der dem Träger abgewandten ersten Hauptfläche des optoelektronischen Halbleiterchips
abschließen. Der optoelektronische Halbleiterchip kann an seinen Seitenflächen vollständig von der elektrisch
isolierenden Schicht bedeckt sein. Die dem optoelektronischen Halbleiterchip zugewandte Hauptfläche des Trägers an der Oberseite des Trägers ist daher vollständig von der
elektrisch isolierenden Schicht und dem optoelektronischen Halbleiterchip bedeckt.
Gemäß zumindest einer Aus führungs form ist die elektrisch isolierende Schicht dazu eingerichtet, vom optoelektronischen Halbleiterchip im Betrieb zu emittierende oder zu
detektierende elektromagnetische Strahlung zu reflektieren. Dazu kann die elektrisch isolierende Schicht beispielsweise Partikel eines Füllstoffs aufweisen. Reflektierend bedeutet, dass die elektrisch isolierende Schicht für Strahlung im sichtbaren Spektralbereich eine Reflektivität von
insbesondere mehr als 80 % oder von mehr als 90 %, bevorzugt von mehr als 94 % aufweist. Die elektrisch isolierende
Schicht reflektiert bevorzugt diffus. Für einen Betrachter erscheint das die elektrisch isolierende Schicht bevorzugt weiß. Die reflektierenden Partikel sind zum Beispiel aus einem Metalloxid wie Aluminiumoxid oder Titanoxid, aus einem Metallfluorid wie Calciumfluorid oder aus einem Siliziumoxid hergestellt oder bestehen daraus. Ein mittlerer Durchmesser der Partikel, beispielsweise ein Median-Durchmesser d5Q in Qg, liegt bevorzugt zwischen einschließlich 0,3 μπι und 5 μπι. Ein Gewichtsanteil der Partikel an der gesamten
reflektierenden Schicht beträgt bevorzugt zwischen
einschließlich 5 % und 50 %, insbesondere zwischen
einschließlich 10 % und 30 %. Die Partikel wirken reflektierend aufgrund ihrer bevorzugt weißen Farbe und/oder aufgrund ihres Brechungsindexunterschieds zu dem
Matrixmaterial . Gemäß zumindest einer Aus führungs form ist lediglich die erste Hauptfläche des optoelektronischen Halbleiterchips frei zugänglich. Das heißt, abgesehen von der ersten Hauptfläche ist der optoelektronische Halbleiterchip vollständig bedeckt. Der optoelektronische Halbleiterchip kann dabei
beispielsweise von der Keimschicht, dem metallischen Träger und/oder der elektrisch isolierenden Schicht bedeckt sein. Auf diese Weise kann beispielsweise sichergestellt werden, dass der optoelektronische Halbleiterchip, falls er ein strahlungsemittierender Halbleiterchip ist, die im Betrieb erzeugte elektromagnetische Strahlung ausschließlich durch die erste Hauptfläche emittiert.
Gemäß zumindest einer Aus führungs form werden vor dem
galvanischen oder stromlosen Abscheiden elektrisch
isolierende Trennstrukturen auf der Keimschicht erzeugt, welche die Keimschicht stellenweise bedecken. Diese
Trennstrukturen dienen zur Bildung elektrisch voneinander isolierter Teilbereiche des metallischen Trägers, die im fertig gestellten optoelektronischen Halbleiterbauteil
Anschlussstellen des optoelektronischen Halbleiterbauteils bilden, welche ungleichnamig sein können.
Im Folgenden werden das hier beschriebene optoelektronische Halbleiterbauteil sowie das hier beschriebene Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils anhand von Ausführungsbeispielen und den dazugehörigen
Figuren näher erläutert. Die Figuren 1A und 1B zeigen anhand schematischer
Perspektivdarstellungen zwei Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterbauteilen .
Anhand der Figuren 2A, 2B, 2C, 2D, 2E, 3A, 3B, 3C, 3D, 3E,
3F, 3G sind Ausführungsbeispiele von hier beschriebenen Verfahren näher erläutert. Anhand der schematischen Darstellungen der Figuren 4A und 4B ist ein weiteres Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterbauteils näher erläutert. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
In Verbindung mit der perspektivischen schematischen
Darstellung der Figur 1A ist ein erstes Ausführungsbeispiel eines hier beschriebenen optoelektronischen
Halbleiterbauteils näher erläutert. Das optoelektronische Halbleiterbauteil umfasst einen substratlosen
optoelektronischen Halbleiterchip 1. Der substratlose
optoelektronische Halbleiterchip 1 ist frei von einem
Aufwachssubstrat. Bei dem optoelektronischen Halbleiterchip handelt es sich beispielsweise um einen
Lumineszenzdiodenchip, zum Beispiel eine Leuchtdiode, oder um einen strahlungsdetektierenden Chip wie etwa eine Fotodiode. Der optoelektronische Halbleiterchip weist an seiner
Oberseite eine erste Hauptfläche la auf. An seiner Unterseite weist der optoelektronische Halbleiterchip 1 eine zweite Hauptfläche lb auf. Beispielsweise ist der optoelektronische Halbleiterchip quaderförmig ausgebildet, sodass die erste
Hauptfläche la und die zweite Hauptfläche lb die gleiche Form und Größe aufweisen.
Das optoelektronische Halbleiterbauteil umfasst ferner einen metallischen Träger 2. Der metallische Träger ist durch galvanisches oder stromloses Abscheiden erzeugt. Zwischen dem metallischen Träger 2 und der zweiten Hauptfläche lb des optoelektronischen Halbleiterchips 1 ist eine Keimschicht 21 angeordnet, welche eine mechanisch feste Verbindung zwischen dem metallischen Träger 2 und dem optoelektronischen
Halbleiterchip 1 vermittelt. Der Träger 2 überragt den optoelektronischen Halbleiterchip 1 an dessen Seitenflächen lc in allen lateralen Richtungen 1 vollständig.
Beispielsweise ist die Grundfläche des Trägers 2 wenigstens doppelt so groß wie der Flächeninhalt der zweiten Hauptfläche lb und/oder der ersten Hauptfläche la des optoelektronischen Halbleiterchips .
Vorliegend ist der Träger 2 elektrisch leitend ausgebildet. Auch die Keimschicht 21 ist elektrisch leitend ausgebildet. Der Träger 2 bildet daher eine elektrische Anschlussstelle des optoelektronischen Halbleiterbauteils und ist dazu an der Unterseite lb elektrisch leitend mit dem optoelektronischen Halbleiterchip 1 verbunden.
In Verbindung mit der schematischen Perspektivdarstellung der Figur 1B ist ein weiteres Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterbauteils näher erläutert. In diesem Ausführungsbeispiel weist der Träger 2 zwei Teilbereiche 2a, 2b auf, welche durch ein elektrisch isolierendes Material 3 elektrisch voneinander isoliert sind. Das elektrisch isolierende Material kann beispielsweise mit Silikon, Epoxidharz, einem keramischen Material oder einem glashaltigen Material gebildet sein. Die Teilbereiche 2a, 2b bilden ungleichnamige Anschlussstellen des optoelektronischen Halbleiterchips 1. Beispielsweise sind sie dazu mit
unterschiedlichen Bereichen des optoelektronischen
Halbleiterchips 1 an der Unterseite lb des optoelektronischen Halbleiterchips 1 elektrisch leitend verbunden.
Vorliegend ist das optoelektronische Halbleiterbauteil daher oberflächenmontierbar, das heißt es kann durch eine Klebe- oder Lötverbindung an der dem Halbleiterchip 1 abgewandten
Unterseite des Trägers 2 mechanisch befestigt und elektrisch kontaktiert sein.
Als weiterer Unterschied zum optoelektronischen
Halbleiterbauteil gemäß der Figur 1A weist das
optoelektronische Halbleiterbauteil im Ausführungsbeispiel der Figur 1B eine elektrisch isolierende Schicht 4 auf, welche den optoelektronischen Halbleiterchip 1 an dessen Seitenflächen lc bedeckt und bündig mit der ersten
Hauptfläche la abschließen kann, sodass sich der
optoelektronische Halbleiterchip 1 und die elektrisch
isolierende Schicht 4 gegenseitig nicht überragen.
Beispielsweise ist es möglich, dass die elektrisch
isolierende Schicht 4 strahlungsreflektierend ausgebildet ist und dazu mit Partikeln eines Füllstoffs versehen ist.
Ferner ist es möglich, dass die elektrisch isolierende
Schicht 4 und das elektrisch isolierende Material 3 mit dem gleichen Material gebildet sind. Die elektrisch isolierende Schicht 4 kann dabei beispielsweise die Keimschicht 21 bedecken. Im Bereich des elektrisch isolierenden Materials 3 ist die Keimschicht 21 jedoch entfernt, sodass sich die elektrisch isolierende Schicht 4 und das elektrisch
isolierende Material 3 in direktem Kontakt miteinander befinden .
In Verbindung mit den Figuren 2A bis 2E ist ein erstes
Ausführungsbeispiel eines hier beschriebenen Verfahrens zur
Herstellung eines optoelektronischen Halbleiterbauteils näher erläutert. In einem ersten Verfahrensschritt werden
substratlose optoelektronische Halbleiterchips 1 mit ihren ersten Hauptflächen la auf einen Zwischenträger 5
aufgebracht, der beispielsweise mit Glas gebildet sein kann. Die mechanische Haftung zwischen Zwischenträger 5 und
optoelektronischen Halbleiterchips 1 wird durch eine
Verbindungsmittelschicht 6 vermittelt, bei der es sich beispielsweise um eine Klebeverbindung handelt. Zwischen den optoelektronischen Halbleiterchips 1 sind Zwischenräume 7 ausgebildet .
Die Zwischenräume 7 werden nachfolgend mit der elektrisch isolierenden Schicht 4 versehen, die beispielsweise mit PCB oder Spin-On-Glas gebildet sein kann.
In einem nächsten Verfahrensschritt wird die Keimschicht 21 auf die dem Zwischenträger 5 abgewandte Oberseite des
Verbunds aufgebracht. Auf die Keimschicht 21 folgt der metallische Trägerverbund 20, der beispielsweise galvanisch oder stromlos auf die Keimschicht 21 abgeschieden wird
(vergleiche Figur 2B) . In einem weiteren Verfahrensschritt (Figur 2C) wird der
Zwischenträger 5 wieder entfernt. An der dem Trägerverbund 20 abgewandten Seite liegen die ersten Hauptflächen la der optoelektronischen Halbleiterchips 1 frei.
In einem weiteren Verfahrensschritt 2d erfolgt das Vereinzeln zu einzelnen optoelektronischen Halbleiterbauteilen mit je einem metallischen Träger 2 und zumindest einem
optoelektronischen Halbleiterchip 1, vergleiche Figur 2D.
Wie in Verbindung mit Figur 2E dargestellt, kann das
optoelektronische Halbleiterbauteil anschließend einen
Anschlussträger, beispielsweise einen Trägerrahmen (englisch: lead frame) 11 mit der dem optoelektronischen Halbleiterchip 1 abgewandten Unterseite des metallischen Trägers 2 zum
Beispiel durch Löten befestigt werden. Der metallische Träger 2 bildet dann eine erste elektrische Anschlussstelle des optoelektronischen Halbleiterbauteils. Eine zweite
elektrische Anschlussstelle ist durch das Bondpad 10a an der ersten Hauptfläche la des optoelektronischen Halbleiterchips 1 gebildet, das mittels eines Anschlussdrahts 9 mit einem entsprechenden Bondpad 10b des Trägerrahmens 11 verbunden ist . Wie schematisch in Figur 2E dargestellt, kann vom
optoelektronischen Halbleiterchip 1 im Betrieb erzeugte Wärme 8 durch den metallischen Träger 2 besonders großflächig an den Trägerrahmen 11 abgegeben werden. In Verbindung mit den Figuren 3A bis 3G ist ein weiteres
Ausführungsbeispiel eines hier beschriebenen Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils näher erläutert. Ein Unterschied zum in Verbindung mit den Figuren 2A bis 2E beschriebenen Verfahren ergibt sich hier beim in der Figur 3C schematisch dargestellten Verfahrensschritt. In diesem Verfahrensschritt werden elektrisch isolierende
Trennstrukturen beispielsweise durch Belichten und Entwickeln eines Fotolacks 12 auf der dem Zwischenträger 5 abgewandten Seite der Keimschicht 21 gebildet. Die Trennstrukturen 12 bilden im nächsten Verfahrensschritt, Figur 3D, elektrische Isolatoren beim Abscheiden des Trägerverbunds 20 galvanisch oder stromlos.
In einem weiteren Verfahrensschritt, Figur 3E, werden die elektrisch isolierenden Trennstrukturen 12 abgelöst, sodass Durchbrüche 13 im Trägerverbund 20 entstehen. In der Figur 3F ist dargestellt, dass die Durchbrüche 13 nachfolgend mit dem elektrisch isolierenden Material 3 aufgefüllt werden.
Durch Vereinzeln entstehen die in der Figur 3G dargestellten optoelektronischen Halbleiterbauteile, welche einen
metallischen Träger 2 mit zwei Teilbereichen 2a, 2b
aufweisen, welche ungleichnamige elektrische Anschlussstellen des optoelektronischen Halbleiterbauteils bilden. Das
Vereinzeln kann beispielsweise, wie auch beim
Ausführungsbeispiel der Figuren 2A bis 2E, mittels einer
Fototechnik und nachfolgendem Ätzen, zum Beispiel mit FeC13 erfolgen .
In Verbindung mit den Figuren 4A und 4B ist ein weiteres Ausführungsbeispiel eines hier beschriebenen
optoelektronischen Halbleiterbauteils näher erläutert, das beispielsweise mit einem Verfahren ähnlich zum in Verbindung mit den Figuren 3A bis 3G beschriebenen Verfahren hergestellt werden kann. Im Unterschied zum in Verbindung mit den Figuren 3A bis 3G beschriebenen Verfahren wird auf die elektrisch isolierende Schicht 4 verzichtet, indem diese nach Abschluss des Verfahrens wieder entfernt wird. Alternativ kann die Schicht 4 jedoch auch im optoelektronischen Halbleiterbauteil verbleiben .
Anhand der Figuren 4A und 4B ist nun die Kontaktierung des optoelektronischen Halbleiterchips 1 näher dargestellt. Der optoelektronische Halbleiterchip 1 weist an seiner
Unterseite, das heißt an der zweiten Hauptfläche lb, eine Kontaktstelle 14a und eine davon isolierte Kontaktstelle 14b auf. Die elektrisch isolierte Kontaktstelle 14b dient
beispielsweise zum p-seitigen Anschluss des
optoelektronischen Halbleiterchips 1, während die
Kontaktstelle 14a zum n-seitigen Anschluss dient.
Beispielsweise kann ausgehend von der p-seitigen
Kontaktstelle 14b ein Durchbruch durch das n-leitende
Halbleitermaterial sowie einen aktiven Bereich des
optoelektronischen Halbleiterchips 1 ausgebildet sein, der mit einem elektrisch isolierenden Material beschichtet und mit einem elektrisch leitenden Material befüllt ist, welches einen elektrischen Kontakt zur p-Seite des Halbleiterchips 1 herstellt. Alternativ kann der Durchbruch auch mit dem n- leitenden Halbleitermaterial verbunden sein, das heißt anders als in der Figur 4B dargestellt, können n-seitige und p- seitige Kontakte auch vertauscht sein. Das elektrisch isolierende Material 3 ist nun derart in einem Graben angeordnet, dass ein Teilbereich 2b des Trägers 2 entsteht, der von den Teilbereichen 2a elektrisch isoliert ist. Auf diese Weise sind an der dem Halbleiterchip 1 abgewandten Unterseite des Trägers zwei Anschlussstellen zur elektrischen Kontaktierung des optoelektronischen
Halbleiterbauteils angeordnet. Die Figur 4B zeigt dabei eine Schnittdarstellung entlang der Grenzfläche zwischen Träger 2 und optoelektronischem Halbleiterchip 1.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2010 045 390.0, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauteil mit
- einem substratlosen optoelektronischen Halbleiterchip (1), der an einer Oberseite eine erste Hauptfläche (la) und an einer Unterseite eine zweite Hauptfläche (lb) aufweist, und
- einem metallischen Träger (2), der an der Unterseite des optoelektronischen Halbleiterchips (1) angeordnet ist, wobei,
- der metallische Träger (2) den optoelektronischen
Halbleiterchip (1) in zumindest einer lateralen Richtung (1) überragt und
- der metallische Träger (3) galvanisch oder stromlos an der zweiten Hauptfläche (lb) des optoelektronischen
Halbleiterchips (1) abgeschieden ist.
2. Optoelektronisches Halbleiterbauteil nach dem vorherigen Anspruch,
bei dem zwischen dem metallischen Träger (2) und der zweiten Hauptfläche (lb) des optoelektronischen Halbleiterchips (1) eine Keimschicht (21) angeordnet ist, die sich zumindest stellenweise in direktem Kontakt mit dem metallischen Träger (2) und der zweiten Hauptfläche (lb) des optoelektronischen Halbleiterchips (1) befindet.
3. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem der optoelektronische Halbleiterchip (1) abgesehen von der ersten Hauptfläche (la) vollständig, insbesondere von der Keimschicht (21), dem metallischen Träger (2) und/oder einer elektrisch isolierenden Schicht (4), bedeckt ist.
4. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche, mit der elektrisch isolierenden Schicht (4), die den
metallischen Träger (2) an seiner dem optoelektronischen Halbleiterchip (1) zugewandten Außenfläche und vom
optoelektronischen Halbleiterchip (1) freien Außenfläche bedeckt, wobei die elektrisch isolierende Schicht (4) eine Seitenfläche (lc) des optoelektronischen Halbleiterchips (1) zumindest stellenweise bedeckt.
5. Optoelektronisches Halbleiterbauteil nach dem vorherigen Anspruch,
bei dem die elektrisch isolierende Schicht (4) dazu
eingerichtet ist, vom optoelektronischen Halbleiterchip (1) im Betrieb zu emittierende oder zu detektierende
elektromagnetische Strahlung zu reflektieren, wobei die elektrisch isolierende Schicht (4) insbesondere weiß
erscheint .
6. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem die Keimschicht (21) dazu eingerichtet ist, vom optoelektronischen Halbleiterchip (1) im Betrieb zu
emittierende oder zu detektierende elektromagnetische
Strahlung zu reflektieren.
7. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem der metallische Träger (2) elektrisch leitend ist und zumindest eine elektrische Anschlussstelle des
optoelektronischen Halbleitbauteils bildet.
8. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche, bei dem der metallische Träger (2) elektrisch voneinander isolierte Teilbereiche (2a, 2b) umfasst, wobei jeder der Teilbereich eine elektrische Anschlussstelle des
optoelektronischen Halbleiterbauteils bildet, wobei die elektrischen Anschlussstellen ungleichnamig sind.
9. Optoelektronisches Halbleiterbauteil nach dem vorherigen Anspruch,
das oberflächenmontierbar ist.
10. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem der metallische Träger (2) den optoelektronischen Halbleiterchip (1) lateral vollständig überragt.
11. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
mit einer Vielzahl substratloser optoelektronischer
Halbleiterchips (1), wobei der metallische Träger (3) alle optoelektronische Halbleiterchips (1) in lateraler Richtung vollständig überragt.
12. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem der optoelektronischen Halbleiterchip (1) ein strahlungsemittierender Halbleiterchip ist, der
elektromagnetische Strahlung im Betrieb ausschließlich durch die erste Hauptfläche (la) emittiert.
13. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils mit den folgenden Schritten:
- Bereitstellen einer Vielzahl von substratlosen
optoelektronischen Halbleiterchips (1), wobei jeder der optoelektronischen Halbleiterchips (1) an einer Oberseite eine erste Hauptfläche (la) und an einer Unterseite eine zweite Hauptfläche (lb) aufweist,
- Anordnen und Befestigen der Vielzahl von optoelektronischen Halbleiterchips (1) auf einem Zwischenträger (5), wobei die optoelektronischen Halbleiterchips (1) beanstandet zueinander angeordnet werden, so dass zwischen zwei zueinander
unmittelbar benachbarten optoelektronischen Halbleiterchips (1) je ein Zwischenraum (7) ausgebildet ist,
- Auffüllen der Zwischenräume (7) mit einer elektrisch isolierenden Schicht (4),
- Aufbringen einer Keimschicht (21) auf die dem
Zwischenträger (5) abgewandte Seite der optoelektronischen Halbleiterchips (1) und der elektrisch isolierenden Schicht (4),
- galvanisches oder stromloses Abscheiden eines metallischen Trägers (2) auf die Keimschicht (21) .
14. Verfahren nach dem vorherigen Anspruch,
wobei vor dem galvanischen oder stromlosen Abscheiden
elektrisch isolierende Trennstrukturen (12) auf der
Keimschicht (21) erzeugt werden, die die Keimschicht (21) stellenweise bedecken.
15. Verfahren nach einem der Ansprüche 13 oder 14,
wobei ein optoelektronisches Halbleiterbauteil nach einem der Ansprüche 1 bis 12 hergestellt wird.
EP11743492.8A 2010-09-15 2011-07-27 Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils Withdrawn EP2617071A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010045390A DE102010045390A1 (de) 2010-09-15 2010-09-15 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
PCT/EP2011/062916 WO2012034764A1 (de) 2010-09-15 2011-07-27 Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils

Publications (1)

Publication Number Publication Date
EP2617071A1 true EP2617071A1 (de) 2013-07-24

Family

ID=44630240

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11743492.8A Withdrawn EP2617071A1 (de) 2010-09-15 2011-07-27 Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils

Country Status (6)

Country Link
US (1) US9041020B2 (de)
EP (1) EP2617071A1 (de)
KR (1) KR101505336B1 (de)
CN (1) CN103140948B (de)
DE (1) DE102010045390A1 (de)
WO (1) WO2012034764A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666762B2 (en) 2007-10-31 2017-05-30 Cree, Inc. Multi-chip light emitter packages and related methods
US9172012B2 (en) 2007-10-31 2015-10-27 Cree, Inc. Multi-chip light emitter packages and related methods
US9082921B2 (en) * 2007-10-31 2015-07-14 Cree, Inc. Multi-die LED package
DE102010045390A1 (de) 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
US20130075928A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
KR101961310B1 (ko) * 2012-07-09 2019-07-17 엘지이노텍 주식회사 발광 장치
DE102012108160A1 (de) * 2012-09-03 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102012111245A1 (de) 2012-11-21 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE102015103571A1 (de) * 2015-03-11 2016-09-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl an Konversionselementen, Konversionselement und optoelektronisches Bauelement
DE102015119343B4 (de) 2015-11-10 2024-05-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung mit einem Träger aus einem Glasmaterial und einem optoelektronischen Halbleiterbauteil und Verfahren zum Herstellen einer solchen Anordnung
DE102017104742A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017106410A1 (de) 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896044B2 (ja) 2002-07-11 2007-03-22 シャープ株式会社 窒化物系半導体発光素子の製造方法およびその製品
DE10355600B4 (de) * 2003-11-28 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips
CN101023568A (zh) 2004-09-22 2007-08-22 奥斯兰姆奥普托半导体有限责任公司 表面发射的半导体激光器装置以及用于制造表面发射的半导体激光器装置的方法
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7195944B2 (en) * 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
DE102005053274A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
KR100899805B1 (ko) 2006-07-04 2009-05-28 학교법인 포항공과대학교 조셉슨 볼텍스 운동을 이용한 테라헤르즈 전자기파 발진 및검출 소자
KR100867541B1 (ko) * 2006-11-14 2008-11-06 삼성전기주식회사 수직형 발광 소자의 제조 방법
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007029370A1 (de) * 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US7759670B2 (en) 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
DE102007035896A1 (de) 2007-07-31 2009-02-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und optoelektronisches Bauelement
DE102007046743A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung
DE102008011809A1 (de) 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102008035900A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR101016171B1 (ko) 2008-06-27 2011-02-23 동광리어유한회사 자동차 시트용 헤드레스트의 폴딩장치
DE102008035254A1 (de) * 2008-07-29 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Bauteil
DE102010045390A1 (de) 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2012034764A1 *

Also Published As

Publication number Publication date
CN103140948A (zh) 2013-06-05
US9041020B2 (en) 2015-05-26
CN103140948B (zh) 2016-05-11
KR20130054414A (ko) 2013-05-24
US20130240918A1 (en) 2013-09-19
WO2012034764A1 (de) 2012-03-22
DE102010045390A1 (de) 2012-03-15
KR101505336B1 (ko) 2015-03-23

Similar Documents

Publication Publication Date Title
WO2012034764A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
WO2017037010A1 (de) Verfahren zur herstellung von leuchtdiodenfilamenten und leuchtdiodenfilament
EP2612372B1 (de) Leuchtdiodenchip
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
WO2009003435A1 (de) Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
WO2014033166A1 (de) Optoelektronisches halbleiterbauteil
DE102012113003A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
WO2016156329A1 (de) Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2019105862A1 (de) Herstellung optoelektronischer bauelemente
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2015117824A1 (de) Optoelektronisches halbleiterbauelement
DE102016103059A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2015124609A1 (de) Herstellung eines optoelektronischen bauelements
WO2014095895A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
WO2014029602A1 (de) Elektrische bauelementanordnung
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
WO2016074914A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102013206225A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2018189236A1 (de) Strahlungsemittierendes bauelement
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20130225

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20131207