TWI733941B - 導線架及其製造方法暨製造電子構件裝置之方法 - Google Patents

導線架及其製造方法暨製造電子構件裝置之方法 Download PDF

Info

Publication number
TWI733941B
TWI733941B TW106139334A TW106139334A TWI733941B TW I733941 B TWI733941 B TW I733941B TW 106139334 A TW106139334 A TW 106139334A TW 106139334 A TW106139334 A TW 106139334A TW I733941 B TWI733941 B TW I733941B
Authority
TW
Taiwan
Prior art keywords
electrode
lead frame
plating layer
metal plating
coupling portion
Prior art date
Application number
TW106139334A
Other languages
English (en)
Other versions
TW201830626A (zh
Inventor
小林浩之佑
阿藤晃士
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201830626A publication Critical patent/TW201830626A/zh
Application granted granted Critical
Publication of TWI733941B publication Critical patent/TWI733941B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種導線架(1a、1b、1c、1d)包括一端子部分(14)。該端子部分(14)包括：一柱狀電極(14a)；一第一金屬鍍層(40)，其形成於該電極(14a)之上表面上；及一第二金屬鍍層(42)，其形成於該電極之下表面上。該端子部分(14)包括複數個端子部分(14)。該導線架進一步包括耦接至該複數個端子部分(14)之一耦接部分(16)。該電極之該上表面與該耦接部分(16)之間的一第一距離大於該電極之該下表面與該耦接部分(16)之間的一第二距離。

Description

導線架及其製造方法暨製造電子構件裝置之方法
本申請案主張2016年11月15日申請之日本專利申請案第2016-222098號之優先權，該案之全部內容以引用的方式併入本文中。
本發明係關於一種導線架與一種電子構件裝置。
在背景技術中，存在用於安裝諸如半導體晶片之電子構件的導線架。在此導線架中，安裝於晶粒墊部分上之半導體晶片經由電線連接至周圍導線，且該半導體晶片及該等電線藉由密封性樹脂密封(參見例如JP-A-2011-29335)。
如將在關於下述初步事項之段落中所描述，用於使用導線架之電子構件裝置的製造方法具有自銅板之下表面側濕式蝕刻該銅板以藉此將一晶粒墊部分與複數個端子部分個別地分離的步驟(圖3B及圖3C)。
在此場合下，該銅板之蝕刻量相對較大。因此，該蝕刻之處理時間變長以引起不良生產效率的問題。
另外，由於銅板之蝕刻量相對較大，因此蝕刻溶液之某條件導致過量蝕刻或不足蝕刻。因此，無法獲得令人滿意的可靠性。
根據本發明之一或多個態樣，提供一種導線架。該導線架包含一端子部分。
該端子部分包含：一柱狀電極；一第一金屬鍍層，其形成於該電極之上表面上；及一第二金屬鍍層，其形成於該電極之下表面上。
根據本發明之一或多個態樣，提供一種電子構件裝置。
該電子構件裝置包含：一導線架，其包含一端子部分，該端子部分包含：一柱狀電極，其包含一上表面、一下表面、該上表面與該下表面之間的一側表面及形成於該側表面上之一突起；一第一金屬鍍層，其形成於該電極之該上表面上；及一第二金屬鍍層，其形成於該電極之該下表面上，一電子構件，其安裝於該導線架上以電連接至該端子部分；一密封性樹脂，其密封該導線架之一部分及該電子構件，其中該第一金屬鍍層及該電極之該側表面的一部分嵌入於該密封性樹脂中，且該第二金屬鍍層及該電極之該側表面的另一部分自該密封性樹脂曝露出來。
1‧‧‧導線架
1a‧‧‧導線架
1b‧‧‧導線架
1c‧‧‧導線架
1d‧‧‧導線架
1e‧‧‧導線架
2‧‧‧電子構件裝置
2a‧‧‧電子構件裝置
2b‧‧‧電子構件裝置
2c‧‧‧電子構件裝置
2d‧‧‧電子構件裝置
2e‧‧‧電子構件裝置
10‧‧‧金屬板
12‧‧‧晶粒墊部分
13‧‧‧共同端子部分
14‧‧‧端子部分
14a‧‧‧柱狀電極
16‧‧‧耦接部分
16a‧‧‧蝕刻表面
21‧‧‧第一抗蝕劑層
21a‧‧‧開口部分
22‧‧‧第二抗蝕劑層
22a‧‧‧開口部分
31‧‧‧第一鍍敷抗蝕劑層
31a‧‧‧開口部分
32‧‧‧第二鍍敷抗蝕劑層
32a‧‧‧開口部分
40‧‧‧第一金屬鍍層
40a‧‧‧連接電極
42‧‧‧第二金屬鍍層
50‧‧‧半導體晶片/電子構件
52‧‧‧連接端子
54‧‧‧黏著劑/接合部分
60‧‧‧密封性樹脂
100‧‧‧銅板
110‧‧‧第一抗蝕劑層
110a‧‧‧開口部分
120‧‧‧晶粒墊部分
130‧‧‧第二抗蝕劑層
140‧‧‧端子部分
160‧‧‧第一鍍敷抗蝕劑層
160a‧‧‧開口部分
180‧‧‧第二鍍敷抗蝕劑層
180a‧‧‧開口部分
200‧‧‧第一金屬鍍層
220‧‧‧第二金屬鍍層
300‧‧‧半導體晶片
400‧‧‧密封性樹脂
500‧‧‧電子構件裝置
A‧‧‧晶粒墊形成區域
B‧‧‧端子形成區域
C‧‧‧凹槽
C1‧‧‧第一凹槽
C2‧‧‧第二凹槽
C3‧‧‧第三凹槽
D1‧‧‧深度
D2‧‧‧深度
E1‧‧‧第一突出部分
E2‧‧‧第二突出部分
P‧‧‧側表面突起
S‧‧‧粗糙表面
W‧‧‧電線
圖1A至圖1C為展示用於使用根據初步事項之導線架之電子構件裝置的製造方法之剖視圖(部分1)； 圖2A至圖2C為展示用於使用根據初步事項之導線架之電子構件裝置的製造方法之剖視圖(部分2)；圖3A至圖3C為展示用於使用根據初步事項之導線架之電子構件裝置的製造方法之剖視圖(部分3)；圖4為展示在圖2C之步驟之後使用第一金屬鍍層作為遮罩來濕式蝕刻金屬板的狀態之部分剖視圖；圖5A及圖5B為展示用於根據第一具體例之導線架的製造方法之剖視圖(部分1)；圖6A及圖6B為展示用於根據第一具體例之導線架的製造方法之剖視圖及平面圖(部分2)；圖7A及圖7B為展示用於根據第一具體例之導線架的製造方法之剖視圖(部分3)；圖8A及圖8B為展示用於根據第一具體例之導線架的製造方法之剖視圖及平面圖(部分4)；圖9為展示在圖7A及圖7B之步驟中將第三凹槽之底部形成為粗糙表面的狀態之部分剖視圖；圖10A及圖10B為展示用於根據第一具體例之導線架的製造方法之剖視圖(部分5)；圖11為展示用於根據第一具體例之導線架的製造方法之剖視圖(部分6)；圖12為展示根據第一具體例之導線架的剖視圖；圖13A及圖13B為展示用於根據第一具體例之電子構件裝置的製造方法之剖視圖及部分平面圖(部分1)；圖14A及圖14B為展示用於根據第一具體例之電子構件裝置 的製造方法之剖視圖(部分2)；圖15為展示用於根據第一具體例之電子構件裝置的製造方法之剖視圖(部分3)；圖16為展示根據第一具體例之電子構件裝置的剖視圖；圖17A及圖17B為展示用於根據第二具體例之導線架的製造方法之剖視圖及平面圖(部分1)；圖18為展示用於根據第二具體例之導線架的製造方法之剖視圖及平面圖(部分2)；圖19為展示根據第二具體例之電子構件裝置的剖視圖；圖20A及圖20B為展示用於根據第三具體例之導線架的製造方法之剖視圖(部分1)；圖21為展示根據第三具體例之導線架裝置的剖視圖及平面圖；圖22為展示根據第三具體例之電子構件裝置的剖視圖；圖23A及圖23B為展示用於根據第四具體例之導線架的製造方法之剖視圖及平面圖(部分1)；圖24A及圖24B為展示用於根據第四具體例之導線架的製造方法之剖視圖及平面圖(部分2)；圖25為展示根據第四具體例之導線架的剖視圖；圖26為展示用於根據第四具體例之電子構件裝置的製造方法之剖視圖；圖27為展示根據第四具體例之電子構件裝置的剖視圖；圖28為展示根據第五具體例之導線架的剖視圖；圖29為展示用於根據第五具體例之電子構件裝置的製造方法之剖視圖； 圖30為展示根據第五具體例之電子構件裝置的剖視圖；圖31為展示根據第六具體例之導線架的剖視圖；圖32為展示用於根據第六具體例之電子構件裝置的製造方法之剖視圖；及圖33為展示根據第六具體例之電子構件裝置的剖視圖。
下文將參看隨附圖式描述具體例。
具體例之基礎初步事項將在具體例之說明前描述。
圖1A至圖1C及圖2A至圖2C為用於解釋根據初步事項之導線架之圖。初步事項之描述係圍繞本發明人之個人研究細節，該等細節含有不屬於已知技術之技術。
在用於根據初步事項之導線架的製造方法中，如圖1A中所展示，首先製備銅板100。晶粒墊形成區域A及包圍晶粒墊形成區域A之端子形成區域B係界定於銅板100中。
接下來，如圖1B中所展示，具備開口部分110a之第一抗蝕劑層110形成於銅板100之上表面上。另外，第二抗蝕劑層130形成於銅板100之整個下表面上方以藉此保護該下表面。
銅板100之晶粒墊形成區域A裝設於第一抗蝕劑層110之開口部分110a內部。在銅板100之端子形成區域B中之每一者中，第一抗蝕劑層110之圖案類似於島狀物而裝設於將裝設有端子部分之部分上。
相繼地，經由第一抗蝕劑層110之開口部分110a將銅板100濕式蝕刻至其厚度之中間以藉此形成凹槽C，如圖1C中所展示。舉例而言，當銅板100之厚度約為120μm時，凹槽C之 深度經設定為約90μm。
接著，將第一抗蝕劑層110及第二抗蝕劑層130移除，如圖2A中所展示。
凹槽C形成於銅板100之上表面側上。因此，凹槽C係以一種狀態形成，在該狀態中，晶粒墊部分120連接至圍繞晶粒墊部分120裝設之端子部分140。
接下來，設置於端子部分140之上表面處的具有開口部分160a之第一鍍敷抗蝕劑層160形成於銅板100之上側上，如圖2B中所展示。另外，設置於將充當端子部分140之下表面之部分及將充當晶粒墊部分120之下表面之部分處的具有開口部分180a之第二鍍敷抗蝕劑層180形成於銅板100之下側上。
如圖2B中所展示，第一金屬鍍層200藉由電解鍍敷使用銅板100作為用於鍍敷之功率饋入路徑而形成於第一鍍敷抗蝕劑層160之開口部分160a內部。此外，以相同方式，第二金屬鍍層220形成於第二鍍敷抗蝕劑層180之開口部分180a內部。
將第一鍍敷抗蝕劑層160及第二鍍敷抗蝕劑層180移除，如圖2C中所展示。
接下來，將半導體晶片300以面向上裝設方式安裝於銅板100之晶粒墊部分120上，如圖3A中所展示。另外，半導體晶片300之連接端子經由電線W連接至銅板100之端子部分140之上表面上的第一金屬鍍層200。
相繼地，將密封性樹脂400形成為密封銅板100、半導體晶片300、端子部分140及電線W，如圖3B中所展示。
接著，如圖3C中所展示，使用銅板100之下表面上 的第二金屬鍍層220作為遮罩，將銅板100自其下表面進行濕式蝕刻。蝕刻經執行直到自銅板100之下表面蝕刻的其蝕刻表面與銅板100之凹槽C連通。
因此，將銅板100開孔及圖案化使得晶粒墊部分120與包圍晶粒墊部分120之端子部分140可個別地分離。因此，所形成之端子部分140在其上表面上具備第一金屬鍍層200及在其下表面上具備第二金屬鍍層220。
以前述方式，電子構件裝置500經形成使得半導體晶片300安裝於晶粒墊部分120上且經由電線W電連接至端子部分140。
當如上文所描述，銅板100之厚度為120μm且凹槽C之深度為90μm時，圖3C之步驟中的銅板100之蝕刻量為30μm。因此，圖3C之步驟中的銅板100自其下表面的蝕刻量相對較大。因此，該蝕刻之處理時間變長以引起不良生產效率的問題。
當凹槽C製得較深時，圖3C之步驟中的銅板100自其下表面之蝕刻量可減小。然而，當端子部分140之鄰近者之間的距離窄時，鄰近端子部分140之間的凹槽變得過寬而不能確保端子部分140之上表面中之每一者中的足夠面積。
另外，當用於在圖3C之步驟中濕式蝕刻銅板100的製程條件(諸如，蝕刻溶液之濃度、溫度等)中存在波動時，蝕刻量變得過量或不足。當蝕刻量變得過量時，蝕刻溶液侵入於密封性樹脂400與端子部分140之側表面中的每一者之間以在其間產生間隙，因而引起密封性質之惡化或可靠性之惡化。
相反，當蝕刻量變得不足時，端子部分140保持彼此 連接因而造成產品有缺陷。
另外，較佳增加圖3C中之電子構件裝置500中的藉由密封性樹脂400密封之端子部分140中之每一者的高度。此將增大端子部分140藉由密封性樹脂400密封之區域以防止端子部分140自密封性樹脂400剝離，以藉此改良可靠性。
或者，此將厚半導體晶片300之上表面及端子部分140之上表面兩者設定於同一高度位置處，以藉此縮短半導體晶片300與端子部分140之間的連接距離。
在此狀況下，可使用以下方法。亦即，在第一金屬鍍層200在前述圖2C中形成於端子部分140之電極的上表面上之後，在將第一金屬鍍層200作為遮罩之情況下將銅板100進一步濕式蝕刻以藉此增加端子部分140之深度。
藉由此方法，可形成以下結構，如圖4中所展示。亦即，端子部分140之電極形成為自第一金屬鍍層200之末端部分向內下切的形狀，且第一金屬鍍層200之圓周邊緣部分自端子部分140之電極突出。
因此，第一金屬鍍層200可易於後續製造步驟中剝離或剝落以藉此在執行線接合時引起問題。另外，當將第一金屬鍍層200剝離時，電短路可出現於端子部分140之間因而引起良率降低。
前述問題可藉由根據下文將描述之具體例的導線架中之任一者解決。
(第一具體例)
圖5A及圖5B、圖6A及圖6B、圖7A及圖7B、圖8A及圖8B、圖9、圖10A及圖10B以及圖11為用於解釋用於根 據第一具體例之導線架的製造方法之圖。圖12為展示根據第一具體例之導線架的圖。圖13A及圖13B、圖14A及圖14B、圖15以及圖16為用於解釋根據第一具體例之電子構件裝置的圖。
導線架之結構及電子構件裝置之結構將在下文進行描述，同時用於導線架及電子構件裝置之製造方法經描述。
在用於根據第一具體例之導線架的製造方法中，如圖5A中所展示，首先製備金屬板10。
作為金屬板10之實施例，可使用由銅合金製成之銅板。或者，只要42合金(42%鎳(Ni)-鐵(Fe))等之各種金屬板可用作導線架，則可使用該等金屬板。舉例而言，金屬板10之厚度為約120μm。
晶粒墊形成區域A及包圍晶粒墊形成區域A之端子形成區域B係界定於金屬板10中。可供獲得導線架之一個金屬板10含有以晶格圖案設置之複數個產品區域。晶粒墊形成區域A及端子形成區域B係設置於該等產品區域中之每一者中。
接下來，第一抗蝕劑層21形成於金屬板10之上表面上且第二抗蝕劑層22形成於金屬板10之下表面上，如圖5B中所展示。乾膜抗蝕劑或液體抗蝕劑用作第一抗蝕劑層21及第二抗蝕劑層22中之每一者。
另外，金屬板10之上表面上的第一抗蝕劑層21曝露於光且基於光微影而顯影。因此，如圖6A中所展示，第一抗蝕劑層21經圖案化使得可形成開口部分21a。
圖6B為圖6A之部分縮減平面圖。圖6A之剖視圖對應於沿圖6B之平面圖之線I-I截取的剖面。相同規則亦適用於其他 圖式。
另外參看圖6B之部分縮減平面圖。第一抗蝕劑層21經圖案化為類似於裝設於金屬板10之端子形成區域B的將分別充當端子部分之部分上的島狀物。金屬板10之晶粒墊形成區域A集體地曝露於第一抗蝕劑層21之開口部分21a中。
另外，以相同方式，金屬板10之下表面上的第二抗蝕劑層22曝露於光且基於光微影而顯影。因此，第二抗蝕劑層22經圖案化使得可形成開口部分22a，如圖6A中所展示。
第二抗蝕劑層22之圖案集體地裝設於金屬板10之晶粒墊形成區域A上且類似於島狀物而裝設於端子形成區域B之將分別充當端子部分的部分上。
在端子形成區域B中之每一者中，第一抗蝕劑層21之圖案及第二抗蝕劑層22之圖案裝設於分別對應於彼此的位置中。
相繼地，經由金屬板10之相對表面側上的第一抗蝕劑層21之開口部分21a及第二抗蝕劑層22之開口部分22a將金屬板10自相對側濕式蝕刻至其厚度之中間，如圖7A中所展示。
當銅板用作金屬板10時，氯化鐵溶液、氯化銅溶液或其類似物可用作蝕刻溶液。噴霧蝕刻裝置較佳地用作蝕刻裝置。
在此場合下，金屬板10自其上表面必須蝕刻之深度經設定為大於金屬板10自其下表面必須蝕刻之深度。為執行此蝕刻，將第一抗蝕劑層21之集體開口部分21a裝設於金屬板10之上表面側的蝕刻區域中，如圖7B之示意圖中所展示。圖7B為圖7A中所展示之金屬板10的部分放大圖。
另一方面，第二抗蝕劑層22之開口部分22a係劃分 成晶格形開口部分且裝設於金屬板10之下表面側上的蝕刻區域中，使得蝕刻區域中之開口比率可減小。
舉例而言，第二抗蝕劑層22之晶格形開口部分22a中之每一者量測為20μm×20μm至50μm×50μm。第二抗蝕劑層22之開口部分22a的形狀或裝設位置可理想地設定。第二抗蝕劑層22之開口部分22a可分離地裝設於金屬板10之下表面的蝕刻區域中，以藉此將開口比率設定為預定值。
因此，在金屬板10之上表面側上，蝕刻劑之供應增加且蝕刻速率因此增加。另一方面，在金屬板10之下表面側上，蝕刻劑之供應減小且蝕刻速率因此減小。
舉例而言，當第二抗蝕劑層22之開口部分22a對金屬板10之下表面之蝕刻區域的開口比率經設定為約50%時，金屬板10之下表面側上的蝕刻速率約為金屬板10之上表面側上的蝕刻速率的一半。
或者，當金屬板10之相對表面藉由噴霧蝕刻裝置蝕刻時，諸如待供應至金屬板10之上表面及下表面的蝕刻溶液之壓力的條件可經調整使得金屬板10之上表面側上的蝕刻速率可較高。
在此狀況下，例如，可使用以下蝕刻條件。
‧蝕刻溶液：氯化銅溶液
‧蝕刻溶液之溫度：40℃
‧上側噴霧壓力：0.13MPa至0.17MPa(例如，0.15MPa)
‧下側噴霧壓力：0.03MPa至0.07MPa(例如，0.05MPa)
‧金屬板10之輸送機輸送速度：1.55公尺/分鐘
在此狀況下，晶格形開口部分22a並不必須設置於金屬板10之下表面側上的第二抗蝕劑層22中，但第二抗蝕劑層22之集體開口部分22a可形成於蝕刻區域中。
或者，當金屬板10之下表面側上的蝕刻速率經設定為相當低時，晶格形開口部分22a可設置於第二抗蝕劑層22中，且噴霧蝕刻裝置之前述蝕刻條件可使用。
圖8A展示第一抗蝕劑層21及第二抗蝕劑層22已自圖7A中所展示之金屬板10移除的狀態。
如圖8A中所展示，在金屬板10之上表面中之晶粒墊形成區域A中，金屬板10自其上表面經蝕刻至其厚度之中間使得可形成第一凹槽C1。另外，由於晶粒墊形成區域A中之金屬板10之下表面受圖7A中所展示之前述第二抗蝕劑層22保護，因此晶粒墊形成區域A中之金屬板10的下表面未經蝕刻而保留。
因此，由第一凹槽C1之底板製成之晶粒墊部分12形成於金屬板10中。
另外，在金屬板10之上表面中的端子形成區域B中之每一者中，金屬板10自其上表面經蝕刻至其厚度之中間使得可形成第二凹槽C2。
此外，在金屬板10之下表面中的端子形成區域B中，金屬板10自其下表面經蝕刻至其厚度之中間使得可形成第三凹槽C3。另外參看圖8B之部分縮減平面圖。在平面圖中，第二凹槽C2及第三凹槽C3對應地裝設於彼此重疊的區域中。
以此方式，金屬板10之相對表面藉由第一凹槽C1、第二凹槽C2及第三凹槽C3圖案化，使得可形成晶粒墊部分12及 複數個電極14a之圖案中之每一者。在圖8B之實施例中，複數個電極14a類似於圓柱而形成於金屬板10之相對表面上。
該等電極14a中之每一者具備第一突出部分E1及第二突出部分E2。第一突出部分E1自金屬板10之耦接部分16的上表面向上突出。第二突出部分E2自金屬板10之耦接部分16的下表面向下突出。
或者，導線佈線部分可形成，其中導出佈線連接至電極14a。
另外，藉助於實施例，在平面圖中晶粒墊部分12形成為矩形。
另外，上表面側上之第一凹槽C1及第二凹槽C2與下表面側上之第三凹槽C3之間的金屬板10之薄板部分被留下作為耦接部分16。
晶粒墊部分12藉由耦接部分16耦接至電極14a。另外，複數個電極14a藉由耦接部分16彼此耦接。
如上文所描述，柱狀電極14a形成，其中之每一者包括設置於金屬板10之上表面中的第一突出部分E1及設置於金屬板10之下表面中的第二突出部分E2。該晶粒墊部分12及該複數個電極14a經形成使得晶粒墊部分12藉由耦接部分16耦接至複數個電極14a。
舉例而言，當金屬板10之厚度為120μm時，上表面側上之第一凹槽C1及第二凹槽C2中之每一者的深度D1經設定為約90μm，且下表面側上之第三凹槽C3的深度D2經設定為約10μm至20μm。
因此，電極14a中之每一者的第一突出部分E1之高度經設定為高於電極14a之第二突出部分E2之高度。換言之，電極14a之上表面與耦接部分16之間的距離(亦即，深度D1)大於電極14a之下表面與耦接部分16之間的距離(亦即，深度D2)。特定而言，電極14a之上表面與耦接部分16之間的距離對電極14a之下表面與耦接部分16之間的距離的比率(D1/D2)在4.5至9之範圍內。
在如上文所描述之具體例中，不僅第一凹槽C1及第二凹槽C2自金屬板10之上表面側形成，而且第三凹槽C3預先自金屬板10之下表面側形成。因此，如稍後將描述，相較於根據初步事項之結構中之蝕刻量，由金屬板10之薄板部分製成之耦接部分16經蝕刻以個別地分離電極14a的蝕刻量可更大地減小。
金屬板10之下表面中的第三凹槽C3與金屬板10之上表面中的第一凹槽C1及第二凹槽C2同時形成。因此，第三凹槽C3之形成並不引起步驟數目之任何增加。
當如描述於前述圖7B中，經由第二抗蝕劑層22之晶格形開口部分22a將金屬板10自其下表面側進行蝕刻時，形成於金屬板10之下表面中的大量細孔最終彼此連通以藉此形成第三凹槽C3。
第二抗蝕劑層22之開口部分22a的開放條件或蝕刻條件可經調整，使得第三凹槽C3之底部(耦接部分16之下表面)亦可形成為粗糙表面S，在該粗糙表面處形成精細不規則性，如圖9中所展示。
因此，第三凹槽C3之底部(耦接部分16之下表面)的 表面粗糙度可設定為大於第一凹槽C1及第二凹槽C2之底部中之每一者(耦接部分16之上表面及晶粒墊部分12之上表面中之每一者)的表面粗糙度。
另外，當第三凹槽C3之底部(耦接部分16之下表面)形成為粗糙表面S時，蝕刻耦接部分16之蝕刻速度可歸因於底部之表面積的增加而增加。因此，生產力可得到改良。
接下來，如圖10A中所展示，第一鍍敷抗蝕劑層31形成於圖8A中所展示之結構本體的上表面上，且第二鍍敷抗蝕劑層32形成於該結構本體之下表面上。第一鍍敷抗蝕劑層31及第二鍍敷抗蝕劑層32中之每一者由電沈積抗蝕劑形成。
或者，已形成有第一凹槽C1至第三凹槽C3之金屬板10可浸沒於液體抗蝕劑中，使得抗蝕劑可沈積於金屬板10之相對表面中之每一者上。
另外，金屬板10之上表面上的第一鍍敷抗蝕劑層31曝露於光且基於光微影而顯影，如圖10B中所展示。因此，第一鍍敷抗蝕劑層31經圖案化使得可形成開口部分31a。第一鍍敷抗蝕劑層31之開口部分31a裝設於電極14a之上表面上以曝露電極14a之上表面。
相繼地，金屬板10之下表面上的第二鍍敷抗蝕劑層32曝露於光且基於光微影而顯影。因此，第二鍍敷抗蝕劑層32經圖案化使得可形成開口部分32a。
第二鍍敷抗蝕劑層32之開口部分32a裝設於電極14a之下表面及晶粒墊部分12之下表面上以曝露電極14a之下表面及晶粒墊部分12之下表面。
接下來，如圖11中所展示，使用金屬板10作為用於鍍敷之功率饋入路徑而執行電解鍍敷。在金屬板10中，晶粒墊部分12及電極14a已形成。因此，第一金屬鍍層40形成於第一鍍敷抗蝕劑層31之開口部分31a內部的電極14a之上表面上。
另外，第二金屬鍍層42形成於第二鍍敷抗蝕劑層32之開口部分32a內部的電極14a之下表面及晶粒墊部分12之下表面上。
因此，端子部分14中之每一者藉由電極14a、形成於電極14a之上表面上的第一金屬鍍層40及形成於電極14a之下表面上的第二金屬鍍層42組態。
作為第一金屬鍍層40及第二金屬鍍層42中之每一者的實施例，可使用自電極14a側依序包括鎳(Ni)層/鈀(Pd)層/金(Au)層之多層薄膜。舉例而言，Ni層為1.0μm厚，Pd層為0.05μm厚，且Au層為0.01μm至0.02μm厚。金層可為金(Au)銀(Ag)合金層。
或者，可使用自電極14a側依序包括鎳(Ni)層/金(Au)層之多層薄膜。
另外，銀(Ag)鍍層或錫(Sn)鍍層可用作第一金屬鍍層40及第二金屬鍍層42中之每一者。
因此，第一金屬鍍層40及第二金屬鍍層42形成為含有諸如金或銀之貴金屬。
接著，如圖12中所展示，將第一鍍敷抗蝕劑層31及第二鍍敷抗蝕劑層32自圖11中所展示之結構本體移除。
以前述方式，可獲得根據第一具體例之每一導線架1。
如圖12中所展示，根據第一具體例之導線架1具備 晶粒墊部分12及圍繞晶粒墊部分12裝設之端子部分14。
在導線架1中，第一凹槽C1及第二凹槽C2形成於金屬板10之上表面側上，且第三凹槽C3形成於金屬板10之下表面側上。第三凹槽C3裝設於對應於第二凹槽C2之位置中。另外，第一凹槽C1、第二凹槽C2及第三凹槽C3形成為延伸直至金屬板10之厚度的中間。
晶粒墊部分12由金屬板10之第一凹槽C1的底板製成。第一凹槽C1之底板為金屬板10之剩餘部分，該金屬板已自其上表面側經蝕刻至其厚度之中間。晶粒墊部分12設置為自金屬板10之耦接部分16的下表面向下突出。
端子部分14中之每一者具備由金屬板10製成之電極14a。端子部分14之電極14a藉由第一凹槽C1、第二凹槽C2及第三凹槽C3形成。第一凹槽C1及第二凹槽C2形成於金屬板10之上表面側上。第三凹槽C3形成於金屬板10之下表面側上。
電極14a設置為自金屬板10之上表面及下表面突出。電極14a具有設置於金屬板10之上表面中的第一突出部分E1及設置於金屬板10之下表面中的第二突出部分E2。因此，下表面側上之一個第二突出部分E2對應地設置於上表面側上之一個第一突出部分E1上，使得可建置一個電極14a。
作為一實施例，電極14a係類似於柱以突出方式形成。柱之實施例包括圓柱及方柱等。
另外，電極14a可以突出方式形成為截頭錐(truncated cone)，其中前端之直徑小於底座部分之直徑(金屬板10側直徑)。
另外，突出電極14a之側表面可形成為彎曲形狀。在 此狀況下，電極14a之側表面形成為類似於柱而突出的在電極14a之軸線方向上彎曲的彎曲形狀。
以此方式，類似於柱而自金屬板10之上表面及下表面突出的一個端子部分14經設置。
第一凹槽C1與第三凹槽C3之間及第二凹槽C2與第三凹槽C3之間的金屬板10之薄板部分被留下作為耦接部分16。
晶粒墊部分12藉由耦接部分16連接及耦接至端子部分14之電極14a。另外，端子部分14之電極14a藉由耦接部分16彼此連接及耦接。
裝設於最外區域中之端子部分14之電極14a藉由耦接部分16連接至外部架(未圖示)以便由外部架支撐。
端子部分14之電極14a之上部部分的側表面、耦接部分16之上表面及晶粒墊部分12之上表面自第一金屬鍍層40曝露。
另外，如圖12中之部分放大剖視圖中所展示，第一金屬鍍層40形成於每一端子部分14之電極14a的上表面上。在第一具體例中，作為第一金屬鍍層40之下表面的圓周邊緣部分接觸第一突出部分E1之結構的第一實施例，第一金屬鍍層40之面積經設定為等於電極14a之上表面的面積。
第一金屬鍍層40之側表面與電極14a之側表面齊平。電極14a之第一突出部分E1的整個側表面自第一金屬鍍層40曝露。
另外，第二金屬鍍層42形成於每一端子部分14之電極14a的下表面上。第二金屬鍍層42之面積經設定為等於電極14a 之下表面的面積。電極14a之第二突出部分E2的整個側表面自第二金屬鍍層42曝露。
另外，耦接部分16耦接至晶粒墊部分12之側表面上部部分，且晶粒墊部分12之側表面下部部分裝設為自耦接部分16向下延伸。另外，第二金屬鍍層42形成於晶粒墊部分12之下表面上。第二金屬鍍層42分離地形成於晶粒墊部分12及端子部分14上。晶粒墊部分12之側表面自第二金屬鍍層42曝露。
在圖12之實施例中，端子部分14類似於島狀物而經裝設(圖8B)。然而，端子部分14可用作墊，且導出佈線連接至墊之導線部分可彼此分離地形成。
如稍後將描述，在將第二金屬鍍層42作為遮罩之情況下，將耦接部分16自其待開孔之下表面側進行濕式蝕刻。因此，晶粒墊部分12與端子部分14分離，且端子部分14彼此分離。
在該具體例中，在第一凹槽C1及第二凹槽C2形成於金屬板10之上表面中的同時，第三凹槽C3亦預先形成於金屬板10之下表面中。因此，耦接部分16之厚度減小。
舉例而言，根據初步事項中所描述之方法，當銅板100之厚度為120μm時，銅板100之耦接部分的厚度為30μm。
另一方面，在該具體例中，金屬板10自其上表面側經蝕刻至90μm之深度且自其下表面側經蝕刻至10μm至20μm之深度。因此，金屬板10之耦接部分16為10μm至20μm(120μm一(90μm+(10μm至20μm)))厚。因此，用於移除耦接部分16之蝕刻量可減小。
因此，蝕刻耦接部分16之處理時間可縮短使得可改 良生產效率。另外，由於蝕刻時間縮短，因此過量蝕刻或不足蝕刻之風險甚至在諸如蝕刻溶液之濃度、溫度等的製程條件中存在波動時仍可減小。
另外，在根據該具體例之導線架1中，每一端子部分14之第一突出部分E1的高度經設定為高於端子部分14之第二突出部分E2的高度。如稍後將描述，當電子構件裝置經建置時，電極14a之第一突出部分E1的整個側表面藉由密封性樹脂密封。
當端子部分14之第一突出部分E1的高度在此場合下為高的時，藉由密封性樹脂密封之端子部分14的區域為大的。因此，可防止端子部分14自密封性樹脂剝離，使得可改良可靠性。
另外，當電子構件安裝於晶粒墊部分12上時，出於最小化用於佈線接合之每一電線的長度的原因，較佳將電子構件之上表面及端子部分14之上表面裝設於相同高度位置中。
在根據該具體例之導線架1中，端子部分14之第一突出部分E1的高度可易於設定為高於端子部分14之第二突出部分E2的高度，如前述製造方法中已描述。因此，端子部分14之第一突出部分E1的高度可調整為甚至在安裝厚度厚之電子構件時仍適合於電子構件之厚度。
另外，在用於根據該具體例之導線架1的製造方法中，在第一金屬鍍層40在前述圖11中形成於電極14a之上表面上之後，不必自上表面側進一步蝕刻電極14a。
此係因為當金屬板10之相對表面在前述圖7A及圖7B中經蝕刻使得具有所要長度之第一突出部分E1可藉由蝕刻一次形成時，上表面側上之蝕刻速率可設定為高於下表面側上之蝕刻速 率。
因此，第一金屬鍍層40之面積等於電極14a之上表面的面積。第一金屬鍍層40之下表面的圓周邊緣部分接觸電極14a。亦即，第一金屬鍍層40之整個下表面接觸電極14a。
因此，可防止第一金屬鍍層40之剝離或圖案剝落之出現，且可確保足夠的線接合區域。因此，在執行佈線接合時之可靠性可得到改良。
接下來，將描述一種用於使用圖12中之導線架1以建置電子構件裝置之方法。
如圖13A中所展示，製備半導體晶片50，該半導體晶片具有設置於其前表面上之連接端子52。半導體晶片50之連接端子52面向上且半導體晶片50之後表面藉由黏著劑54固定於導線架1之晶粒墊部分12上。
如圖13B之部分縮減平面圖中所展示，半導體晶片50安裝於正方形晶粒墊部分12上且由複數個端子部分14包圍。
半導體晶片50為電子構件之實施例。各種電子構件可安裝於導線架1之晶粒墊部分12上。
相繼地，如圖14A中所展示，半導體晶片50之連接端子52藉由線接合方法經由電線W連接至導線架1之端子部分14之上部末端處的第一金屬鍍層40。作為電線W中之每一者，可使用金、鋁、銅或其類似物製成的金屬線。
另外，密封性樹脂(囊封樹脂)60形成於導線架1上以密封(或囊封)半導體晶片50、端子部分14及電線W，如圖14B中所展示。作為密封性樹脂60之實施例，可使用諸如環氧樹脂之 絕緣樹脂。
在此場合下，晶粒墊部分12與端子部分14藉由耦接部分16彼此耦接。因此，密封性樹脂60並不形成於導線架1之下表面側上，使得端子部分14之下側上的第二金屬鍍層42可按原樣自密封性樹脂60曝露。
接下來，如圖14B及圖15中所展示，在將端子部分14之下表面中之第二金屬鍍層42作為遮罩的情況下，將導線架1之耦接部分16自下表面側進行濕式蝕刻。耦接部分16藉由濕式蝕刻開孔使得密封性樹脂60之下表面可曝露。因此，金屬板10之下表面係在將第二金屬鍍層42作為遮罩之情況下蝕刻。因此，金屬板10經移除。
因此，晶粒墊部分12與端子部分14分離，且端子部分14個別地分離，如圖15中所展示。
晶粒墊部分12與每一端子部分14藉由密封性樹脂60彼此整合。因此，甚至在晶粒墊部分12與端子部分14彼此分離時，其兩者仍由密封性樹脂60支撐。
在此場合下，導線架1之耦接部分16的蝕刻時間縮短，如上文所描述。因此，生產效率可得到改良。另外，過量蝕刻或不足蝕刻之風險可減小。因此，有可能解決如下問題：間隙可產生於密封性樹脂60與端子部分14之側表面中之每一者之間，或端子部分14可保持彼此連接。
接著，將密封性樹脂60及導線架1切割以便獲得每一個別產品。將以晶格圖案裝設於金屬板10中之產品區域劃分成個別產品區域。因此，可獲得個別電子構件裝置。
在金屬板10及產品區域之鄰近者之間的耦接部分16已藉由蝕刻完全移除的狀況下，僅切割密封性樹脂60。因此，可獲得個別電子構件裝置。
以前述方式，可獲得根據第一具體例之電子構件裝置2，如圖16中所展示。
在如圖16中所展示之根據第一具體例的電子構件裝置2中之每一者中，具有面向上之連接端子52的半導體晶片50之後表面藉由黏著劑54固定於晶粒墊部分12上。晶粒墊部分12由金屬板10製成。
複數個端子部分14係類似於島狀物而分離且圍繞晶粒墊部分12裝設。端子部分14中之每一者係類似於柱而形成。端子部分14之下部末端側設置為自密封性樹脂60向下突出。
另外參看圖16中之部分放大剖視圖。端子部分14形成為包括電極14a、第一金屬鍍層40及第二金屬鍍層42。第一金屬鍍層40形成於電極14a之上表面上。第二金屬鍍層42形成於電極14a之下表面上。
另外，半導體晶片50之連接端子52經由電線W連接至端子部分14之上表面中的第一金屬鍍層40。此外，半導體晶片50、電線W以及端子部分14之上部部分藉由密封性樹脂60密封。
在將第二金屬鍍層42作為遮罩之情況下，將圖12中之導線架1的前述耦接部分16自下表面側進行濕式蝕刻。因此，電子構件裝置2之端子部分14彼此分離。
參看圖16中之部分放大剖視圖。耦接部分16係自第 二金屬鍍層42之圖案末端部分各向同性地蝕刻。因此，耦接部分16之蝕刻表面16a形成為下切形狀。因此，第二金屬鍍層42之上表面的圓周邊緣部分自電極14a曝露。
另外，耦接部分16之蝕刻表面16a與第一凹槽C1及第二凹槽C2之內表面相交。因此，向外突出之側表面突起P形成於端子部分14之電極14a的側表面上。側表面突起P之前端裝設為定位於密封性樹脂60之下表面上。
因此，端子部分14之電極14a中之每一者具備上表面、下表面、形成於上表面與下表面之間的側表面，及形成於側表面上之突起P。電極14a之上部部分的高度經設定為高於電極14a之下部部分的高度。另外，第一金屬鍍層40之下表面的圓周邊緣部分中之對應者接觸電極14a。
端子部分14中之第一金屬鍍層40以及電極14a之上部部分藉由密封性樹脂60密封。另外，端子部分14中之第二金屬鍍層42以及電極14a之下部部分自密封性樹脂60曝露。亦即，第一金屬鍍層40以及電極14a之側表面之一部分嵌入於密封性樹脂60中，且第二金屬鍍層42以及電極14a之側表面之另一部分自密封性樹脂60曝露。
以此方式，端子部分14之藉由密封性樹脂60密封的區域大於端子部分14之自密封性樹脂60曝露的區域。因此，端子部分14之可靠性可得到改良。
根據該具體例之電子構件裝置2係使用圖12中所展示之前述導線架1製造。因此，初步事項中所描述之問題可得到解決，使得電子構件裝置2可以高良率可靠地製造。
(第二具體例)
圖17A及圖17B以及圖18為用於解釋根據第二具體例之導線架的圖。圖19為展示根據第二具體例之電子構件裝置的圖。
在用於根據第二具體例之導線架的製造方法中，圖10A及圖10B之前述步驟中的第一鍍敷抗蝕劑層31之開口部分31a的位置發生改變，如圖17A中所展示。
另外參看圖17A中之部分放大平面圖。第一鍍敷抗蝕劑層31之開口部分31a裝設於電極14a之上表面的中心部分上，且電極14a之上表面的圓周邊緣部分由第一鍍敷抗蝕劑層31覆蓋。
接下來，如圖17B中所展示，第一金屬鍍層40以與圖11之前述步驟中相同的方式形成於第一鍍敷抗蝕劑層31之開口部分31a內部的電極14a之上表面的中心部分上。另外，第二金屬鍍層42以相同方式形成於第二鍍敷抗蝕劑層32之開口部分32a內部的電極14a之下表面上。接著，將第一鍍敷抗蝕劑層31及第二鍍敷抗蝕劑層32移除。
因此，獲得根據第二具體例之導線架1a，如圖18中所展示。
另外參看圖18之部分放大剖視圖及部分放大平面圖。在第二具體例中，作為第一金屬鍍層40之下表面的圓周邊緣部分接觸第一突出部分E1之結構的第二實施例，第一金屬鍍層40之面積經設定為小於電極14a之上表面的面積。第一金屬鍍層40裝設為覆蓋電極14a之上表面的中心部分，且電極14a之上表面的圓周邊緣部分自第一金屬鍍層40曝露。
亦參考第一具體例中之圖12中所展示的第一金屬鍍層40之前述結構。第一金屬鍍層40之面積經設定為等於或小於電極14a之上表面的面積。
對圖18中所展示之導線架1a執行與圖13A及圖13B、圖14A及圖14B以及圖15之前述步驟相同的步驟。因此，獲得根據第二具體例之電子構件裝置2a，如圖19中所展示。
根據第二具體例之導線架1a及電子構件裝置2a可獲得與根據第一具體例之效應相同的效應。
另外，在根據第二具體例之電子構件裝置2a的導線架1a之端子部分14中，電極14a之上表面的圓周邊緣部分自第一金屬鍍層40曝露。因此，電極14a與密封性樹脂60之間的接觸面積增加。
與第一金屬鍍層40相比，形成電極14a之金屬板10具有至密封性樹脂60之較高黏著力。因此，電極14a與密封性樹脂60之間的黏著力得到改良。因此，易於獲得如下結構：可防止端子部分14自密封性樹脂60剝離。
(第三具體例)
圖20A及圖20B以及圖21為用於解釋根據第三具體例之導線架的圖。圖22為展示根據第三具體例之電子構件裝置的圖。
在用於根據第三具體例之導線架的製造方法中，圖10A及圖10B之前述步驟中的第一鍍敷抗蝕劑層31之開口部分31a的位置發生改變，如圖20A中所展示。在第三具體例中，第一鍍敷抗蝕劑層31經圖案化使得電極14a之上表面及側表面上部部分可 自第一鍍敷抗蝕劑層31之開口部分31a曝露。
接下來，如圖20B中所展示，第一金屬鍍層40以與圖11之前述步驟中相同的方式形成於第一抗蝕劑層31之開口部分31a內部的電極14a之上表面及側表面上部部分上。另外，第二金屬鍍層42以相同方式形成於第二鍍敷抗蝕劑層32之開口部分32a內部的電極14a之下表面上。接著，將第一鍍敷抗蝕劑層31及第二鍍敷抗蝕劑層32移除。
因此，獲得根據第三具體例之導線架1b，如圖21中所展示。
參看圖21中之部分放大剖視圖及部分放大平面圖。在第三具體例中，作為第一金屬鍍層40之下表面的圓周邊緣部分接觸第一突出部分E1的結構之第三實施例，第一金屬鍍層40形成為自電極14a之上表面延伸至電極14a之側表面。端子部分14之第一突出部分E1的側表面下部部分自第一金屬鍍層40曝露。
對圖21中所展示之導線架1b執行與圖13A及圖13B、圖14A及圖14B以及圖15之前述步驟相同的步驟。因此，獲得根據第三具體例之電子構件裝置2b，如圖22中所展示。
根據第三具體例之導線架1b及電子構件裝置2b可獲得與根據第一具體例之效應相同的效應。
另外，在根據第三具體例之電子構件裝置2b的導線架1b之端子部分14中，第一金屬鍍層40形成為自電極14a之上表面延伸至電極14a之側表面。因此，第一金屬鍍層40與電極14a之間的黏著力可得到改良，使得可進一步防止第一金屬鍍層40剝離。
(第四具體例)
圖23A及圖23B、圖24A及圖24B以及圖25為用於解釋根據第四具體例之導線架的圖。圖26及圖27為展示根據第四具體例之電子構件裝置的圖。
在第四具體例中，導線架之晶粒墊部分形成為自金屬板之下表面及上表面突出。
在第四具體例中，第一抗蝕劑層21之圖案亦在圖6A及圖6B之前述步驟中裝設於金屬板10之上表面的晶粒墊形成區域A中，如圖23A及圖23B中所展示。
接下來，將第一抗蝕劑層21及第二抗蝕劑層22用作遮罩，藉由與圖7A之前述步驟中相同的方法將金屬板10自其相對表面側濕式蝕刻至其厚度之中間，如圖24A及圖24B中所展示。
圖24A及圖24B展示在第一抗蝕劑層21及第二抗蝕劑層22已移除之後的狀態。
在第四具體例中，晶粒墊部分12形成為自金屬板10之耦接部分16的下表面及上表面突出，如圖24A及圖24B中所展示。
相繼地，對圖24A中所展示之結構本體執行與圖10A至圖12之前述步驟相同的步驟。
因此，獲得根據第四具體例之導線架1c，如圖25中所展示。根據第四具體例之導線架1c與根據第一具體例之導線架1的不同之處在於，晶粒墊部分12自金屬板10之上表面突出。晶粒墊部分12之上表面的高度位置與每一端子部分14之電極14a之上表面的高度位置相同。
其他元件與根據第一具體例之導線架1中的元件相同。
接下來，如圖26中所展示，半導體晶片50藉由黏著劑54以與圖13A之前述步驟中相同的方式固定於圖25中之導線架1c的晶粒墊部分12上。接下來，半導體晶片50之連接端子52經由電線W以與圖14A之前述步驟中相同的方式連接至導線架1c之端子部分14的第一金屬鍍層40。
相繼地，用於密封半導體晶片50、端子部分14及電線W之密封性樹脂60以與圖14B之前述步驟中相同的方式形成於導線架1c上。
另外，將端子部分14之下表面中的第二金屬鍍層42用作遮罩，以與圖14B及圖15之前述步驟中相同的方式將導線架1c之耦接部分16自其下表面側進行濕式蝕刻，如圖27中所展示。
因此，晶粒墊部分12與端子部分14分離，且端子部分14個別地分離。
接著，將密封性樹脂60及導線架1c切割使得可獲得每一個別產品。
以前述方式，獲得根據第四具體例之電子構件裝置2c，如圖27中所展示。
根據第四具體例之導線架1c及電子構件裝置2c可獲得與根據第一具體例之效應相同的效應。
另外，在根據第四具體例之導線架1c中，晶粒墊部分12形成為具有與尚未經機器加工之金屬板10相同的厚度，如圖27中所展示。因此，根據第四具體例之晶粒墊部分12的體積大於 根據第一具體例之晶粒墊部分12的體積。
晶粒墊部分12由具有高熱導率之銅板製成。因此，自半導體晶片50產生之熱可將熱自晶粒墊部分12高效地耗散至外部。因此，電子構件裝置之熱耗散可得到改良。
(第五具體例)
圖28至圖30為用於解釋根據第五具體例之導線架及電子構件裝置的圖。在第五具體例中，半導體晶片覆晶連接至導線架。
當根據第四具體例之圖25之前述導線架1c經製造時，晶粒墊部分12形成為第五具體例中之共同端子部分13，如圖28中所展示。
由與第一金屬鍍層40相同之層製成的複數個連接電極40a形成於共同端子部分13之上表面上。在將第一金屬鍍層40形成於電極14a之上表面上的步驟中，連接電極40a同時形成於共同端子部分13之上表面上。
因此，獲得根據第五具體例之導線架1d，如圖28中所展示。根據第四具體例之圖25的導線架1c之前述晶粒墊部分12充當第五具體例中之共同端子部分13，如圖28中所展示。由與第一金屬鍍層40相同之層製成的連接電極40a形成於共同端子部分13之上表面上。
在第五具體例中，共同端子部分13上之連接電極40a係以與端子部分14相同之方式形成，以便覆晶連接半導體晶片。舉例而言，在平面圖中，連接電極40a中之每一者形成為圓形墊形狀。
接下來，如圖29中所展示，製備具備連接端子52之半導體晶片50。導線架1d之端子部分14及連接電極40a的配置對應於半導體晶片50之連接端子52。
半導體晶片50之連接端子52經由接合部分54(諸如，焊料凸塊)覆晶連接至端子部分14之上部末端處之第一金屬鍍層40與共同端子部分13上之連接電極40a兩者。
各種方法可用作用於半導體晶片50之接合方法。除焊料凸塊外，金凸塊亦可用作接合部分54。
另外，銅柱可形成於半導體晶片50之連接端子52上且藉由焊接而接合至端子部分14及連接電極40a。
接著，半導體晶片50與導線架1d之間的間隙由密封性樹脂60填充，且半導體晶片50之上表面及側表面藉由密封性樹脂60密封，如圖29中所展示。
另外，如圖30中所展示，將端子部分14之下表面中的第二金屬鍍層42用作遮罩，以與圖14B及圖15之前述步驟中相同的方式將導線架1d之耦接部分16自其下表面側進行濕式蝕刻。
因此，共同端子部分13與端子部分14分離，且端子部分14個別地分離。
接著，將密封性樹脂60及導線架1d切割使得可獲得每一個別產品。
以前述方式，獲得根據第五具體例之電子構件裝置2d。
在第五具體例中，類似於端子部分14，共同端子部分13之下部末端及側表面之一部分自密封性樹脂60突出，且共同 端子部分13下方之第二金屬鍍層42自密封性樹脂60曝露。
根據第五具體例之導線架1d及電子構件裝置2d可獲得與根據第一具體例之效應相同的效應。
另外，在第五具體例中，半導體晶片可以覆晶連接方式安裝。因此，導線架1d可適應於半導體晶片之端子數目的增加。
另外，導線架1d之共同端子部分13可用作對應於半導體晶片之連接端子的共同電源供應端子或共同接地端子。因此，導線架1d可適應於半導體晶片之端子數目的進一步增加。
(第六具體例)
根據第六具體例之導線架1e及電子構件裝置2e將在下文參看圖31至圖33進行描述。圖31為展示根據第六具體例之導線架1e的剖視圖。圖32為展示用於根據第六具體例之電子構件裝置2e的製造方法之剖視圖。圖33為展示根據第六具體例之電子構件裝置2e的剖視圖。
如圖31中所展示，根據第六具體例之導線架1e具有代替根據第五具體例之圖28之前述導線架1d中的共同端子部分13而以晶格圖案分離地裝設的複數個端子部分14。
半導體晶片50之連接端子52經由接合部分54(諸如，焊料凸塊)覆晶連接至端子部分14之上部末端處的第一金屬鍍層40。另外，半導體晶片50之下表面及側表面以及端子部分14中之第一金屬鍍層40及電極14a之上部部分藉由密封性樹脂60密封。
端子部分14中之每一者中的電極14a的下部末端及側表面之一部分自密封性樹脂60突出，且第二金屬鍍層42自密封 性樹脂60曝露。
在圖32之實例中，半導體晶片50之後表面自密封性樹脂60曝露。然而，半導體晶片50之後表面可藉由密封性樹脂60密封。
圖33中之根據第六具體例的電子構件裝置2e與圖30中之根據第五具體例的電子構件裝置2d相同，例外為代替共同端子部分13裝設端子部分14。
根據第六具體例之電子構件裝置2e係藉由與用於圖30中之根據第五具體例的電子構件裝置2d之製造方法相同的方法製造。
根據第六具體例之導線架1e及電子構件裝置2e可獲得與根據第一具體例之效應相同的效應。
如上文所描述，例示性具體例及修改經詳細描述。然而，本發明不限於上文所描述之具體例及修改，且各種修改及替代物適用於上文所描述之具體例及修改而不背離申請專利範圍之範疇。
1‧‧‧導線架
10‧‧‧金屬板
12‧‧‧晶粒墊部分
14‧‧‧端子部分
14a‧‧‧柱狀電極
16‧‧‧耦接部分
40‧‧‧第一金屬鍍層
42‧‧‧第二金屬鍍層
C1‧‧‧第一凹槽
C2‧‧‧第二凹槽
C3‧‧‧第三凹槽
E1‧‧‧第一突出部分
E2‧‧‧第二突出部分

Claims (12)

  1. 一種導線架，其包含復數個端子部分及耦接至該複數個端子部分之一耦接部分，其中該複數個端子部分之每一者包含：一柱狀電極；一第一金屬鍍層，其形成於該電極之一上表面上；及一第二金屬鍍層，其形成於該電極之一下表面上，其中該電極之該上表面與該耦接部分之間的一第一距離大於該電極之該下表面與該耦接部分之間的一第二距離，及其中該耦接部分之一下表面的表面粗糙度大於該耦接部分之一上表面的表面粗糙度。
  2. 如請求項1之導線架，其中，該第一距離對該第二距離之比率在4.5至9之範圍內。
  3. 如請求項1之導線架，其中，該耦接部分之厚度在10μm至20μm之範圍內。
  4. 如請求項1之導線架，其中，在俯視圖中，該第一金屬鍍層之面積小於該電極之該上表面之面積。
  5. 如請求項1之導線架，其中，該第一金屬鍍層之整個下表面接觸該電極之該上表面。
  6. 如請求項1之導線架，其中，該第一金屬鍍層形成於該電極之該上表面及該電極之一側表面的一部分上。
  7. 如請求項1至6中任一項之導線架，其進一步包含：一晶粒墊 部分，其中該複數個端子部分係裝設為包圍該晶粒墊部分。
  8. 一種製造一導線架之方法，該方法包含：a)製備一金屬板；b)對該金屬板進行機械加工以形成複數個柱狀電極及耦接至該複數個電極之一耦接部分；c)在該等電極之每一者的一上表面上形成一第一金屬鍍層；及d)在該等電極之每一者的一下表面上形成一第二金屬鍍層，其中該等電極之每一者的該上表面與該耦接部分之間的一第一距離大於該等電極之每一者的該下表面與該耦接部分之間的一第二距離，及其中該耦接部分之一下表面的表面粗糙度大於該耦接部分之一上表面的表面粗糙度。
  9. 如請求項8之方法，其中，在俯視圖中，該第一金屬鍍層之面積小於該等電極之每一者的該上表面之面積。
  10. 如請求項8之方法，其中，該第一金屬鍍層係在該步驟c)中形成於該等電極之每一者的該上表面及該等電極之每一者的一側表面的一部分上。
  11. 如請求項8至10中任一項之方法，其中，步驟b)包括形成一品粒墊部分，及該複數個電極係裝設為包圍該晶粒墊部分。
  12. 一種製造一電子構件裝置之方法，該方法包含：a)形成包含複數個端子部分及耦接至該複數個端子部分之一耦接 部分的一導線架，其中該複數個端子部分之每一者包含一柱狀電極、形成於該電極之一上表面上的一第一金屬鍍層及形成於該電極之一下表面上的一第二金屬鍍層；b)在該導線架上安裝一電子構件以電連接至該複數個端子部分；c)藉由一密封性樹脂密封該導線架之一部分及該電子構件；及d)使用該第二金屬鍍層作為一遮置來蝕刻該耦接部分之一下表面，以便移除該耦接部分，其中該電極之該上表面與該耦接部分之間的一第一距離大於該電極之該下表面與該耦接部分之間的一第二距離，及其中該耦接部分之該下表面的表面粗糙度大於該耦接部分之一上表面的表面粗糙度。
TW106139334A 2016-11-15 2017-11-14 導線架及其製造方法暨製造電子構件裝置之方法 TWI733941B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016222098A JP6761738B2 (ja) 2016-11-15 2016-11-15 リードフレーム及びその製造方法、電子部品装置の製造方法
JP2016-222098 2016-11-15

Publications (2)

Publication Number Publication Date
TW201830626A TW201830626A (zh) 2018-08-16
TWI733941B true TWI733941B (zh) 2021-07-21

Family

ID=62106703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139334A TWI733941B (zh) 2016-11-15 2017-11-14 導線架及其製造方法暨製造電子構件裝置之方法

Country Status (4)

Country Link
US (1) US20180138107A1 (zh)
JP (1) JP6761738B2 (zh)
CN (1) CN108074903B (zh)
TW (1) TWI733941B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200035614A1 (en) * 2018-07-30 2020-01-30 Powertech Technology Inc. Package structure and manufacturing method thereof
JP7319808B2 (ja) * 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ
US11562948B2 (en) * 2019-11-04 2023-01-24 Mediatek Inc. Semiconductor package having step cut sawn into molding compound along perimeter of the semiconductor package

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097366A1 (en) * 2003-07-19 2006-05-11 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including leadframe roughened with chemical etchant to prevent separation between leadframe and molding compound
WO2006115267A1 (ja) * 2005-04-26 2006-11-02 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US20090230525A1 (en) * 2008-03-14 2009-09-17 Pao-Huei Chang Chien Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US20100258920A1 (en) * 2009-04-10 2010-10-14 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP2011029335A (ja) * 2009-07-23 2011-02-10 Mitsui High Tec Inc リードフレーム及びリードフレームの製造方法とこれを用いた半導体装置の製造方法
US20120074548A1 (en) * 2010-09-24 2012-03-29 Zigmund Ramirez Camacho Integrated circuit packaging system with interlock and method of manufacture thereof
WO2016031482A1 (ja) * 2014-08-26 2016-03-03 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
KR100373460B1 (ko) * 2001-02-08 2003-02-25 신무환 고효율 ＳｉＣ 소자제작을 위한 건식식각 공정
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
WO2009084597A1 (ja) * 2007-12-28 2009-07-09 Mitsui High-Tec, Inc. 半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレーム
JP5443497B2 (ja) * 2008-09-25 2014-03-19 エルジー イノテック カンパニー リミテッド リードフレームの製造方法
JPWO2010052973A1 (ja) * 2008-11-05 2012-04-05 株式会社三井ハイテック 半導体装置の製造方法
JP5195647B2 (ja) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
US8643166B2 (en) * 2011-12-15 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacturing thereof
JP2013168474A (ja) * 2012-02-15 2013-08-29 Toshiba Corp 多結晶シリコンのエッチング方法、半導体装置の製造方法およびプログラム
US9312194B2 (en) * 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097366A1 (en) * 2003-07-19 2006-05-11 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including leadframe roughened with chemical etchant to prevent separation between leadframe and molding compound
WO2006115267A1 (ja) * 2005-04-26 2006-11-02 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US20090230525A1 (en) * 2008-03-14 2009-09-17 Pao-Huei Chang Chien Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US20100258920A1 (en) * 2009-04-10 2010-10-14 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
TW201037776A (en) * 2009-04-10 2010-10-16 Advanced Semiconductor Eng Advanced quad flat non-leaded package structure and manufacturing method thereof
JP2011029335A (ja) * 2009-07-23 2011-02-10 Mitsui High Tec Inc リードフレーム及びリードフレームの製造方法とこれを用いた半導体装置の製造方法
US20120074548A1 (en) * 2010-09-24 2012-03-29 Zigmund Ramirez Camacho Integrated circuit packaging system with interlock and method of manufacture thereof
WO2016031482A1 (ja) * 2014-08-26 2016-03-03 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JP6761738B2 (ja) 2020-09-30
CN108074903A (zh) 2018-05-25
CN108074903B (zh) 2022-07-01
JP2018081979A (ja) 2018-05-24
US20180138107A1 (en) 2018-05-17
TW201830626A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
TWI741021B (zh) 導線架及電子組件裝置
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20070181983A1 (en) Semiconductor device and manufacturing method thereof
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
TWI733941B (zh) 導線架及其製造方法暨製造電子構件裝置之方法
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
TWI413210B (zh) 電子裝置封裝及製造方法
TWI752082B (zh) 導線架及電子組件裝置
TW201515181A (zh) 無芯層封裝結構及其製造方法
KR20000048246A (ko) 반도체 장치 제조용 캐리어 기판
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
TWI631671B (zh) 半導體元件安裝用基板、半導體裝置及其製造方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP2021061364A (ja) 半導体装置及び半導体装置の製造方法
JP7430988B2 (ja) 電子装置
JP7339231B2 (ja) 半導体装置用基板、半導体装置
TWI718947B (zh) 半導體封裝元件及其製造方法
JP2023142146A (ja) パッケージ基板、半導体装置
CN116646259A (zh) 封装结构及封装方法
TW202002741A (zh) 封裝基板製造方法及其封裝基板結構
JP2000150707A (ja) 樹脂封止型半導体装置およびその製造方法
JP4597183B2 (ja) 半導体装置の製造方法
TW201937613A (zh) 用於安裝半導體晶片的預模製襯底及其製造方法
JP2009141139A (ja) 半導体装置