WO2009084597A1 - 半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレーム - Google Patents

半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレーム Download PDF

Info

Publication number
WO2009084597A1
WO2009084597A1 PCT/JP2008/073627 JP2008073627W WO2009084597A1 WO 2009084597 A1 WO2009084597 A1 WO 2009084597A1 JP 2008073627 W JP2008073627 W JP 2008073627W WO 2009084597 A1 WO2009084597 A1 WO 2009084597A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating
tin
semiconductor device
lead frame
base
Prior art date
Application number
PCT/JP2008/073627
Other languages
English (en)
French (fr)
Inventor
Kiyoshi Matsunaga
Shuji Mori
Original Assignee
Mitsui High-Tec, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007340199A external-priority patent/JP2009164232A/ja
Priority claimed from JP2008023114A external-priority patent/JP4399503B2/ja
Application filed by Mitsui High-Tec, Inc. filed Critical Mitsui High-Tec, Inc.
Publication of WO2009084597A1 publication Critical patent/WO2009084597A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device in which an area array-shaped terminal is formed by directly etching a lead frame material, the semiconductor device, a method of manufacturing an intermediate product of the semiconductor device, and an intermediate product of the semiconductor device manufactured thereby.
  • the present invention also relates to a lead frame used for these.
  • Patent Document 1 a technique described in Patent Document 1 is known as a semiconductor device that uses a lead frame material made of copper or a copper alloy, etc., and realizes a semiconductor device provided with area array terminals by etching. .
  • This semiconductor device is characterized in that a metal plating film is used as an etching resist.
  • the following (1) and (2) are mentioned as the objective of the plating film formed in the terminal surface.
  • the upper surface (inner surface) of the terminal is for bonding wire connection at the time of IC assembly, and the lower surface of the terminal is for solder connection at the time of board mounting.
  • (2) Acts as a resist film for forming a pattern (terminal and pad) during etching. In particular, for the reason (2), it is necessary to select a metal material that is resistant to the etching solution for the plating film.
  • ferric chloride a ferric chloride solution
  • gold gold
  • an object of the present invention is to provide a semiconductor device manufacturing method and semiconductor device capable of forming an antioxidation film on the side surface of the mounting side terminal, a semiconductor device intermediate product manufacturing method, a semiconductor device intermediate product, and a lead frame. To do.
  • a method of manufacturing a semiconductor device according to a first circuit pattern in which a lead frame material is disposed so as to surround an element mounting region, and a columnar terminal whose upper surface serves as a wire bonding portion is formed.
  • the first and second circuit patterns are formed on the front side of the lead frame material formed on the front and back sides, 1) gold plating formed directly or through base nickel plating, and 2) formed through base nickel plating.
  • a second plating layer comprising any one of 1) a tin plating or a tin alloy plating formed through a base nickel plating, 2) a nickel plating without a base plating, 3) a tin plating or a tin alloy plating without a base plating
  • the outermost surface layer of the second plating layer is a tin plating or a tin alloy plating thick plating, and after the fifth step, heating reflow is performed. It is preferable to have a sixth step of performing the treatment to melt the thick plating and covering the outer peripheral surface of the columnar terminal protruding downward from the lower end of the sealing resin with the second plating layer.
  • the outer peripheral surface of the columnar terminal protruding downward from the lower end of the sealing resin can be covered with the second plating layer so as not to be oxidized.
  • the first and second etching solutions are alkaline etching solutions that dissolve the lead frame material but not tin and nickel (for example, tetramine copper chloride, other copper ammine complexes). ).
  • the underlying nickel plating is not corroded, and the thickness of the gold plating can be reduced.
  • the first plating layer is gold plating formed directly or through a base nickel plating
  • the second plating layer is a base plating without or It is tin plating or tin alloy plating formed through underlying nickel plating
  • the first etching solution is a ferric chloride solution
  • the second etching solution dissolves the lead frame material.
  • Tin and nickel can also be used as an alkaline etchant that does not dissolve.
  • the second plating layer formed on the external connection terminal portion protruding to the lower side of the semiconductor device may be an inexpensive metal other than gold, and the manufacture is easy and inexpensive.
  • the semiconductor device manufacturing method it is preferable that a plurality of the semiconductor devices are arranged side by side on the lead frame material and separated into pieces in the final process. Thereby, a large number of semiconductor devices can be manufactured simultaneously.
  • a semiconductor device in accordance with the above object includes a semiconductor element, a columnar terminal arranged in an area array around the semiconductor element, the upper surface being a wire bonding portion, and the lower surface being an external connection terminal portion, and the semiconductor An electrode pad of the element and a bonding wire for electrically connecting the wire bonding portion of each of the columnar terminals, and the semiconductor element, the bonding wire, and the upper half exposed portion (that is, a part) of the columnar terminal are resin
  • Each columnar terminal is formed by half-etching from the front side and the back side, and 1) gold plating formed through a base nickel plating on the top surface of each columnar terminal, and 2) formed through a base nickel plating.
  • the bottom surface of each columnar terminal is either 1) tin plating or tin alloy plating formed through underlying nickel plating, 2) nickel plating without underlying plating, 3) tin plating without underlying plating or tin alloy plating
  • a second plating layer made of 1 is formed.
  • a method of manufacturing an intermediate product of a semiconductor device wherein a lead frame material is disposed so as to surround an element mounting region and a columnar terminal whose upper surface is a wire bonding portion is formed.
  • a first step of forming a second circuit pattern including the columnar terminal on the front side and the columnar terminal whose lower surface serves as an external connection terminal portion on the back side by a resist film On the front side of the lead frame material on which the first and second circuit patterns are formed on the front and back sides, 1) gold plating formed through base nickel plating, 2) tin plating formed through base nickel plating Alternatively, a first plating layer composed of any one of tin plating, tin plating without base plating, 4) tin plating without base plating or tin alloy plating is provided on the back side of the lead frame material 1) base nickel A second plating layer formed of any one of tin plating or tin alloy plating formed through plating, 2) nickel plating without base plating, 3) tin plating without base plating or tin alloy plating is formed, respectively.
  • a second step A third step of half-etching the lead frame material from the front side thereof using the first plating solution as a resist film and a first etching solution; And a fourth step of resin-sealing after mounting a semiconductor element in the element mounting region on the front side of the lead frame material half-etched in the third step and wire bonding.
  • the back side is etched with the second etching solution, and the columnar terminals forming the external connection terminal portions are independently separated to form a semiconductor device.
  • the first and second etching solutions are alkaline etching solutions that dissolve the lead frame material but do not dissolve tin and nickel (for example, tetramine copper chloride). ).
  • An intermediate product of the semiconductor device according to the fourth invention is formed by semiconductor elements and half-etching, arranged in an area array around the semiconductor elements, and 1) formed on the upper surface through a base nickel plating Gold plating, 2) tin plating or tin alloy plating formed through base nickel plating, 3) nickel plating without base plating, 4) tin plating without base plating or tin alloy plating
  • a columnar terminal having a wire bonding portion having a first plating layer, a bonding wire that electrically connects an electrode pad of the semiconductor element and a wire bonding portion of each columnar terminal, the semiconductor element, and the bonding wire
  • the sealing resin for sealing the upper half exposed portion of the columnar terminal and the lower portion of the columnar terminal are integrally connected, and the front
  • For forming external connection terminals corresponding to columnar terminals 1) Tin plating or tin alloy plating formed through underlying nickel plating, 2) Nickel plating without underlying plating, 3) Tin plating or tin alloy without underlying plating
  • the semiconductor device has an element mounting portion on which the semiconductor element is mounted, and the upper surface of the element mounting portion is at the same height as the upper surface of the wire bonding portion, In some cases, an element mounting portion on which the semiconductor element is mounted is provided in (for example, the center) of the lead frame that is half-etched, and the upper surface of the element mounting portion is positioned below the half-etched columnar terminal.
  • a lead frame according to a fifth aspect of the present invention that meets the above-described object is arranged in an area array around the element mounting region, has a columnar terminal protruding independently in a columnar shape, and a wire bonding portion on the upper surface of the columnar terminal 1) Gold plating formed through underlying nickel plating, 2) Tin plating or tin alloy plating formed through underlying nickel plating, 3) Nickel plating without underlying plating, 4) No underlying plating A first plating layer made of either tin plating or tin alloy plating is formed; The lower surface is continuous in a non-compartmental manner, and 1) tin plating or tin alloy plating formed through underlying nickel plating on the portion to be the external connection terminal portion directly below the wire bonding portion, 2) nickel without underlying plating Plating, 3) a lead frame for forming a second plating layer made of any one of tin plating without tin plating or tin alloy plating, A semiconductor element is mounted in the element mounting region
  • tin alloy plating includes solder plating.
  • the lead frame material is preferably copper or a copper alloy, but may be any other metal (for example, an iron alloy) as long as it can be etched.
  • the present invention has the following operational effects.
  • a second plating layer including any one of tin plating, tin alloy plating, and nickel plating is formed on the surface of the terminal on the board mounting side, that is, the external connection terminal portion, excluding expensive gold plating. Therefore, the cost of the semiconductor device can be reduced.
  • the second plating layer described above is used in place of expensive gold plating, it is easy to increase the thickness of this plating layer, and as a result of these plating acting as a resist film. The etching factor around the back side is relaxed, and as a result, a fine columnar terminal can be formed.
  • (A) is sectional drawing of the semiconductor device based on the 1st Example of this invention
  • (B) is sectional drawing of the intermediate product of this semiconductor device. It is a bottom view of the semiconductor device.
  • (A)-(H) are explanatory drawings of the manufacturing method of the same semiconductor device.
  • (A), (B) is explanatory drawing which shows the manufacture process of the semiconductor device.
  • (A) is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention
  • (B) is a cross-sectional view in which first and second circuit patterns are formed on a lead frame material. It is sectional drawing which shows the modification of the semiconductor device which concerns on a 2nd Example.
  • a semiconductor device 10 manufactured by the method according to the first embodiment of the present invention includes a semiconductor element 11 disposed in the center and an area array around the semiconductor element 11.
  • the columnar terminals 14 whose upper surface is the wire bonding portion 12 and whose lower surface is the external connection terminal portion 13 are electrically connected to the wire bonding portions 12 of the columnar terminals 14 corresponding to the electrode pads 15 of the semiconductor element 11.
  • Bonding wires 16 to be exposed, and a sealing resin 17 that exposes the lower surface of each columnar terminal 14 on the back surface side to cover the semiconductor element 11, the bonding wires 16, and a part of the columnar terminal 14 (for example, the upper half exposed portion). Have.
  • an element mounting portion 18 having a heat dissipation action is formed at the bottom of the semiconductor element 11.
  • the element mounting portion 18 is made of the same material as that of the columnar terminal 14 and is made of copper (including a copper alloy) in this embodiment, and a tin plating 20 is formed on the back surface through a base plating 19 made of nickel plating. Has been made.
  • the downward projecting height of the element mounting portion 18 including the tin plating 20 is the same as that of the external connection terminal 13 formed on the lower surface of the columnar terminal 14.
  • the element mounting portion 18 is formed by half-etching the upper half.
  • the semiconductor element 11 is bonded to the element mounting portion 18 via a conductive adhesive 21.
  • Each columnar terminal 14 is formed by half-etching a lead frame material 28 (see FIG. 3) from the front side and the back side, and the upper surface is provided with a base nickel plating 22 having a thickness of 1 to 10 ⁇ m (preferably 2 to 8 ⁇ m).
  • Gold plating 23 of 0.1 to 0.7 ⁇ m (preferably 0.2 to 0.5 ⁇ m) is formed.
  • These base nickel plating 22 and gold plating 23 form a first plating layer.
  • tin plating 25 or solder plating mainly composed of tin, that is, tin alloy plating, the same shall apply hereinafter
  • a base nickel plating 24 of 1 to 10 ⁇ m (preferably 2 to 8 ⁇ m).
  • the base nickel plating 24 and the tin plating 25 having a thickness of 5 to 40 ⁇ m, for example, form a second plating layer.
  • the gold plating 23 can be directly formed on the lead frame material 28.
  • a tin plating film 26 is formed on the lower side surface of the columnar terminal 14 and exposed to the side surface by reflowing the thick tin plating on the portion exposed from the sealing resin 17 ( (See FIG. 4B). Further, the exposed portion around the element mounting portion 18 is also covered with the tin plating film 26. Therefore, since the portion exposed from the sealing resin 17, that is, the portion protruding downward from the lower end of the sealing resin 17 is covered with the tin plating film 26, the corrosion resistance of the portion can be improved.
  • first and second circuit patterns 31 and 32 are formed on the resist films 29 and 30 by performing well-known exposure processing and development, respectively.
  • the first circuit pattern 31 has a pattern of wire bonding portions 12 arranged in an area array surrounding a central element mounting region, and the second circuit pattern 32 is an external connection arranged in an area array.
  • a pattern of the terminal portion 13 and the central element mounting portion 18 is provided.
  • base plating 19, 22, 24 made of nickel plating is performed on the openings of the first and second circuit patterns 31, 32.
  • the thickness of the base platings 19 and 24 is, for example, about 1 to 10 ⁇ m (preferably 2 to 8 ⁇ m).
  • the top of the first circuit pattern 31 is completely covered with a mask 34, and tin plating 20, 25 is formed on the base plating 19, 24 of the second circuit pattern 32. Do. As a result, a second plating layer is formed.
  • the tin plating 20 and 25 has a thickness of, for example, 5 to 40 ⁇ m (more preferably 10 to 20 ⁇ m) and is formed thicker than the base platings 19 and 24.
  • the lower second circuit pattern 32 is completely covered with a mask 35 and the mask 34 on the first circuit pattern 31 is removed.
  • a gold plating 23 having a thickness of 0.1 to 0.7 ⁇ m (preferably 0.2 to 0.5 ⁇ m) is performed thereon (formation of a first plating layer).
  • the resist films 29 and 30 are all removed as shown in FIG.
  • the wire bonding portion 12 with the gold plating 23 on the front surface and the external connection terminal portion 13 with the tin plating 25 on the back surface are exposed. Note that the order of the step in FIG. 3C and the step in FIG. 3D may be reversed.
  • the lead frame material 28 is covered with a mask 36 to completely cover the back side, and the gold plating 23 layer with the underlying nickel plating 22 is used as a resist film.
  • the surface side of 28 is half-etched.
  • copper is erodes
  • tin nickel uses tetramine copper chloride is an example of the alkaline etching solution which does not erode (Cu (NH 3) 4 Cl 2).
  • the layers of the gold plating 23 and the underlying nickel plating 22 formed on the front side of the lead frame material 28 are not eroded by the alkaline etching solution, but the lead frame material 28 is eroded. The exposed portion becomes thinner.
  • half etching is performed in which the etching is stopped at a position where the etching exceeds about half of the thickness of the lead frame material 28.
  • the layer of the underlying nickel plating 22 is formed thick (1 to 10 ⁇ m)
  • the rigidity of the underlying nickel plating 22 is high and the wraparound of the etching solution to the lower part of the plating layer is reduced, and the amount of side etching is reduced. Decrease.
  • a ferric chloride solution can be used as an etching solution.
  • the central element mounting region is also half-etched to reduce its thickness, and the element mounting portion 18 is formed in a depressed state.
  • a lead frame 38 on which the semiconductor device 10 is mounted is formed.
  • This lead frame has non-partitioned external connection terminal portions on the lower surface, that is, they are not independent of each other.
  • the semiconductor element 11 is placed on the center of the element mounting portion 18 via a conductive adhesive 21.
  • the whole is resin-sealed and the intermediate product 37 of a semiconductor device is formed.
  • the intermediate product 37 of this semiconductor device has a lead frame 38 whose upper side is half-etched, and the external connection terminal portion 13 at the bottom (see FIG. 2) is a second plating layer. Can only be seen, and they are not separated and independent. Note that when shipping in the state of the intermediate product 37 of the semiconductor device, the mask 36 may not be removed, or the mask 36 may be removed and the bottom surface may be covered with another mask. Further, the upper surface of the element mounting portion 18 is located below the columnar terminal 14 that is half-etched.
  • the back side is half-etched with a second etching solution using the layers of tin plating 20 and 25 as resist films.
  • the second etching solution as in the first etching solution, the copper is corroded, but using a solution of tetramine copper tin chloride is an example of the alkaline etching solution which does not erode (Cu (NH 3) 4 Cl 2) To do.
  • the layer of the underlying nickel plating 24 and the layer of the tin plating 25 are formed thick, the rigidity of the layer of the tin plating 25 is high, and the wraparound of the etching solution to the lower part of the plating layer is reduced, and the amount of side etching Decrease. Accordingly, it is possible to form a more precise columnar terminal 14 that is individually separated.
  • the group of semiconductor devices 10 manufactured side by side is directly put into a reflow furnace, and a heat reflow process is performed.
  • a heat reflow process is performed.
  • FIG. 4 (A) when heated to a temperature at which the tin plating 25 is melted, the metal forming the layer of the tin plating 25 melts and scoops up the lower side surface of the columnar terminal 14, and FIG. ), The tin plating film 26 is formed covering the entire side surface (outer peripheral surface). This eliminates the portion of the columnar terminal 14 where the lead frame material 28 is exposed, thereby preventing oxidation.
  • solder plating for example, Sn—Bi, Sn—Pb, Sn—Cu—Ag
  • the solder plating may be formed by electroplating (so-called alloy plating) or immersion plating.
  • the group of the semiconductor devices 10 manufactured by the above method is cut vertically and horizontally and solidified (dicing) to complete individual semiconductor devices 10.
  • the lead frame 38 in the state shown in FIG.
  • a gold plating 23 is formed around the element mounting region of the lead frame material 28 in an area array, and protrudes independently in a columnar shape, and is formed on the upper surface through a base nickel plating 22.
  • the wire bonding part 12 is formed respectively.
  • the lower surface of the lead frame material 28 is continuous in a non-compartmental manner, and a tin plating (or tin alloy plating) 25 formed on the portion that becomes the external connection terminal portion directly below the wire bonding portion 12 via the base nickel plating 24. Has been made.
  • the semiconductor element 11 is mounted in the element mounting area, wire-bonded, and then resin-sealed.
  • the tin plating 20 and 25 are half-etched as a resist film, and the external connection terminal portion 13 and The element mounting portions 18 are individually separated to form a semiconductor device.
  • the bottom surface of the lead frame 38 may be provided with a mask 36 for protecting the surface of the tin plating, and a cover material that can be easily removed may be applied to the top surface of the lead frame 38.
  • FIG. 5A shows a semiconductor device 40 according to the second embodiment of the present invention, which is different from the semiconductor device 10 in that 1) the upper surface of the element mounting portion 41 is the same height as the wire bonding portion 12. 2) The element mounting portion 41 does not protrude to the lower surface side from the resin sealing portion like the external connection terminal portion 13, and 3) Furthermore, the columnar terminals 14 arranged in an array form center on the semiconductor element 11. 4 points in the front, rear, left and right. With this configuration, the mounting accuracy on the substrate is improved by the amount that the element mounting portion does not protrude, and a multi-pin semiconductor device can be provided.
  • the present invention can be applied to a semiconductor device having a columnar terminal of one, three, or five or more rows by providing a gap around the semiconductor element in addition to such two or four columnar terminals.
  • the shape of the first circuit pattern formed on the front side of the lead frame material 28 and the shape of the second circuit pattern formed on the back side are different in FIG.
  • the lead frame material 42 used in the semiconductor device 40 and the first and second circuit patterns 43 and 44 formed on the front and back sides thereof are shown in FIG. 5B.
  • FIG. 5B has the exposed part 45 which forms the 1st plating layer which forms the part 41.
  • FIG. Therefore, the element mounting portion 41 is formed in the center of the lead frame material 42. Further, there is no exposed portion that forms the lower side of the element mounting portion 41 on the back side of the lead frame material 28.
  • Other steps are the same as (B) to (H) in FIG.
  • a semiconductor device 47 as shown in FIG. 6 can be obtained by forming an exposed portion 45 for forming the first plating layer on the surface side of the lead frame material.
  • the semiconductor device 47 is excellent in heat dissipation because the element mounting portion 48 has the same thickness as the columnar terminal 14.
  • third to seventh embodiments which are modifications of the semiconductor device and the manufacturing method thereof according to the first and second embodiments, will be described.
  • the intermediate product of the semiconductor device in which the external connection terminal is not separated at the bottom, and the lead frame that is half-etched in the upper half but does not have the semiconductor element mounted thereon are used in the third to seventh.
  • This embodiment can be applied as it is.
  • the base nickel plating 22 is used as the base plating on the exposed portion of the first circuit pattern, and the gold plating 23 is formed thereon.
  • Tin plating or tin alloy plating can also be performed.
  • the thickness of the tin plating and tin alloy plating can be increased (for example, 1 to 10 ⁇ m). Manufacturing cost is reduced.
  • An alkaline etchant is used as the first etchant (the same applies to the following examples). Other configurations are the same as those in the first and second embodiments.
  • the base nickel plating 22 was used as the base plating on the exposed portion of the first circuit pattern, and the gold plating 23 was formed thereon. Only a nickel plating layer having a thickness of 1 to 10 ⁇ m, more preferably 2 to 8 ⁇ m may be used. Of course, gold plating is not performed thereon. Thereby, since no gold is used, a semiconductor device can be manufactured at low cost.
  • a thick ground for example, 1 to 10 ⁇ m, more preferably 2 to 8 ⁇ m
  • a tin plating layer or a tin alloy plating layer may be used.
  • gold plating is not performed thereon. As a result, gold is not used at all and the process can be omitted, so that a semiconductor device can be manufactured at low cost.
  • the tin plating 25 (or tin alloy plating) is further applied on the base nickel plating 24.
  • the base plating is omitted, and a thick layer (for example, 2 to 40 ⁇ m) is directly formed on the lead frame material 28. ) Tin plating or tin alloy plating. As a result, the process can be omitted, so that it can be manufactured at low cost.
  • the tin plating 25 (or tin alloy plating) is further applied on the base nickel plating 24.
  • the base plating is omitted, and a thick layer (for example, 2 to 40 ⁇ m) is directly formed on the lead frame material 28. )
  • Nickel plating is also possible.
  • the process can be omitted, so that it can be manufactured at low cost.
  • a tin plating or tin alloy plating layer is formed on this portion. It is preferred to do so.
  • the etching solution made of tetramine copper chloride does not have erosion with respect to tin and tin alloy (that is, solder) and does not have erosion with respect to nickel. . Therefore, unlike the etching solution made of a ferric chloride solution, the layer of the underlying nickel plating does not erode, so that the strength of the external connection terminal portion plated with tin or solder can be increased. The rigidity of the plating layer is increased, whereby the side surface dissolution of the columnar terminal can be reduced by the etching solution.
  • the underlying nickel plating made of nickel plating formed on the bottom of the gold plating does not erode, the underlying nickel plating reinforces the gold plating and may reduce the thickness of the gold plating. it can.
  • a solution of tetramine copper chloride (Cu (NH 3 ) 4 Cl 2 ) is used as the first and second etching solutions.
  • tin, solder, and nickel are not eroded (dissolved).
  • a lead frame material such as copper, the present invention can be applied to other solutions.
  • an alkaline etching solution is used as the second etching solution
  • inexpensive nickel, tin, or a tin alloy can be used for the second plating layer instead of an expensive noble metal such as gold.
  • a manufacturing method thereof by reflowing the surface of the second plating layer as thick ground plating, a film for preventing oxidation can also be formed on the side surface of the mounting-side terminal.
  • an etched lead frame that is a component of the semiconductor device and an intermediate product of the semiconductor device can be provided, the user can freely use these to make a finished product.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体素子１１と、その周囲にエリアアレイ状に配置された柱状端子１４と、半導体素子１１の電極パッド１５と柱状端子１４のワイヤボンディング部１２を電気的に連結するボンディングワイヤ１６とを有し、半導体素子１１、ボンディングワイヤ１６及び柱状端子１４の上半分露出部を樹脂封止し、封止樹脂１７の下端より各柱状端子１４の一部を突出させ、各柱状端子１４は表側と裏側からそれぞれハーフエッチングにより形成され、かつ各柱状端子１４の上面には金めっき、錫めっき、錫合金めっき、又はニッケルめっき２３がなされ、封止樹脂１７より突出する各柱状端子１４の下面には錫めっき、錫合金めっき、又はニッケルめっき２５がなされている。

Description

半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレーム
本発明はリードフレーム素材を直接エッチングしてエリアアレイ状の端子を形成する半導体装置の製造方法及びその半導体装置、この半導体装置の中間製品の製造方法及びこれによって製造される半導体装置の中間製品、並びにこれらに使用するリードフレームに関する。
銅又は銅合金等によって構成されるリードフレーム素材を使用しこれをエッチング処理によってエリアアレイ状の端子を備えた半導体装置を実現するものとして、たとえば、特許文献１に記載の技術が知られている。この半導体装置の特徴は、エッチング用レジストとして金属めっき被膜を用いたところにある。また、端子表面に形成するめっき被膜の目的としては、下記の（１）、（２）が挙げられる。
（１）端子の上面（内側面）はＩＣ組立時のボンディングワイヤ接続用であり、端子の下面は基板実装時の半田接続用である。
（２）エッチング時にパターン（端子及びパッド）を形成するためのレジスト膜として作用する。
特に、上記（２）の理由から、めっき被膜にはエッチング液に耐性のある金属材料を選択する必要がある。
日本国特開２００１－２４１３５号公報
しかしながら、特許文献１記載の半導体装置の製造においては、エッチング工程で使用するエッチング液に塩化第二鉄溶液（以下、塩化第二鉄ともいう）を用いたエッチングを行っているが、塩化第二鉄は金属に対する腐食性が激しく、金（Ａｕ）以外の殆どの金属を溶解してしまうことから、特許文献１の半導体装置の製造においても、エッチング液に耐性のあるめっき被膜として高価な金めっきが採用されている。そして、この金めっきの下地めっきとしてはニッケル（Ｎｉ）めっきがなされている。
特に、ワイヤボンディング側（内装側）の接続を考えると、ニッケルめっき下地の金めっきが必要となり、現状では表裏同時にめっきを行っているので、必然的に外部接続端子側（実装側）も金めっきとなって、結果的にはコスト高を招くという問題がある。ここで、コストダウンのために、金めっきを薄くしようとするとレジスト膜の剛性が不足し、その結果サイドエッチ（側面溶解）が進行し、エッチングファクター（エッチング深さ／サイドエッチ幅）が悪化する。この傾向はエッチング液に塩化第二鉄を使用すると、下地ニッケルめっきも浸食されるので、金めっきの厚みはある程度は確保する必要がある。
また、この特許文献１記載の技術においては、基板実装側の端子面には金めっきがなされているが、その側面はエッチングを行ったままでリードフレーム素材が露出しており、そのままでは時間の経過と共に表面が酸化される恐れがある。
本発明はかかる事情に鑑みてなされたもので、全部又は一部のエッチング液を変えて、少なくとも基板側実装面の端子面にコスト削減が可能なめっき材料を使用して厚めっきを可能とし、更に、実装側端子の側面も酸化防止用の膜を形成できる半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレームを提供することを目的とする。
前記目的に沿う第１の発明に係る半導体装置の製造方法は、リードフレーム素材に対して、素子搭載領域を囲んで配置され、上面がワイヤボンディング部となる柱状端子を形成する第１の回路パターンを表側に、下面が外部接続端子部となる前記柱状端子を含む第２の回路パターンを裏側に、それぞれレジスト膜によって形成する第１工程と、
前記第１、第２の回路パターンが表裏に形成された前記リードフレーム素材の表側に、１）直接又は下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層を、前記リードフレーム素材の裏側に、１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層をそれぞれ形成する第２工程と、
前記リードフレーム素材をその表側から前記第１のめっき層をレジスト膜として第１のエッチング液を用いてハーフエッチングする第３工程と、
前記第３工程でハーフエッチングした前記リードフレーム素材の表側の前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後、樹脂封止する第４工程と、
樹脂封止された該半導体装置の中間製品を、前記第２のめっき層をレジスト膜として、第２のエッチング液を用いてハーフエッチングし前記柱状端子を個々に分離する第５工程とを有する。
ここで、第１の発明に係る半導体装置の製造方法において、前記第２のめっき層の最表面層は、錫めっき又は錫合金めっきの厚地めっきであって、前記第５工程の後、加熱リフロー処理を行って該厚地めっきを溶融させ、封止樹脂の下端から下方に突出している前記柱状端子の外周面を前記第２のめっき層で覆う第６工程を有するのが好ましい。
これによって、封止樹脂の下端から下方に突出している柱状端子の外周面を第２のめっき層で覆って酸化などしないようにすることができる。
第１の発明に係る半導体装置の製造方法において、前記第１、第２のエッチング液は前記リードフレーム素材は溶かすが錫及びニッケルは溶かさないアルカリエッチング液（例えば、塩化テトラミン銅、その他銅アンミン錯体）であるのがよい。これによって、下地ニッケルめっきが腐食されず、金めっきの厚みを薄くできる。
また、第１の発明に係る半導体装置の製造方法において、前記第１のめっき層は直接又は下地ニッケルめっきを介して形成された金めっきであり、前記第２のめっき層は下地めっき無しの又は下地ニッケルめっきを介して形成された錫めっき又は錫合金めっきであって、前記第１のエッチング液は塩化第二鉄溶液であって、前記第２のエッチング液は、前記リードフレーム素材は溶かすが錫及びニッケルは溶かさないアルカリエッチング液とすることもできる。これによって、半導体装置の下側に突出する外部接続端子部に形成する第２のめっき層が金以外の安価な金属でよいことになり、製造が容易かつ安価となる。
また、第１の発明に係る半導体装置の製造方法において、該半導体装置は前記リードフレーム素材に複数並べて配置され、最終工程で固片化されるのがよい。これによって、大量の半導体装置を同時に製造できる。
前記目的に沿う第２の発明に係る半導体装置は、半導体素子と、該半導体素子の周囲にエリアアレイ状に配置され上面がワイヤボンディング部となり下面が外部接続端子部となる柱状端子と、前記半導体素子の電極パッドと前記各柱状端子のワイヤボンディング部を電気的に連結するボンディングワイヤとを有し、前記半導体素子、前記ボンディングワイヤ及び前記柱状端子の上半分露出部（即ち、一部）を樹脂封止し、この封止樹脂の下端より前記各柱状端子の一部を突出させた半導体装置において、
前記各柱状端子は表側と裏側からそれぞれハーフエッチングにより形成され、かつ前記各柱状端子の上面には１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層が形成され、前記封止樹脂より突出する前記各柱状端子の下面には１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層が形成されている。
前記目的に沿う第３の発明に係る半導体装置の中間製品の製造方法は、リードフレーム素材に対して、素子搭載領域を囲んで配置され、上面がワイヤボンディング部となる柱状端子を形成する第１の回路パターンを表側に、下面が外部接続端子部となる前記柱状端子を含む第２の回路パターンを裏側に、それぞれレジスト膜によって形成する第１工程と、
前記第１、第２の回路パターンが表裏に形成された前記リードフレーム素材の表側に、１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層を、前記リードフレーム素材の裏側に１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層をそれぞれ形成する第２工程と、
前記リードフレーム素材をその表側から前記第１のめっき層をレジスト膜として第１のエッチング液を用いてハーフエッチングする第３工程と、
前記第３工程でハーフエッチングした前記リードフレーム素材の表側の前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後、樹脂封止する第４工程とを有する。
この中間製品は、使用にあっては、第２のエッチング液で裏面側をエッチングし、外部接続端子部を形成する柱状端子を独立分離して半導体装置とする。
なお、第３の発明に係る半導体装置の中間製品の製造方法において、前記第１、第２のエッチング液は前記リードフレーム素材は溶かすが錫及びニッケルは溶かさないアルカリエッチング液（例えば、塩化テトラミン銅）であるのがよい。
そして、第４の発明に係る半導体装置の中間製品は、半導体素子と、ハーフエッチングによって形成され、前記半導体素子の周囲にエリアアレイ状に配置され、上面には１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層を有するワイヤボンディング部が形成された柱状端子と、前記半導体素子の電極パッドと前記各柱状端子のワイヤボンディング部を電気的に連結するボンディングワイヤと、前記半導体素子、前記ボンディングワイヤ及び前記柱状端子の上半分露出部を封止する封止樹脂と、前記柱状端子の下部を一体的に連結し、前記柱状端子に対応する外部接続端子部形成用の１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる耐エッチング用の第２のめっき層を有するリードフレームとを備える。
第４の発明に係る半導体装置の中間製品において、前記半導体素子が搭載される素子搭載部を有し、該素子搭載部の上面が前記ワイヤボンディング部の上面と同一高さ位置にある場合や、前記半導体素子が搭載される素子搭載部をハーフエッチングされた前記リードフレーム（の例えば中央）に有し、該素子搭載部の上面がハーフエッチングされた前記柱状端子の下部に位置する場合がある。
前記目的に沿う第５の発明に係るリードフレームは、素子搭載領域の周囲にエリアアレイ状に配置され、且つ、柱状に独立して突出し柱状端子を有し、該柱状端子の上面のワイヤボンディング部には、１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層が形成され、
下面は無区画状に連続し、前記ワイヤボンディング部の直下の外部接続端子部となる部分に、１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層を形成するリードフレームであって、
前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後樹脂封止し、前記第２のめっき層をレジスト膜として、ハーフエッチングして前記外部接続端子部を個々に分離し、半導体装置とする。
なお、以上の発明において、錫合金めっきは半田めっきを含む。また、リードフレーム素材は、銅、銅合金であるのが好ましいが、その他の金属（例えば、鉄合金）であってもエッチングできるものであればよい。
本発明によって、以下に示すような作用効果を有する。
（１）基板実装側の端子、即ち、外部接続端子部の表面には、高価な金めっきを除く、錫めっき、錫合金めっき、ニッケルめっきのいずれか１を含む第２のめっき層を形成しているので、半導体装置のコスト低減を図ることができる。
（２）高価な金めっきに代えて、以上に説明した第２のめっき層を使用するので、このめっき層の厚みを厚くすることが容易となり、これによって、レジスト膜として作用するこれらのめっきの裏側周囲のエッチングファクターが緩和され、その結果微細な柱状端子の形成も可能となる。
（３）半導体装置の裏側に露出する外部接続端子部に施す金属めっきに錫又は錫合金を使用しているので、これを厚めっきして溶融させた場合には、スタンドオフを形成する柱状端子の側面にこれらの金属材料が這い上がって柱状端子を保護して、柱状端子側面の酸化防止を図ることができる。
（４）また、エッチング液に塩化第二鉄溶液を使用した場合には、下地めっきも浸食されるが、塩化テトラミン銅等のアルカリエッチング液の場合は錫、ニッケルは浸食しないので、下地めっきのサイドエッチングがなくなり、めっき被膜の強度が確保できる。
（Ａ）は本発明の第１の実施例に係る半導体装置の断面図、（Ｂ）はこの半導体装置の中間製品の断面図である。 同半導体装置の底面図である。 （Ａ）～（Ｈ）は同半導体装置の製造方法の説明図である。 （Ａ）、（Ｂ）は同半導体装置の製造過程を示す説明図である。 （Ａ）は本発明の第２の実施例に係る半導体装置の断面図、（Ｂ）はリードフレーム素材に第１、第２の回路パターンを形成した断面図である。 第２の実施例に係る半導体装置の変形例を示す断面図である。
符号の説明
１０：半導体装置、１１：半導体素子、１２：ワイヤボンディング部、１３：外部接続端子部、１４：柱状端子、１５：電極パッド、１６：ボンディングワイヤ、１７：封止樹脂、１８：素子搭載部、１９：下地ニッケルめっき、２０：錫めっき、２１：導電性接着剤、２２：下地ニッケルめっき、２３：金めっき、２４：下地ニッケルめっき、２５：錫めっき、２６：錫めっき被膜、２８：リードフレーム素材、２９、３０：レジスト膜、３１：第１の回路パターン、３２：第２の回路パターン、３４、３５：マスク、３６：マスク、３７：半導体装置の中間製品、３８：リードフレーム、４０：半導体装置、４１：素子搭載部、４２：リードフレーム素材、４３：第１の回路パターン、４４：第２の回路パターン、４５：露出部、４７：半導体装置、４８：素子搭載部
図１（Ａ）、図２に示すように、本発明の第１の実施例に係る方法で製造する半導体装置１０は、中央に配置された半導体素子１１と、半導体素子１１の周囲にエリアアレイ状に配置され上面がワイヤボンディング部１２となり下面が外部接続端子部１３となる柱状端子１４と、半導体素子１１の各電極パッド１５と対応する柱状端子１４のワイヤボンディング部１２とを電気的に連結するボンディングワイヤ１６と、裏面側にある各柱状端子１４の下面を露出させて半導体素子１１、ボンディングワイヤ１６、柱状端子１４の一部（例えば、上半分露出部）を覆う封止樹脂１７とを有している。以下、これらについて詳しく説明する。
この半導体装置１０においては、半導体素子１１の底部に放熱作用を有する素子搭載部１８が形成されている。この素子搭載部１８は、柱状端子１４と同一材料によって形成され、この実施例では銅（銅合金を含む）からなって、裏面には、ニッケルめっきからなる下地めっき１９を介して錫めっき２０がなされている。錫めっき２０を含めた素子搭載部１８の下方への突出高さは、柱状端子１４の下面に形成される外部接続端子１３と同一となっている。この素子搭載部１８は上側半分をハーフエッチングされて形成されている。そして、半導体素子１１は素子搭載部１８に導電性接着剤２１を介して接合されている。
各柱状端子１４は、リードフレーム素材２８（図３参照）を表側と裏側からそれぞれのハーフエッチングによって形成され、上面には１～１０μｍ（好ましくは２～８μｍ）厚みの下地ニッケルめっき２２を介して０．１～０．７μｍ（好ましくは０．２～０．５μｍ）の金めっき２３がなされている。これらの下地ニッケルめっき２２及び金めっき２３が第１のめっき層を形成する。リードフレーム素材２８の下面には例えば１～１０μｍ（好ましくは２～８μｍ）の下地ニッケルめっき２４を介して錫めっき２５（又は錫を主体とする半田めっき、即ち錫合金めっき、以下同じ）がなされている。ここで、下地ニッケルめっき２４及び錫めっき２５と、下地ニッケルめっき１９及び例えば５～４０μｍ厚の錫めっき２０とが第２のめっき層を形成する。なお、金めっき２３をリードフレーム素材２８の上に直接することもできる。
そして、柱状端子１４の下側の側面であって、封止樹脂１７から露出している部分には厚地の錫めっきがリフローによりその側面まで這い上がることで錫めっき被膜２６が形成されている（図４（Ｂ）参照）。また、素子搭載部１８の周囲の露出部分も錫めっき被膜２６によって覆われている。従って、封止樹脂１７から露出した部分、即ち、封止樹脂１７の下端から下方に突出した部分が錫めっき被膜２６によって覆われているので、その部分の耐蝕性を高めることができる。
続いて、図３（Ａ）～（Ｈ）を参照しながら、本発明の一実施例に係る半導体装置１０の製造方法について説明する。
図３（Ａ）に示すように、複数の半導体装置１０を並べて同時に製造できる広さで、厚みが例えば０．０２～１．５ｍｍ程度の銅（銅合金を含む）からなるリードフレーム素材２８を用意し、上面（表面）及び下面（裏面）にそれぞれ耐めっき用のレジスト膜２９、３０を形成する。そして、このレジスト膜２９、３０に、それぞれ第１、第２の回路パターン３１、３２を周知の露光処理及び現像を行って形成する。この第１の回路パターン３１は中央の素子搭載領域を囲んでエリアアレイ状に並べて配置されたワイヤボンディング部１２のパターンを有し、第２の回路パターン３２はエリアアレイ状に配置された外部接続端子部１３と中央の素子搭載部１８のパターンを有している。
そして、図３（Ｂ）に示すように、第１、第２の回路パターン３１、３２の開口部にニッケルめっきからなる下地めっき１９、２２、２４を行う。下地めっき１９、２４の厚みは例えば１～１０μｍ（好ましくは２～８μｍ）程度であれば十分である。次に、図３（Ｃ）に示すように、第１の回路パターン３１の上をマスク３４で完全に覆い、第２の回路パターン３２の下地めっき１９、２４の上に錫めっき２０、２５を行う。これによって第２のめっき層が形成される。この錫めっき２０、２５の厚みは、例えば、５～４０μｍ（より好ましくは、１０～２０μｍ）となって下地めっき１９、２４より厚地に形成されている。
また、図３（Ｄ）に示すように下側の第２の回路パターン３２の上を完全にマスク３５で覆って、第１の回路パターン３１上のマスク３４を除去した後、下地めっき２２の上に厚みが０．１～０．７μｍ（好ましくは０．２～０．５μｍ）の金めっき２３を行う（第１のめっき層の形成）。次に、マスク３５を除去した後、図３（Ｅ）に示すようにレジスト膜２９、３０を全部除去する。これによって、表面に金めっき２３がなされたワイヤボンディング部１２、裏面に錫めっき２５がなされた外部接続端子部１３が露出する。なお、図３（Ｃ）の工程と図３（Ｄ）の工程は順序が逆であってもよい。
この後、図３（Ｆ）に示すように、リードフレーム素材２８の裏面側をマスク３６を被せて完全に覆い、下地ニッケルめっき２２がなされた金めっき２３の層をレジスト膜として、リードフレーム素材２８の表面側をハーフエッチングする。この場合の第１のエッチング液としては、銅は浸食するが、錫、ニッケルは浸食しないアルカリエッチング液の一例である塩化テトラミン銅（Ｃｕ（ＮＨ3）4Ｃｌ2）を使用する。
リードフレーム素材２８の表側に形成されている金めっき２３及び下地ニッケルめっき２２の層はアルカリエッチング液では浸食されないが、リードフレーム素材２８は浸食されるので、時間の経過と共に、リードフレーム素材２８が露出している部分はその厚みが薄くなる。ここでは、エッチングがリードフレーム素材２８の厚みの約半分を超えた位置でエッチングを停止するというハーフエッチングを行う。この場合、下地ニッケルめっき２２の層が厚く（１～１０μｍ）形成されているので、下地ニッケルめっき２２の層の剛性が高くエッチング液のめっき層下部への回り込みが減少し、サイドエッチングの量が減少する。なお、リードフレーム素材２８の表側をエッチングする場合は、第１のめっき層の表面に金めっき２３がなされているので、塩化第二鉄溶液をエッチング液とすることもできる。
このハーフエッチングによって、中央の素子搭載領域もハーフエッチングされてその厚みが薄くなって、素子搭載部１８が窪んだ状態で形成される。これによって、半導体装置１０を搭載するリードフレーム３８が形成される。このリードフレームは下面に無区画状の、即ち、それぞれが独立していない外部接続端子部を有する。
この状態で、図３（Ｇ）に示すように、半導体素子１１を素子搭載部１８の中央に導電性接着剤２１を介して載せる。そして、半導体素子１１の電極パッド１５と各ワイヤボンディング部１２との間でワイヤボンディングを行った後、全体を樹脂封止して半導体装置の中間製品３７を形成する。
この半導体装置の中間製品３７は、図１（Ｂ）に示すように、上側をハーフエッチングされたリードフレーム３８を有し、底部（図２参照）の外部接続端子部１３は第２のめっき層が見えるだけで、それぞれは分離独立していない。なお、半導体装置の中間製品３７の状態で出荷する場合には、マスク３６は除去しなくてもよいし、マスク３６を除去して別のマスクで底面を被覆してもよい。また、素子搭載部１８の上面がハーフエッチングされた柱状端子１４の下部に位置している。
そして、図３（Ｈ）に示すように、リードフレーム素材２８の裏面側のマスク３６を除去した後、錫めっき２０、２５の層をレジスト膜として第２のエッチング液で裏面側をハーフエッチングする。第２のエッチング液としては、第１のエッチング液と同様、銅は浸食するが、錫は浸食しないアルカリエッチング液の一例である塩化テトラミン銅（Ｃｕ（ＮＨ3）4Ｃｌ2）の溶液を使用する。
この場合、下地ニッケルめっき２４の層及び錫めっき２５の層が厚地に形成されているので、錫めっき２５の層の剛性が高くエッチング液のめっき層下部への回り込みが減少し、サイドエッチングの量が減少する。従って、個々に分離された、より精密な柱状端子１４を形成できる。
この後、並べて製造された半導体装置１０の群をそのままリフロー炉に入れて加熱リフロー処理を行う。図４（Ａ）に示すように、錫めっき２５が溶ける温度に加熱すると、錫めっき２５の層を形成する金属が溶けて、柱状端子１４の下側の側面を這い上がって、図４（Ｂ）に示すように側面全体（外周面）を覆って、錫めっき被膜２６ができる。これによって柱状端子１４のリードフレーム素材２８が露出する部分が無くなり酸化防止を図ることができる。
なお、錫の場合は融点が２３２℃と高いので、錫を主成分とする半田めっき（例えば、Ｓｎ－Ｂｉ、Ｓｎ－Ｐｂ、Ｓｎ－Ｃｕ－Ａｇ）を行うと融点が下がり、濡れ性も向上し這い上がり特性も向上する。なお、半田めっきの形成は電気めっき法（所謂合金めっき法）でもよいし、浸漬めっきでもよい。
以上の方法によって製造された半導体装置１０の群を縦横に切断して、固片化（ダイシング）を行い、個々の半導体装置１０が完成する。
ここで、本発明の第１の実施例に係る半導体装置の製造方法において、図３（Ｆ）に示す状態のリードフレーム３８を製品とすることもできる。この場合、リードフレーム素材２８の素子搭載領域の周囲にエリアアレイ状に配置され、且つ、柱状に独立して突出し、上面には下地ニッケルめっき２２を介して形成された金めっき２３が形成されて、それぞれワイヤボンディング部１２を形成する。リードフレーム素材２８の下面は、無区画状に連続し、ワイヤボンディング部１２の直下の外部接続端子部となる部分に、下地ニッケルめっき２４を介して形成された錫めっき（又は錫合金めっき）２５がなされている。
このリードフレーム３８を用いる場合には、素子搭載領域に半導体素子１１を搭載してワイヤボンディングした後樹脂封止し、錫めっき２０、２５をレジスト膜として、ハーフエッチングして外部接続端子部１３及び素子搭載部１８を個々に分離し、半導体装置とする。この場合、リードフレーム３８の底面には錫めっきの表面を保護するためのマスク３６を設けて製品としてもよいし、さらにリードフレーム３８の上面に容易に除去できるカバー材を塗布してもよい。
図５（Ａ）には、本発明の第２の実施例に係る半導体装置４０を示すが、半導体装置１０と異なる点は、１）素子搭載部４１の上面がワイヤボンディング部１２と同じ高さを有し、２）素子搭載部４１が外部接続端子部１３の如く樹脂封止部より下面側に突出しておらず、３）更にはアレイ状に配置された柱状端子１４が半導体素子１１を中心に前後左右に４列ずつ設けられている点である。このように構成することによって、素子搭載部が突出しない分、基板への実装精度が向上すると共に、多ピンの半導体装置を提供できる。
なお、このような２列や４列の柱状端子の他、半導体素子の周囲に隙間を設けて１列、３列又は５列以上の柱状端子を有する半導体装置であっても本発明は適用される。
この半導体装置４０の製造方法においては、図３の（Ａ）において、リードフレーム素材２８の表側に形成する第１の回路パターンと裏側に形成する第２の回路パターンの形状が異なる。この半導体装置４０に使用するリードフレーム素材４２及びその表裏に形成される第１、第２の回路パターン４３、４４を図５（Ｂ）に示すが、図に示すように、表側中央に素子搭載部４１を形成する第１のめっき層を形成する露出部４５を有している。従って、リードフレーム素材４２の中央に素子搭載部４１が形成される。また、リードフレーム素材２８の裏側には素子搭載部４１の下側を形成する露出部が存在しない。その他の工程は、図３の（Ｂ）～（Ｈ）と同様であるので、詳しい説明を省略する。
なお、半導体装置の製造方法において、最終工程で製造される半導体装置４０（完成品）を製品とする場合の他、例えば、図３（Ｇ）に示すような半導体装置の中間製品、図３（Ｆ）に示すリードフレームを途中製品とする場合も本発明は適用される。
また、図３（Ａ）において、前記第１のめっき層を形成する露出部４５をリードフレーム素材の表面側に形成することにより、図６に示すような半導体装置４７を得ることができる。この半導体装置４７は素子搭載部４８が柱状端子１４と同一の厚みを有するため、放熱性に優れている。
続いて、前記した第１、第２の実施例に係る半導体装置及びその製造方法の変形となる第３～第７の実施例について説明する。なお、当然のことながら、底部が外部接続端子が分離されていない半導体装置の中間製品、上半分のハーフエッチングはされているが半導体素子が搭載されていないリードフレームについては、第３～第７の実施例をそのまま適用できる。
（第３の実施例）
第１、第２の実施例においては、第１の回路パターンの露出部分に、下地めっきとして下地ニッケルめっき２２を使用し、その上に金めっき２３を形成したが、この金めっき２３の代わりに錫めっき、又は錫合金めっき（半田めっき）をすることもでき、この場合、錫めっき及び錫合金めっきの厚みは厚く（例えは、１～１０μｍ）とすることができ、これによって更に半導体装置の製造コストが低減する。第１のエッチング液としては、アルカリエッチング液を使用することになる（以下の実施例においても同じ）。なお、その他の構成においては、第１、第２の実施例と同じである。
（第４の実施例）
第１、第２の実施例において、第１の回路パターンの露出部分に下地めっきとして下地ニッケルめっき２２を使用し、その上に金めっき２３を形成したが、これらの代わりに、厚地（例えば、１～１０μｍ、より好ましくは、２～８μｍ）のニッケルめっき層のみとすることもできる。当然その上に金めっきは行わない。これによって、金は全く使用しないので、廉価に半導体装置を製造できる。
（第５の実施例）
第１、第２の実施例に係る半導体装置及びその製造方法において、下地ニッケルめっき２２及びその上の金めっき２３の代わりに、厚地（例えば、１～１０μｍ、より好ましくは、２～８μｍ）の錫めっき層又は錫合金めっき層のみとすることもできる。当然その上に金めっきは行わない。これによって、金は全く使用せず、工程の省略も可能となるので、廉価に半導体装置を製造できる。
（第６の実施例）
以上の実施例においては、下地ニッケルめっき２４の上に更に錫めっき２５（又は錫合金めっき）をしたが、下地めっきを省略して、リードフレーム素材２８の上に直接厚地（例えば、２～４０μｍ）の錫めっき又は錫合金めっきをすることもできる。これによって、工程の省略が可能となるので、安価に製造できる。
（第７の実施例）
以上の実施例においては、下地ニッケルめっき２４の上に更に錫めっき２５（又は錫合金めっき）をしたが、下地めっきを省略して、リードフレーム素材２８の上に直接厚地（例えば、２～４０μｍ）のニッケルめっきをすることもできる。これによって、工程の省略が可能となるので、安価に製造できる。なお、この場合、リフローにより封止樹脂の下端から下方に突出している柱状端子の外周面には、酸化防止用の膜を形成できないので、この部分に、錫めっき又は錫合金めっき層の形成を行うのが好ましい。
（実験例）
以上の半導体装置の製造方法に用いた第１、第２のエッチング液の一例であるＣｕ濃度が１３０ｇ／リットルの塩化テトラミン銅（Ｃｕ（ＮＨ3）4Ｃｌ2）と塩化第二鉄の各種金属に対する腐食性（エッチング可能性）について実験した例を表１に示す。なお、表中の○は耐性が有るもの、×は耐性が無いものを示す。
Figure JPOXMLDOC01-appb-T000001
この表１からも明らかなように、塩化テトラミン銅からなるエッチング液は、錫及び錫合金（即ち、半田）に対しては浸食性を有さないし、ニッケルに対しても浸食性を有さない。従って、塩化第二鉄溶液からなるエッチング液と異なり、下地ニッケルめっきの層も浸食しないことになるので、その上に錫めっき又は半田めっきをした外部接続端子部の強度を増すことができると共に、このめっき層の剛性が増し、これによってエッチング液によって柱状端子の側面溶解を減らすことができる。
また、このエッチング液を使用すると、金めっきの底部に形成されているニッケルめっきからなる下地ニッケルめっきを浸食しないので、この下地ニッケルめっきによって金めっきが補強され、金めっきの厚みを薄くすることもできる。
前記実施例においては、具体的数字を用いて説明したが、本発明はこの数字には限定されず、本発明の要旨を変更しない範囲で変更可能である。
また、前記実施例においては、第１、第２のエッチング液として、塩化テトラミン銅（Ｃｕ（ＮＨ3）4Ｃｌ2）の溶液を使用したが、錫、半田、ニッケルを浸食（溶解）しないで、銅等のリードフレーム素材を浸食（溶解）する液体であれば、他の溶液であっても本発明は適用される。
第２のエッチング液にアルカリエッチング液を使用しているので、高価な金等の貴金属ではなく、安価なニッケル、錫、錫合金を第２のめっき層に使用でき、これによって、安価な半導体装置及びその製造方法を提供できる。また、第２のめっき層の表面を厚地めっきとしてリフローさせることよって、実装側端子の側面も酸化防止用の膜を形成できる。
更には、半導体装置の部品となるエッチング加工されたリードフレームや、半導体装置の中間製品も提供できるので、ユーザーの方で自由にこれらを使って完成品とすることができる。

Claims (15)

  1. リードフレーム素材に対して、素子搭載領域を囲んで配置され、上面がワイヤボンディング部となる柱状端子を形成する第１の回路パターンを表側に、下面が外部接続端子部となる前記柱状端子を含む第２の回路パターンを裏側に、それぞれレジスト膜によって形成する第１工程と、
    前記第１、第２の回路パターンが表裏に形成された前記リードフレーム素材の表側に、直接又は下地ニッケルめっきを介した金めっきからなる第１のめっき層を、前記リードフレーム素材の裏側に直接又は下地ニッケルめっきを介した錫めっき又は錫合金めっきからなる第２のめっき層をそれぞれ形成する第２工程と、
    前記リードフレーム素材をその表側から前記第１のめっき層をレジスト膜として第１のエッチング液を用いてハーフエッチングする第３工程と、
    前記第３工程でハーフエッチングした前記リードフレーム素材の表側の前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後、樹脂封止する第４工程と、
    樹脂封止された該半導体装置の中間製品を、前記第２のめっき層をレジスト膜として、第２のエッチング液を用いてハーフエッチングし前記柱状端子を個々に分離する第５工程とを有し、
    前記第１のエッチング液に塩化第二鉄溶液を用い、前記第２のエッチング液に前記リードフレーム素材は溶かすが錫は溶かさないアルカリエッチング液を用いたことを特徴とする半導体装置の製造方法。
  2. リードフレーム素材に対して、素子搭載領域を囲んで配置され、上面がワイヤボンディング部となる柱状端子を形成する第１の回路パターンを表側に、下面が外部接続端子部となる前記柱状端子を含む第２の回路パターンを裏側に、それぞれレジスト膜によって形成する第１工程と、
    前記第１、第２の回路パターンが表裏に形成された前記リードフレーム素材の表側に、１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層を、前記リードフレーム素材の裏側に、１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層をそれぞれ形成する第２工程と、
    前記リードフレーム素材をその表側から前記第１のめっき層をレジスト膜として第１のエッチング液を用いてハーフエッチングする第３工程と、
    前記第３工程でハーフエッチングした前記リードフレーム素材の表側の前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後、樹脂封止する第４工程と、
    樹脂封止された該半導体装置の中間製品を、前記第２のめっき層をレジスト膜として、第２のエッチング液を用いてハーフエッチングし前記柱状端子を個々に分離する第５工程とを有し、前記第１、第２のエッチング液に前記リードフレーム素材は溶かすが、前記第１のめっき層及び前記第２きめっき層を溶かさないアルカリエッチング液を用いることを特徴とする半導体装置の製造方法。
  3. 請求項１及び２のいずれか１項に記載の半導体装置の製造方法において、前記第２のめっき層の最表面層は、錫めっき又は錫合金めっきの厚地めっきであって、前記第５工程の後、加熱リフロー処理を行って該厚地めっきを溶融させ、封止樹脂の下端から下方に突出している前記柱状端子の外周面を前記第２のめっき層で覆う第６工程を有することを特徴とする半導体装置の製造方法。
  4. 請求項１～３のいずれか１項に記載の半導体装置の製造方法において、前記アルカリエッチング液は、塩化テトラミン銅であることを特徴とする半導体装置の製造方法。
  5. 請求項１～４のいずれか１項に記載の半導体装置の製造方法において、該半導体装置は前記リードフレーム素材に複数並べて配置され、最終工程で固片化されることを特徴とする半導体装置の製造方法。
  6. 半導体素子と、該半導体素子の周囲にエリアアレイ状に配置され上面がワイヤボンディング部となり下面が外部接続端子部となる柱状端子と、前記半導体素子の電極パッドと前記各柱状端子のワイヤボンディング部を電気的に連結するボンディングワイヤとを有し、前記半導体素子、前記ボンディングワイヤ、及び前記柱状端子の上半分露出部を樹脂封止し、この封止樹脂の下端より前記各柱状端子の一部を突出させた半導体装置において、
    前記各柱状端子は表側と裏側からそれぞれハーフエッチングにより形成され、かつ前記各柱状端子の上面には、１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層が形成され、前記封止樹脂より突出する前記各柱状端子の下面には、１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層が形成されていることを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、前記柱状端子と同一高さの素子搭載部を有することを特徴とする半導体装置。
  8. 請求項６記載の半導体装置において、上面がハーフエッチングされた素子搭載部を有することを特徴とする半導体装置。
  9. リードフレーム素材に対して、素子搭載領域を囲んで配置され、上面がワイヤボンディング部となる柱状端子を形成する第１の回路パターンを表側に、下面が外部接続端子部となる前記柱状端子を含む第２の回路パターンを裏側に、それぞれレジスト膜によって形成する第１工程と、
    前記第１、第２の回路パターンが表裏に形成された前記リードフレーム素材の表側に、１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層を、前記リードフレーム素材の裏側に、１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層をそれぞれ形成する第２工程と、
    前記リードフレーム素材をその表側から前記第１のめっき層をレジスト膜として第１のエッチング液を用いてハーフエッチングする第３工程と、
    前記第３工程でハーフエッチングした前記リードフレーム素材の表側の前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後、樹脂封止する第４工程とを有することを特徴とする半導体装置の中間製品の製造方法。
  10. 請求項９記載の半導体装置の中間製品の製造方法において、前記第１のエッチング液は、前記リードフレーム素材は溶かすが錫及びニッケルは溶かさないアルカリエッチング液であることを特徴とする半導体装置の中間製品の製造方法。
  11. 請求項１０記載の半導体装置の中間製品の製造方法において、前記アルカリエッチング液は、塩化テトラミン銅であることを特徴とする半導体装置の中間製品の製造方法。
  12. 半導体素子と、
    ハーフエッチングによって形成され、前記半導体素子の周囲にエリアアレイ状に配置され、上面には１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層を有するワイヤボンディング部が形成された柱状端子と
    前記半導体素子の電極パッドと前記各柱状端子のワイヤボンディング部を電気的に連結するボンディングワイヤと、
    前記半導体素子、前記ボンディングワイヤ及び前記柱状端子の上半分露出部を封止する封止樹脂と、
    前記柱状端子の下部を一体的に連結し、前記柱状端子に対応する外部接続端子部形成用の１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる耐エッチング用の第２のめっき層を有するリードフレームとを備えることを特徴とする半導体装置の中間製品。
  13. 請求項１２記載の半導体装置の中間製品において、前記半導体素子が搭載される素子搭載部を有し、該素子搭載部の上面が前記ワイヤボンディング部の上面と同一高さ位置にあることを特徴とする半導体装置の中間製品。
  14. 請求項１２記載の半導体装置の中間製品において、前記半導体素子が搭載される素子搭載部をハーフエッチングされた前記リードフレームに有し、該素子搭載部の上面がハーフエッチングされた前記柱状端子の下部に位置することを特徴とする半導体装置の中間製品。
  15. 素子搭載領域の周囲にエリアアレイ状に配置され、且つ、柱状に独立して突出し柱状端子を有し、該柱状端子の上面のワイヤボンディング部には、１）下地ニッケルめっきを介して形成された金めっき、２）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、３）下地めっき無しのニッケルめっき、４）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第１のめっき層が形成され、
    下面は無区画状に連続し、前記ワイヤボンディング部の直下の外部接続端子部となる部分に、１）下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、２）下地めっき無しのニッケルめっき、３）下地めっき無しの錫めっき又は錫合金めっきのいずれか１からなる第２のめっき層を形成するリードフレームであって、
    前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後樹脂封止し、前記第２のめっき層をレジスト膜として、ハーフエッチングして前記外部接続端子部を個々に分離し、半導体装置とすることを特徴とするリードフレーム。
PCT/JP2008/073627 2007-12-28 2008-12-25 半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレーム WO2009084597A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007340199A JP2009164232A (ja) 2007-12-28 2007-12-28 半導体装置及びその製造方法並びにリードフレーム及びその製造方法
JP2007-340199 2007-12-28
JP2008023114A JP4399503B2 (ja) 2008-02-01 2008-02-01 半導体装置の製造方法
JP2008-023114 2008-02-01

Publications (1)

Publication Number Publication Date
WO2009084597A1 true WO2009084597A1 (ja) 2009-07-09

Family

ID=40824311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073627 WO2009084597A1 (ja) 2007-12-28 2008-12-25 半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレーム

Country Status (1)

Country Link
WO (1) WO2009084597A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074903A (zh) * 2016-11-15 2018-05-25 新光电气工业株式会社 引线框架和电子元件装置
CN111739810A (zh) * 2020-06-22 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法及半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243802A (ja) * 2002-02-21 2003-08-29 Matsushita Electric Ind Co Ltd プリント配線板の製造方法とプリント配線板およびそれを用いた電子部品の実装方法
JP2003347477A (ja) * 2002-05-28 2003-12-05 Hitachi Chem Co Ltd 基板、半導体パッケージ用基板、半導体装置及び半導体パッケージ
JP2007048978A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243802A (ja) * 2002-02-21 2003-08-29 Matsushita Electric Ind Co Ltd プリント配線板の製造方法とプリント配線板およびそれを用いた電子部品の実装方法
JP2003347477A (ja) * 2002-05-28 2003-12-05 Hitachi Chem Co Ltd 基板、半導体パッケージ用基板、半導体装置及び半導体パッケージ
JP2007048978A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074903A (zh) * 2016-11-15 2018-05-25 新光电气工业株式会社 引线框架和电子元件装置
CN108074903B (zh) * 2016-11-15 2022-07-01 新光电气工业株式会社 引线框架和电子元件装置
CN111739810A (zh) * 2020-06-22 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法及半导体装置

Similar Documents

Publication Publication Date Title
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP4032063B2 (ja) 半導体装置の製造方法
KR101089449B1 (ko) 반도체 장치 및 그 제조 방법
JP2005057067A (ja) 半導体装置およびその製造方法
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
JP2009164232A (ja) 半導体装置及びその製造方法並びにリードフレーム及びその製造方法
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2011077519A (ja) リードフレーム及びその製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
JP4399503B2 (ja) 半導体装置の製造方法
JP3879410B2 (ja) リードフレームの製造方法
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
CN109390237A (zh) 侧面可焊接无引线封装
WO2009084597A1 (ja) 半導体装置の製造方法及び半導体装置、半導体装置の中間製品の製造方法及び半導体装置の中間製品、並びにリードフレーム
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2008103550A (ja) 半導体装置
WO2020213133A1 (ja) 半導体装置
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2009016608A (ja) 半導体装置及びその製造方法
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
JP7382175B2 (ja) 半導体装置
JP6460500B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
EP0621982A1 (en) Lead frame and semiconductor device using same
US11935821B2 (en) Quad flat no-lead package with wettable flanges

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08867936

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08867936

Country of ref document: EP

Kind code of ref document: A1