JP5443497B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP5443497B2
JP5443497B2 JP2011528938A JP2011528938A JP5443497B2 JP 5443497 B2 JP5443497 B2 JP 5443497B2 JP 2011528938 A JP2011528938 A JP 2011528938A JP 2011528938 A JP2011528938 A JP 2011528938A JP 5443497 B2 JP5443497 B2 JP 5443497B2
Authority
JP
Japan
Prior art keywords
etching
lead frame
photosensitive material
pad portion
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011528938A
Other languages
English (en)
Other versions
JP2012503877A (ja
Inventor
ユン キム，ジ
スブ シン，ヒュン
ウォン リー，スン
ウイ リー，ヒュン
ウク ソ，ヨン
ウク リュウ，スン
スー リー，ヒュク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080094042A external-priority patent/KR101036354B1/ko
Priority claimed from KR1020080100406A external-priority patent/KR101139971B1/ko
Priority claimed from KR1020080103390A external-priority patent/KR101041004B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2012503877A publication Critical patent/JP2012503877A/ja
Application granted granted Critical
Publication of JP5443497B2 publication Critical patent/JP5443497B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85457—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体チップパッケージに関し、特に、段階的なエッチングを適用してアンダーカット(ｕｎｄｅｒ ｃｕｔ)現象を最小化させることができる多列リードフレーム(Ｍｕｌｔｉ-ｒｏｗ ｌｅａｄ ｆｒａｍｅ)及び半導体チップパッケージ並びにその製造方法に関する。
又、本発明は、基本的な回路及び半導体チップ能動素子の埋め込みのためのエッチング工程後に選択的に表面処理層を形成し、酸化防止処理をすることにより、アンダーカット現象のために発生するパッド部の消失、又は、サイズ縮小現象を効果的に防止することができる能動素子埋め込み型リードフレーム及び半導体パッケージ並びにその製造方法に関する。
又、本発明は、パターン形成のためにストリップ(ｓｔｒｉｐ)が切断された形態の第１次エッチング品(ｅｔｃｈｉｎｇ ｐｒｏｄｕｃｔ)を用いることなく、一枚板のエッチング品を使用するため位置合せ(ａｌｉｇｎｍｅｎｔ)が容易であり、入出力端子の微細パターン(ｆｉｎｅ ｐａｔｔｅｒｎ)の形成が可能であり、且つアンダーカット現象が発生せず、工程上への適用が容易であり、工程速度も速い製造方法を提供することができる多列リードレスフレーム及び半導体パッケージの製造方法に関する。
一般に、半導体チップパッケージにおいて、半導体チップ自体は、外部から電気供給を受けて電気信号を伝達したり伝達を受けることができないので、半導体チップが各種電気的な信号を外部とやりとりするためには、チップをパッケージングする必要がある。近年、チップの大きさの縮小、熱放出能力および電気的遂行能力向上、信頼性向上、製造コストなどを考慮して、リードフレーム、印刷回路基板、回路フィルムなどの各種部材を利用して様々な構造で製造されている。
そして、半導体チップの高集積化に伴って半導体チップと外部回路基板との間の電気的な接続線(Ｌｅａｄ)の入出力端子の数を増加させる必要がある。そのために、互いに別にチップと外部回路とを接続する２列以上の配列を有するリードを備えた多列(ｍｕｌｔｉ-ｒｏｗ)リードフレームの半導体チップパッケージが注目されている。
図１は、従来半導体装置の製造方法によって半導体装置を製造する工程を示す概念図であり、特許文献１に言及されている技術内容である。
図１(ａ)で、銅、銅合金、又は鉄合金などからなる所定厚みのリードフレーム材２３を用意し、図１(ｂ)で、その表裏面をそれぞれ第１および第２のレジスト膜２４、２５でコーティング処理を行った後、図１(ｃ)で、第１および第２のレジスト膜２４、２５にそれぞれ露光処理及び現像処理を行った。そして、リードフレーム材２３の表面側に、半導体素子１３からのボンディングワイヤ(Ｂｏｎｄｉｎｇ Ｗｉｒｅ)１５の接合端子１４、１４ａ及びこれに接合されるリード１７となる部分を露出させた表側配線パターン２６を形成する。また、リードフレーム材２３の裏面側に端子パッド１１となる部分を露出させた裏側配線パターン２７を形成する。
その後、図１(ｄ)で、第１及び第２のレジスト膜２４、２５によって表側配線パターン２６及び裏面配線パターン２７が形成されたリードフレーム材２３の表裏露出部に貴金属めっき２１(耐エッチングめっき処理)をそれぞれ行う。この貴金属めっき２０、２１は以下の工程で使用するエッチング液に対して溶解されず、耐エッチングめっき被膜として作用する。
また、図１(ｅ)で、裏面側の第２のレジスト膜２５を除去して、図１(ｆ)で、貴金属めっき２０、２１を耐エッチング用のレジスト膜としてリードフレーム材２３の裏面側のハーフエッチングを行う。この場合、リードフレーム材２３の表面側は貴金属めっき２０と第１のレジスト膜２４で覆われているので、第２のレジスト膜２５で形成された内部配線パターン２７の露出部分のみがハーフエッチングされて窪み部２９が形成される。ハーフエッチングの深さはリードフレーム材２３の厚みの４/５〜１/２程度で十分である。これによって、グリッドアレイ状に配置された端子パッド１１となる部分が突出した状態になる。
また、図１(ｇ)で、表面側の第１のレジスト膜２４を除去する。そして、図１(ｈ)で、裏面側のハーフエッチングされた窪み部２９に樹脂１９をモールド金型装置を用いて注入する。この金型装置においては、金型と端子パッド１１となる貴金属めっき２１との間に隙間があると樹脂で端子パッド１１の表面が汚されることになるので、その隙間が十分小さくなるように(例えば、１０μｍ以下)、金型を貴金属めっき２１に押しつけながら行う。これによって、各端子パッド１１が樹脂１９によって連結されることになる。なお、表面側の第１のレジスト膜２４の剥離は樹脂１９を窪み部２９に注入した後に行ってもよい。
また、図１(ｉ)で、リードフレーム材２３の表面側のエッチング処理を行う。この場合、リードフレーム材２３の表面側の貴金属めっき２０が耐エッチング用のレジスト膜として作用する。これによって、各接合端子１４と各リード１７に接合された接合端子１４ａが電気的に非接合状態で分離する。また、分離した各接合端子１４、１４ａ及びリード１７は樹脂１９で連結され、リードフレームベース１２を形成する。
以上の工程で形成されたリードフレームベース１２の中央に、図１(ｊ)に示すように、半導体素子１３を搭載し、接合端子１４、１４ａと半導体素子１３の各電極パッド２２をボンディングワイヤ１５で連結するワイヤーボンディングを行う。その後、金型装置(図示せず)を用いて、裏面に端子パッド１１を露出させた状態で、リードフレームベース１２、半導体素子１３及びボンディングワイヤ１５の樹脂封止(Ｐａｃｋｉｎｇ)を行う。これによって、半導体装置１０が完成するが、裏面側に露出した端子パッド１１の表面に更に貴金属めっきや半田によって肉盛りしてもよいし、裏面側の樹脂１９を薬品又はレーザーによって一部除去して、端子パッド１１を突出させる。この後、図１(ｋ)のように、格子状に並べられた半導体装置１０の分離を行って、個々の半導体装置１０を完成することになる。
それで既存の半導体用パッケージ基板、特に、熱放出効果と電気的特性に優れた金属素材基板の場合、様々なデザインの多列Ｉ/Ｏパッド(Ｐａｄ)を有した回路形成およびチップが実装されるダイパッド(ｄｉｅ ｐａｄ)の実現のために、感光性フォトレジスト(液状及びフィルム状)を用いて、ワイヤーボンディング又は半田のための表面処理めっき(代表的にＮｉ/Ａｕ)後にフォトレジストを除去し、エッチングにより回路を実現することになる。その後、組み立て工程でワイヤーボンディングにより半導体チップを実装した後、エポキシモールドコンパウンドを用いてモールディングを行い、最終的に下部基板と接合される部位の金属性キャリア材料をエッチングにより除去して完成する。
この方法によって単位大きさ（ｐｏｒｔｉｏｎ ｓｉｚｅ）の多列Ｉ/Ｏパッドを実現し、優れた熱放出および電気的特性の実現が可能であった。
しかしながら、このような従来技術の場合、エッチングに対するレジストを形成した後メッキを行うため、回路構成時、エッチングレジスト金属層の側面にエッチング液が浸透してアンダーカットが発生してしまい、所望サイズの回路を実現し難かった。また、実現された回路も構造的に脆弱であるため、顧客社アセンブリ工程(ｃｕｓｔｏｍｅｒ’ｓ ａｓｓｅｍｂｌｙ ｐｒｏｃｅｓｓ)中に高圧洗浄工程によって剥離又は脱落が発生して歩留まりが低くなるという問題点があった。
図２は、図１と同様の方法で半導体装置を製造する場合に発生する代表的な不良例を示す図である。
ここで、図２(ａ)において、参照番号「３１」は金属素材であり、「３２」は代表的なエッチングレジストとしてＮｉ/Ａｕ層であり、「３３」はアンダーカットであって脆弱な下部構造を示している。
また、図２(ｂ)において、参照番号「３４」は正常パッドであり、「３５」は損失パッドである。
図２(ａ)におけるアンダーカット３３の発生によって図２(ｂ)における損失パッド３５のような不良が発生して歩留まりが低くなり、回路の信頼性が低下するという問題点があった。
又、従来技術は、半導体用パッケージ基板、特に、熱放出効果と電気的特性に優れた金属素材を用いる基板の場合、様々なデザインの多列Ｉ/Ｏパッドを有した回路形成およびチップが実装されるダイパッドの実現のために、感光性フォトレジストを用いてワイヤーボンディング又は半田のための表面処理メッキ後にフォトレジストを除去し、エッチングにより回路を実現する。この方法によって単位大きさの多列Ｉ/Ｏパッドに対する優れた熱放出および電気的特性の実現が可能であった。しかし、エッチングに対するレジストを形成した後メッキを行うため、回路構成時にエッチングレジスト金属層の側面にエッチング液が浸透してアンダーカットが発生してしまい、所望サイズの回路を実現し難かった。そして実現された回路も構造的に脆弱であるため、アセンブリ工程中に高圧洗浄工程によって剥離又は脱落が発生して歩留まりが低くなるという問題点があった。
一方、一般に半導体チップパッケージにおいて、半導体チップ自体は、外部から電気供給を受けて電気信号を伝達したり伝達を受けることができないので、半導体チップが各種電気的な信号を外部とやりとりするためには、チップをパッケージングする必要がある。近年、チップの大きさの縮小、熱放出能力および電気的遂行能力向上、信頼性向上、製造コストなどを考慮して、リードフレーム、印刷回路基板、回路フィルムなどの各種部材を利用して様々な構造で製造されている。
そして、半導体チップの高集積化に伴って半導体チップと外部回路基板との間の電気的な接続線の入出力端子の数を増加させる必要がある。そのために、互いに別にチップと外部回路とを接続する２列以上の配列を有するリードを備えた多列リードフレームの半導体チップパッケージが注目されている。
図３は、従来ストリップ切断エッチング品を用いて多列リードレスフレームおよび半導体パッケージを製造する方法を示す流れ図である。
図に示すように、シートに対してストリップ単位で第１次エッチングを行う(ＳＴ０１)。そして両面ラミネート後回路を形成する(ＳＴ０２)。その後、メッキを行い(ＳＴ０３)、分離（ｓｅｐａｒａｔｉｏｎ）をして多列リードレスフレームを製造する(ＳＴ０４)。
また、多列リードレスフレームが製造されると、チップ単位で切断した後エポキシモールディングを行って半導体パッケージを完成する(ＳＴ０５)。
図４は図３による製造工程を示す概念図である。
先ず、図４において、図４(ａ)はシート０１０に対してストリップ切断部０１１でストリップ単位で第１次エッチングを行うことを示している。
その後、図４(ｂ)でのように、ストリップが形成されたシートに感光性物質のラミネート０１２を行う。
そして、図４(ｃ)でのようにフォトマスク０１３を利用して露光しメッキを行うことになる。この際、感光性物質をフォトマスクで露光を行うと、既存のシート０１０に形成されたストリップとラミネートにより押されたストリップとの位置がずれて正常にパターンが形成できなくなる。すなわち、図４(ｃ)においてＷだけの位置合せずれによりパターン不良が発生することになる。
図５において、図５(ａ)は、図４(ａ)でストリップ単位で切断されているシートを示す平面図であり、図５(ｂ)は、ストリップが固定されずパターン位置合せが正常に行われない例を示す図である。ここで、図５(ｂ)において、図面番号「０１４」は形成された半導体パッケージであり、「０１５」は金属素材であり、「０１６」は金属素材上に形成されるメッキ層である。
図５(ｂ)でのように、金属素材０１５上に形成されるメッキ層０１６が金属素材０１５の中心に形成されず、中心から上方向に傾いた状態でパターン位置合せがなされたことが分かる。
このように、従来の多列リードレスフレームの場合、シート単位でパターン工程を行う際、ストリップ単位で切断されていてストリップを形成するＣｕ素子が固定されずパターンの形成が困難であった。すなわち、図５でのようにパターン部のストリップ部分が固定されていなく、マスクで露光するとき元の位置と正確に合わなくなり、これにより、パターンが歪んでしまうという問題点もあった。
特開第２００７-１５７８４６号公報
本発明の目的は、段階的なエッチングを適用してアンダーカット現象を最小化させることができる多列リードフレームおよび半導体チップパッケージ並びにその製造方法を提供することにある。
本発明の他の目的は、基本的な回路および半導体チップ能動素子の埋め込みのためのエッチング工程後に選択的に表面処理層を形成し、酸化防止処理をすることにより、アンダーカット現象のために発生するパッド部の消失、又は、サイズの縮小現象を効果的に防止することができる能動素子埋め込み型リードフレームおよび半導体パッケージ並びにその製造方法を提供することにある。
本発明のさらに他の目的は、パターン形成のためにストリップが切断された形態の１次エッチング品を用いることなく、一枚板(ｓｈｅｅｔ)のエッチング品を使用して位置合せが容易であり、入出力端子の微細パターンの形成を可能とするため、且つアンダーカット現象が発生せず、工程上への適用が容易であり、工程速度も速い多列リードレスフレームおよび半導体パッケージの製造方法を提供することにある。
本発明の一実施例に係るリードフレームの製造方法は、金属素材にパッド部を形成する第１ステップと、感光性物質を塗布し、露光/現像した後表面メッキ処理又は有機物コーティングを行ってエッチングレジスト層を形成する第２ステップと、前記感光性物質を除去した後エッチングを実施する第３ステップと、を含む。
ここで、前記第１ステップは、前記金属素材に感光性物質を塗布し、露光/現像/エッチングを行うことにより前記パッド部を形成させることができる。
前記第１ステップの前記感光性物質又は前記第２ステップの感光性物質は、例えばフィルム状又は液状の感光性物質である。
また、前記第３ステップは、前記メッキ又は有機物コーティング層をマスクでエッチングすることができる。
前記第３ステップは、前記エッチングレジスト層のアンダーカットの長さをエッチングされた深さよりも小さく形成することができる。
本発明の他の実施例に係るリードフレームの製造方法は、金属素材にパッド部を形成する第１ステップと、感光性物質を塗布し、露光/現像した後表面メッキ処理又は有機物コーティングを行って前記パッド部よりも幅が狭いエッチングレジスト層を形成する第２ステップと、を含む。
ここで、前記第１ステップは、前記金属素材に感光剤を塗布し、マスクを利用して露光および現像を行い、エッチングして前記パッド部を形成することができる。
また、前記第２ステップは、感光性物質の塗布時、屋根型(ｒｏｏｆ-ｓｈａｐｅｄ)感光性物質の塗布又は保護型感光性物質の塗布を行うことができる。
前記第２ステップは、表面処理時に表面処理メッキを行い、前記メッキは、電解質又は無電解質のＮｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｃｕの中から単一成分又は２元や３元の合金層を用い、単層あるいは複層でメッキを行うことができる。
本発明のさらに他の実施例に係るリードフレームの製造方法は、シート単位で第１次エッチングを行う第１ステップと、前記第１ステップの後、ラミネートし回路を形成してから、メッキ及び剥離処理を行う第２ステップと、前記第２ステップの後、ストリップ単位への切断を行う第３ステップと、を含む。
ここで、前記第１ステップは、前記シート単位の金属素材に感光剤を塗布し、マスクを利用して露光及び現像を行い、エッチングを行うことができる。
また、前記第２ステップは、感光性物質を塗布し、露光/現像した後表面メッキ処理又は有機物コーティングを行うことができる。
また、前記第３ステップは、パンチング、ルーティング、レーザカッティング、リソグラフィーの中から一つ以上を用いてストリップ単位への切断を行うことができる。
本発明のさらに他の実施例に係る能動素子の装着のための垂直リード型リードフレームは、素子装着工程で垂直リードとなるパッド部が形成された金属素材と、前記パッド部上に電解又は無電解のメッキで形成されたパターン層と、を含む。
ここで、前記パターン層は、アンダーカットの長さを下部の前記金属素材のエッチング深さよりも小さく形成することができる。
本発明のさらに他の実施例に係る能動素子の装着のためのリードフレームは、素子装着工程でリードとなるパッド部が形成された金属素材と、前記パッド部上にメッキで形成され、前記パッド部の幅よりも狭く形成されたパターン層と、を含む。
ここで、前記パターン層のメッキは、電解質又は無電解質のＮｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｃｕの中から単一成分又は２元や３元の合金層を用い、単層あるいは複層のメッキでなる。
本発明のさらに他の実施例に係る能動素子の装着のためのリードフレームは、素子装着工程でリードとなるパッド部が形成された金属素材と、前記パッド部上に電解又は無電解のメッキで形成されたパターン層と、含み、前記パターン層の中心点と前記パッド部の中心点により形成される位置合せバイアス(ａｌｉｇｎｍｅｎｔ ｂｉａｓ)は３８.６７μｍ以下であることを特徴とする。
ここで、前記リードフレームは、例えばパターン幅当りの位置合せバイアスが０.１１以下である。
本発明の製造工程を経たリードレスチップキャリアリードフレームは、従来のリードフレームとは異なり、メッキでリードフレームを形成せず、また、メッキ工程で用いたキャリア素材をチップの組み立て後に完全に除去しないため、品質、生産性およびコスト低減に効果がある。
又、本発明は、ダイパッド部とリードとの間の間隔が小さくなることにより、コストの面で低減することが可能であり、電気的特性も向上させることができる。また、ダイパッド部とリードとの間隔にできたスペースに容易に端子を増加させることが可能である(端子の多数化が実現可能)。
又、本発明は、一般的なエッチングによるリードフレームの製造工程を修正して多列リードフレームの製造が可能であるので、多列リードフレームの製造のための新規投資費用を最小化することができる。
又、本発明の多列リードフレームは、一般的なリードフレームを用いながらも、リードフレームのサイズと大きさおよび重さを顕著に低減でき、様々な表面処理を導入することにより、フリップチップリードフレーム(ｆｌｉｐ ｃｈｉｐ ｌｅａｄｆｒａｍｅ）、システムインパッケージリードフレーム（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ ｌｅａｄｆｒａｍｅ)など様々なリードフレームの製造が可能である。
又、本発明は、エッチングレジストと段階別に選択的にエッチングを適用することにより、アンダーカットが最小化された回路線幅の実現が可能である。
又、本発明は、上部面と下部面に機能性(耐アルカリ、耐酸性)感光性高分子物質をコーティングすることにより、様々な方法の表面処理パターンメッキが可能である。
又、本発明は、基本的な回路及び半導体チップ能動素子の埋め込みのためのエッチング工程後に、選択的に表面処理層を形成し、酸化防止処理をすることにより、アンダーカット現象のために発生するパッド部の消失又はサイズ縮小現象を効果的に防止できる効果がある。
又、本発明の製造工程を経った半導体用パッケージ基板の場合、能動素子を埋め込むことにより、最終半導体パッケージの厚みと実装密度を増加させることができ、熱放出及び電気的特性に優れた基板を製造することができる。
又、本発明は、金属素材以外に半導体基板のコア素材が高分子及び高分子とエポキシが結合されたコア層に銅薄板が接合されている素材の場合には、上記の回路形成工程後にエッチング及びレーザ加工によりキャビティ(ｃａｖｉｔｙ)形態のホール及び空間を有した構造を加工することができる。
又、本発明は、パターン表面処理メッキで形成されるパッドの形態に円型を導入することにより、制限されたパッドのサイズで高密度回路の実現が可能な半導体パッケージ基板を製造することができる。
又、本発明は、エッチングに対するレジストを先に形成しエッチングをする既存工法とは異なり、エッチングによるパッド下部のアンダーカット現象を完全に除去でき、既存工程で発生するパッド部の消失及びアンダーカットによるパッド部の縮小を効果的に防止することができる。
又、本発明は、パターン形成のためにストリップが切断された形態の第１次エッチング品をを用いることなく、一枚板(ｓｈｅｅｔ)のエッチング品を使用するため位置合せが容易であり、入出力端子の微細パターンの形成が可能であり、且つアンダーカット現象が発生せず、工程上への適用が容易であり、工程速度も速い製造方法を提供できる効果がある。
従来の半導体装置の製造方法によって半導体装置を製造する工程を示す概念図である。 図１と同様の方法で半導体装置を製造する場合に発生する代表的な不良例を示す図である。 従来のストリップ切断エッチング品を用いて多列リードレスフレーム及び半導体パッケージを製造する方法を示す流れ図である。 図３による製造工程を示す概念図である。 (ａ)は、図４(ａ)でストリップ単位で切断されているシートを示す平面図であり、(ｂ)は、ストリップが固定されず、パターン位置合せが正常に行われない例を示す図である。 本発明の一実施例に係る多列リードフレーム又は半導体チップパッケージの製造方法を示す流れ図である。 本発明の他の実施例に係る多列リードフレーム又は半導体チップパッケージの製造方法を示す流れ図である。 本発明の他の実施例に係る多列リードフレーム又は半導体チップパッケージの製造方法を示す工程図である。 本発明によって実現された多列リードフレームにおいて一般的なタイプと半導体チップ埋め込みタイプ(ｅｍｂｅｄｄｉｎｇ ｔｙｐｅ)の例を示す概念図である。 本発明によって実現された半導体チップパッケージにおいて一般的なタイプと半導体チップ埋め込みタイプの例を示す概念図である。 本発明が適用される多列リードフレーム又は半導体チップパッケージの平面図である。 従来技術と本発明を比べた図である。 本発明のさらに他の実施例に係る能動素子埋め込み型リードフレームの製造方法を示す流れ図である。 図１３の能動素子埋め込み型リードフレームの製造方法による製造工程を示す概念図である。 図１４(ｅ)に対する拡大概念図である。 図１３の工程後アセンブリ工程を行って能動素子埋め込み型リードフレームの半導体パッケージを製造する方法を示す流れ図である。 図１６の能動素子埋め込み型リードフレームの半導体パッケージの製造方法による製造工程を示す概念図である。 本発明のさらに他の実施例に係る能動素子埋め込み型リードフレームの製造方法を示す流れ図である。 図１８の能動素子埋め込み型リードフレームの製造方法による製造工程を示す概念図である。 図１９において(ｇ-１)、(ｇ-２)、(ｈ-１)、(ｈ-２)でのＢ部分に対する拡大概念図である。 図１８の工程後アセンブリ工程を行って能動素子埋め込み型リードフレームの半導体パッケージを製造する方法を示す流れ図である。 図２１の能動素子埋め込み型リードフレームの半導体パッケージの製造方法による製造工程を示す概念図である。 本発明の又他の実施例に係る多列リードレスフレーム及び半導体パッケージの製造方法を示す流れ図である。 図２３の製造工程を示す概念図である。 図２４の(ａ)で一枚板シートの第１次エッチング品に対する平面図である。 (ａ)は、従来のストリップ別に分離されたシートでパターンを形成する例を示す図であり、(ｂ)は、本発明によって一枚板シートでパターンを形成する例を示す図である。 図２６の(ｂ)で位置合せが正常に行われるかどうかを説明するための概念図である。
このように構成された本発明による多列リードフレーム及び半導体チップパッケージ並びにその製造方法の望ましい実施例を添付した図面に基づいて詳しく説明する。但し、本発明はこれらの実施例により限定されるものではない。
(第１実施形態)
第１実施形態による本発明は、段階的なエッチングを適用してアンダーカット現象を最小化させることができるものである。
図６は、本発明の一実施例に係る多列リードフレーム又は半導体チップパッケージの製造方法を示す流れ図である。
先ず、金属素材４１に感光性物質４２を塗布し、露光/現像/エッチングを行って金属素材４１に第１次パターンを形成させる。この際、金属素材４１はリードフレームの元素材である(ＳＴ１)。
このように第１次パターンを形成した後、表面メッキ処理又は有機物コーティングを行う(ＳＴ２)。
その後、第１次パターンが形成された状態でメッキ又は有機物コーティング層をマスクでエッチングして金属素材４１に第２次パターンを形成させる(ＳＴ３)。
また、第２次パターンの形成後、半導体チップ４４をダイパッド部５１が実装される金属素材４１の上端部分に接着材を用いて接着させ、ワイヤーボンディング４５とエポキシモールディング４６をしてパッケージングを行うことにより、半導体チップパッケージを構成する。
そして、半導体チップパッケージに対してバックエッチング(ｂａｃｋ ｅｔｃｈｉｎｇ)をさらに行うことができる(ＳＴ５)。
図７は、本発明の他の実施例に係る多列リードフレーム又は半導体チップパッケージの製造方法を示す流れ図であり、図８は、本発明の他の実施例に係る多列リードフレーム又は半導体チップパッケージの製造方法を示す工程図である。
先ず、図８(ａ)でリードフレームの元素材である金属素材４１上に感光性物質４２を１次塗布する。この際、金属素材４１の両面又は片面にパターンを形成することが可能である。また、感光性物質４２はフィルム状又は液状の感光性物質４２を用いる(ＳＴ１１)。
そして図８(ｂ)で露光及び現像した後、第１次エッチングを進めて感光性物質４２を除去する。こうして金属素材４１に第１次パターンが形成される(ＳＴ１２)。
その後、図８(ｃ-１)でフィルム状の感光性物質４２を金属素材４１上に２次塗布する。この際、金属素材４１の両面又は片面にパターンを形成することが可能である。又は図８(ｃ-２)で液状の感光性物質４２を金属素材４１上に２次塗布する(ＳＴ１３)。
以下では、図８(ｃ-１)のフィルム型感光性物質を用いた場合を例として説明する。
図８(ｄ)で感光性物質４２に対する第２次露光及び現像を行う(ＳＴ１４)。
そうすると、図８(ｅ)で電解又は無電解メッキのエッチングレジスト層４３が形成される(ＳＴ１５)。
そして、図８(ｆ)でフィルム状又は液状の感光性物質４２を除去する(ＳＴ１６)。
次いで、図８(ｇ)で感光性物質４２が除去された金属素材４１とエッチングレジスト層４３に対して第２次エッチングを行って金属素材４１に第２次パターンを形成させる。こうして半導体回路が完成される(ＳＴ１７)。
このような半導体回路に対して半導体チップ４４をダイパッド部５１が実装される金属素材４１の上端部分に接着材を用いて接着させ、 ワイヤーボンディング４５とエポキシモールディング４６とを行うことにより、半導体チップパッケージが完成される(ＳＴ１８)。
また、さらにバックエッチングを行うことができる(ＳＴ１９)。
図９は、本発明によって実現された多列リードフレームにおいて一般的なタイプと半導体チップ埋め込みタイプ(ｅｍｂｅｄｄｉｎｇ ｔｙｐｅ)の例を示す概念図である。図９(ａ)は一般的なタイプの多列リードフレームであり、図９(ｂ)は半導体チップ埋め込みタイプの多列リードフレームである。
また、図９(ａ)の一般的なタイプに対し本発明による工程を金属素材４１の上部と下部に対して選択的に適用でき、半導体チップ４４が実装される部分をエッチングするか、あるいはエッチングしないなどの方式にて様々な形態の多列リードフレームを製造することができる。
図１０は、本発明によって実現された半導体チップパッケージにおいて一般的なタイプと半導体チップ埋め込みタイプの例を示す概念図である。図１０(ａ)は、パッケージ後の一般的なタイプの半導体チップパッケージであり、図１０(ｂ)は、パッケージ後の半導体チップ埋め込みタイプの半導体チップパッケージである。
図に示すように、半導体チップ４４の実装及びエポキシモールディング４６の後、下部に最終エッチングによりそれぞれの信号接続部が多列パッド形態で構成される多列リードフレームのパッケージを構成することができる。
図１１は、本発明が適用される多列リードフレーム又は半導体チップパッケージの平面図である。
本発明では、多列リードフレーム５０における金属素材４１上のダイパッド部５１又は内部Ｉ/Ｏ部５２が形成される部分に電解又は無電解のメッキで形成されたエッチングレジスト層４３を含んで構成する。
図１２は、従来技術と本発明を比べた図である。ここで、図１２(ａ)は、従来技術でエッチングレジスト層に対してエッチングを行う例を示し、図１２(ｂ)は、本発明でエッチングレジスト層に対してエッチングを行う例を示す。そして、ｗ１はエッチングレジスト層４３の下部に形成されるアンダーカットの長さであり、ｗ２はエッチングされた深さである。
それで、図１２(ａ)のような従来技術では、エッチングレジスト層に対してエッチングを行ってエッチングされた深さ(ｗ２)とアンダーカットの長さ(ｗ１)との割合が１:１となる。これは、エッチングレジスト層を用いてエッチングをする際、金属をエッチングする深さと等しくエッチングレジスト層の側面にエッチング液が侵透するアンダーカットが発生するためである。
しかしながら、図１２(ｂ)のような本発明では、１次的にエッチングをした後に第２次感光性物質をＩ/Ｏパッド又はダイパッド部の上端部に形成して図５(ｄ)の拡大部分のように形成し、エッチングレジスト層４３を図５(ｆ)の拡大部分のように形成することにより、アンダーカットの長さ(ｗ１)がエッチングされた深さ(ｗ２)よりも小さくパターンを形成することができる。
このように本発明の第１実施形態は、段階的なエッチングを適用してアンダーカット現象を最小化させることができる。
(第２実施形態)
第２実施形態による本発明は、基本的な回路及び半導体チップ能動素子の埋め込みのためのエッチング工程後に選択的に表面処理層を形成し、酸化防止処理をすることにより、アンダーカット現象のために発生するパッド部の消失又はサイズ縮小現象を効果的に防止することができる。
本実施形態の発明は、半導体基板の素材(金属、高分子及び高分子とエポキシが結合されたコア層に銅薄板が接合されている素材)に感光性液状/フィルム型フォトレジストを接合し、 露光/現像工程により多列Ｉ/Ｏパッド及び半導体チップが実装されるダイパッドによるパッド部を形成した後、選択的なエッチング(ｈａｌｆ ｅｔｃｈｉｎｇ)を進めてからフォトレジストを除去する。この工程によって半導体チップは半導体基板の上部又は内部に位置可能な構造を形成するようになる。
半導体基板のコア素材が、エポキシとガラス纎維が含沈したり、ポリイミド素材に銅箔が接合した構成の場合には、上記の回路形成工程後エッチング及びレーザ加工により能動素子を埋め込むことができる構造を有したホール及び空間を加工することが可能であり、基本的に下記の工程を適用または応用する。
半導体チップ及びＩ/Ｏパッドが形成された素材は、感光性フォトレジストを用いて再度露光/現像工程を繰り返すことにより、パターン表面処理メッキのためのＩ/Ｏパッドと半導体チップパッド部分とを形成する。この際、上部ワイヤーボンディング及び下部半田のためのパッドは、一般的な形態以外に、特に多列及び高密度(０.４ピッチ以下)の実現のために円形の形状を有することができる。
表面処理メッキは、電解/無電解のＮｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｃｕメッキにより各元素の金属層を実現でき、これの二元、三元合金メッキを単層あるいは多層まで行うことができる。
表面処理工程でメッキされない部分は、元素材の酸化を阻むために表面処理メッキ及びフォトレジストの剥離工程後、酸化防止処理(ａｎｔｉ ｔａｒｎｉｓｈ)を行うことができる。
顧客のアセンブリ工程(ワイヤーボンディング及びエポキシモールディング)によって半導体パッケージ用基板は素材の酸化を促進させる外部の熱や湿気から半導体チップを保護する。
この際、連結されたＩ/Ｏ及び半導体チップの実装パッドは、顧客のデザイン及び内部工程にしたがって下部を完全にエッチングする工程を用いることにより、独立的にパッドが形成される構造を有することが可能であり、その後、レーザ又は機械的な加工によって下部半導体基板に実装できる独立的なパッケージとして存在するようになる。
このような本発明について添付の図面を参照してより詳しく説明する。ここで、パッド部は、両面をエッチング加工しても、片面をエッチング加工しても良いが、以下の実施例では、両面をエッチング加工した後にパターン部を形成する工程を中心に説明する。
図１３は、本発明の一実施例に係る能動素子埋め込み型リードフレームの製造方法を示す流れ図であり、図１４は、図１３の能動素子埋め込み型リードフレームの製造方法による製造工程を示す概念図である。
図に示すように、金属素材１４１に感光剤１４２を塗布し(図１３のＳＴ２１及び図１４(ａ)参照)、マスク１４３を用いて露光及び現像１４４を行い(図１３のＳＴ２２及び図１４(ｂ)参照)、エッチングを行ってパッド部１５２を形成する(図１３のＳＴ２３及び図１４(ｃ)参照)。
そしてパターン部１４７の形成のための感光性物質を金属素材１４１に塗布１４５、１４６し(図１３のＳＴ２４及び図１４(ｄ)参照)、表面処理を行ってパターン部１４７を形成する(図１３のＳＴ２５及び図１４(ｅ)参照)。
この際、パターン部１４７の形成時、パターン部１４７の幅がパッド部１５２の幅よりも狭く形成されるようにする。
また、感光性物質の塗布時、図１４(ｄ-１)のように、屋根型感光性物質の塗布１４５を行うか、若しくは図１４(ｄ-２)のように、保護型感光性物質の塗布１４６を行う。
また、表面処理時、表面処理メッキを行い、メッキは電解質又は無電解質のＮｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｃｕの中から単一成分又は２元や３元の合金層を用い、単層あるいは複層でメッキを行う。
図１５は図１４(ｅ)に対する拡大概念図である。それで、図１５(ａ)は図１４の(ｅ)をそのまま示している。また、図１５(ｂ)と(ｃ)は図１５(ａ)で 「Ａ」部分の平面を示すものである。
上記「Ａ」部分の平面は、図１５(ｂ)のような一般型(四角形)で構成することも、図１５(ｃ)のような高密度型(円形)で構成することもできる。
また、図１５(ｄ)は図１５(ｂ)と(ｃ)についての一構成例を示す図である。
図１６は、図１３の工程後アセンブリ工程を行って能動素子埋め込み型リードフレームの半導体パッケージを製造する方法を示す流れ図であり、図１７は、図１６の能動素子埋め込み型リードフレームの半導体パッケージの製造方法による製造工程を示す概念図である。
上記アセンブリ工程によって半導体チップ１４８の実装(図１６のＳＴ２６及び図１７(ｆ)参照)、 ワイヤーボンディング１４９(図１６のＳＴ２７及び図１７(ｇ)参照)、エポキシモールディング１５０(図１６のＳＴ２８及び図１７(ｈ)参照)、バックエッチング１５０(図１６のＳＴ２９及び図１７(ｉ)参照)を行う。
ここで、パッド部は、両面をエッチング加工しても、片面をエッチング加工しても良いが、 以下の実施例は、両面をエッチング加工した後にパターン部を形成する工程を中心に説明する。
以下、両面をエッチング加工した後にパターン部を形成する例について説明するが、もし片面をエッチング加工する場合には次のように行うと良い。すなわち、上面をパターンを用いてエッチングし、上面及び下面に屋根型又は保護型感光性物質を用いて表面処理を行うことにより、パターン部を形成し(こうすると、上部にはエッチングされており、下部にはエッチングされていない状態で存在するようになる)、エポキシモールディング後に下部エッチングを行うと良い。
一方、本発明の一実施例に係る能動素子埋め込み型リードフレームは、金属素材１４１に形成されたパッド部１５２とパターン部１４７とからなる。
この際、パターン部１４７は、パッド部１５２上にメッキで形成され、パッド部１５２の幅よりも狭く形成される。また、パターン部１４７のメッキは、電解質又は無電解質のＮｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｃｕの中から単一成分又は２元や３元の合金層を用い、単層あるいは複層のメッキでなる。
このようなリードフレームに半導体チップ１４８を実装し、ワイヤーボンディング１４９を行い、 エポキシモールディング１５０を行った後、バックエッチングを行うと半導体パッケージを構成するようになる。
図１８は、本発明の他の実施例に係る能動素子埋め込み型リードフレームの製造方法を示す流れ図であり、図１９は、図１８の能動素子埋め込み型リードフレームの製造方法による製造工程を示す概念図である。
図に示すように、金属基板１４１に感光剤１４２を塗布する。この際、金属基板１４１の上/下ともに感光剤１４２を塗布するか、若しくは金属基板１４１の上部又は下部のうち一方だけに感光剤１４２を塗布することもできる(図１８のＳＴ３１及び図１９(ａ)参照)。そしてマスク１４３を利用して露光させる(図１８のＳＴ３２及び図１９(ｂ)参照)。また、これを現像１４４する(図１８のＳＴ３３ 及び図１９(ｃ)参照)。
そして第１次エッチングを行う。この際、ダイパッド部が凹んでいても良く、膨らんでいても良い(図１８のＳＴ３４ 及び図１９(ｄ)参照)。その後、剥離（ｓｅｐａｒａｔｉｏｎ）を行う(図１８のＳＴ３５ 及び図１９(ｅ)参照)。そして第２次感光性物質１４５、１４６を塗布する(図１８のＳＴ３６及び図１９(ｆ)参照)。この際、図１９(ｆ-１)では屋根型感光性物質の塗布１４５を、図１９(ｆ-２)では保護型感光性物質の塗布１４６を示している。
また、表面処理によってメッキ１４７を行う(図１８のＳＴ３７及び図１９(ｇ)参照)。この際、図１９(ｇ-１)では、屋根型感光性物質塗布１４５に対する表面処理を、図１９(ｇ-２)では、保護型感光性物質塗布１４６に対する表面処理を行うことを示している。
次いで剥離を行う(図１８のＳＴ３８及び図１９(ｈ)参照)。この際、図１９(ｈ-１)では、屋根型感光性物質塗布１４５の表面処理に対する剥離を行うことを示し、図１９(ｈ-２)では、保護型感光性物質塗布１４６の表面処理に対する剥離を行うことを示している。
図２０は、図１９における(ｇ-１)、(ｇ-２)、(ｈ-１)、(ｈ-２)でのＢ部分に対する拡大概念図である。図に示すように、パターン部であるＷ１の幅は、パッド部であるＷ２の幅より狭く形成できることが分かる。
図２１は、図１８の工程後アセンブリ工程を行って能動素子埋め込み型リードフレームの半導体パッケージを製造する方法を示す流れ図であり、図２２は、図２１の能動素子埋め込み型リードフレームの半導体パッケージの製造方法による製造工程を示す概念図である。
図に示すように、アセンブリ工程によって半導体チップ１４８の実装(図２１のＳＴ３９及び図２２(ｉ)参照)、ワイヤーボンディング１４９(図２１のＳＴ４０及び図２２(ｊ)参照)、エポキシモールディング１５０(図２１のＳＴ４１及び２２(ｋ)参照)、バックエッチング１５０(図２１のＳＴ４２及び図２２(ｌ)参照)を行う。
このように、本実施形態の発明は、基本的な回路及び半導体チップ能動素子の埋め込みのためのエッチング工程後に、選択的に表面処理層を形成し、酸化防止処理をすることにより、アンダーカット現象のために発生するパッド部の消失又はサイズ縮小現象を效果的に防止することができる。
(第３実施形態)
第３実施形態による本発明は、パターン形成のためにストリップが切断された形態の第１次エッチング品を用いることなく、一枚板のエッチング品を使用するため位置合せが容易であり、入出力端子の微細パターンの形成が可能であり、且つアンダーカット現象が発生せず、工程上への適用が容易であり、工程速度も速い製造方法を提供するためのものである。
図２３は、本発明の一実施例に係る多列リードレスフレーム及び半導体パッケージの製造方法を示す流れ図である。
図に示すように、リードレスフレームに対する１次エッチングを行う際、ストリップ別のパターンの形成ではない、シート別にパターンを形成して第１次エッチングを行う(ＳＴ４１)。
そしてパターンが形成された第１次エッチング品に液状又はドライフィルム(Ｄｒｙ ｆｉｌｍ)レジストで回路を形成する(ＳＴ４２)。その後、所望のパターンを形成した後メッキを実施する(ＳＴ４３)。そして剥離によってメッキレジストを除去する(ＳＴ４４)。
次いでストリップ別に切断を実施する(ＳＴ４５)。この際、パンチング、ルーティング、レーザカッティング、リソグラフィーなどを用いてストリップ別に切断工程を進める。
また、半導体チップの実装及びワイヤーボンディング後にエポキシモールディングを実施して半導体パッケージを構成し、信頼性を向上させる(ＳＴ４６)。
また、モールディング後に下部を完全にエッチングして独立的な入出力端子の形成のための下部エッチングを進める(ＳＴ４７)。
図２４は図２３の製造工程を示す概念図である。
先ず、図２４(ａ)のように、金属素材２２１を用いた多列リードレスフレームの製造において、第１次エッチングを行う際、ストリップ別のパターン形成ではない、シート別にパターンを形成して第１次エッチングを行う。
そして図２４(ｂ)のように、パターンが形成された第１次エッチング品に両面ラミネート２２２を行って液状又はドライフィルムレジストで回路を形成する。その後、図２４(ｃ)のように、所望のパターンを形成した後メッキを実施してメッキ層２２３を形成する。また、図２４(ｄ)のように、剥離によってメッキレジストを除去する。
また、図２４(ｅ)のように、ストリップ別に切断を実施する(ＳＴ４５)。この際、パンチング、ルーティング、レーザカッティング、リソグラフィなどを用いてストリップ別に切断工程を進める。
また、図２４(ｆ)のように、半導体チップ２２７の実装及びワイヤーボンディング２２８後にエポキシモールディング２２９を実施し半導体パッケージを構成して信頼性を向上させる。
また、図２４(ｇ)のように、モールディング後に下部を完全にエッチングして独立的な入出力端子の形成のための下部エッチングを進める。
図２５は、図２４(ａ)で一枚板シートの第１次エッチング品に対する平面図である。ここで、参照番号「２２４」はシートであり、「２２５」はストリップ切断部であり、「２２６」は複数の半導体パッケージである。また参照番号「２３０」は複数の半導体パッケージ内にある一つの半導体パッケージである。
このように、従来は第１次エッチングを行う時からストリップ切断エッチング品を用いていたが、本発明では図２５のような 一枚板シート(Ｏｎｅ ｃｏｍｐｌｅｔｅ ｓｈｅｅｔ)を第１次エッチング品として用いる。
図２６において、(ａ)は、従来ストリップ別に分離されたシートでパターンを形成する例を示す図であり、(ｂ)は、本発明によって一枚板シートでパターンを形成する例を示す図である。ここで参照番号「２３１」は金属素材２２１によって形成されるパターン部であり、参照番号「２３２」はメッキ層２２３によって形成されるパッド部である。
図に示すように、エッチングサンプルでパターンを行う際、図２６(ａ)のように、ストリップ別に分離されたシートでパターンを形成すると、位置合せバイアス(Ａｌｉｇｎ ｂｉａｓ)が３８.６７μｍであるが、図２６(ｂ)のように、一枚板シートで行う場合は位置合せバイアスが１.７３μｍとなることが分かり、本発明が従来技術に比べはるかに優れた性能を有することが分かる。
図２７は、図２６(ｂ)で位置合せが正常に行われるかどうかを説明するための概念図である。ここで、位置合せバイアスとは、パターン部２３１の中心点とパッド部２３２の中心点間の距離である。
現在、位置合せバイアスは、パターン部３１の３５０μｍに対しパッド部２３２の ２３０μｍの中心点の距離である。このような図２７は、図２６の(ｂ)でのように結合されて形成される位置合せバイアスは約 ２０μｍ以内に管理されなければならない。もし、従来技術のようにストリップ別に分離されたパターンを行う場合には仕様から外れるという問題点がある。
そして本実施形態の発明は、シート形態の第１次エッチング品でパターン形成を進めた後、後工程の進行時、パンチング、ルーティング、レーザカッティング、リソグラフィーなどによってストリップ単位で切断する。
また、本実施形態の発明は、パターン部２３１とパッド部２３２により形成される位置合せバイアスは３８.６７μｍ以下となるようにする。
また、本実施形態の発明は、パターン幅当りの位置合せバイアスが０.１１以下((位置合せバイアス３８.６７μｍ)/(パターンの幅３５０μｍ)＝０.１１０４８)となるようにする。
このように、本実施形態の発明は、パターン形成のためにストリップが切断された形態の第１次エッチング品を用いることなく、一枚板のエッチング品を使用するため位置合せが容易であり、入出力端子の微細パターンの形成が可能であり、且つアンダーカット現象が発生せず、工程上への適用が容易であり、工程速度も速い製造方法を提供することができる。
４１ 金属素材
４２ 感光性物質
４３ エッチングレジスト層
４４ 半導体チップ
４５ ワイヤーボンディング
４６ エポキシモールディング

Claims (9)

  1. 金属素材に感光性物質を１次塗布し、露光および現像した後１次エッチングし、前記１次塗布した感光性物質を除去して１次パターンを形成してパッド部を形成する第１ステップと、
    前記パッド部上に感光性物質を２次塗布し、露光および現像した後表面メッキ処理または有機物コーティングを行って２次パターンとしてエッチングレジスト層を形成する第２ステップと、
    前記２次塗布した感光性物質を除去し、前記エッチングレジスト層の下部に形成されるアンダーカットの長さを前記１次エッチングしたパッド部の深さよりも小さく形成してエッチングする第３ステップと、を含んでなることを特徴とするリードフレームの製造方法。
  2. 前記第１ステップは、
    前記金属素材の両面または片面に前記１次パターンを形成して前記パッド部を形成することを特徴とする請求項１に記載のリードフレームの製造方法。
  3. 前記第１ステップの前記感光性物質または前記第２ステップの感光性物質は、フィルム状または液状の感光性物質であることを特徴とする請求項１に記載のリードフレームの製造方法。
  4. 前記第３ステップは、
    前記メッキまたは有機物コーティング層をマスクでエッチングすることを特徴とする請求項１に記載のリードフレームの製造方法。
  5. 金属素材に感光性物質を塗布し、マスクを利用して１次露光および現像を行い、エッチングしてパッド部を形成する第１ステップと、
    前記パッド部上に感光性物質を塗布し、２次露光および現像した後表面メッキ処理または有機物コーティングを行って前記パッド部よりも幅が狭いエッチングレジスト層を前記パッド部上に形成し、前記エッチングレジスト層に電解質または無電解質のメッキを塗布し、回路が形成されていない領域に、前記塗布したメッキを除去して回路を形成する第２ステップと、
    前記エッチングレジスト層の下部に形成されるアンダーカットの長さをエッチングされた前記パッド部の深さよりも小さく形成する第３ステップと、
    を含んでなることを特徴とするリードフレームの製造方法。
  6. 前記第２ステップは、
    感光性物質の塗布時、屋根型感光性物質の塗布または保護型感光性物質の塗布を行うことを特徴とする請求項５に記載のリードフレームの製造方法。
  7. 前記第２ステップは、
    表面処理時に表面メッキ処理を行い、前記メッキは、電解質または無電解質のＮｉ、Ｐｄ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｃｕの中から単一成分または２元や３元の合金層を用い、単層あるいは複層でメッキを行うことを特徴とする請求項５に記載のリードフレームの製造方法。
  8. シート単位で金属素材に感光性物質を塗布し、マスクを利用して１次露光および現像を行い、エッチングしてパッド部を形成する第１ステップと、
    前記第１ステップの後、前記パッド部上に感光性物質を塗布し、２次露光および現像後表面メッキ処理または有機物コーティングを行って、前記パッド部よりも幅が狭いエッチングレジスト層を形成し前記エッチングレジスト層に電解質または無電解質のメッキを塗布し、回路が形成されていない領域に、前記塗布したメッキを除去して回路を形成する第２ステップと、
    前記第２ステップの後、前記エッチングレジスト層の下部に形成されるアンダーカットの長さをエッチングされた前記パッド部の深さよりも小さく形成して、ストリップ単位への切断を行う第３ステップと、を含んでなることを特徴とするリードフレームの製造方法。
  9. 前記第３ステップは、
    パンチング、ルーティング、レーザカッティング、リソグラフィーの中から一つ以上を用いてストリップ単位への切断を行うことを特徴とする請求項８に記載のリードフレームの製造方法。
JP2011528938A 2008-09-25 2009-09-25 リードフレームの製造方法 Expired - Fee Related JP5443497B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1020080094042A KR101036354B1 (ko) 2008-09-25 2008-09-25 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
KR10-2008-0094042 2008-09-25
KR1020080100406A KR101139971B1 (ko) 2008-10-14 2008-10-14 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
KR10-2008-0100406 2008-10-14
KR1020080103390A KR101041004B1 (ko) 2008-10-22 2008-10-22 다열형 리드리스 프레임 및 반도체 패키지의 제조방법
KR10-2008-0103390 2008-10-22
PCT/KR2009/005481 WO2010036051A2 (en) 2008-09-25 2009-09-25 Structure and manufacture method for multi-row lead frame and semiconductor package

Publications (2)

Publication Number Publication Date
JP2012503877A JP2012503877A (ja) 2012-02-09
JP5443497B2 true JP5443497B2 (ja) 2014-03-19

Family

ID=42060291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011528938A Expired - Fee Related JP5443497B2 (ja) 2008-09-25 2009-09-25 リードフレームの製造方法

Country Status (5)

Country Link
US (1) US8659131B2 (ja)
JP (1) JP5443497B2 (ja)
CN (1) CN102224586B (ja)
TW (1) TW201021119A (ja)
WO (1) WO2010036051A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
CN101950726B (zh) * 2010-09-04 2012-05-23 江苏长电科技股份有限公司 双面图形芯片正装先镀后刻单颗封装方法
US8404524B2 (en) * 2010-09-16 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with paddle molding and method of manufacture thereof
JP5851906B2 (ja) 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
US9105620B1 (en) * 2012-12-27 2015-08-11 Stats Chippac Ltd. Integrated circuit packaging system with routable traces and method of manufacture thereof
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP6156745B2 (ja) * 2014-03-19 2017-07-05 Ｓｈマテリアル株式会社 半導体装置用リードフレーム及びその製造方法
CN105161425A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105161424A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
JP6576796B2 (ja) * 2015-11-05 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6539928B2 (ja) * 2015-12-14 2019-07-10 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
US10134660B2 (en) * 2017-03-23 2018-11-20 Nxp Usa, Inc. Semiconductor device having corrugated leads and method for forming
CN108004572A (zh) * 2018-01-10 2018-05-08 中山品高电子材料有限公司 多排引线框架电镀模具
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
JP7408886B2 (ja) 2020-03-31 2024-01-09 長華科技股▲ふん▼有限公司 半導体素子搭載用基板

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161960A (ja) 1989-11-20 1991-07-11 Mitsubishi Electric Corp 集積回路用リードフレームおよびその製造方法
JP3018542B2 (ja) * 1991-04-03 2000-03-13 セイコーエプソン株式会社 リードフレーム及びその製造方法
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US6007668A (en) * 1992-08-08 1999-12-28 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
US5738928A (en) * 1992-08-08 1998-04-14 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
JPH06179088A (ja) 1992-12-10 1994-06-28 Shinko Electric Ind Co Ltd 金属板の加工方法およびリードフレームの製造方法
JPH07321268A (ja) 1994-05-23 1995-12-08 Yoshiyuki Uno リードフレームの加工方法及びリードフレーム
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
US6008068A (en) * 1994-06-14 1999-12-28 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
JPH10229153A (ja) * 1997-02-13 1998-08-25 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JPH10270618A (ja) 1997-03-24 1998-10-09 Seiko Epson Corp リードフレーム、リードフレームの製造方法および半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US7247526B1 (en) * 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
JP2000034583A (ja) 1998-07-15 2000-02-02 Hitachi Cable Ltd 金属材のエッチング加工法
JP3780122B2 (ja) * 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US6884707B1 (en) * 2000-09-08 2005-04-26 Gabe Cherian Interconnections
CN1365141A (zh) 2001-01-12 2002-08-21 华治科技股份有限公司 凸块制作方法
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
EP1658636B1 (en) * 2003-08-29 2012-01-04 Infineon Technologies AG Chip support of a lead frame for an integrated circuit package
JP2007023338A (ja) 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法
JP3947750B2 (ja) 2005-07-25 2007-07-25 株式会社三井ハイテック 半導体装置の製造方法及び半導体装置
JP2007048978A (ja) 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置及びその製造方法
US20080029855A1 (en) * 2006-08-04 2008-02-07 Yi-Ling Chang Lead Frame and Fabrication Method thereof
US7936055B2 (en) * 2006-08-23 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with interlock
WO2008057770A2 (en) * 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN100505247C (zh) 2006-12-01 2009-06-24 南茂科技股份有限公司 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
US7915716B2 (en) * 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US7939379B2 (en) * 2008-02-05 2011-05-10 Advanced Semiconductor Engineering, Inc. Hybrid carrier and a method for making the same
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8652881B2 (en) * 2008-09-22 2014-02-18 Stats Chippac Ltd. Integrated circuit package system with anti-peel contact pads

Also Published As

Publication number Publication date
CN102224586A (zh) 2011-10-19
CN102224586B (zh) 2013-12-11
US20110227208A1 (en) 2011-09-22
JP2012503877A (ja) 2012-02-09
WO2010036051A2 (en) 2010-04-01
US8659131B2 (en) 2014-02-25
WO2010036051A3 (en) 2010-07-22
TW201021119A (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP5443497B2 (ja) リードフレームの製造方法
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP3314939B2 (ja) 半導体装置及び半導体素子搭載用基板並びにそれらの製造方法
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP4052915B2 (ja) 回路装置の製造方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP2010165992A (ja) 半導体装置及びその製造方法
JP2009055055A (ja) 半導体装置の製造方法
KR100891334B1 (ko) 회로기판, 이를 구비하는 반도체 패키지, 회로기판의제조방법 및 반도체 패키지 제조방법
TWI388018B (zh) 封裝結構之製法
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
TWI417993B (zh) 具凹穴結構的封裝基板、半導體封裝體及其製作方法
JP6126179B2 (ja) パッケージ基板及びその製造方法
TW201126677A (en) Leadframe and method of manufacturing the same
JP2013254927A (ja) パッケージキャリアボード及びその製造方法
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
KR101139971B1 (ko) 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
KR20090065609A (ko) 플립 칩 실장을 위한 솔더 형성 방법
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2002343818A (ja) Ｂｇａ型配線基板及びその製造方法並びに半導体装置の製造方法
JPH04245466A (ja) 半導体搭載用リード付き基板の製造法
KR101163905B1 (ko) 리드 프레임 및 이의 제조 방법
JP2666569B2 (ja) 半導体搭載用リード付き基板の製造法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5443497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees