KR101036352B1 - 반도체 패키지의 다열 리드 프레임 및 그 제조방법 - Google Patents

Abstract

본 발명은 다열 리드 프레임 스트립 및 리드프레임, 이를 이용한 반도체 패키지의 제조방법에 관한 것으로, 본 발명은 리드프레임 소재에 다수의 I/O패드 또는 다이패드를 형성하기 위한 패턴을 형성하는 1단계와 상기 I/O 패드 또는 다이패드 패턴에 도금층을 형성하는 2단계, 리드프레임 스트립을 형성하기 위한 패턴을 형성하는 3단계로 이루어지는 공정으로 리드프레임 스트립을 형성하게 된다.

본 발명에 따르면, 리드프레임 스트립의 최외곽부에 형성되던 측면부 도금현상을 제거하여 각 단위 공정에서 열이나 물리적 힘에 의해 측면 도금부가 일부 탈착되는 현상(버;Burr) 및 미스얼라인(misalign)에 따른 불량을 제거할 수 있는 효과가 있다.

특히, 다열 리드 프레임의 제조공정에서 도금층이 에칭 공정의 레지스트 역할을 하던 종래와는 달리 도금층 상부에 감광제를 형성하여 도금층을 보호함으로써, 공정 중 발생하는 도금층에의 악영향(attack)을 예방할 수 있는 효과도 있다.

다열 리드 프레임, 스트립, 측면 도금부

Description

반도체 패키지의 다열 리드 프레임 및 그 제조방법{Multi-row lead frame and Manufacture method of Multi-row lead frame}

본 발명은 반도체 패키지의 다열 리드형 리드 프레임을 제조하는 방법에 관한 것으로, 종래의 다열 리드 프레임의 제조공정상 발생하였던, 스트립 측면부의 도금으로 인한 불량을 해결할 수 있는 제조공정기술과 이에 따른 다열 리드 프레임의 제조에 관한 것이다.

반도체 패키지용 소재의 변천은 각 세대별 반도체 칩의 고집적화에 따른 반도체 패키지의 기능별 요구조건과 일치하는 경향을 보이고 있다. 최근 전자 시스템의 고성능화, 대용량화, 소형화가 급속히 이루어짐에 따라 반도체 패키징 기술 또는 PCB 면적을 효율적으로 활용하기 위해 경박, 단소화된 패키지가 끊임없이 개발되고 있다.

구체적으로는 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드 프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.

특히 리드 프레임이란 완성된 반도체 칩을 PCB나 소켓 등에 접속하기 위해 사용되는 하나의 구조물로서, 접속, 방열, 외부로부터의 보호등의 역할을 수행하는 것이다. 따라서 리드 프레임용 소재로서 요구하는 품질은 매우 까다로우며, 원소재 자체의 품질뿐만 아니라 리드 프레임 품질과 반도체 칩 조립품질까지 충분히 만족할 것을 요구하고 있다. 즉 기본적으로 전기전도도, 강도, 열전도도도 및 열팽창 계수 등의 물리적 특성이 기본적으로 요구되고 있다. 아울러 리드 프레임의 소재가 박막화 되어 감에 따라 조립공정 시 열하중 등에 의한 변형이나 변색이 되지 않을 것이 강하게 요구되고 있으며, 다이접착성이나 선접착력, 땝납의 결합력이 뛰어나야 한다. 이러한 특성들은 반도체 IC의 집적도가 증가할수록 더욱 엄격히 요구되고 있는 실정이다.

이러한 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드 프레임의 반도체 패키지가 주목받고 있다.

이러한 다열 리드 프레임의 반도체 패키지를 제조하는 공정은 일반적으로 종래의 다열 I/O(Input / Output) Pad 구현을 위해 금속성 캐리어 재료를 도입하여 감광성 포토레지스트(액상, 고상)를 이용하여 도금되는 패턴을 형성하여 와이어 본딩 또는 솔더링을 위한 표면 처리 도금 (Au / Ni / Cu / Ni / Au) 후 알칼리 박리 액을 사용하여 포토레지스트를 제거한다. 이후 조립공정에서 와이어 본딩을 통해 반도체 칩을 실장한 후 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 사용하여 몰딩을 진행하고, 최종적으로 하부 기판과 접합되는 부위의 금속성 캐리어 재료를 에칭으로 완전히 제거하여 완성된다. 이러한 제조공정은 종래의 미국특허등록 제7,270,867호나 일본공개특허 2007-157846등에서 소개된 바 있다. 종래의 다열 리드 프레임의 제조공정을 좀 더 구체적으로 살펴보면 도 1에 흐름도와 같이 진행이 이루어진다.

도 1a 및 도 1b를 참조하면, 기본적으로 종래의 다열 리드형 리드 프레임의 경우, 여러 개의 스트립(strip)으로 구성된 시트(sheet)단위로 작업 공정이 이루어지며, 그 순서는 도시된 흐름도와 같다. 크게는 시트에서 스트립 간 분리 및 가이드 홀을 가공하기 위한 공정(A)과 리드리스 프레임(leadless frame) 구현을 위한 패턴형성공정인(B), 그리고 반도체 패키지 공정(C)으로 구성된다.

즉, A 공정단계에서는 리드 프레임의 원소재(예를 들면, Cu)에 감광제를 도포하여 스트립 간 분리 및 가이드 홀을 형성하기 위한 양면노광 및 현상을 수행하고, 1차 에칭을 실시한 후 감광제를 박리한다(S1~S4).

B 공정단계에서는 위 A단계가 마쳐진 시트에 다시 감광제(예를 들면 DFR(Dry Film photo Resist))를 도포하고 다열 리드형 리드 프레임의 패턴을 구현하기 위한 노광 및 현상을 실시한다.

그 후 전체 시트에서 스트립을 분리하고, 스트립단위로 공정을 진행하며, 이후에는 단층 및 다층 도금을 실시하며, 감광제를 박리하고 스트립의 상부면을 하프 에칭(Top half etching)을 실시한다(S5~S10).

이후에는 조립공정으로 칩실장(Die attach), 와이어 본딩(wire bonding), 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)의 몰딩처리, 하부면의 에칭으로 진행되어 반도체 패키지공정이 완료된다(S11~S14).

도 1b는 도 1a의 작업흐름도의 제조공정을 도시한 작업상태도면이다. 각 단계별 부호는 일치하며, 각각의 흐름도의 공정도 일치한다.

위 도 1a 및 도 1b의 종래의 다열 리드 프레임의 공정은 상술한 1차 에칭(S3)공정에서 스트립 간의 분리를 위해 가공된 스트립의 측면부에 도금이 되는 현상이 발생하게 된다.

즉 리드 프레임의 패턴 구현(S6) 후에 시트에서 스트립을 분리하고(S7), 단층 또는 다층 도금을 실시하는 단계(S8)의 도면을 살펴보면, 스트립의 단면(X~X`)을 통해 살펴보면, 기본적으로 스트립의 최외각부인 측면에 도금부가 형성되는 문제가 발생한다.

이러한 측면부의 도금은, 추후 공정진행 중 열이나 물리적 힘에 의해 측면 도금부가 일부 탈착되는 현상(버;Burr)가 발생하게 되어 불량을 초래하게 되는 치명적인 문제가 발생하였다. 아울러 이와 같은 스트립의 측면부의 도금현상은 도금층의 두께 및 방향이 일정하지 않아 공정간 어라인의 불일치(misalign)의 문제도 병행하여 발생하게 된다.

따라서 이러한 문제를 해결하기 위해 화학적인 방법으로 도금 후에 도금층을 박리하거나 물리적인 방법으로 라우팅(Routing)방법을 동원하여 추가적으로 도금부 위를 박리시키는 과정을 실시하였으나, 이는 공정의 단가의 상승 및 공정시간을 증가시키며, 그 생산성이 현저히 감소하는 한계에 봉착하게 되었다.

본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 다열 리드 프레임의 제조공정에서 효율적으로 측면부가 도금되는 현상을 제거할 수 있는 공정을 제공하여, 버(Burr) 및 미스얼라인(misalign)에 따른 불량을 제거할 수 있는 제조공정을 제공하는 데 있다.

특히, 종래의 스트립의 측면 도금부위를 제거하기 위한 추가공정으로 인한 비용의 손실 및 공정의 지연 현상을 제거할 수 있으며, 스트립 상부면에 도금된 도금층의 손실을 막을 수 있는 효율적인 제조공정을 제공한다.

본 발명에서는 상술한 과제를 해결하기 위한 발명의 구성으로서, 리드프레임 소재에 다수의 I/O패드 또는 다이패드를 형성하기 위한 패턴을 형성하는 1단계; I/O 패드 또는 다이패드 패턴에 도금층을 형성하는 2단계; 리드프레임 스트립을 형성하기 위한 패턴을 형성하는 3단계;를 포함하는 리드프레임 스트립 제조 방법을 제공한다.

또한, 본 발명의 상기 1단계는 상기 리드프레임 소재의 양면 또는 단면에 감광성 물질을 도포하고, 노광/현상을 실시하는 단계인 것을 특징으로 한다.

또한, 본 발명의 상기 2단계는 상기 리드프레임 소재의 양면 또는 단면에 Au, Ni, Pd, Ag, Cu 중에서 선택된 1원 또는 2원, 3원의 합금을 이용하여 도금층을 형성하는 단계인 것을 특징으로 한다.

또한, 본 발명은 상기 2단계 이후에 상기 감광성 물질을 박리하는 공정을 더 포함하는 것을 특징으로 하는 리드프레임 스트립의 제조방법을 제공할 수 있다.

또한, 본 발명의 상기 3단계는 상기 리드프레임 소재에 양면 또는 단면에 제2감광성 물질을 도포하고, 노광/현상/에칭을 통해 스트립을 형성하는 단계인 것을 특징으로 하는 리드프레임 스트립의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 제3단계 이후에 상기 제2감광성 물질을 박리하는 공정을 더 포함하는 것이 바람직하다.

또한, 본 발명은 상기 제 2감광성 물질의 박리 후에, 리드프레임 스트립을 분리하는 공정을 더 포함하는 것을 특징으로 하는 리드프레임 스트립의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상술한 리드프레임 스트립을 형성하고, 반도체 칩 등을 실장하여 반도체 패키지를 제공하기 위한 공정으로서, 리드프레임 소재에 다수의 I/O패드 또는 다이패드를 형성하기 위한 패턴을 형성하는 1단계; I/O 패드 또는 다이패드 패턴에 도금층을 형성하는 2단계; 리드프레임 스트립을 형성하기 위한 패턴을 형성하는 3단계; 반도체 칩의 실장, 와이어본딩 및 몰딩하는 4단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명의 반도체 패키지 제조공정 중 상기 1단계는 리드프레임 소재의 양면 또는 단면에 감광성 물질을 도포하고, 노광/현상을 실시하는 단계인 것을 특징으로 하는 반도체 패키지의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명에 따른 반도체 패키지 제조공정 중 상기 2단계는 상기 리드프 레임 소재의 양면 또는 단면에 Au, Ni, Pd, Ag, Cu 중에서 선택된 1원 또는 2원, 3원의 합금을 이용하여 도금층을 형성하는 단계인 것을 특징으로 하는 반도체 패키지의 제조방법을 제공할 수 있도록 한다. 이러한 도금공정은 기본적으로 종래와는 다르게 도금층 위에 감광재를 형성하여 도금층을 보호할 수 있는 동시에, 종래의 리드 프레임에서 발생하였던 스트립부의 도금을 막을 수 있도록 한다. 즉, I/O패드 또는 다이패드를 만들기 위한 도금을 먼저 실시하고 나서 스트립을 구분하여 단위스트립으로 분리해 냄으로써, 스트립 끝 부분에 도금부위가 발생하지 않도록 공정을 수행할 수 있게 되는 것이다.

또한, 본 발명의 반도체 패키지 제조공정은 상기 2단계 이후에 상기 감광성 물질을 박리하는 공정을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명의 반도체 패키지 제조공정 중 상기 3단계는 리드프레임 소재에 양면 또는 단면에 제2감광성 물질을 도포하고, 노광/현상/에칭을 통해 스트립을 형성하는 단계인 것을 특징으로 한다. 즉, 도금층이 에칭공정의 레지스트 역할을 하던 기존의 공정과는 다르게 도금층 위에 감광재를 형성함으로써, 도금층을 보호할 수 있게 되므로 공정 중 발생할 수 있는 도금층 훼손(attack)을 예방할 수 있도록 한다.

또한, 본 발명의 반도체 패키지 제조공정은 상기 제3단계 이후에 상기 제2감광성 물질을 박리하는 공정을 더 포함하는 것을 특징으로 한다.

또한, 본 발명의 반도체 패키지 제조공정은 상기 제 2감광성 물질의 박리 후 에, 리드프레임 스트립을 분리하는 공정을 더 포함하는 것을 특징으로 한다.

또한, 본 발명의 반도체 패키지 제조공정은 상기 4단계 이후에 상기 반도체 패키지의 하부에 Au, Ni, Pd, Ag, Cu 중에서 선택된 1원 또는 2원, 3원의 합금을 이용하여 도금하는 공정을 더 포함하는 것을 특징으로 한다.

또한, 본 발명의 반도체 패키지 제조공정은 상술한 상기 4단계 이후에, 리드프레임 스트립의 하면 전체를 백에칭하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상술한 리드프레임 스트립의 제조공정에 의해 제조되는 리드프레임 스트립을 제공하되, 구체적으로 다수의 리드프레임이 형성된 리드프레임 스트립에 있어서, 상부 또는 하부에 와이어 본딩 또는 칩 실장을 위한 도금층이 형성된 리드프레임 스트립을 제공한다.

또한, 상술한 리드프레임 스트립의 측면부에는 도금층이 없는 구조인 것을 특징으로 한다. 즉 스트립의 최외각부인 측면부에 도금층이 형성되지 않도록 하여 단위공정에서 어라인 불량을 예방하고, 공정 중 열이나 물리적인 힘에 의해 측면 도금부가 일부 탈착되는 현상(Burr)을 예방할 수 있게 된다.

본 발명은 상부 또는 하부에 와이어 본딩 또는 칩 실장을 위한 도금층이 형성되며, 측면부에는 도금층이 없는 구조의 리드프레임 스트립을 구성하는 리드프레임에 있어서, 상기 리드프레임은 와이어 본딩이 이루어 지는 I/O패드와 칩이 실장되는 다이패드를 가지고, I/O패드와 다이패드의 두께 보다 작은 두께의 영역을 적어도 하나 이상 포함 하는 것을 특징으로 하는 리드프레임을 제공할 수 있도록 한 다.

본 발명에 따르면, 반도체 패키지의 다열 리드 프레임의 제조방법에 있어서, 리드프레임 스트립의 최외곽부에 형성되던 측면부 도금현상을 제거하여 각 단위 공정에서 열이나 물리적 힘에 의해 측면 도금부가 일부 탈착되는 현상(버;Burr) 및 미스얼라인(misalign)에 따른 불량을 제거할 수 있는 효과가 있다.

특히, 리드 프레임의 제조공정에서 도금층이 에칭 공정의 레지스트 역할을 하던 종래와는 달리 도금층 상부에 감광제를 형성하여 도금층을 보호함으로써, 공정중 발생하는 도금층에의 악영향(attack)을 예방할 수 있는 효과도 있다.

또한, 리드 프레임의 측면부의 도금 현상을 효율적으로 제거할 수 있게 됨에 따라, 도금층을 사후적으로 제거하기 위한 물리적, 화학적인 추가공정에 따른 비용과 시간의 문제를 절약할 수 있으며, 나아가 귀금속 도금이 이루어지는 공정에서 그 공정 단가를 낮추며, 원자재의 사용을 줄일 수 있어 비용손실을 막을 수 있다.

본 발명은 반도체 패키지의 다열 리드 프레임의 제조방법에서 종래의 일반적인 제조공정에서 발생하였던, 스트립의 외곽부 도금을 효율적인 제거를 통해 공정중 align 형성에의 문제와 공정 중 열이나 물리적인 힘에 의해 측면의 도금부가 일부 탈착되는 문제를 해결하여, 공정비용의 감소와 우수한 품질의 패키지를 제공할 수 있도록 하는데 그 요지가 있다. 즉 기본적인 요지는 종래의 I/O 패드 및 다이패드를 만들기 위한 공정 시 도금을 먼저 실시하고 나서, 스트립을 구분하고 단위 스 트립단위로 분리해 냄으로써, 스트립의 끝부분에 도금부위의 형성을 방지하는 공정을 구현하는 데 있다.

이하에서는, 본 발명에 따른 구성과 작용을 구체적으로 설명한다.

도 2a 내지 도 2d를 참조하면, 본 발명에 따른 측면부의 도금부위가 제거된 제조공정에 대한 흐름도이다.

본 발명에 따른 공정은 기본적으로 리드프레임 소재에 다수의 I/O패드 또는 다이패드를 형성하기 위한 패턴을 형성하는 1단계, I/O 패드 또는 다이패드 패턴에 도금층을 형성하는 2단계, 리드프레임 스트립을 형성하기 위한 패턴을 형성하는 3단계로 이루어진다.

이후 리드 프레임의 스트립을 완성한 후에는 칩 실장과 와이어 본딩, EMC 몰딩을 수행하여 패키지를 완성하는 단계가 부가될 수 있다. 전체적인 공정의 진행은 리드 프레임 소재, 즉 원판시트(sheet)단위로 진행되며, 최종적으로 스트립을 분리함으로써 기본공정이 마무리된다.

도 2a 및 도 2b를 참조하면 상술한 본 발명에 따른 일 실시예로서의 구체적인 제조공정을 도시한 것으로, 기본적으로 리드 프레임 소재에 다수의 I/O패드 또는 다이패드를 형성하기 위한 패턴을 형성하고, 리드프레임 스트립을 형성하는 공정으로, 여기에서는 리드프레임 소재의 양면을 패터닝하는 것을 일례로 설명하기로 한다.

상기 1단계는 기본적으로 I/O패드 또는 다이패드를 형성하기 위한 리드 프레임의 패턴을 구현하는 공정과 제2단계로 형성된 패턴에 도금을 하는 도금공정으로 이루어진다. 구체적인 과정을 도시하면 도면의 T1~T5로 이루어진다. {좌측에 도시한 도면은 각 공정의 평면공정도이며, 우측은 동일한 공정단계를 상세하게 설명하기 위한 개념도이다.}

즉 기본적인 리드 프레임 소재(100)을 준비하고(T1), 여기에 감광제(110)를 도포한다(T2).이 경우 감광제는 상술한 바와 같은 DFR, SR, PR 등이 사용될 수 있다. 감광제의 도포는 리드 프레임 원소재(원판 시트)의 전면에 걸쳐서 도포되게 된다.

그 후 다열 리드 형 리드 프레임의 패턴을 형성하기 위한 노광과 현상을 수행한다(T3). T3단계의 공정도(좌측도면)을 참조하면, 리드 프레임 원소재에 전체적으로 패턴이 형성된다. 우측도면은 각 부분의 명칭을 정의하기 위한 개념도이다.

도시된 부분을 참조하여 설명하면 원판시트에 하나의 열을 이루는 부분을 스트립(strip)이라고 하며, 스트립의 단면(A~A`)을 살펴보면, 리드 프레임의 패턴을 기본적으로 리드 프레임의 양면을 패터닝 하는 경우에 그 상부면에는 칩이 실장되는 다이패드 부위가 형성될 부분의 패턴(111)과 I/O 패드가 형성될 부분의 패턴(112)가 형성된다. 원판시트에 스트립에서 하나의 다이패드 부위를 포함하는 부분을 '단위 리드 프레임(Y)'라 한다.

여기에서 리드프레임 소재의 양면 패터닝하는 것은 양면을 동시 또는 순차로 패터닝 할 수 있다. 물론 패턴의 형상은 양면이 동일할 수도 또는 다를 수도 있다.

다음 T4 공정으로는 상기 I/O 패드 또는 다이패드를 형성하기 위한 패턴이 형성된 전체 리드 프레임 원소재(원판시트)에 도금(130)하는 공정이 수행된다(T4).

이 도금공정은 단층 또는 다층 도금이 수행될 수 있으며, 도금 재료로는 Au, Ni, Pd, Ag, Cu 중에서 선택된 어느 하나이거나, 이들의 2원 또는 3원 합금으로 수행될 수 있다. 물론 양면 모두에 도금을 하는 도금공정도 양면이 동시에 수행되거나 순차로 수행이 가능하다.

도시된 T4공정의 도면에는 상기 I/O 패드 또는 다이패드를 형성하기 위한 패턴이 패터닝 된 부위에 도금층(130)이 형성된다. T4단계의 공정도의 우측도면을 참조하면, 전체 원판시트의 도금 후의 상태를 단면도로 개념화시킨 것으로, 전체 원판시트에 수행되는 도금공정으로 인해 스트립의 최외각, 즉 측면부에 도금부위(P)가 형성되어 있는 것을 확인할 수 있다.

이후에 감광제(110)를 박리한다(T5단계). 이 경우 리드 프레임 소재 시트 전면을 고려할 때, 상부 및 하부에 도금층이 형성되며, 여기에 각 단위 리드 프레임 마다 칩이 실장될 다이패드(131)와 I/O패드(132)가 형성되게 된다.

도 2b 및 도 2c형성된 리드 프레임 소재의 상면에 도금층이 형성된 시트에 리드프레임의 스트립 패턴을 구현하기 위한 3단계 공정을 아래에서 설명한다. 상기 3단계 공정은 기본적으로 도금공정이 완료된 전체 원판시트에 제2감광제를 도포하고, 스트립 간 분리되는 부위인 분리부와 가이드 홀 부위를 패터닝한다(제2패턴 형성). 이하에서 구체적으로 설명한다.

T5과정을 수행한 리드 프레임 원소재(100)의 상부면 또는 하부면에는 도금층(130)이 형성되어 있으며, 다음으로는 리드 프레임의 상부면 또는 하부면에 제2 감광제(140)를 도포한다(T6).본 실시예에서는 하부면에 감광제를 도포하는 것으로 우선 설명하기로 한다.

T7 단계에서는 전체 리드 프레임 소재의 시트면의 하부면에 감광제를 도포한 후, 하부면을 노광, 현상을 실시한다. 본 과정은 도금층이 형성된 원판 시트에 스트립 간 분리부위의 패턴 또는 가이드 홀 부위 등을 패턴화하기 위한 것이다. T7공정의 공정개념도(우측도면)은 전체적인 원판시트에서 스트립 패턴이 형성된 상태를 보인 것이다. 도시된 것처럼 스트립 간 분리를 위한 패턴(141a,141b)이 형성되어 있으며, 전체 원판 시트에는 도시된 것처럼 단위 스트립들을 구비한 다수의 스트립이 형성되어 있는 상태이다. 물론 각 스트립은 도시된 것처럼, 원판시트에 분리예정부위(Q)를 통하여 붙어있는 상태이다.

다음 T7-1 단계에서는 상기 전체 리드 프레임 소재의 상부 및 하부면을 에칭하게 된다. 이 경우 하부에서 하프에칭을 하고, 상부에서 하프에칭을 하는 경우, 리드 프레임의 상부면은 절반의 에칭이 수행되고, 하부 면에서도 위 스트립 간 분리를 위한 패턴(141a,141b)부위에서 노출된 리드 프레임 소재가 절반이 에칭되어 전체적으로 분리될 부위(141a,141b)는 뚫리게 된다. 가이드 홀을 형성하는 경우도 이와 동일한 원리로 수행한다. 특히 여기에서 측면부 도금부위(P)가 자연스럽게 제거되게 된다. 이렇게 되면 원판 시트에 형성된 다수의 스트립의 외각에 붙어있던 도금층은 제거된 상태이며, 각 스트립들은 원판 시트에 분리예정부위(Q)로 부착되어 있는 상태이다. 이후 T8단계에서 제2감광제를 박리한다.

이후에 도 2d에 도시된 바와 같이, 원판 시트에서 스트립을 분리하게 된다.

이렇게 제조된 리드 프레임의 스트립은 측면부에 도금이 발생하지 않는 구조를 효율적인 공정으로 완성할 수 있게 되는 것이다.

즉 본 제조공정에 따라 형성되는 리드프레임 스트립은 기존의 공정과 비교하여, 도금을 수행한 후 스트립을 형성하게 되므로, 기본적으로 그 최외곽부인 측면부에는 도금부위가 형성되지 않으며, 상부면에는 다수의 리드가 형성되며, 각 단위 리드 프레임에는 다이패드와 I/O패드가 형성되게 되는 구조를 가질 수 있게 된다.

T9 단계의 우측 도면인 분리된 스트립의 단면도를 일례로 하여 본 발명에 따른 리드 프레임의 구조를 설명하면, 리드 프레임의 소재는 상부 또는 하부면에 높이가 같거나 다른 패턴이 다수 형성되며, 상기 패턴에는 도금층이 형성되어 다수의 리드를 형성하게 된다. 물론 이 도금층은 단층 또는 다층으로 형성될 수 있다. 물론 도금 재료로는 Au, Ni, Pd, Ag, Cu 중에서 선택된 어느 하나이거나, 이들의 2원 또는 3원 합금으로 수행될 수 있다.

상술한 본 발명에 따른 다열 리드 프레임에 칩을 실장하여 반도체 패키지를 하는 공정을 설명하기로 한다.

도 3을 참조하면, 우선, 리드 프레임소재(100)의 상부면에 형성된 패턴부(101)와 그 패턴부 상부에 형성된 도금층(130)은 칩(200)이 실장될 다이패드(131)와 I/O패드(132)가 구비된다. 상기 다이패드(131)에 칩(200)을 실장하고 칩을 각 리드와 와이어 본딩(210)하고 그 상부를 EMC 몰딩(220)처리한다.

다음으로 위 다열 리드 프레임의 하부면을 하프에칭 한다. 이 경우 상부면은 이미 T7-1단계에서 절반 정도 에칭된 상태이므로, 도금층이 없는 부분인 리드 프레임 원소제 부분은 이 하프에칭으로 에칭되어 뚫리게 된다. 물론 이 경우에도 측면도금부위가 자연스럽게 사라져, 존재하지 않게 된다.

도 4a 내지 도 4d를 참조하여 도 2에서 설명한 것처럼 리드 프레임의 소재를 양면패터닝하는 구조가 아닌 단면만을 패터닝하는 구조의 다른 실시예를 설명하기로 한다. 각 과정은 기본적으로는 도 2와 동일하므로 공정단계 부호는 동일하게 T1~T9으로 적용하기로 한다.

리드 프레임 소재에 감광제를 도포하고 (T1~T2), 리드 프레임의 패턴을 형성한다. 이 경우 패턴은 단면만 형성한다(T3). 상부면을 패터닝하여 제1패턴을 형성하는 경우, 상부면에는 다이패드가 형성될 패턴부위(111)과 I/O패드가 형성될 패턴부위(112)가 형성된다.

이후에는 도 2의 공정이 양면 모두에 수행되었다면, 여기에서는 단면이 패터닝된 부위에 단층 또는 다층 도금을 수행(T4)한다. 도금 재료로는 Au, Ni, Pd, Ag, Cu 중에서 선택된 어느 하나이거나, 이들의 2원 또는 3원 합금으로 수행될 수 있다.

상기 감광제를 박리하게 되면 T5의 도시된 도면처럼 상부에는 도금층(130)이 형성되며, 하부에는 도금층이 형성되지 않는 구조의 스트립을 구비한 원판 시트가 형성되게 된다. 물론 이 경우에도 스트립의 최외곽인 측면 도금부위(P)가 존재 하게 된다.

T6 단계에서는 다시 제2감광제(140)을 원판 시트의 하부면에 도포하고, T7단계에서 스티립 간 분리부위(141a,141b) 또는 가이드 홀 등의 스트립을 구분하기 위한 패턴 부분을 노광, 현상을 통하여 패터닝한다.

T7-1단계에서 상기 리드 프레임 시트 전체 면에 대해 상부에서 하프에칭하고 하부에서도 하프에칭을 하는 경우, 상부면은 도금층이 없는 리드 프레임 소재부위는 절반이 전체적으로 에칭되며, 하부면은 스트립 간 분리부위(141a,141b)가 역시 절반 에칭되어 스트립 간 분리부위는 관통되게 되며, 이 경우 자연스럽게 측면 도금부(P)는 제거된다. 이 경우, 원판 시트에 각 스트립은 분리부위가 관통된 상태이기는 하나, 분리예정부위(Q)를 통해 원판시트에는 붙어 있는 상태이다.

이후, T 8단계에서 하부면의 제2감광제(140)를 박리하면 단면패터닝된 스트립이 형성되게 된다.

T9 단계에서 전체 리드 프레임 원판시트 면에서 상술한 스트립을 고정하고 있는 분리예정부위(Q)를 제거함으로써, 각각의 스트립을 분리하여 리드 프레임 스트립을 완성하게 된다. 역시 완성된 리드 프레임의 스트립의 최외각인 측면부는 도금층이 형성되지 않는다.

위 제조공정을 통해 생성된 반도체 패키지 다열 리드 프레임은 리드 프레임 원소제의 상부면에 적어도 1 이상의 패턴부위가 형성되며, 상기 패턴부위의 상부면에는 도금층이 형성되되, 상기 도금층의 적어도 어느 하나는 다이패드와 I/O패드가 되며, 특히 리드 프레임의 측면부에 측면 도금부위가 없는 구조의 우수한 품질의 다열 리드 프레임을 제조할 수 있게 된다. 여기에서 상기 I/O 패드부위는, 원형, 타원형, 다각형 등 다양한 형상으로 제조할 수 있다.

상기 도 4a 내지 도 4d의 제조공정을 통해 단면 패터닝된 리드 프레임에 칩을 실장하여 반도체 패키지를 완성하는 공정을 도 5를 참조하여 설명한다.

도 5에 도시된 것처럼 기본적으로 리드 프레임 원소재(100)(원판시트)의 상부면은 적어도 하나의 돌출된 패턴(101)이 형성되며, 상기 패턴의 상부에는 단층 또는 다층의 도금층(130)이 형성된다.

단위 리드 프레임을 형성하는 상기 도금층(130)의 적어도 어느 하나에는 칩(200)이 실장되는 다이패드(131)가 되며, 다른 도금층의 적어도 어느 하나는 I/O패드가 된다. 여기에서 상기 I/O 패드부위는, 원형, 타원형, 다각형 등 다양한 형상으로 제조할 수 있다.

이후 칩실장을 하고 와이어 본딩(210), 그리고 EMC 몰딩을 하여 패키징 후, 하면을 백에칭(하면의 전체 면적을 에칭하는 것)한다. 이 백에칭은 기본적으로 상기 돌출된 패턴(101)의 기저부까지 수행되도록 하여 상기 돌출된 패턴(101)의 아닌 부위는 관통되도록 수행됨이 바람직하다. 이후, 하면을 도금하여 반도체 패키지를 완성할 수 있다.

이하에서는 상술한 제조공정에서 일부 공정이 약간 다른 실시예를 설명한다.

상기 도 2 및 도 4에서 T6과정에서 스트립의 하부면에 제2감광제를 도포하여 스트립의 분리부위를 형성하는 공정을 설명하였으나, 여기에서는 T6과정의 다른 예를 설명한다.

즉 하부면에만 감광제를 도포하는 것이 아니라 상부면과 하부면에 모두에 감광제를 도포한다. 그 후 상부면과 하부면에 올 에칭될 부분, 즉 관통될 부위만 선택적으로 노광하고, 현상하여 에칭하게 된다. 이 후 상부감광제를 제거하고 상부를 전체적으로 하프에칭한다. 이후 하부감광제를 제거하게 되면 역시 측면 도금부가 제거된 구조의 스트립을 형성할 수 있게 된다.

상술한 제조공정에 따라 제조되는 반도체 패키지의 다열 리드 프레임과 그 제조공정은 기본적으로 다열 리드 프레임의 제조공정에서 발생하는 스트립 측면도금부를 자연스럽고 효율적으로 제거하여 공정의 단순화와 제조되는 다열 리드 프레임의 Burr현상을 제거하고, 미스어라인의 문제를 해결할 수 있어 생산성 향상은 물론 비용절감의 효과가 현저한 장점이 있다.

도 1a 및 도 1b를 참조하면, 기본적으로 종래의 다열 리드형 리드 프레임의 제조공정도이다.

도 2는 본 발명에 따른 다열 리드 프레임의 제조공정에 관한 제조공정도이다.

도 3은 본 발명에 따라 제조된 다열 리드 프레임에 칩을 실장하여 반도체 패키지를 완성하는 제조공정도이다.

도 4는 본 발명의 다른 실시예에 따른 다열 리드 프레임의 제조공정에 관한 제조공정도이다.

도 5는 도 4의 다른 실시예에 따라 제조된 다열 리드 프레임에 칩을 실장하여 반도체 패키지를 완성하는 제조공정도이다.

Claims (19)

1. 리드프레임 소재의 양면 또는 단면에 제1감광성 물질을 도포하고, 노광/현상을 실시하여 다수의 I/O패드 또는 다이패드 형성 패턴을 형성하는 1단계;

   상기 I/O 패드 또는 다이패드 형성패턴에 도금층을 형성하고, 제1감광성물질을 박리하는 2단계;

   상기 리드프레임 소재의 최외각측면의 도금부를 포함하는 분리예정영역을 제거하여 리드프레임 스트립을 형성하는 패턴 3단계;를 포함하되,

   상기 3단계는, 상기 분리예정영역에 노출된 리드프레임 소재를 에칭하여 제거하며, 상기 리드프레임 소재 전체 면에 대한 하프에칭을 수행하여 다수의 I/O패드 또는 다이패드 형성영역 이외의 두께를 낮추는 공정인 리드프레임 스트립의 제조방법.
2. 청구항 1에 있어서,

   상기 3단계는,

   상기 리드프레임 소재의 하부면 전체에 제2감광성물질을 도포하는 단계;

   상기 분리예정영역에 대응되는 영역의 제2감광성물질을 패터닝하여 노출하는 단계;

   상기 리드프레임소재의 상부면 및 하부면을 하프에칭하여 상기 분리예정영역을 제거하는 단계;

   를 포함하여 구성되는 리드프레임 스트립의 제조 방법.
3. 청구항 1에 있어서,

   상기 3단계는,

   상기 리드프레임 소재의 상부 및 하부면 전체에 제2감광성물질을 도포하는 단계;

   상기 분리예정영역에 대응되는 영역의 제2감광성물질을 패터닝하여 노출하는 단계;

   상기 노출된 영역을 에칭을 통하여 분리예정영역을 제거하는 단계;

   상기 제2감광성물질을 제거하고, 상기 리드프레임 소재의 상부면을 하프에칭하는 단계;

   를 포함하여 굿어되는 리드프레임 스트립의 제조방법.
4. 청구항 2 또는 3에 있어서,

   상기 2단계는,

   상기 리드프레임 소재의 양면 또는 단면에 Au, Ni, Pd, Ag, Cu 중에서 선택된 1원 또는 2원, 3원의 합금을 이용하여 도금층을 형성하는 단계인 것을 특징으로 하는 리드프레임 스트립의 제조방법.
5. 청구항 2에 있어서,

   상기 분리예정영역의 제거 후에, 상기 제2감광성물질을 박리한 후, 상기 리드프레임 스트립을 분리하는 공정을 더 포함하는 리드프레임 스트립의 제조방법.
6. 청구항 3에 있어서,

   상기 3단계 이후에,

   상기 리드프레임 스트립을 분리하는 공정을 더 포함하는 리드프레임 스트립의 제조방법.
7. 삭제
8. 리드프레임 소재의 양면 또는 단면에 제1감광성 물질을 도포하고, 노광/현상을 실시하여 다수의 I/O패드 또는 다이패드 형성 패턴을 형성하는 1단계;

   상기 I/O 패드 또는 다이패드 형성패턴에 도금층을 형성하고, 제1감광성물질을 박리하는 2단계;

   상기 리드프레임 소재의 최외각측면 도금부를 포함하는 분리예정영역을 제거하여 리드프레임 스트립을 형성하는 패턴 3단계;

   반도체 칩의 실장, 와이어본딩 및 몰딩하는 4단계;를 포함하되,

   상기 3단계는, 상기 분리예정영역에 노출된 리드프레임 소재를 에칭하여 제거하며, 상기 리드프레임 소재 전체 면에 대한 하프에칭을 수행하여 다수의 I/O패드 또는 다이패드 형성영역 이외의 두께를 낮추는 공정인 리드프레임 스트립의 제조방법.
9. 청구항 8에 있어서,

   상기 3단계는,

   상기 리드프레임 소재의 하부면 전체에 제2감광성물질을 도포하는 단계;

   상기 분리예정영역에 대응되는 영역의 제2감광성물질을 패터닝하여 노출하는 단계;

   상기 리드프레임소재의 상부면 및 하부면을 하프에칭하여 상기 분리예정영역을 제거하는 단계;

   를 포함하는 반도체 패키지의 제조방법.
10. 청구항 8에 있어서,

    상기 3단계는,

    상기 리드프레임 소재의 상부 및 하부면 전체에 제2감광성물질을 도포하는 단계;

    상기 분리예정영역에 대응되는 영역의 제2감광성물질을 패터닝하여 노출하는 단계;

    상기 노출된 영역을 에칭을 통하여 분리예정영역을 제거하는 단계;

    상기 제2감광성물질을 제거하고, 상기 리드프레임 소재의 상부면을 하프에칭하는 단계;

    를 포함하는 반도체 패키지의 제조방법.
11. 청구항 9 또는 10에 있어서,

    상기 2단계는,

    상기 리드프레임 소재의 양면 또는 단면에 Au, Ni, Pd, Ag, Cu 중에서 선택된 1원 또는 2원, 3원의 합금을 이용하여 도금층을 형성하는 단계인 것을 특징으로 하는 리드프레임 스트립의 제조방법.
12. 청구항 9에 있어서,

    상기 제2감광성물질을 박리한 후, 상기 리드프레임 스트립을 분리하는 공정을 더 포함하는 리드프레임 스트립의 제조방법.
13. 청구항 10에 있어서,

    상기 3단계 이후에,

    상기 리드프레임 스트립을 분리하는 공정을 더 포함하는 리드프레임 스트립의 제조방법.
14. 삭제
15. 청구항 8에 있어서,

    상기 4단계 이후에 상기 반도체 패키지의 하부에 Au, Ni, Pd, Ag, Cu 중에서 선택된 1원 또는 2원, 3원의 합금을 이용하여 도금하는 공정을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
16. 청구항 15에 있어서,

    상기 4단계 이후에,

    반도체 패키지의 하면 전체를 백에칭하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
17. 다수의 리드프레임이 형성된 리드프레임 스트립에 있어서,

    상부 또는 하부에 와이어 본딩 또는 칩 실장을 위한 도금패턴이 형성되며,

    도금패턴이 형성된 부분의 상기 리드프레임의 두께보다 작은 두께의 영역을 적어도 하나 이상 포함하는 리드프레임 스트립.
18. 청구항 17에 있어서,

    상기 리드프레임 스트립의 측면부에는 도금층이 없는 구조를 구비하는 것을 특징으로 하는 리드프레임 스트립.
19. 상부 또는 하부에 와이어 본딩 또는 칩 실장을 위한 도금층이 형성되며, 측면부에는 도금층이 없는 구조의 리드프레임 스트립을 구성하는 리드프레임에 있어서,

    상기 리드프레임은 와이어 본딩이 이루어 지는 I/O패드와 칩이 실장되는 다이패드를 가지고,

    I/O패드와 다이패드의 두께 보다 작은 두께의 영역을 적어도 하나 이상 포함 하는 것을 특징으로 하는 리드프레임.

Images