JP2006253399A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP2006253399A
JP2006253399A JP2005067593A JP2005067593A JP2006253399A JP 2006253399 A JP2006253399 A JP 2006253399A JP 2005067593 A JP2005067593 A JP 2005067593A JP 2005067593 A JP2005067593 A JP 2005067593A JP 2006253399 A JP2006253399 A JP 2006253399A
Authority
JP
Japan
Prior art keywords
lead frame
resist film
plating
noble metal
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005067593A
Other languages
English (en)
Inventor
Shinji Honda
真二 本田
Masao Takano
雅夫 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2005067593A priority Critical patent/JP2006253399A/ja
Publication of JP2006253399A publication Critical patent/JP2006253399A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 めっき液の使用量を必要最小限とし、めっきにかかる費用を削減して製造コストを引下げ、更には製造精度のよいリードフレームの製造方法を提供する。
【解決手段】 金属条材10の両側部に第1のパイロット孔11を所定間隔で形成し、両側部を除く領域に第1のレジスト膜12を形成し、第1のレジスト膜12に、ワイヤーボンディング領域に形成する貴金属めっきパターン13の露光及び現像を行い、貴金属めっき領域に所定の貴金属めっきを行い第1のレジスト膜12を剥離して、金属条材10の両側部を除く領域に第2のレジスト膜14を形成し、第2のレジスト膜14の両側に第2のパイロット孔18とリードフレーム17のパターン18a、17aを露光し現像し、更に、第2のレジスト膜14によってリードフレームパターンが形成された金属条材10のエッチングを行い、第2のレジスト膜14を剥離してリードフレーム17を形成する。
【選択図】 図1

Description

本発明は、半導体パッケージを形成するためのリードフレームに係り、特にその製造方法に関するものである。
特許文献1にその例を示すように、半導体装置においては中央に配置された半導体素子の電極部に接続される複数のリードを備えたリードフレームが使用されている。このようなリードフレームを、例えばリールトウリール方式を用いてエッチングにより製造する場合、まず、リードフレーム材となる銅、銅合金又はニッケル合金からなる金属条材を、例えば、ドライフィルムからなるレジスト材で被覆し、これに露光、現像を行ってパターンニングする。そして、不要箇所をエッチングにより除去してリードフレーム素材(リードフレーム中間製品)を形成した後、リードフレーム素材の全面にめっきによってニッケル下地めっき層(以下、単に「Ni下地めっき層」という)を形成し、このNi下地めっき層の上にPd−Ni合金層を必要に応じて形成し、Ni下地めっき層の上又はその上に形成したPd−Ni合金層の上にPd層を形成する。更に、必要に応じて前記Pd層上に又はこのPd層の代わりにAu層が形成されて、リードフレームが完成する。このPdめっき層やAuめっき層は通常はリードのワイヤーボンディング領域に部分的に行われている。
特開平8−274231号公報
しかしながら、以上に説明するように、ワイヤーボンディング領域にPdやAu等の貴金属を部分的にめっきするに際して、これらの貴金属めっきがリードの表面ではなく側部にも形成されることがある。特に、ゴムマスクを使用してめっきした場合にはめっき精度が低く側方へのめっき漏れが発生しやすい。このようなめっきがリードの側部に形成されるとリード間の短絡を起こす可能性があるので、側部に漏れためっき皮膜は必ず除去する必要があり、極めて手間である。
また、リードフレームの全面にめっきを行う場合には、コスト削減や省資源の点から好ましくないという問題がある。
本発明はかかる事情に鑑みてなされたもので、めっき液の使用量を必要最小限とし、めっきにかかる費用を削減して製造コストを引下げ、更には製造精度のよいリードフレームの製造方法を提供することを目的とする。
前記目的に沿う本発明に係るリードフレームの製造方法は、金属条材の両側部に第1のパイロット孔を所定間隔で形成し、前記金属条材の表面で前記両側部を除く領域に第1のレジスト膜を形成する第1工程と、
前記第1のレジスト膜に、各リードの少なくともワイヤーボンディング領域に形成する貴金属めっきパターンの露光を行い、貴金属めっき領域を露出させる第2工程と、
前記貴金属めっき領域に所定の貴金属めっき処理を行い、前記第1のレジスト膜を剥離する第3工程と、
前記貴金属めっき処理がなされた前記金属条材の前記第1のパイロット孔が形成された前記両側部を除く領域に第2のレジスト膜を形成する第4工程と、
前記第2のレジスト膜の両側に所定ピッチで形成された第2のパイロット孔パターン及びその内側に形成されたリードフレームパターンを露光した後現像する第5工程と、
前記第2のレジスト膜によって前記リードフレームパターンが形成された前記金属条材のエッチングを行い、次に前記第2のレジスト膜を剥離してリードフレームを形成する第6工程とを有する。
ここで、貴金属めっきとは、Ag、Au、Pt、Pd又はこれらの金属を主体とする合金をいう。
そして、本発明に係るリードフレームの製造方法において、前記第6工程の後に、更に、製造されたリードフレームの表面に酸化防止剤を塗布してもよい。この酸化防止材としては、例えば、ベンゾトリアゾール系化合物、具体的にはベンゾトリアゾールソディウムソルト等がある。
また、本発明に係るリードフレームの製造方法において、前記第4工程の第2のレジスト膜の形成は、前記金属条材の片面又は表裏面に行うことができる。
請求項1、2記載のリードフレームの製造方法において、リードフレームが形成される前の金属条材の少なくともワイヤーボンディング領域のみに予め貴金属めっきを行い、次に形状加工を行うので、めっきがリードの側方に漏れてリード間の短絡を起こすことが無くなる。更には使用するめっき液の量も最小限となるので安価にリードフレームを製造できる。
そして、貴金属めっきも正確な位置(例えば、ワイヤーボンディング領域)にめっきされるので、より精度が高く多数のリードを有するリードフレームを製造できる。
また、第1のパイロット孔の他に第2のパイロット孔を形成しているので、先付けされた貴金属めっきのめっきパターンに対するエッチングパターンの位置合わせを高精度で行える。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図1は本発明の一実施の形態に係るリードフレームの製造方法を示す工程図、図2、図3は同リードフレームの製造方法を示す説明図である。なお、図2、図3は4つの単位フレームを同時に処理するように記載しているが、この実施の形態では長尺のリードフレーム条材(金属条材の一例)を用いるリールトウリール処理を行っているので、4個のリードフレーム単位が間欠的に移動するようにリードフレーム条材を搬送することになる。
図1〜図3に示すように、銅合金又はニッケル合金からなるリードフレーム条材10の両側部にプレス加工(パンチング)によって第1のパイロット孔11を所定間隔(形成するリードフレーム単位のピッチに合わせるのが好ましい)で形成する(ステップS1)。そして、リードフレーム条材10の表面を清掃して付着するゴミや油類を除去して整面し(ステップS2)、銅めっきを行う(ステップS3)。なお、リードフレーム条材10の種類によってはNiを下地めっきしてもよい。めっき液の洗浄及び水洗を行ってリードフレーム条材10を乾燥させた(ステップS4)後、図2(A)に示すように、リードフレーム条材10の表面で両側部を除く領域に第1のレジスト膜12をコーティング(ラミネート)する(ステップS5)。ここで、第1のレジスト膜12はフィルムラミネートの貼着、又は電着のいずれで形成してもよい。
次に、図2(B)に示すように、各リードの先部に形成されるワイヤーボンディング領域に形成する貴金属めっきパターン13の露光(ステップS6)及び現像(ステップS7)を行う。なお、各単位リードフレームの中央に素子搭載部を備える場合は、その表面に貴金属めっきをすることもある。
この露光、現像処理によって第1のレジスト膜12に、貴金属めっき領域を露出するので、この部分に図2(C)に示すように、貴金属のスポットめっきを行う(ステップS8)。この貴金属としては、例えば、Agめっきがあるが、その他、Pdめっき、Auめっき、Ptめっき等がある。このスポットめっきが完了した後、第1のレジスト膜12の剥離を行い(ステップS9)、スポットめっきがされたリードフレーム条材10の(水洗及び)乾燥を行う(ステップS50)。
この後、図3(D)に示すように、第2のレジスト膜14をこのリードフレーム条材10の上にラミネートする(ステップS11)。なお、第2のレジスト膜14の幅は、リードフレーム条材10の第1のパイロット孔11の形成ゾーン15、16を除いた幅とする。第2のレジスト膜14の形成はフィルムラミネートの他、電着であってもよい。
図3(E)に示すように、この第2のレジスト膜14の上にリードフレーム17のパターン17aと、その両側に所定ピッチで形成される第2のパイロット孔18のパターン18aを露光し(ステップS12)、現像する(ステップS13)。これによって、第2のレジスト膜14の上にリードフレーム17のパターン17aと第2のパイロット孔18のパターン18aが、それぞれ露出部となる。
そして、図3(E)に示すように、第2のレジスト膜14の所定のパターンが形成されたリードフレーム条材10のエッチング処理を行う(ステップS14)と、図3(F)に示すように、リードフレーム条材10の両側にあった形成ゾーン15、16は除去され、リードフレーム17と(この実施の形態では、4つの単位リードフレームを有する)と所定ピッチで形成された複数の第2のパイロット孔18が形成される。なお、この段階では形成されたリードフレーム17の周囲はリードフレーム条材10と連結しており、最終的な製品である半導体装置となった後、周囲のリードフレーム条材10(通常、スケルトンと呼ばれている)と分離される。
なお、第2のパイロット孔18は第1のパイロット孔11を基準にして作成されることになるので、リードフレーム17の各リードのワイヤーボンディング領域と貴金属めっき領域とが正確に一致し、エッチングによって形成ゾーン15、16が除去されても、第2のパイロット孔18を用いてリードフレーム17に素子を搭載して、ワイヤーボンディング等を正確に行うことができる。
この後、図3(G)に示すように、第2のレジスト膜14を剥離又は除去した(ステップS16)後、変色防止剤(即ち、酸化防止剤、例えば、ベンゾトリアゾール系化合物)を塗布し(ステップS17)、乾燥して(ステップS18)製品(リードフレーム)が出来上がる。
この実施の形態においては、リールトウリールによってリードフレーム条材10を間欠的に送って各工程の処理を行っていたが、例えば、リードフレーム条材を短冊状に形成した本発明方法を実施することもできる。
また、図3(E)の第2のレジスト膜の露光にあっては、貴金属めっきした領域を露出ささせることもできるし、貴金属めっきした領域を第2のレジスト膜で被せることもできる。貴金属めっきする領域はリードに形成されるので、第2のレジスト膜で被せるのが、露光パターンの簡略化になる。なお、第2のレジスト膜は金属条材の片面に形成してもよいし、表裏面に形成してもよい。
本発明の一実施の形態に係るリードフレームの製造方法を示す工程図である。 (A)〜(C)は同リードフレームの製造方法を示す説明図である。 (D)〜(G)は同リードフレームの製造方法を示す説明図である。
符号の説明
10:リードフレーム条材、11:第1のパイロット孔、12:第1のレジスト膜、13:貴金属めっきパターン、14:第2のレジスト膜、15、16:形成ゾーン、17:リードフレーム、17a:リードフレームパターン、18:第2のパイロット孔、18a:第2のパイロット孔パターン

Claims (2)

  1. 金属条材の両側部に第1のパイロット孔を所定間隔で形成し、前記金属条材の表面で前記両側部を除く領域に第1のレジスト膜を形成する第1工程と、
    前記第1のレジスト膜に、各リードの少なくともワイヤーボンディング領域に形成する貴金属めっきパターンの露光を行い、貴金属めっき領域を露出させる第2工程と、
    前記貴金属めっき領域に所定の貴金属めっき処理を行い、前記第1のレジスト膜を剥離する第3工程と、
    前記貴金属めっき処理がなされた前記金属条材の前記第1のパイロット孔が形成された前記両側部を除く領域に第2のレジスト膜を形成する第4工程と、
    前記第2のレジスト膜の両側に所定ピッチで形成された第2のパイロット孔パターン及びその内側に形成されたリードフレームパターンを露光した後現像する第5工程と、
    前記第2のレジスト膜によって前記リードフレームパターンが形成された前記金属条材のエッチングを行い、次に前記第2のレジスト膜を剥離してリードフレームを形成する第6工程とを有することを特徴とするリードフレームの製造方法。
  2. 請求項1記載のリードフレームの製造方法において、前記第4工程の第2のレジスト膜の形成は、前記金属条材の片面又は表裏面に行われることを特徴とするリードフレームの製造方法。
JP2005067593A 2005-03-10 2005-03-10 リードフレームの製造方法 Pending JP2006253399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005067593A JP2006253399A (ja) 2005-03-10 2005-03-10 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005067593A JP2006253399A (ja) 2005-03-10 2005-03-10 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JP2006253399A true JP2006253399A (ja) 2006-09-21

Family

ID=37093560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005067593A Pending JP2006253399A (ja) 2005-03-10 2005-03-10 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2006253399A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036352B1 (ko) * 2008-08-29 2011-05-23 엘지이노텍 주식회사 반도체 패키지의 다열 리드 프레임 및 그 제조방법
JP2012514326A (ja) * 2008-12-24 2012-06-21 エルジー イノテック カンパニー リミテッド 多列リード型リードフレーム及びこれを用いた半導体パッケージの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036352B1 (ko) * 2008-08-29 2011-05-23 엘지이노텍 주식회사 반도체 패키지의 다열 리드 프레임 및 그 제조방법
JP2012514326A (ja) * 2008-12-24 2012-06-21 エルジー イノテック カンパニー リミテッド 多列リード型リードフレーム及びこれを用いた半導体パッケージの製造方法
US8956919B2 (en) 2008-12-24 2015-02-17 Lg Innotek Co., Ltd. Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof

Similar Documents

Publication Publication Date Title
JP2007023338A (ja) 金属板パターン及び回路基板の形成方法
JP2007048981A (ja) 半導体装置の製造方法
JP2012514326A (ja) 多列リード型リードフレーム及びこれを用いた半導体パッケージの製造方法
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP2005026645A (ja) 回路基板及びその製造方法
JP2018200994A (ja) リードフレーム及びその製造方法
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2006253399A (ja) リードフレームの製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2013058542A (ja) リードフレームおよびその製造方法
JP6214431B2 (ja) Led用リードフレーム
JP2011108941A (ja) リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP2654871B2 (ja) リードフレームの異種金属部分めっき方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2010192695A (ja) 半導体装置の製造方法及びそのリードフレームの製造方法
JP4326014B2 (ja) 回路基板とその製造方法
JP2016049703A (ja) 印刷用マスク及びその製造方法
US10181436B2 (en) Lead frame and method of manufacturing the same
JP6443979B2 (ja) リードフレーム及びその製造方法
JP7449665B2 (ja) 金属条材およびその金属条材の製造方法
JP2958421B2 (ja) Tabテープ製造方法
JP2017084977A (ja) リードフレームの製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法