KR20000048246A - 반도체 장치 제조용 캐리어 기판 - Google Patents

반도체 장치 제조용 캐리어 기판 Download PDF

Info

Publication number
KR20000048246A
KR20000048246A KR1019990059168A KR19990059168A KR20000048246A KR 20000048246 A KR20000048246 A KR 20000048246A KR 1019990059168 A KR1019990059168 A KR 1019990059168A KR 19990059168 A KR19990059168 A KR 19990059168A KR 20000048246 A KR20000048246 A KR 20000048246A
Authority
KR
South Korea
Prior art keywords
plating film
semiconductor chip
metal substrate
resin
substrate
Prior art date
Application number
KR1019990059168A
Other languages
English (en)
Other versions
KR100630581B1 (ko
Inventor
도야히데끼
이마이미쓰요시
사까구찌마사끼
야마베나오끼
수와마모루
모또오까도시유끼
사꼬다히데하루
모리오까무네하루
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤, 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 모기 쥰이찌
Publication of KR20000048246A publication Critical patent/KR20000048246A/ko
Application granted granted Critical
Publication of KR100630581B1 publication Critical patent/KR100630581B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85663—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치의 외부 접속 단자로서 기능하는 도금 피막과 수지 돌기의 표면 간의 접착성을 향상하고 신뢰성을 향상하기 위해서, 반도체 칩이 고정되고 반도체 장치가 완성되기 전에 제거되는 시트 상으로 형성된 금속 기판(12)과, 수지 돌기에 대응하는 금속 기판(12)의 위치에 형성되고 요철의 저면(16a) 및/또는 요철의 측면을 갖는 오목부(16)와, 오목부(16)의 내면에 형성된 도금 피막(14)을 포함하는 캐리어 기판을 제공한다.

Description

반도체 장치 제조용 캐리어 기판{CARRIER SUBSTRATE FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조용 캐리어 기판 및 그 제조 방법과, 반도체 장치 및 그 제조 방법에 관한 것이다. 더욱 상세하게는 본 발명은 수지 봉지형이면서 리드레스(lead-less) 표면 실장형인 반도체 장치를 적절하게 제조하기 위해서 사용하는 캐리어 기판 및 그 제조 방법과, 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 기술 분야에서는 전자 기기가 소형화되고 고집적화됨에 따라서, 반도체칩 자체의 미세화와 함께 외부 접속 단자의 피치를 작게 함으로써, 반도체 장치를 소형화 및 고집적화할 것이 요구된다.
수지 봉지형의 반도체 장치의 소형화를 실현하는 구조로서, 일본 특개평9-162348호에는 리드레스 표면 실장형의 패키지 구조가 제안되어 있다.
도2d에 나타내는 바와 같이, 이 패키지 구조를 사용한 반도체 장치는 반도체 칩(20)과, 반도체 칩(20)을 봉지하는 수지 패키지(22)와, 수지 패키지(22)의 표면으로부터 돌출하여 실장 기판에 접속되도록 형성된 수지 돌기(24)와, 수지 돌기(24)의 외면에 도포된 도금 피막(14)과, 반도체 칩(20)의 각 전극(28)과 도금 피막(14)을 전기적으로 접속하는 도선(30)을 구비한다.
이 반도체 장치는 도1d에 나타내는 바와 같이, 도금 피막(14)을 지지하면서 반도체 칩(20)이 탑재되는 판상의 금속 기판(12)을 포함하는 반도체 장치 제조용 캐리어 기판(50)을 사용하여 제조된다.
먼저 캐리어 기판(50)의 제조 방법에 대해서 도1a~도1d에 의거하여 설명한다.
최초로 금속 기판(12)의 양면에 레지스트(39)를 도포한다. 그 금속 기판(12)의 일면(12a)의 상기 수지 돌기(24)에 대응하는 부분의 레지스트를 제거하여 레지스트 패턴을 형성한다(도1a).
다음에 레지스트 패턴이 형성된 금속 기판(12)을 에칭액에 침지하고, 수지 돌기(24)에 대응하는 부분이 하프에칭되어 오목부(16)를 형성할 때까지 에칭을 수행한다(도1b).
다음에 레지스트 패턴을 그대로 두고 도금을 실시하여 오목부(16) 내에 도금 피막(14)을 형성한다(도1c).
그리고 레지스트를 박리함으로써 캐리어 기판(50)을 완성한다(도1d)
다음에 이상과 같이 하여 형성된 캐리어 기판(50)을 사용한 반도체 장치의 제조 방법에 대해서 도2a~도2d에 의거하여 설명한다.
캐리어 기판(50)의 상기 일면(12a)에, 예를 들면 접착제를 도포하여 반도체 칩(20)을 고정한다(도2a).
다음에 반도체 칩(20)에 설치된 각 전극(28)과, 캐리어 기판(50)의 금속 기판(12) 상에 형성된 도금 피막(14)을 와이어본딩에 의하여 도선(30)으로 전기적으로 접속한다(도2b).
캐리어 기판(50) 상에 수지 몰드로 수지 패키지(22)를 형성하여 반도체 칩(20)과 도선(30)에 의한 접속부를 수지로 봉지한다 (도2c).
그리고 캐리어 기판(50)의 도금 피막(14)을 남기도록 금속 기판(12)을 에칭하여 제거한다(도2d). 이에 따라 도금 피막(14)이　패키지의 외부에 노출하여 외부 접속 단자의 접속면으로서 기능하여, 실장 기판과의 접속이 가능한 구조의 반도체 장치가 완성된다. 또한 금속 기판(12)의 재질로서는 에칭이 적합하게 행하여지도록, 예를 들면 동(Cu)이 사용되고 있다.
그러나 상기한 종래의 캐리어 기판(50)의 구조에서는 외부 접속 단자를 형성하는 도금 피막(14)은 단면이 반구형인 오목부(16)의 형상을 따라 유입된 수지에만 부착한다. 이 때문에, 그 접착력이 작아서 도금 피막(14)은 수지 돌기(24)의 표면으로부터 용이하게 박리되어 제품의 신뢰성이 저하한다.
따라서 반도체 장치의 실장 기판과 접속하는 외부 접속 단자의 신뢰성이 향상되지 않는 과제가 있었다.
따라서 본 발명의 목적은 수지 봉지형이면서 리드레스 표면 실장형인 반도체 장치의 외부 접속 단자로 기능하는 도금 피막과 수지 돌기의 표면과의 접착이 향상되어 신뢰성이 향상된 캐리어 기판 및 그 제조 방법과 반도체 장치 및 그 제조 방법을 제공하는 것이다.
도1a~ 도1d는 종래 기술에 의한 캐리어 기판의 제조 공정을 나타내는 단면도.
도2a~ 도2d는 종래 기술에 의한 캐리어 기판을 사용하는 반도체 장치의 제조 방법을 나타내는 단면도.
도3은 본 발명의 일실시예에 의한 반도체 장치용 캐리어 기판을 나타내는 단면도.
도4a 및 도4b는 본 발명의 다른 실시예에 의한 반도체 장치용 캐리어 기판을 나타내는 평면도 및 단면도.
도5a 및 도5b는 도3에 나타낸 반도체 장치용 캐리어 기판의 제조 공정에서의 레지스트 패턴 형성 공정을 나타내는 평면도 및 단면도.
도6a~ 도6c는 도3에 나타낸 반도체 장치용 캐리어 기판의 제조 공정에서의 에칭 공정을 나타내는 평면도 및 단면도.
도7은 도3에 나타낸 반도체 장치용 캐리어 기판의 제조 공정에서의 도금 공정을 나타내는 단면도.
도8a 및 도8b는 본 발명에 의한 반도체 장치의 제조 공정에서의 와이어본딩 공정을 나타내는 단면도.
상기 과제를 달성하기 위해서 본 발명은 반도체 칩과, 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 수지 패키지의 표면에 설치된 수지 돌기와, 수지 돌기의 표면을 피복하는 도금 피막과, 반도체 칩의 전극을 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조용 캐리어 기판에 있어서, 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 반도체 칩의 고정에 적합한 판상 금속 기판과, 수지 돌기에 대응하는 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 저면 및 측면의 표면 형상에 대응하는 표면 형상을 갖도록 오목부의 저면 및 측면을 연속적으로 피복하는 도금 피막을 포함하는 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판을 제공한다.
본 발명은 또한 반도체 칩과, 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 수지 패키지의 표면에 설치된 수지 돌기와, 수지 돌기의 표면을 피복하는 도금 피막과, 반도체 칩의 전극을 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조용 캐리어 기판으로서, 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 반도체 칩의 고정에 적합한 판상 금속 기판과, 수지 돌기에 대응하는 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 저면 및 측면의 표면 형상에 대응하는 표면 형상을 갖도록 오목부의 저면 및 측면을 연속적으로 피복하는 도금 피막을 포함하는 반도체 장치 제조용 캐리어 기판의 제조 방법에 있어서,
금속 기판의 양면에 에칭 레지스트층을 형성하고,
수지 돌기에 대응하는 위치에 개구를 갖는 레지스트 패턴이 형성되고, 에칭 레지스트층의 일부가 개구의 내측에 섬 형상으로 잔류하도록 금속 기판의 일면에 에칭 레지스트층을 패터닝하고,
섬 형상의 에칭 레지스트층의 존재로 인해 개구의 내측에서 에칭이 비균일하게 진행됨으로써 레지스트 패턴의 개구 위치에서 측면과 요철의 저면을 갖는 오목부가 형성되도록 금속 기판을 에칭하고,
측면 및 저면의 표면 형상에 대응하는 표면 형상을 갖도록 오목부의 측면 및 저면을 연속적으로 피복하는 도금 피막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판의 제조 방법이 제공된다.
본 발명의 제조 방법의 바람직한 실시예에서는 에칭 레지스트층의 패터닝 단계는 요철의 주변을 갖는 개구를 형성하는 단계를 포함하고, 금속 기판의 에칭 단계는 개구 및 요철의 저면의 윤곽에 대응하는 요철의 측면을 갖는 오목부를 형성하는 단계를 포함한다. 본 실시예에 의하면 오목부의 측면의 표면적이 감소되어 밀봉 수지재와의 접착이 더욱 향상될 수 있다.
바람직하게는 섬 형상 에칭 레지스트층은 직사각형 프레임 형상이다. 본 실시예에 의하면, 오목부의 저면에 적당한 요철이 형성됨으로써 그 표면적이 증가하여 밀봉 수지재와의 접착이 더욱 향상될 수 있다.
본 발명은 또한 반도체 칩과, 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 수지 패키지의 표면에 설치된 수지 돌기와, 수지 돌기의 표면을 피복하는 도금 피막과, 반도체 칩의 전극을 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조용 캐리어 기판으로서, 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 반도체 칩의 고정에 적합한 판상 금속 기판과, 수지 돌기에 대응하는 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철인 오목부와, 저면 및 측면의 표면 형상에 대응하는 표면 형상을 갖도록 오목부의 저면 및 측면을 연속적으로 피복하는 도금 피막을 포함하는 반도체 장치 제조용 캐리어 기판의 제조 방법에 있어서,
금속 기판의 양면에 에칭 레지스트층을 형성하고,
수지 돌기에 대응하는 위치에 요철의 윤곽을 갖는 개구가 형성되도록 금속 기판의 일면에 에칭 레지스트층을 패터닝하고,
레지스트 패턴의 개구 위치에 대응하는 금속 기판의 위치에서 개구의 윤곽에 대응하는 저면과 요철의 측면을 갖는 오목부가 형성되도록 금속 기판을 에칭하고,
측면과 저면의 표면 형상에 대응하는 표면 형상을 갖도록 오목부의 측면과 저면을 연속적으로 피복하는 도금 피막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판의 제조 방법을 제공한다.
본 발명은 또한 반도체 칩과, 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 수지 패키지의 표면에 설치된 수지 돌기와, 수지 돌기의 표면을 피복하는 도금 피막과, 반도체 칩의 전극을 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조 방법에 있어서,
도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 반도체 칩의 고정에 적합한 판상 금속 기판과, 수지 돌기에 대응하는 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 저면 및 측면의 표면 형상에 대응하는 표면 형상을 갖도록 오목부의 저면 및 측면을 연속적으로 피복하는 도금 피막을 포함하는 캐리어 기판을 준비하고,
반도체 칩을 캐리어 기판에 고정하고,
반도체 칩의 전극을 캐리어 기판의 오목부의 도금 피막에 와이어본딩에 의해 도선으로 전기적으로 접속하고,
도금 피막을 통해서 금속 기판의 오목부에 정합하고, 오목부의 표면 형상에 대응하는 표면 형상을 갖는 수지 돌기를 포함하도록, 수지 성형으로 반도체 칩과 도선을 캐리어 기판에 봉지하는 수지 패키지를 형성하고,
수지 돌기의 표면을 피복하는 도금 피막을 제거하지 않은 채로 금속 기판을 용해하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명은 또한 반도체 칩과, 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 수지 패키지의 표면에 설치된 수지 돌기와, 수지 돌기의 표면을 피복하는 도금 피막과, 반도체 칩의 전극을 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치에 있어서,
도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 반도체 칩의 고정에 적합한 판상 금속 기판과, 수지 돌기에 대응하는 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 저면 및 측면의 표면 형상에 대응하는 표면 형상을 갖도록 오목부의 저면 및 측면을 연속적으로 피복하는 도금 피막을 포함하는 캐리어 기판을 준비하고,
반도체 칩을 캐리어 기판에 고정하고,
반도체 칩의 전극을 캐리어 기판의 오목부의 도금 피막에 와이어본딩에 의해 도선으로 전기적으로 접속하고,
도금 피막을 통해서 금속 기판의 오목부에 정합하고, 오목부의 표면 형상에 대응하는 표면 형상을 갖는 수지 돌기를 포함하도록, 수지 성형으로 반도체 칩과 도선을 캐리어 기판에 봉지하는 수지 패키지를 형성하고,
수지 돌기의 표면을 피복하는 도금 피막을 제거하지 않은 채로 금속 기판을 용해하여 제거하는 단계를 포함하는 방법에 의하여 제조되는 것을 특징으로 하는 반도체 장치를 제공한다.
(실시예)
이하 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세하게 설명한다.
도3은 본 발명의 일실시예에 의한 반도체 장치 제조용 캐리어 기판(이하 간단히 캐리어 기판이라고 함)을 나타내는 단면도이다. 도4a 및 도4b는 본 발명의 또 다른 실시예에 의한 캐리어 기판을 나타내는 평면도 및 단면도이다.
도3에 나타내는 바와 같이, 본 발명의 다른 일실시예에 의한 캐리어 기판(10)은 반도체 장치의 제조 공정 중에 반도체 칩이 고정되는 판상으로 형성되고, 반도체 장치가 완성되기 전에 제거되는 금속 기판(12)과, 상술한 수지 돌기(24)(도2d참조)에 대응하는 금속 기판(12)의 위치에 형성되고, 내부 요철면(16a)을 갖는 오목부(16)와, 그 오목부(16)의 내면에 형성된 도금 피막(14)을 포함한다.
또 도4a 및 도4b에 나타내는 바와 같이, 본 발명의 일실시예에 의한 캐리어 기판(10)은 반도체 장치의 제조 공정 중에 반도체 칩이 탑재되는 판상의 금속 기판(12)과, 상술한 수지 돌기(24)(도2d참조)에 대응하는 금속 기판(12)의 위치에 형성되고, 요철면(16b)을 갖는 오목부(16)와, 그 오목부(16)의 내면에 형성된 도금 피막(14)을 포함한다.
이 캐리어 기판(10)을 사용함으로써, 반도체 칩(20)과, 반도체 칩(20)을 봉지하는 수지 패키지(22)와, 실장 기판에 접속되는 수지 패키지(22)의 표면에 상기 표면으로부터 돌출하도록 설치된 수지 돌기(24)와, 수지 돌기(24)의 외면에 설치된 도금 피막(14)과, 반도체 칩의 전극(28)을 도금 피막(14)에 전기적으로 접속하는 도선(30)을 구비하는 반도체 장치를 적합하게 제조할 수 있다.
즉 본 발명에 의한 반도체 장치에 의하면, 도금 피막(14)은 그 외면이 금속 기판(12)의 오목부(16)의 내저면 및/또는 내측면 형상에 대응하도록 오목하게 형성되고, 도금 피막의 내면이 도금 피막이 외면에 대응하는 요철면으로 형성되도록 된다. 수지 돌기(24)는 도선(30)의 접속부를 제외하고는 도금 피막의 내면의 모양을 따른 요철면으로 형성되어 있다.
오목부(16)의 내면에 요철이 형성됨으로써 오목부(16)의 내면의 표면적이 확대될 수 있다. 따라서 도금 피막(14)의 표면적도 오목부(16)의 내면의 요철을 따라 확대될 수 있다. 이에 따라 도금 피막(14)의 내면의 표면적이 확대되어 봉지 수지재와의 접착 면적을 확대할 수 있다. 이에 따라 이들 간의 접착성이 향상되고, 따라서 수지 돌기(24)로부터의 도금 피막(14)의 박리를 방지할 수 있어 반도체 장치의 신뢰성을 향상시킬 수 있다.
물론 도3의 실시예와 도4a 및 도4b에 나타낸 실시예의 양쪽 구성을 만족하도록 내저면(16a)과 내측면(16b)의 양쪽에 요철을 형성함으로써 보다 양호한 효과를 얻을 수 있다.
다음에 본 발명의 일실시예에 의한 캐리어 기판의 제조 방법에 대해서 공정 순으로 설명한다.
먼저 레지스트 피복 공정에서 금속 기판(12)의 양쪽면에 에칭 레지스트(32)를 층상으로 도포한다. 다음에 레지스트 패턴 형성 공정으로서 도5a 및 도5b에 나타내는 바와 같이, 금속 기판(12)의 일면의 상기 수지 돌기(24)에 대응하는 부분의 에칭 레지스트(32)를 그 부분의 내측에 일부의 에칭 레지스트(32a)를 남기도록 제거하여 레지스트 패턴을 형성한다.
본 실시예에서는 상기 수지 돌기(24)에 대응하는 부분의 내측에 섬 형상으로 남는 에칭 레지스트(32a)는 도5a에 나타내는 바와 같이 직사각형의 프레임 상(링 형상)으로 형성되어 있다. 이에 따라 오목부(16)의 내저면(16a)에 적합하게 요철을 형성하여 표면적을 확대할 수 있어 봉지 수지재와의 접착성을 적합하게 향상할 수 있다. 또한 에칭 레지스트(32a)의 상기한 부분의 형상은 이에 한정하지 않고, 수지 돌기(24)의 형상 및 사이즈 등에 대응한 포토 마스크의 설계에 의하여 단순 사각 섬 형상 등의 다양한 형상으로 선택적으로 형성하면 된다.
다음에 도6a 및 도6c에 나타내는 바와 같이 에칭 공정이 행하여진다.
본 실시예의 에칭공정에서는 레지스트 패턴이 형성된 금속 기판(12)의 부분에 에칭이 수행됨으로써 요철의 저면(16a)을 갖는 오목부(16)가 형성된다.
도6a는 에칭 레지스트(32)가 제거된 금속 기판(12)의 부분이 용해되기 시작하는 상태의 에칭 공정의 초기 단계를 나타낸다.
도6b에 나타내는 바와 같이 에칭이 어느 정도 진행하면, 섬 형상의 에칭 레지스트(32a)는 자연스럽게 박리된다.
에칭을 더 진행시키면 도6c에 나타내는 바와 같이, 저면(16a)에 요철이 형성된 오목부(16)가 적합하게 형성된다.
또한 이 오목부(16)는 반도체 장치를 기판에 적합하게 실장하기 위해서 소정의 깊이를 갖는다. 즉 오목부(16)는 예를 들면, 0.1mm 정도의 깊이로 형성된다.
다음에 도7에 나타내는 바와 같이 오목부(16)의 내면에 상기 도금 피막(14)을 형성하는 도금 공정이 수행된다. 즉 에칭 레지스트(32)의 레지스트 패턴을 그대로 두고, 에칭 레지스트(32)를 도금 레지스트로서 사용하여 도금을 수행해서 오목부(16) 내면에 도금 피막(14)을 형성한다.
이 도금 공정에서는 전해 도금에 의하여 도금층을 형성하여도 좋다.
이 도금 피막(14)의 도금층은 바람직하게는 금(Au), 팔라듐(Pd), 니켈(Ni), 팔라듐(Pd)의 순서로 형성된 4층의 도금층으로 되어 있다. 4층의 도금층으로 되는 도금 피막(14)이 반도체 장치의 수지 돌기(24)에 전사되었을 때, 오목부(16)의 최하층으로서의 금도금층이 노출해서 외부 접속 단자에의 접속면을 제공하여 땜납과 적합하게 결합할 수 있으므로, 회로 기판에로의 표면 실장을 적합하게 수행할 수 있다. 또 오목부(16)의 최외층의 팔라듐 도금층은 와이어본딩에 의한 금도선과 적합하게 결합할 수 있기 때문에, 전기적으로 확실하게 접속할 수 있다.
레지스트(32)를 박리하면 캐리어 기판(10)(도3 참조)을 얻을 수 있다.
다음에 도4a 및 도4b에 의거하여 본 발명의 다른 실시예에 의한 캐리어 기판의 제조 방법에 대해서 설명한다. 또한 상기 캐리어 기판의 제조 방법과 동일한 공정에 대해서는 설명을 생략한다.
도4a 및 도4b에 나타내는 캐리어 기판(10)을 제조하기 위해서는, 레지스트 패턴 형성 공정에서 수지 돌기(24)에 대응하는 금속 기판(12)의 일면(12a)의 부분의 에칭 레지스트(32)를 제거하여 그 부분을 정의하는 윤곽선(32b)이 요철이 되도록 해서 레지스트 패턴을 형성한다.
에칭 공정에서 레지스트 패턴이 형성된 금속 기판(12)의 부분에 요철의 측면(16b)을 갖는 오목부(16)가 형성되도록 에칭한다.
이에 따라 오목부(16)의 측면(16b)의 모양을 따라 형성되는 도금 피막(14)의 표면적을 확대할 수 있고, 도금 피막(14)과 봉지 수지재와의 접착성을 적합하게 향상할 수 있다. 측면(16b)이 곡면으로 형성되기 때문에 측면의 모양을 따라 형성되는 도금 피막(14)도 또한 곡면으로 형성된다. 따라서 도금 피막(14)에 봉지 수지재를 다방향으로 접착할 수 있어, 이들 간의 접착성을 적합하게 향상할 수 있다. 또한 봉지 수지재는 도2a~ 도2d에 나타내는 수지 패키지(22)를 형성하기 위한 수지재를 나타낸다.
이상으로 설명한 캐리어 기판(10)의 제조 공정에 계속해서 도2a~도2d에 나타낸 제조 공정과 마찬가지로, 캐리어 기판(10)에 반도체 칩(20)을 부착하는 칩 부착 공정(반도체 칩 고정), 와이어본딩 공정, 몰딩 공정(수지 성형) 및 에칭에 의한 금속 기판(12)의 제거 공정을 일련으로 수행함으로써 반도체 장치를 제조할 수 있다,
또 와이어본딩 공정에 있어서, 도금 피막(14)의 본딩 에리어에 요철이 있어 와이어본딩의 신뢰성이 저하하면, 도8a 및 도8b에 나타내는 바와 같이, 제2 본딩에 대비하여 미리 금볼(34)을 형성하여도 좋다. 즉 도8a에 나타내는 바와 같이, 미리 오목부(16)의 내면에 형성된 도금 피막(14) 상에 볼 본딩에 의해 금볼(34)을 형성한다, 반도체 칩(20)의 전극(28)에 제1 본딩(볼 본딩)이 수행되고, 이어서 금볼(34)에 제2 본딩(웨지 본딩)을 수행한다. 이에 따라 와이어본딩에 의한 전기적 접속의 신뢰성을 확보할 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 설명했지만, 본 발명은 이에 한정되지 않고, 본 발명의 정신 및 범주를 일탈하지 않는 범위 내에서 다양한 변화와 수정이 있을 수 있음은 물론이다.
본 발명의 캐리어 기판에 의하면, 오목부의 저면 및/또는 측면이 요철로 됨으로써 오목부의 내면의 표면적이 확대된다. 이에 따라 그 오목부의 내면의 요철의 모양을 따라 형성된 도금 피막의 내면이 요철이 되어 표면적이 확대된다. 따라서 도금 피막의 내면과 봉지 수지재와의 접착성을 향상할 수 있고, 수지 돌기로 인한 박리를 방지할 수 있다.
따라서 수지 봉지형, 리드레스 표면 실장형의 반도체 장치에 있어서, 본 발명에 의해 외부 접속 단자로 기능하는 도금 피막과 수지 돌기의 표면의 접착성을 향상시켜 신뢰성을 현저하게 향상시킬 수 있다.

Claims (7)

  1. 반도체 칩과, 상기 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 상기 수지 패키지의 표면에 설치된 수지 돌기와, 상기 수지 돌기의 표면을 피복하는 도금 피막과, 상기 반도체 칩의 전극을 상기 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조용 캐리어 기판에 있어서,
    상기 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 상기 반도체 칩의 고정에 적합한 판상 금속 기판과,
    상기 수지 돌기에 대응하는 상기 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와,
    상기 오목부의 상기 저면 및 상기 측면을 연속적으로 피복하고, 상기 저면 및 상기 측면의 표면 형상에 대응하는 표면 형상을 갖는 도금 피막
    을 포함하는 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판.
  2. 반도체 칩과, 상기 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 상기 수지 패키지의 표면에 설치된 수지 돌기와, 상기 수지 돌기의 표면을 피복하는 도금 피막과, 상기 반도체 칩의 전극을 상기 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조용 캐리어 기판으로서, 상기 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 상기 반도체 칩의 고정에 적합한 판상 금속 기판과, 상기 수지 돌기에 대응하는 상기 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 상기 오목부의 상기 저면 및 상기 측면을 연속적으로 피복하고, 상기 저면 및 상기 측면의 표면 형상에 대응하는 표면 형상을 갖는 도금 피막을 포함하는 반도체 장치 제조용 캐리어 기판의 제조 방법에 있어서,
    상기 금속 기판의 양면에 에칭 레지스트층을 형성하는 단계와,
    상기 수지 돌기에 대응하는 위치에 개구를 갖는 레지스트 패턴이 형성되고, 상기 에칭 레지스트층의 일부가 상기 개구의 내측에 섬 형상으로 잔류하도록 상기 금속 기판의 일면에 상기 에칭 레지스트층을 패터닝하는 단계와,
    상기 섬 형상의 에칭 레지스트층의 존재로 인해 상기 개구의 내측에서 에칭이 비균일하게 진행됨으로써 상기 레지스트 패턴의 상기 개구 위치에서 측면과 요철의 저면을 갖는 오목부가 형성되도록 상기 금속 기판을 에칭하는 단계와,
    상기 오목부의 상기 측면 및 상기 저면을 연속적으로 피복하고, 상기 측면 및 저면의 표면 형상에 대응하는 표면 형상을 갖는 도금 피막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 에칭 레지스트층의 패터닝 단계는 요철의 주변을 갖는 상기 개구를 형성하는 단계를 포함하고, 상기 금속 기판의 에칭 단계는 상기 개구 및 상기 요철의 저면의 윤곽에 대응하는 요철의 측면을 갖는 오목부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 섬 형상 에칭 레지스트층은 직사각형 프레임 형상인 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판의 제조 방법.
  5. 반도체 칩과, 상기 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 상기 수지 패키지의 표면에 설치된 수지 돌기와, 상기 수지 돌기의 표면을 피복하는 도금 피막과, 상기 반도체 칩의 전극을 상기 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조용 캐리어 기판으로서, 상기 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 상기 반도체 칩의 고정에 적합한 판상 금속 기판과, 상기 수지 돌기에 대응하는 상기 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 상기 오목부의 상기 저면 및 상기 측면을 연속적으로 피복하고, 상기 저면 및 상기 측면의 표면 형상에 대응하는 표면 형상을 갖는 도금 피막을 포함하는 반도체 장치 제조용 캐리어 기판의 제조 방법에 있어서,
    상기 금속 기판의 양면에 에칭 레지스트층을 형성하는 단계와,
    상기 수지 돌기에 대응하는 위치에 요철의 윤곽을 갖는 개구가 형성되도록 상기 금속 기판의 일면에 상기 에칭 레지스트층을 패터닝하는 단계와,
    상기 레지스트 패턴의 상기 개구 위치에 대응하는 상기 금속 기판의 위치에서 상기 개구의 윤곽에 대응하는 저면과 요철의 측면을 갖는 오목부가 형성되도록 상기 금속 기판을 에칭하는 단계와,
    상기 오목부의 상기 측면과 상기 저면을 연속적으로 피복하고, 상기 측면과 상기 저면의 표면 형상에 대응하는 표면 형상을 갖는 도금 피막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조용 캐리어 기판의 제조 방법.
  6. 반도체 칩과, 상기 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 상기 수지 패키지의 표면에 설치된 수지 돌기와, 상기 수지 돌기의 표면을 피복하는 도금 피막과, 상기 반도체 칩의 전극을 상기 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 상기 반도체 칩의 고정에 적합한 판상 금속 기판과, 상기 수지 돌기에 대응하는 상기 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 상기 오목부의 상기 저면 및 상기 측면을 연속적으로 피복하고, 상기 저면 및 상기 측면의 표면 형상에 대응하는 표면 형상을 갖는 도금 피막을 포함하는 캐리어 기판을 준비하는 단계와,
    상기 반도체 칩을 상기 캐리어 기판에 고정하는 단계와,
    상기 반도체 칩의 상기 전극을 상기 캐리어 기판의 상기 오목부의 상기 도금 피막에 와이어본딩에 의해 도선으로 전기적으로 접속하는 단계와,
    상기 캐리어 기판 상의 상기 반도체 칩과 상기 도선을 봉지하며, 상기 도금 피막을 통해서 상기 금속 기판의 상기 오목부에 정합하고 상기 오목부의 표면 형상에 대응하는 표면 형상을 갖는 상기 수지 돌기를 포함하는 수지 패키지를 수지 성형에 의해 형성하는 단계와,
    상기 수지 돌기의 표면을 피복하는 상기 도금 피막을 제거하지 않은 채로 상기 금속 기판을 용해하여 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체 칩과, 상기 반도체 칩을 봉지하는 수지 패키지와, 실장 기판에 접속되는 상기 수지 패키지의 표면에 설치된 수지 돌기와, 상기 수지 돌기의 표면을 피복하는 도금 피막과, 상기 반도체 칩의 전극을 상기 도금 피막에 전기적으로 접속하는 도선을 포함하는 반도체 장치에 있어서, 상기 반도체 장치는
    상기 도금 피막을 용해시키지 않는 에칭 용액에 의해 용해될 수 있고, 상기 반도체 칩의 고정에 적합한 판상 금속 기판과, 상기 수지 돌기에 대응하는 상기 금속 기판의 위치에 설치되고, 그 저면 및/또는 측면이 요철로 된 오목부와, 상기 오목부의 상기 저면 및 상기 측면을 연속적으로 피복하고, 상기 저면 및 상기 측면의 표면 형상에 대응하는 표면 형상을 갖는 도금 피막을 포함하는 캐리어 기판을 준비하는 단계와,
    상기 반도체 칩을 상기 캐리어 기판에 고정하는 단계와,
    상기 반도체 칩의 상기 전극을 상기 캐리어 기판의 상기 오목부의 상기 도금 피막에 와이어본딩에 의해 전기적으로 접속하는 단계와,
    상기 캐리어 기판 상의 상기 반도체 칩과 상기 도선을 봉지하며, 상기 도금 피막을 통해서 상기 금속 기판의 상기 오목부에 정합하고 상기 오목부의 표면 형상에 대응하는 표면 형상을 갖는 상기 수지 돌기를 포함하는 수지 패키지를 수지 성형에 의해 형성하는 단계와,
    상기 수지 돌기의 표면을 피복하는 상기 도금 피막을 제거하지 않은 채로 상기 금속 기판을 용해하여 제거하는 단계
    를 포함하는 방법에 의하여 제조되는 것을 특징으로 하는 반도체 장치.
KR1019990059168A 1998-12-24 1999-12-20 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법 KR100630581B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-367012 1998-12-24
JP10367012A JP2000195984A (ja) 1998-12-24 1998-12-24 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000048246A true KR20000048246A (ko) 2000-07-25
KR100630581B1 KR100630581B1 (ko) 2006-10-04

Family

ID=18488250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059168A KR100630581B1 (ko) 1998-12-24 1999-12-20 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US6348416B1 (ko)
EP (1) EP1014445A1 (ko)
JP (1) JP2000195984A (ko)
KR (1) KR100630581B1 (ko)
TW (1) TW441062B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651797B1 (ko) * 2000-10-12 2006-11-30 삼성테크윈 주식회사 플립칩 반도체 팩키지의 캐리어 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691993B2 (ja) * 1999-10-01 2005-09-07 新光電気工業株式会社 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP4354109B2 (ja) * 2000-11-15 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
DE10200382B4 (de) * 2002-01-08 2006-05-04 Infineon Technologies Ag Chipmodul für Chipkarten
US7288327B2 (en) * 2004-12-16 2007-10-30 Xerox Corporation Plated structures or components
US20060170079A1 (en) * 2005-02-02 2006-08-03 Brennan John M Integrated circuit device having encapsulant dam with chamfered edge
US9177898B2 (en) * 2008-06-25 2015-11-03 Stats Chippac Ltd. Integrated circuit package system with locking terminal
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US9548377B2 (en) * 2013-09-16 2017-01-17 Texas Instruments Incorporated Thermal treatment for reducing transistor performance variation in ferroelectric memories
JP6362108B2 (ja) * 2014-09-08 2018-07-25 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6362111B2 (ja) * 2014-12-01 2018-07-25 大口マテリアル株式会社 リードフレームの製造方法
JP6536992B2 (ja) * 2015-03-26 2019-07-03 大口マテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129635A (ja) * 1986-11-20 1988-06-02 Seiko Epson Corp バンプ付基板
JPS63214450A (ja) * 1987-03-02 1988-09-07 Fuji Electric Co Ltd インクジエツト記録ヘツド
JPH02154473A (ja) * 1988-12-07 1990-06-13 Hitachi Ltd 半導体圧力センサ
EP0400177A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Verbindung eines Halbleiterbauelements mit einem Metallträger
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
JPH04192029A (ja) * 1990-11-27 1992-07-10 Fuji Xerox Co Ltd 優先印刷方式
JPH04288843A (ja) * 1991-03-07 1992-10-13 Mitsubishi Electric Corp 半導体装置
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
DE19509262C2 (de) * 1995-03-15 2001-11-29 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung und Verfahren zu dessen Herstellung
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3189703B2 (ja) 1996-10-08 2001-07-16 富士通株式会社 半導体装置及びその製造方法
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6110816A (en) * 1999-03-05 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improving bondability for deep-submicron integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651797B1 (ko) * 2000-10-12 2006-11-30 삼성테크윈 주식회사 플립칩 반도체 팩키지의 캐리어 제조 방법

Also Published As

Publication number Publication date
EP1014445A1 (en) 2000-06-28
US6348416B1 (en) 2002-02-19
US6700198B2 (en) 2004-03-02
JP2000195984A (ja) 2000-07-14
TW441062B (en) 2001-06-16
KR100630581B1 (ko) 2006-10-04
US20020019133A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
US7045906B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
TWI587414B (zh) 先進四方扁平無引腳封裝結構及其製造方法
JP3764587B2 (ja) 半導体装置の製造方法
JPH098207A (ja) 樹脂封止型半導体装置
KR100630581B1 (ko) 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법
JPH098206A (ja) リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH11251505A (ja) 半導体装置及びその製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP3621869B2 (ja) 半導体装置及びその製造方法
KR100386636B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2784248B2 (ja) 半導体装置の製造方法
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JP4176092B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR100708042B1 (ko) 반도체패키지용 섭스트레이트의 제조 방법
JPH0794651A (ja) 半導体装置の製造方法
JPH06224325A (ja) 半導体装置
KR20030095460A (ko) 칩 사이즈 패키지 제조방법
KR20010068592A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JPH06140560A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee