CN102291933A - 布线基板及其制造方法 - Google Patents

布线基板及其制造方法 Download PDF

Info

Publication number
CN102291933A
CN102291933A CN201110162222XA CN201110162222A CN102291933A CN 102291933 A CN102291933 A CN 102291933A CN 201110162222X A CN201110162222X A CN 201110162222XA CN 201110162222 A CN201110162222 A CN 201110162222A CN 102291933 A CN102291933 A CN 102291933A
Authority
CN
China
Prior art keywords
insulating barrier
pad
circuit board
connection pads
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110162222XA
Other languages
English (en)
Inventor
近藤人资
下平朋幸
佐藤雅子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN102291933A publication Critical patent/CN102291933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供布线基板及其制造方法。布线基板具有：第1绝缘层，其作为最外层形成在一个表面侧，呈黑色或灰色；第1连接焊盘，其形成为从第1绝缘层露出；第2绝缘层，其作为最外层形成在另一个表面侧，呈黑色或灰色；以及第2连接焊盘，其形成为从第2绝缘层露出，在第2绝缘层中形成有具有曲面状侧壁面的连接孔，第2连接焊盘在连接孔的底部露出。

Description

布线基板及其制造方法
技术领域
本发明涉及布线基板及其制造方法。
背景技术
以往，存在用于安装半导体芯片的多层布线基板。在多层布线基板中，在一个表面设有用于安装半导体芯片的芯片连接用焊盘，在另一个表面设有用于连接外部连接端子的外部连接用焊盘。
在专利文献1(日本特开2002-171050号公报)中记载了如下内容：在绝缘基板的表面设有用于接合连接端子的焊盘的印刷布线板中，以包含连接焊盘的外周部在内的方式利用黑色的阻焊层来覆盖绝缘基板的表面，由此高效地使来自电子部件的热量散出。
在专利文献2(日本特开2008-257044号公报)中记载了如下内容：关于印刷布线板等中使用的阻焊层，在采用耐热性优良且挠曲少的阻焊层时，有效地是同时使用需要增加曝光量以提高清晰度的白色或黑色的阻焊层。
如后所述，在相关技术的布线基板中，在布线基板的最外侧以露出连接焊盘的方式形成有阻焊层，阻焊层一般呈绿色。通过锡焊将半导体芯片倒装连接在布线基板的连接焊盘上。
在相关技术的布线基板中，存在如下问题：由于倒装连接半导体芯片时等的加热处理而使阻焊层氧化从而容易变色为茶色。当阻焊层变色时，不仅外观变差，而且，当在此后的装配工序中进行基于图像识别的位置校准时，有时图像的对比度变差而难以进行位置校准。
发明内容
根据以下公开的一个方面，提供一种布线基板，该布线基板具有：第1绝缘层，其作为最外层形成在一个表面侧，呈黑色或灰色；第1连接焊盘，其形成为从所述第1绝缘层露出；第2绝缘层，其作为最外层形成在另一个表面侧，呈黑色或灰色；以及第2连接焊盘，其形成为从所述第2绝缘层露出，在所述第2绝缘层中形成有具有曲面状侧壁面的连接孔，所述第2连接焊盘在所述连接孔的底部露出。
并且，根据以下公开的另一个方面，提供一种布线基板的制造方法，该制造方法包括以下工序：在具有连接焊盘的布线基板上形成覆盖所述连接焊盘的呈黑色或灰色的绝缘层；在所述绝缘层上形成保护层，该保护层在所述连接焊盘上配置有开口部；以及利用湿喷砂法，通过所述保护层的开口部在所述绝缘层中形成到达所述连接焊盘的连接孔。
附图说明
图1是用于说明相关技术的布线基板的问题点的剖面图。
图2A～2D是示出第1实施方式的布线基板的制造方法的剖面图(其一)。
图3A～3D是示出第1实施方式的布线基板的制造方法的剖面图(其二)。
图4A～4C是示出第1实施方式的布线基板的制造方法的剖面图(其三)。
图5A～5D是示出第1实施方式的布线基板的制造方法的剖面图(其四)。
图6A～6C是示出在第1实施方式的布线基板上安装半导体芯片的方法的剖面图。
图7A和7B是说明在第1实施方式的布线基板的制造方法中形成连接孔时的湿喷砂(ゥェットブラスト)法的优势的剖面图。
图8是示出第1实施方式的变形例的布线基板的剖面图。
图9A和9B是说明在第1实施方式的变形例的布线基板的制造方法中形成连接孔时的湿喷砂法的优势的剖面图。
图10A～10C是示出在第1实施方式的布线基板的制造方法中用于得到容易转移(振込み)焊锡球的连接孔的制法的剖面图(其一)。
图11A和11B是示出在第1实施方式的布线基板的制造方法中用于得到容易转移焊锡球的连接孔的制法的剖面图(其二)。
图12A～12C是示出第2实施方式的布线基板的制造方法的剖面图。
图13是示出第2实施方式的变形例的布线基板的剖面图。
图14是示出在第2实施方式的布线基板上安装半导体芯片的情况的剖面图。
图15A和15B是示出在第2实施方式的布线基板上安装芯片式电容器的状况的平面图和剖面图。
图16A～16D是示出第3实施方式的布线基板的制造方法的剖面图。
图17是示出第3实施方式的布线基板的剖面图。
图18是示出在第3实施方式的布线基板上安装半导体芯片的状况的剖面图。
具体实施方式
下面，参照附图来说明实施方式。
(相关技术)
在说明实施方式之前，对相关联的相关技术(预备事项)进行说明。图1是示出相关技术的布线基板的剖面图。
如图1所示，在相关技术的布线基板100中，在多层布线部200的两面侧分别具有连接焊盘P，在两面侧分别形成有阻焊层300，该阻焊层300设有使连接焊盘P露出的开口部300a。一般地，阻焊层300呈绿色。
而且，半导体芯片400的凸出电极400a通过锡焊而倒装(flip chip)连接在布线基板100的连接焊盘P上。此时，存在如下问题：由于锡焊的加热处理而使阻焊层300氧化从而容易变色为茶色。
在布线基板100上安装半导体芯片400后，还具有如下工序：进行由填充在半导体芯片400与布线基板100之间的底部填充(underfill)树脂的加热引起的硬化等各种加热处理，因而具有随着反复进行加热处理而变色显著的趋势。
当阻焊层300变色时，不仅外观变差，而且，当在此后的装配工序(加强板或散热板的安装等)中进行基于图像识别的位置校准时，有时图像的对比度变差而很难进行位置校准。
本申请发明人对以上的问题点进行专心研究后，结果发现这样的情况：通过将阻焊层的颜色设为黑色或灰色的非彩色，能够防止因加热处理引起的变色。
(第1实施方式)
图2A～图5C是示出第1实施方式的布线基板的制造方法的剖面图，图6A～6C是示出在第1实施方式的布线基板上安装半导体芯片的方法的剖面图。
在第1实施方式中，参照制造方法，对在不具有芯(core)基板的无芯(coreless)布线基板中将两面侧的绝缘层(阻焊层)的颜色设为黑色或灰色的非彩色的方式进行说明。
如图2A所示，首先，准备由铜(Cu)等的金属板或金属箔构成的支承体5。支承体5是临时的基板，在支承体5上形成增层(build-up)布线后去除该支承体5。
接着，如图2B所示，在支承体5上形成抗镀层6，该抗镀层6在配置芯片连接用焊盘的部分设有开口部6a。并且，如图2C所示，通过在电镀供电路径中利用支承体5的这种电解电镀，在抗镀层6的开口部6a内的支承体5上依次形成金(Au)层10a和镍(Ni)层10b。然后，去除抗镀层6。
由此，如图2D的上图所示，在支承体5上形成由Au层10a和Ni层10b构成的芯片连接用焊盘P1(第1连接焊盘(或下侧连接焊盘))。
或者，也可以在支承体5上按照从下到上的顺序形成金(Au)层/镍(Ni)层/铜(Cu)层、金(Au)层/钯(Pd)层/镍(Ni)层、或金(Au)层/钯(Pd)层/镍(Ni)层/铜(Cu)层等各种层叠膜来作为芯片连接用焊盘P1。
或者，也可以如图2D的下图所示，在支承体5上按照从下到上的顺序形成镍(Ni)层10c(牺牲层)/铜(Cu)层10d来作为芯片连接用焊盘P1。在该情况下，如后所述，在去除了支承体5后，利用能够选择性地对镍进行蚀刻的蚀刻液来去除镍(Ni)层(牺牲层)，仅由铜(Cu)层形成芯片连接用焊盘P1。
芯片连接用焊盘P1是连接半导体芯片的电极，例如在平面视中形成为圆形，其直径为50～100μm，其排列间距被设定为90～150μm。
接着，如图3A所示，在支承体5上形成覆盖芯片连接用焊盘P1的第1黑色绝缘层20(呈黑色或灰色的下侧绝缘层)。虽然例示第1黑色绝缘层20，但也可以是灰色或接近黑色的灰色等，只要形成呈灰色～黑色之间的非彩色的绝缘层即可。第1黑色绝缘层20作为阻焊层发挥功能。
作为黑色或灰色的非彩色的绝缘层，使用波长380～780nm的可见光线的光吸收率为60％以上(优选为70％以上)到100％的材料。
光吸收率为60％以上且小于70％时，视觉辨认为灰色(或暗灰色)，光吸收率为70％以上时，视觉辨认为黑色。
黑色或灰色的绝缘层是通过使环氧或聚酰亚胺等树脂含有以下颜料中的任一种或将这些颜料组合后的颜料而得到的。作为这种颜料，有碳黑类、石墨类、氧化铁类、蒽醌(anthraquinone)类、氧化钴类、氧化铜类、锰类、氧化锑类、氧化镍类或苝(perylene)类等。
树脂中的颜料含有量为质量的0.01～20％，优选为质量的0.1～10％。
例如，对使环氧或聚酰亚胺等热硬化性树脂含有黑色颜料而得到的树脂膜进行层叠，利用真空冲压装置等进行加热/加压，由此得到第1黑色绝缘层20。或者，也可以涂布含有黑色颜料的环氧或聚酰亚胺等液状热硬化性树脂，通过加热来使其硬化。
第1黑色绝缘层20具有容易吸收光的特性，所以，多数情况下难以利用光刻法高精度地形成孔图案。因此，第1黑色绝缘层20由非感光性的树脂形成，在形成开口部时，通过激光或湿喷砂法等进行加工。
接着，如图3B所示，利用激光对第1黑色绝缘层20进行加工，由此，形成到达芯片连接用焊盘P1的第1通孔VH1。接着，如图3C所示，在第1黑色绝缘层20上形成经由第1通孔VH1(通路导体)与芯片连接用焊盘P1连接的第1布线层30。
第1布线层30例如通过半加成(semi-additive)法形成。具体而言，首先，通过无电解电镀或溅射法在第1黑色绝缘层20上和第1通孔VH1内形成由铜等构成的种子(シ一ド)层(未图示)。接着，在种子层上形成抗镀层(未图示)，该抗镀层在配置第1布线层30的部分设有开口部。
进而，通过在电镀供电路径中使用种子层的这种电解电镀，在抗镀层的开口部形成铜等的金属图案层(未图示)。接着，在去除了抗镀层后，将金属图案层作为掩模，对种子层进行蚀刻，由此得到由种子层和金属图案层构成的第1布线层30。
接着，如图3D所示，在第1布线层30上形成第1层间绝缘层22后，利用激光对第1层间绝缘层22进行加工，由此形成到达第1布线层30的第2通孔VH2。第1层间绝缘层22不需要被着色为黑色或灰色，而由通常的环氧树脂或聚酰亚胺树脂等形成。
进而，通过与第1布线层30的形成方法相同的方法，在第1层间绝缘层22上形成经由第2通孔VH2(通路导体)与第1布线层30连接的第2布线层32。
接着，如图4A所示，在第2布线层32上形成第2层间绝缘层24后，利用激光对第2层间绝缘层24进行加工，由此形成到达第2布线层32的第3通孔VH3。与第1层间绝缘层22同样，第2层间绝缘层24不需要被着色为黑色或灰色，而由通常的环氧树脂或聚酰亚胺树脂等形成。
上述第1层间绝缘层22和第2层间绝缘层24是通过层叠树脂膜并利用真空冲压装置等进行加热/加压而形成的。
进而，通过与第1布线层30的形成方法相同的方法，在第2层间绝缘层24上形成经由第3通孔VH3(通路导体)与第2布线层32连接的外部连接用焊盘P2(第2连接焊盘)来作为第3布线层。外部连接用焊盘P2可以在各第3通孔VH3上配置成岛状，或者，也可以与从第3通孔VH3向外侧延伸的布线的一端连接。
外部连接用焊盘P2是与外部连接端子连接的电极，例如在平面视中形成为圆形，其直径为350～550μm，其排列间距被设定为600～900μm。这样，通过第1布线层30、第2布线层32进行间距转换，将芯片连接用焊盘P1的较窄的间距转换为外部连接用焊盘P2的较宽的间距，以与安装基板(母板等)的连接部对应。
由此，在第1黑色绝缘层20上形成增层布线，该增层布线经由第1通孔VH1(通路导体)与芯片连接用焊盘P1连接、且包含外部连接用焊盘P2(第2连接焊盘)作为最上层。
在本实施方式中，在芯片连接用焊盘P1上形成了3层(第1布线层30、第2布线层32、外部连接用焊盘P2)的增层布线，但是，可以由n层(n为1以上的整数)的任意层叠数形成。
接着，如图4B所示，在第2层间绝缘层24上形成覆盖外部连接用焊盘P2的第2黑色绝缘层26。第2黑色绝缘层26利用与所述第1黑色绝缘层20的形成方法相同的方法形成，除了黑色以外，也可以是灰色。
接着，如图4C所示，在第2黑色绝缘层26上形成干膜保护层(dry film resist)等保护层(resist)28，该保护层28在外部连接用焊盘P2上设有开口部28a。
进而，如图5A所示，利用湿喷砂法，通过保护层28的开口部28a研磨并去除第2黑色绝缘层26，由此形成到达外部连接用焊盘P2的连接孔CH(开口部)。在平面视中，连接孔CH形成为圆形的开口部。
在湿喷砂处理中，使由氧化铝磨粒或硅石(silica)磨粒构成的研磨剂分散在水等溶剂中，利用高压向对象物(黑色绝缘层)喷射来进行研磨。例如，使粒子直径为5～20μm的氧化铝磨粒或硅石磨粒的研磨剂以14vol％左右的浓度分散在水中，利用0.25MPa左右的压力向对象物(黑色绝缘层)喷射来进行研磨。
然后，如图5B所示，去除保护层28。进而，根据需要，通过无电解电镀在连接孔CH内的外部连接用焊盘P2上依次形成Ni层/Au层等，从而形成接触层(未图示)。作为接触层，可以按照从下到上的顺序层叠镍(Ni)层/钯(Pd)层/金(Au)层来形成，也可以采用通过电镀而形成的各种层叠膜。
接着，如图5C所示，通过湿蚀刻从图5B的构造体中去除支承体5。在支承体5由铜构成的情况下，使用氯化铜水溶液等铜蚀刻液。
相对于芯片连接用焊盘P1(最下侧为Au层10a)和第1黑色绝缘层20，支承体5被选择性地蚀刻而去除。
由此得到第1实施方式的布线基板1。如图5C所示，在第1实施方式的布线基板1中，芯片连接用焊盘P1(第1连接焊盘)嵌入设置在最下侧的第1黑色绝缘层20中，芯片连接用焊盘P1的外表面与第1黑色绝缘层20的外表面构成同一面。
在芯片连接用焊盘P1上的第1黑色绝缘层20中形成有第1通孔VH1，在第1黑色绝缘层20上形成有经由第1通孔VH1(通路导体)与芯片连接用焊盘P1连接的第1布线层30。
在第1布线层30上形成有第1层间绝缘层22，该第1层间绝缘层22在第1布线层30的连接部上设有第2通孔VH2。在第1层间绝缘层22上形成有经由第2通孔VH2(通路导体)与第1布线层30连接的第2布线层32。
在第2布线层32上形成有第2层间绝缘层24，该第2层间绝缘层24在第2布线层32的连接部上设有第3通孔VH3。在第2层间绝缘层24上形成有经由第3通孔VH3(通路导体)与第2布线层32连接的外部连接用焊盘P2(第2连接焊盘)。
进而，在第2层间绝缘层24上形成有第2黑色绝缘层26，该第2黑色绝缘层26在外部连接用焊盘P2上设有连接孔CH。
第1实施方式的布线基板1是不具有芯基板的无芯布线基板，芯片连接用焊盘P1与3层的增层布线(第1布线层30、第2布线层32、外部连接用焊盘P2)连接。在两面侧的各最外侧分别形成有第1黑色绝缘层20和第2黑色绝缘层26作为阻焊层。
芯片连接用焊盘P1的外表面与第1黑色绝缘层20的外表面构成同一面，由此芯片连接用焊盘P1从第1黑色绝缘层20露出。芯片连接用焊盘P1的侧面以及通路连接面与第1黑色绝缘层20相接，外表面(通路连接面的相反面)从第1黑色绝缘层20露出。
或者，如上所述，在图2D的工序中，如图2D的下图所示那样，形成镍(Ni)层10c(牺牲层)/铜(Cu)层10d作为芯片连接用焊盘P1，在去除了支承体5后去除镍层(牺牲层)的情况下，芯片连接用焊盘P1仅由铜层形成。
在该情况下，如图5D所示，由铜层10d构成的芯片连接用焊盘P1的外表面配置在从第1黑色绝缘层20的外表面凹陷的位置。即，由铜层10d构成的芯片连接用焊盘P1从形成在第1黑色绝缘层20上的凹部的底部露出。
在该情况下，芯片连接用焊盘P1的侧面以及通路连接面也与第1黑色绝缘层20相接，成为外表面(通路连接面的相反面)从第1黑色绝缘层20露出的状态。
并且，在外部连接用焊盘P2上方配置有通过湿喷砂法而形成在第2黑色绝缘层26上的连接孔CH。外部连接用焊盘P2的周缘部被第2黑色绝缘层26覆盖，外部连接用焊盘P2的中央部从连接孔CH露出。
并且，形成在第1黑色绝缘层20以及第1层间绝缘层22、第2层间绝缘层24上的第1通孔VH1、第2通孔VH2、第3通孔VH3朝第2黑色绝缘层26侧开口。除此之外，第1通孔VH1、第2通孔VH2、第3通孔VH3的底面由芯片连接用焊盘P1以及第1布线层30、第2布线层32的表面构成，形成为前端的开口面积比底面面积大的圆锥台(circular truncated cone)状的凹部。而且，在第1通孔VH1、第2通孔VH2、第3通孔VH3中形成(填充)有通路导体。
另外，连接焊盘(芯片连接用焊盘P1和外部连接用焊盘P2)从黑色绝缘层20、26露出，这意味着各连接焊盘的表面没有被黑色绝缘层20、26覆盖。因此，还包括连接焊盘(芯片连接用焊盘P1和外部连接用焊盘P2)被半导体芯片或外部连接端子覆盖的构造。
并且，在本实施方式中，仅将两面侧的最外侧绝缘层设为黑色或灰色，但是，内部的绝缘层(在图5C中为第1层间绝缘层22和第2层间绝缘层24)同样也可以为黑色或灰色的绝缘层。即，可以使布线基板的全部绝缘层呈黑色或灰色。
接着，对在第1实施方式的布线基板1上安装半导体芯片的方法进行说明。
如图6A所示，设为使图5C的布线基板1上下翻转而使芯片连接用焊盘P1朝向上侧的状态。
接着，如图6B所示，在布线基板1的芯片连接用焊盘P1上涂布焊锡36。进而，在布线基板1的芯片连接用焊盘P1上的焊锡36上配置半导体芯片40的连接电极40a，在230～270℃的温度下进行回流(reflow)加热从而进行锡焊。
由此，如图6C所示，通过凸出电极42将半导体芯片40倒装连接在布线基板1的芯片连接用焊盘P1上。然后，在半导体芯片40的下侧的间隙中填充底部填充树脂44。由此，构成半导体封装。
在构成BGA型的半导体封装的情况下，在安装半导体芯片40之前或之后，在外部连接用焊盘P2上连接焊锡球来作为外部连接端子。另外，在构成PGA型封装的情况下，在安装半导体芯片40之前或之后，将连接引脚(pin)与外部连接用焊盘P2连接来作为外部连接端子。或者，在构成LGA型封装的情况下，外部连接用焊盘P2自身被用作外部连接端子。
并且，在安装半导体芯片40之前，也可以在布线基板1上安装芯片电容器。在该情况下，当在布线基板1上形成芯片连接用焊盘P1或外部连接用焊盘P2时，形成由与这些焊盘相同的层构成的用于芯片电容器安装的电容器连接用焊盘。
本申请发明人目视检查实际在260℃左右的温度下对灰色～黑色的绝缘层进行加热处理时颜色是否发生变化。根据其结果，即使反复进行10次加热处理，灰色～黑色的绝缘层的颜色也几乎没有变化。这样，灰色～黑色的绝缘层具有即使由于加热处理而氧化也难以变色的特性。
因此，在上述图6B和6C中，即使在将半导体芯片40倒装连接在布线基板1上的工序中对布线基板1进行加热，两面侧的第1黑色绝缘层20和第2黑色绝缘层26的颜色也几乎不发生变色而保持黑色。并且，在对上述底部填充树脂44进行加热而使其硬化时，第1黑色绝缘层20和第2黑色绝缘层26也不发生变色。
由此，消除了在安装半导体芯片40之后、布线基板1的颜色变化而使外观变差的不良情况。并且可以得知，即使在安装半导体芯片40之后进一步进行伴有加热处理的工序的情况下，第1黑色绝缘层20和第2黑色绝缘层26的颜色也几乎没有变化。
并且，在安装半导体芯片40之后，多数情况下进行需要位置校准的装配工序(安装加强板或散热板的工序等)。位置校准是对形成在布线基板1上的位置校准标记进行图像识别来进行的。位置校准标记的大小有时与连接孔CH不同，但是采用相同构造。
此时，有些情况下，不同于本实施方式，当阻焊层变色为茶色时，图像的对比度变差而难以进行位置校准。
在本实施方式中，使用黑色绝缘层作为阻焊层，所以，在连接焊盘(金焊盘或铜焊盘)与黑色绝缘层之间，光的反射率差异很大，所以，位置校准标记的图像的对比度良好，能够稳定地进行位置校准。由此，能够稳定地进行加强板或散热板的安装工序等装配工序。
并且，在所述布线基板1的制造工序中，每次层叠第1黑色绝缘层20和第2黑色绝缘层26、或第1层间绝缘层22和第2层间绝缘层24时，进行加热处理。进而，在第1布线层30和第2布线层32的形成工序中，在形成保护层时也进行加热处理。由此，特别地，对第1黑色绝缘层20实施多次加热处理，但第1黑色绝缘层20不发生变色。
并且，在芯片连接用焊盘P1上安装半导体芯片40、或在外部连接用焊盘P2上连接焊锡球等的外部连接端子时，要进行基于图像识别的定位。此时，连接焊盘(芯片连接用焊盘P1和外部连接用焊盘P2)与黑色绝缘层20、26之间的对比度良好，能够高精度地稳定地进行定位。
另外，在检查连接焊盘(芯片连接用焊盘P1和外部连接用焊盘P2)的表面损伤或异物附着等表面状态时，连接焊盘(芯片连接用焊盘P1和外部连接用焊盘P2)与黑色绝缘层20、26之间的对比度良好，能够高精度地稳定地进行检查。
接着，更加详细地说明通过湿喷砂法研磨第2黑色绝缘层26而形成连接孔CH的工序(所述图5A的工序)。
一般地，作为在阻焊层中形成连接孔(开口部)的方法，具有利用光刻法对感光性的阻焊层进行构图的方法、或利用激光对非感光性的阻焊层进行加工的方法等。
如上所述，第2黑色绝缘层26具有容易吸收光的特性，所以在利用感光性树脂形成黑色绝缘层的情况下，多数情况下难以利用光刻法高精度地形成孔图案。
并且，如图7A所示，在利用激光对第2黑色绝缘层26进行加工而形成连接孔CH的情况下，在激光加工后，在连接孔CH内产生树脂污垢，所以，需要通过高锰酸法等的去污处理来去除树脂污垢。
此时，通过去污处理，各向同性地对连接孔CH底部的外部连接用焊盘P2(铜)进行蚀刻，所以在连接孔CH附近的第2黑色绝缘层26下方产生陷入部A。
因此，在通过无电解电镀在外部连接用焊盘P2上形成接触层(Ni/Au层等)时，容易在陷入部A产生空隙，所以，在外部连接用焊盘P2上设置外部连接端子时，电连接的可靠性可能成为问题。
而且，通过去污处理对第2黑色绝缘层26的表面进行蚀刻而形成凹凸(表面粗糙度(Ra)：500nm左右)。如果在第2黑色绝缘层26的表面上形成凹凸，则在通过无电解电镀在外部连接用焊盘P2上形成接触层(Ni/Au层等)时，镀层的选择性生长受到破坏，有时在第2黑色绝缘层26上也析出镀层。
与此相对，如图7B所示，当通过湿喷砂法在第2黑色绝缘层26中形成连接孔CH时，在第2黑色绝缘层26的研磨结束后，外部连接用焊盘P2(铜)被去除0.4～5μm左右，从而设置微小的凹部C。连接孔CH的侧壁面与外部连接用焊盘P2的凹部C的侧面Cx不会在它们的边界部形成不连续面，而构成为连续的同一面。
连接孔CH形成为具有朝外部连接用焊盘P2(第2连接焊盘)的外周侧方向突出或弯曲的曲面状的侧壁面，并且，朝第2黑色绝缘层26的外表面开口的开口部的面积比底面面积大。由连接孔CH的曲面状的侧壁面与外部连接用焊盘P2的凹部C的侧面Cx构成连续的同一曲面。
并且，连接孔CH的侧壁面的剖面形状是朝外部连接用焊盘P2的外周方向突出的圆弧状。
而且，在利用湿喷砂法去除了第2黑色绝缘层26后，只需进行水洗，就能够使外部连接用焊盘P2的表面在清洁状态下露出。
即，通过使用了湿喷砂法，不再需要进行去污处理，所以，在连接孔CH的底部不会产生外部连接用焊盘P2的陷入部A。
并且，通过省略去污处理，由此在第2黑色绝缘层26的表面不会形成凹凸而维持平滑的状态(表面粗糙度(Ra)：10～150nm以下)。因此，在通过无电解电镀在外部连接用焊盘P2上形成接触层(Ni/Au镀层等)时，镀层的选择性生长不会受到破坏。
并且，利用湿喷砂法形成的连接孔CH的侧壁面的表面粗糙度(Ra)为150～500nm，适度进行了粗糙化，所以，还具有如下优点：在进行焊锡接合时，可紧密性良好地形成焊锡。
这样，通过使用湿喷砂法，能够将连接孔CH的内表面形成为连续面，并且，能够省略去污处理，所以不会在外部连接用焊盘P2上产生陷入部A，也不会在第2黑色绝缘层26的表面上形成不必要的凹凸。因此，可通过无电解电镀可靠性良好地在外部连接用焊盘P2上形成接触层(Ni/Au镀层等)。
图8示出第1实施方式的变形例的布线基板1a。如图8所示，在变形例的布线基板1a中，使用含有玻璃布的黑色绝缘层27来代替所述图5C的布线基板1中的第2黑色绝缘层26，该含有玻璃布的黑色绝缘层27在黑色树脂27a的厚度方向的中央部形成有玻璃布G。
含有玻璃布的黑色绝缘层27以如下方式构成：使玻璃布G含浸黑色树脂27a而构成预浸材料(prepreg)，在外部连接用焊盘P2上粘贴预浸材料后，进行加热处理而使黑色树脂27a硬化即可。
通过使用含有玻璃布的黑色绝缘层27，能够使不具有芯基板的布线基板1a的刚性得到强化，并且能够防止布线基板1a发生挠曲。
在图8中，除了使用含有玻璃布的黑色绝缘层27来代替第2黑色绝缘层26以外，与所述图5C的布线基板1相同。
即使在使用含有玻璃布的黑色绝缘层27的情况下，在形成连接孔CH时也可以使用湿喷砂法。
图9A示出利用激光对含有玻璃布的黑色绝缘层27进行加工而形成连接孔CH的状况。在该情况下，由于黑色树脂27a与玻璃布G的激光加工性的差异，从连接孔CH的侧壁面起向内侧形成玻璃布G的突出部T。并且，由于进行去污处理，玻璃布G的突出更明显。
如果玻璃布G从连接孔CH的侧壁面突出，则在通过无电解电镀在外部连接用焊盘P2上形成接触层(Ni/Au镀层等)时，电镀液无法充分供给到连接孔CH的底部，所以，无法良好地对玻璃布G的突出部T的下侧实施电镀。并且，还具有当在外部连接用焊盘P2上安装焊锡球或引线端子作为外部连接端子时安装困难的问题。
但是，如图9B所示，在本实施方式中，通过使用湿喷砂法，由此，能够同等地对玻璃布G和黑色树脂27a进行研磨加工。因此，能够使玻璃布G的研磨面与黑色树脂27a的研磨面为同一面，不会在连接孔CH内形成玻璃布G的突出部T。
因此，即使在使用含有玻璃布的黑色绝缘层27的情况下，也能够容易地形成正常的连接孔CH，所以，能够通过无电解电镀可靠性良好地在外部连接用焊盘P2上形成接触层(Ni/Au镀层等)。
接着，对在所述本实施方式的布线基板1、1a中形成如下构造的方法进行说明，该构造有利于使用转移夹具将作为外部连接端子的焊锡球或引线管脚转移到连接孔CH中。
如图10A所示，首先，如在所述图5A中说明的那样，利用湿喷砂法，通过保护层28的开口部28a对第2黑色绝缘层26进行研磨，由此形成到达外部连接用焊盘P2的连接孔CH(第1次的湿喷砂处理)。然后，如图10B所示，去除保护层28。
进而，如图10C所示，利用湿喷砂法对第2黑色绝缘层26的表面和连接孔CH内进行研磨(第2次的湿喷砂处理)。此时，设定为这样的条件：第2黑色绝缘层26的表面被去除0.5～4μm左右。
由此，连接孔CH的上端角部被加工成带圆角的形状，成为倒角部26a(也称为R面)。
如图11A和11B所示，通过使连接孔CH上部的角部成为倒角部26a，由此，在从转移夹具(未图示)将焊锡球29转移到连接孔CH中时，即使在稍微产生位置偏移的情况下，也容易将焊锡球29转移到连接孔CH内。并且，在将引线管脚转移到连接孔CH中来进行安装时也容易转移。
(第2实施方式)
图12A和12B是示出第2实施方式的布线基板的制造方法的剖面图。
在所述第1实施方式中，最初在支承体5上形成间距较窄的芯片连接用焊盘P1，在该芯片连接用焊盘P1上经由增层布线形成间距较宽的外部连接用焊盘P2。在第2实施方式中，与其相反，最初在支承体5上形成间距较宽的外部连接用焊盘P2，在该外部连接用焊盘P2上经由增层布线形成间距较窄的芯片连接用焊盘P1。
在第2实施方式中，如图12A所示，首先，利用与第1实施方式相同的方法，在支承体5上按照从下到上的顺序形成Au层10a/Ni层10b，由此得到外部连接用焊盘P2(第1连接焊盘)。
接着，在外部连接用焊盘P2上形成第1黑色绝缘层20后，在第1黑色绝缘层20中形成到达外部连接用焊盘P2的第1通孔VH1。
接着，与第1实施方式相同，在第1黑色绝缘层20中形成经由第1通孔VH1(通路导体)与外部连接用焊盘P2连接的第1布线层30。
进而，与第1实施方式相同，在第1层间绝缘层22上形成经由第1层间绝缘层22的第2通孔VH2与第1布线层30连接的第2布线层32。然后，与第1实施方式相同，在第2层间绝缘层24上形成经由第2层间绝缘层24的第3通孔VH3与第2布线层32连接的芯片连接用焊盘P1(第2连接焊盘)，作为第3布线层。
接着，通过与第1实施方式相同的方法，在形成了覆盖芯片连接用焊盘P1的第2黑色绝缘层26后，利用湿喷砂法通过保护层的开口部来去除第2黑色绝缘层26。由此，得到到达芯片连接用焊盘P1的连接孔CH。
然后，如图12B所示，与第1实施方式相同，通过湿蚀刻去除支承体5。
由此，得到第2实施方式的布线基板2。在第2实施方式的布线基板2中，经由第1布线层30、第2布线层32进行间距转换，将与安装基板(母板等)的连接部对应的外部连接用焊盘P2的较宽的间距转换为芯片连接用焊盘P1的较窄的间距。
在第2实施方式的布线基板2中，外部连接用焊盘P2(第1连接焊盘)嵌入设置在最下侧的第1黑色绝缘层20中，第1黑色绝缘层20的外表面与外部连接用焊盘P2的外表面构成同一面，由此外部连接用焊盘P2从第1黑色绝缘层20露出。
外部连接用焊盘P2的侧面以及通路连接面与第1黑色绝缘层20相接，外表面(通路连接面的相反面)从第1黑色绝缘层20露出。
并且，在第1黑色绝缘层20以及第1层间绝缘层22、第2层间绝缘层24中形成的第1通孔VH1、第2通孔VH2、第3通孔VH3朝第2黑色绝缘层26侧开口。除此之外，第1通孔VH1、第2通孔VH2、第3通孔VH3的底面由外部连接用焊盘P2以及第1布线层30、第2布线层32的表面构成，形成为前端的开口面积比底面面积大的圆锥台状的凹部。而且，在第1通孔VH1、第2通孔VH2、第3通孔VH3中形成(填充)有通路导体。
并且，在芯片连接用焊盘P1(第2连接焊盘)上配置有通过湿喷砂法而形成在第2黑色绝缘层26上的连接孔CH。芯片连接用焊盘P1的周缘部被第2黑色绝缘层26覆盖，芯片连接用焊盘P1的中央部从连接孔CH露出。
在第2实施方式中，配置在芯片连接用焊盘P1(第2连接焊盘)上的连接孔CH形成为与在第1实施方式的图7B中说明的形状相同。
另外，在图12A中也可以在支承体5上从下到上依次形成镍(Ni)层(牺牲层)/铜(Cu)层来作为外部连接用焊盘P2。在该情况下，去除支承体5，接着去除镍层(牺牲层)。由此，如图12C所示，外部连接用焊盘P2仅由铜层10d形成，由铜层10d形成的外部连接用焊盘P2从第1黑色绝缘层20的凹部的底部露出。
图13示出第2实施方式的变形例的布线基板2a。如图13所示，与所述第1实施方式的变形例的布线基板1a(图8)相同，在图12B的布线基板2中也可以使用含有玻璃布的黑色绝缘层27来代替第1黑色绝缘层26，该含有玻璃布的黑色绝缘层27在黑色树脂27a的中央部形成有玻璃布G。
而且，如图14所示，在通过凸出电极42将半导体芯片40倒装连接在图12B的布线基板2的芯片连接用焊盘P1上后，在下侧的间隙中填充底部填充树脂44。由此，构成半导体封装。
在第2实施方式中，与第1实施方式相同，在对布线基板2进行加热处理时，第1黑色绝缘层20和第2黑色绝缘层26几乎不发生变色。由此，消除了外观变差的不良情况，并且，能够稳定地进行此后的装配工序中的基于图像识别的位置校准。
接着，对使用第1、第2实施方式的布线基板1、2(图6A、图12B)作为用于安装芯片电容器的布线基板时的优势进行说明。在使用第1实施方式的布线基板1(图6A)的情况下，在由与外部连接用焊盘P2相同的层形成的电容器连接用焊盘P2C上连接芯片电容器。
并且，在使用第2实施方式的布线基板2(图12B)的情况下，在由与芯片连接用焊盘P1相同的层形成的电容器连接用焊盘P1C上连接芯片电容器。
如图15A的平面图和剖面图所示，在用于安装芯片电容器的布线基板中，采用一对矩形状的电容器连接用焊盘P1C或P2C，以与在两端具有连接电极的芯片电容器对应，设置在第2黑色绝缘层26上的连接孔CH在电容器连接用焊盘P1C或P2C上开口为矩形状。例如，矩形状的连接孔CH的长度L为1.4mm左右，宽度W为0.65mm，需要面积较大的连接孔CH。
而且，如图15B所示，例如，准备如下的芯片电容器7：该芯片电容器7具有由陶瓷构成的长方体的电容器主体，在电容器主体的相对的侧面具有连接电极7a。而且，以使两端的连接电极7a配置在一对连接孔CH上的方式将芯片电容器7配置在布线基板上，通过焊锡39使芯片电容器7的连接电极7a与电容器连接用焊盘P1C或P2C连接。
在与本实施方式不同、利用激光对第2黑色绝缘层26进行加工而形成矩形状的连接孔CH的情况下，激光的光束为圆形，所以，每形成一个矩形状的连接孔CH，至少需要多次发射。因此，存在如下问题：加工时间相当长，生产效率低下，所以导致成本升高。
但是，在本实施方式中使用的湿喷砂法能够一并去除第2黑色绝缘层26而几乎不依赖于研磨面积的大小，所以，即使是研磨面积较大的矩形状的连接孔CH，也能够容易地形成，而不会增加处理时间。
(第3实施方式)
图16A～16D以及图17是示出第3实施方式的布线基板的制造方法的剖面图。
第3实施方式的布线基板具有芯基板，在芯基板的两面侧形成增层布线，在其两面侧的最外分别形成黑色绝缘层作为阻焊层。
在第3实施方式中，如图16A所示，首先，准备在两面侧上分别形成有第1布线层60的芯基板50。在芯基板50上设置有在厚度方向上贯通的贯通电极52，两面侧的第1布线层60经由贯通电极52相互连接。芯基板50由玻璃环氧树脂等绝缘基板构成。
接着，如图16B所示，在芯基板50的两面侧分别形成层间绝缘层70后，在层间绝缘层70中分别形成到达第1布线层60的通孔VH。进而，在芯基板50的下表面侧的层间绝缘层70上形成经由通孔VH(通路导体)与第1布线层60连接的外部连接用焊盘P2(第1连接焊盘)作为第2布线层。
并且，在芯基板50的上表面侧的层间绝缘层70上形成经由通孔VH(通路导体)与第1布线层60连接的芯片连接用焊盘P1(第2连接焊盘)作为第2布线层。
外部连接用焊盘P2和芯片连接用焊盘P1可以在各通孔VH上配置成岛状，还可以与从通孔VH向外侧延伸的布线的一端连接。
接着，如图16C所示，在芯基板50的下表面侧形成覆盖外部连接用焊盘P2的第1黑色绝缘层20。并且，在芯基板50的上表面侧形成覆盖芯片连接用焊盘P1的第2黑色绝缘层26。
接着，如图16D所示，在芯基板50的上表面侧形成干膜保护层等保护层28，该保护层28在芯片连接用焊盘P1上设有开口部28a。同样，在芯基板50的下表面侧形成保护层28，该保护层28在外部连接用焊盘P2上设有开口部28a。
接着，如图17所示，在芯基板50的两面侧，利用湿喷砂法，通过保护层28的开口部28a分别研磨去除第1黑色绝缘层20和第2黑色绝缘层26。然后，去除保护层28。
由此，在芯基板50的下表面侧的第1黑色绝缘层20中形成到达外部连接用焊盘P2(第1连接焊盘)的连接孔CH。并且，在芯基板50的上表面侧的第2黑色绝缘层26中形成到达芯片连接用焊盘P1(第2连接焊盘)的连接孔CH。
然后，根据需要，通过无电解电镀在芯片连接用焊盘P1和外部连接用焊盘P2上依次形成Ni层/Au层等，从而设置接触层(未图示)。
由此，得到第3实施方式的布线基板3。
在第3实施方式的布线基板3中，经由在芯基板50的两个表面上形成的第1布线层60进行间距转换，将与安装基板(母板等)的连接部对应的外部连接用焊盘P2的较宽间距转换为芯片连接用焊盘P1的较窄间距。
在图17的例子中，在芯基板50的两面侧形成了两层布线层，但布线层的层叠数可以任意设定。
在第3实施方式的布线基板3中，由于要在芯基板50的两面侧形成增层布线，所以，在两面侧的连接焊盘(芯片连接用焊盘P1和外部连接用焊盘P2)上的黑色绝缘层20、26上分别形成连接孔CH，使两面侧的连接焊盘露出。
在第3实施方式中，分别配置在连接焊盘(芯片连接用焊盘P1和外部连接用焊盘P2)上的连接孔CH形成为与在第1实施方式的图7B中说明的形状相同。
而且，如图18所示，通过凸出电极42将半导体芯片40倒装连接在图17的布线基板3的芯片连接用焊盘P1上后，在下侧的间隙中填充底部填充树脂44。由此，构成半导体封装。
在第3实施方式中，与第1实施方式相同，在对布线基板3进行加热处理时，第1黑色绝缘层20和第2黑色绝缘层26几乎不发生变色。由此，消除了外观变差的不良情况，并且能够稳定地进行此后的装配工序中的基于图像识别的位置校准。

Claims (10)

1.一种布线基板，其特征在于，
该布线基板具有：
第1绝缘层，其作为最外层形成在一个表面侧，呈黑色或灰色；
第1连接焊盘，其形成为从所述第1绝缘层露出；
第2绝缘层，其作为最外层形成在另一个表面侧，呈黑色或灰色；以及
第2连接焊盘，其形成为从所述第2绝缘层露出，
在所述第2绝缘层中形成有具有曲面状侧壁面的连接孔，所述第2连接焊盘在所述连接孔的底部露出。
2.根据权利要求1所述的布线基板，其特征在于，
所述布线基板不具有芯基板，
所述第1连接焊盘的外表面从所述第1绝缘层的外表面露出，所述第1连接焊盘的侧面和所述外表面的相反面与所述第1绝缘层相接。
3.根据权利要求1所述的布线基板，其特征在于，
在所述连接孔的底部，在所述第2连接焊盘上设有凹部，所述连接孔的侧壁面和所述第2连接焊盘的凹部的侧面构成连续的同一面。
4.根据权利要求1所述的布线基板，其特征在于，
所述第1连接焊盘和所述第2连接焊盘中的任一方是用于对半导体芯片进行倒装连接的芯片连接用焊盘，另一方是用于连接外部连接端子的外部连接用焊盘，
所述芯片连接用焊盘的排列间距比所述外部连接用焊盘的排列间距窄。
5.根据权利要求2所述的布线基板，其特征在于，
所述第2绝缘层含有玻璃布。
6.一种布线基板的制造方法，其特征在于，
该制造方法包括以下工序：
在具有连接焊盘的布线基板上形成覆盖所述连接焊盘的呈黑色或灰色的绝缘层；
在所述绝缘层上形成保护层，该保护层在所述连接焊盘上配置有开口部；以及
利用湿喷砂法，通过所述保护层的开口部在所述绝缘层中形成到达所述连接焊盘的连接孔。
7.根据权利要求6所述的布线基板的制造方法，其特征在于，
具有所述连接焊盘的布线基板是通过包括以下工序的方法得到的：
在支承体上形成下侧连接焊盘；
在所述下侧连接焊盘上形成呈黑色或灰色的下侧绝缘层；
对所述下侧绝缘层进行加工而形成到达所述下侧连接焊盘的通孔；以及
在所述下侧绝缘层上形成经由所述通孔与所述下侧连接焊盘连接、且包括所述连接焊盘作为最上层的n层的布线层，其中n为1以上的整数，
在形成所述连接孔的工序后，还具有去除所述支承体的工序。
8.根据权利要求7所述的布线基板的制造方法，其特征在于，
两面侧的所述连接焊盘中的任一方是用于连接半导体芯片的芯片连接用焊盘，另一方是用于连接外部连接端子的外部连接用焊盘，
所述芯片连接用焊盘的排列间距比所述外部连接用焊盘的排列间距窄。
9.根据权利要求6所述的布线基板的制造方法，其特征在于，
在形成所述连接孔的工序中，
利用所述湿喷砂法进一步去除所述连接焊盘而形成与所述连接孔连通的凹部，
所述连接孔的侧壁面和所述连接焊盘的凹部的侧面形成为连续的同一面。
10.根据权利要求7所述的布线基板的制造方法，其特征在于，
利用所述湿喷砂法形成了连接孔的所述绝缘层含有玻璃布。
CN201110162222XA 2010-06-18 2011-06-16 布线基板及其制造方法 Pending CN102291933A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-138906 2010-06-18
JP2010138906A JP5566200B2 (ja) 2010-06-18 2010-06-18 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN102291933A true CN102291933A (zh) 2011-12-21

Family

ID=45327672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110162222XA Pending CN102291933A (zh) 2010-06-18 2011-06-16 布线基板及其制造方法

Country Status (3)

Country Link
US (1) US8669478B2 (zh)
JP (1) JP5566200B2 (zh)
CN (1) CN102291933A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102833963A (zh) * 2012-09-03 2012-12-19 高德（无锡）电子有限公司 一种改善盲钻孔在电镀软金时孔底露铜的水平前处理方法
CN103928412A (zh) * 2013-01-15 2014-07-16 富士通半导体股份有限公司 半导体装置及制造该半导体装置的方法
CN105374784A (zh) * 2014-08-19 2016-03-02 英特尔公司 用于无芯封装和具有嵌入式互连桥的封装的双面阻焊层及其制造方法
CN110691487A (zh) * 2019-09-12 2020-01-14 无锡江南计算技术研究所 一种面向高密度组装的大功率供电背板
CN112740476A (zh) * 2018-09-18 2021-04-30 日本特殊陶业株式会社 波导管

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569167B2 (en) * 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US20130192879A1 (en) * 2011-09-22 2013-08-01 Ibiden Co., Ltd. Multilayer printed wiring board
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101859483B1 (ko) * 2012-03-06 2018-06-27 엘지디스플레이 주식회사 입체 영상 표시 장치 및 그 제조 방법
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP5942951B2 (ja) * 2012-09-25 2016-06-29 株式会社デンソー 電子装置
JP6105316B2 (ja) * 2013-02-19 2017-03-29 京セラ株式会社 電子装置
JP6418757B2 (ja) * 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
JP6453625B2 (ja) * 2014-11-27 2019-01-16 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP6812678B2 (ja) * 2016-06-29 2021-01-13 昭和電工マテリアルズ株式会社 配線板の製造方法
US10446515B2 (en) * 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US11309294B2 (en) * 2018-09-05 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
KR20200055432A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
KR102680005B1 (ko) * 2018-11-27 2024-07-02 삼성전기주식회사 인쇄회로기판
KR20200067453A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US11862594B2 (en) * 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
US20230072104A1 (en) * 2021-09-06 2023-03-09 Samsung Display Co., Ltd. Display device and method for fabricating electronic device by using the same
KR102561794B1 (ko) * 2022-01-12 2023-08-01 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법
TW202335542A (zh) * 2022-01-12 2023-09-01 南韓商韓國電路股份有限公司 印刷電路板及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP2002171050A (ja) 1997-04-11 2002-06-14 Ibiden Co Ltd プリント配線板
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP2001094260A (ja) * 1999-09-24 2001-04-06 Toshiba Chem Corp 多層プリント配線板の製造方法
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
CN1989166B (zh) * 2004-11-30 2010-04-28 松下电工株式会社 预浸料用环氧树脂组合物、预浸料及多层印刷电路板
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP4994922B2 (ja) 2007-04-06 2012-08-08 太陽ホールディングス株式会社 ソルダーレジスト組成物およびその硬化物
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
WO2010010910A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 コアレス配線基板、半導体装置及びそれらの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102833963A (zh) * 2012-09-03 2012-12-19 高德（无锡）电子有限公司 一种改善盲钻孔在电镀软金时孔底露铜的水平前处理方法
CN102833963B (zh) * 2012-09-03 2015-04-01 高德（无锡）电子有限公司 一种改善盲钻孔工件在电镀软金时孔底露铜的水平前处理方法
CN103928412A (zh) * 2013-01-15 2014-07-16 富士通半导体股份有限公司 半导体装置及制造该半导体装置的方法
CN105374784A (zh) * 2014-08-19 2016-03-02 英特尔公司 用于无芯封装和具有嵌入式互连桥的封装的双面阻焊层及其制造方法
US10629469B2 (en) 2014-08-19 2020-04-21 Intel Corporation Solder resist layers for coreless packages and methods of fabrication
US11443970B2 (en) 2014-08-19 2022-09-13 Intel Corporation Methods of forming a package substrate
CN112740476A (zh) * 2018-09-18 2021-04-30 日本特殊陶业株式会社 波导管
CN110691487A (zh) * 2019-09-12 2020-01-14 无锡江南计算技术研究所 一种面向高密度组装的大功率供电背板
CN110691487B (zh) * 2019-09-12 2021-06-22 无锡江南计算技术研究所 一种面向高密度组装的大功率供电背板

Also Published As

Publication number Publication date
JP5566200B2 (ja) 2014-08-06
US20110308849A1 (en) 2011-12-22
US8669478B2 (en) 2014-03-11
JP2012004399A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
CN102291933A (zh) 布线基板及其制造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
US7957154B2 (en) Multilayer printed circuit board
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
CN104185366A (zh) 布线板及布线板的制造方法
JP2008004924A (ja) パッケージ基板製造方法
US20040106288A1 (en) Method for manufacturing circuit devices
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US8186043B2 (en) Method of manufacturing a circuit board
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
US7045393B2 (en) Method for manufacturing circuit devices
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
US6426290B1 (en) Electroplating both sides of a workpiece
JP4219266B2 (ja) 配線基板の製造方法
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
US6348142B1 (en) Electroplating multi-trace circuit board substrates using single tie bar
US6432291B1 (en) Simultaneous electroplating of both sides of a dual-sided substrate
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
US7049526B2 (en) Microvia structure and fabrication
TWI461134B (zh) 載板結構及其製作方法
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2005333006A (ja) 印刷配線板及び半導体装置
JP4390908B2 (ja) 配線部材の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111221