JP2012004399A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2012004399A
JP2012004399A JP2010138906A JP2010138906A JP2012004399A JP 2012004399 A JP2012004399 A JP 2012004399A JP 2010138906 A JP2010138906 A JP 2010138906A JP 2010138906 A JP2010138906 A JP 2010138906A JP 2012004399 A JP2012004399 A JP 2012004399A
Authority
JP
Japan
Prior art keywords
insulating layer
connection pad
connection
wiring board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010138906A
Other languages
English (en)
Other versions
JP5566200B2 (ja
JP2012004399A5 (ja
Inventor
Hitoshi Kondo
人資 近藤
Tomoyuki Shimohira
朋幸 下平
Masako Sato
雅子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010138906A priority Critical patent/JP5566200B2/ja
Priority to US13/158,607 priority patent/US8669478B2/en
Priority to CN201110162222XA priority patent/CN102291933A/zh
Publication of JP2012004399A publication Critical patent/JP2012004399A/ja
Publication of JP2012004399A5 publication Critical patent/JP2012004399A5/ja
Application granted granted Critical
Publication of JP5566200B2 publication Critical patent/JP5566200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】最外層として形成される絶縁層の加熱処理による変色を防止できる配線基板を提供する。
【解決手段】一方の面側に最外層として形成され、黒色又は灰色を呈する第１絶縁層２０と、第１絶縁層２０から露出して形成された第１接続パッドＰ１と、他方の面側に最外層として形成され、黒色又は灰色を呈する第２絶縁層２６と、第２絶縁層２６から露出して形成された第２接続パッドＰ２とを含み、第２絶縁層２６に曲面状の側壁面を有する接続ホールＣＨが形成され、接続ホールＣＨの底部に第２接続パッドＰ２が露出している。
【選択図】図５

Description

本発明は配線基板及びその製造方法に係り、さらに詳しくは、両面側に接続パッドとそれを露出させるように設けられた絶縁層とをそれぞれ備えた配線基板及びその製造方法に関する。
従来、半導体チップを実装するための多層配線基板がある。多層配線基板では、一方の面に半導体チップを実装するためのチップ接続用パッドが設けられ、他方の面に外部接続端子を接続するための外部接続用パッドが設けられている。
特許文献１には、絶縁基板の表面に接続端子を接合するためのパッドが設けられたプリント配線板において、絶縁基板の表面に接続パッドの外周部を含めて黒色のソルダレジストで被覆することにより、電子部品からの熱を効率よく放熱させることが記載されている。
特許文献２には、プリント配線板などに使用されるソルダレジストにおいて、優れた耐熱性と反りの少ないソルダレジストを採用する際に、解像性を上げるためには露光量を増やす必要がある白色又は黒色のソルダレジストを併用することが有効であることが記載されている。
特開２００２−１７１０５０号公報 特開２００８−２５７０４４号公報
後述するように、関連技術の配線基板では、配線基板の最外には接続パッドが露出するようにしてソルダレジストが形成されており、一般的にソルダレジストは緑系の色を呈している。配線基板の接続パッドには半導体チップがはんだ付けによってフリップチップ接続される。
関連技術の配線基板では、半導体チップをフリップチップ接続する時などの加熱処理によってソルダレジストが酸化されて茶色に変色しやすい問題がある。ソルダレジストが変色すると見た目が悪いばかりではなく、その後のアセンブリ工程で画像認識による位置合わせを行う際に画像のコントラストが悪くなり、位置合わせが困難になる場合がある。
本発明は以上の課題を鑑みて創作されたものであり、最外層として形成される絶縁層の加熱処理による変色を防止できる配線基板及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、一方の面側に最外層として形成され、黒色又は灰色を呈する第１絶縁層と、前記第１絶縁層から露出して形成された第１接続パッドと、他方の面側に最外層として形成され、黒色又は灰色を呈する第２絶縁層と、前記第２絶縁層から露出して形成された第２接続パッドとを有し、前記第２絶縁層に曲面状の側壁面を有する接続ホールが形成され、前記接続ホールの底部に前記第２接続パッドが露出していることを特徴とする。
本発明の配線基板では、一方の面側に最外層として黒色又は灰色を呈する第１絶縁層が形成され、第１絶縁層から第１接続パッドが露出して形成されている。また、他方の面側に最外層として黒色又は灰色を呈する第２絶縁層が形成され、第２絶縁層から第２接続パッドが露出して形成されている。
そして、第２絶縁層に曲面状の側壁面を有する接続ホールが形成され、接続ホールの底部に第２接続パッドが露出している。接続ホールは第２絶縁層がウェットブラスト法によって研削されて形成されるため、曲面状の側壁面が得られる。
コア基板をもたないコアレス配線基板を採用する場合は、第１接続パッドの外面が第１絶縁層の外面から露出しており、第１接続パッドの側面と外面の反対面とが第１絶縁層に接している。
あるいは、コア基板の両面側に配線層が形成された配線基板を採用する場合は、両面側の接続パッド上の黒色又は灰色の絶縁層にウェットブラスト法によって接続ホールが形成されて、両面側の接続パッドが接続ホールからそれぞれ露出している。
このように、本発明の配線基板では両面側の絶縁層が黒色又は灰色を呈するので、半導体チップを実装する際などの加熱処理で絶縁層が変色することが防止される。これにより、半導体チップを実装した後に配線基板の色合いが変化して見た目が悪くなるといった不具合が解消される。
さらに、半導体チップを実装した後に各種のアセンブリ工程があり、それらの工程では位置合わせを行う必要がある。本発明では、黒色又は灰色の絶縁層を使用することから接続パッド（金パッドや銅パッド）と絶縁層との間で光の反射率が大きく異なるので、位置合わせマークの画像のコントラストが良好となり、位置合わせを安定して行うことができる。
また、第２接続パッドの上にウェットブラスト法で形成される接続ホールでは、その底面の第２接続パッドに凹部が設けられ、接続ホールの側壁面と第２接続パッドの凹部の側面とは連続する同一面を構成する。しかも、ウェットブラスト法を使用することにより、デスミア処理が不要であるので、接続ホールの底部の接続パッドがエッチングされて食い込み部が形成されるおそれもない。
従って、接続ホール内の第２接続パッドに無電解めっきによってニッケル／金めっき層などのコンタクト層を信頼性よく形成することができる。
また、上記課題を解決するため、本発明は配線基板の製造方法に係り、接続パッドを備えた配線基板の上に、前記接続パッドを被覆する黒色又は灰色を呈する絶縁層を形成する工程と、前記接続パッドの上に開口部が配置されたレジストを前記絶縁層の上に形成する工程と、ウェットブラスト法によって、前記レジストの開口部を通して前記絶縁層に、前記接続パッドに到達する接続ホールを形成する工程とを有することを特徴とする。
本発明の製造方法を使用することにより、上記した配線基板を容易に製造することができる。コアレス配線基板を製造する場合は、仮基板としての支持体の上にビルドアップ配線が形成された後に、支持体が除去される。
以上説明したように、本発明の配線基板では、最外に設けられる絶縁層の加熱処理による変色を防止できる。
図１は関連技術の配線基板の問題点を説明するための断面図である。 図２（ａ）〜（ｄ）は本発明の第1実施形態の配線基板の製造方法を示す断面図（その１）である。 図３（ａ）〜（ｄ）は本発明の第1実施形態の配線基板の製造方法を示す断面図（その２）である。 図４（ａ）〜（ｃ）は本発明の第1実施形態の配線基板の製造方法を示す断面図（その３）である。 図５（ａ）〜（ｃ）は本発明の第1実施形態の配線基板の製造方法を示す断面図（その４）である。 図６（ａ）〜（ｃ）は本発明の第1実施形態の配線基板に半導体チップを実装する方法を示す断面図である。 図７（ａ）及び（ｂ）は本発明の第1実施形態の配線基板の製造方法において接続ホールを形成する際のウェットブラスト法の優位性を説明する断面図である。 図８は本発明の第1実施形態の変形例の配線基板を示す断面図である。 図９は本発明の第1実施形態の変形例の配線基板の製造方法において接続ホールを形成する際のウェットブラスト法の優位性を説明する断面図である。 図１０（ａ）〜（ｃ）は本発明の第１実施形態の配線基板の製造方法においてはんだボールを振り込みやすくする接続ホールを得るための製法を示す断面図（その１）である。 図１１（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法においてはんだボールを振り込みやすくする接続ホールを得るための製法を示す断面図（その２）である。 図１２（ａ）及び（ｂ）は本発明の第２実施形態の配線基板の製造方法を示す断面図である。 図１３は本発明の第２実施形態の変形例の配線基板を示す断面である。 図１４は本発明の第２実施形態の配線基板に半導体チップが実装された様子を示す断面図である。 図１５（ａ）及び（ｂ）は本発明の第２実施形態の配線基板にチップキャパシタが実装される様子を示す平面図及び断面図である。 図１６（ａ）〜（ｄ）は本発明の第３実施形態の配線基板の製造方法を示す断面図である。 図１７は本発明の第３実施形態の配線基板を示す断面図である。 図１８は本発明の第３実施形態の配線基板に半導体チップが実装された様子を示す断面図である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（関連技術）
本発明の実施形態を説明する前に、本発明に関連する関連技術について説明する。図１は関連技術の配線基板を示す断面図である。
図１に示すように、関連技術の配線基板１００では、多層配線部２００の両面側に接続パッドＰをそれぞれ備えており、両面側に接続パッドＰを露出させる開口部３００ａが設けられたソルダレジスト３００がそれぞれ形成されている。一般的に、ソルダレジスト３００は緑系の色を呈している。
そして、半導体チップ４００のバンプ電極４００ａが配線基板１００の接続パッドＰにはんだ付けによってフリップチップ接続される。このとき、はんだ付けの加熱処理によってソルダレジスト３００が酸化して茶色に変色しやすい問題がある。
半導体チップ４００が配線基板１００に実装された後にも、半導体チップ４００と配線基板１００との間に充填されるアンダーフィル樹脂の加熱による硬化などの各種の加熱処理を行う工程があり、加熱処理を繰り返すにつれて変色が顕著になる傾向がある。
ソルダレジスト３００が変色すると見た目が悪くなるばかりではなく、その後のアセンブリ工程（補強板や放熱板の取り付けなど）で画像認識による位置合わせを行う際に画像のコントラストが悪くなり、位置合わせが困難になる場合がある。
本願発明者は以上の問題点について鋭意研究した結果、ソルダレジストの色を黒又は灰色の無彩色にすることにより、加熱処理による変色を防止できることを見出した。
（第１実施の形態）
図２〜図５は本発明の第１実施形態の配線基板の製造方法を示す断面図、図６は同じく配線基板に半導体チップを実装する方法を示す断面図である。
第１実施形態では、コア基板をもたないコアレス配線基板において両面側の絶縁層（ソルダレジスト）の色を黒色又は灰色の無彩色にする形態について製造方法を参照しながら説明する。
図２（ａ）に示すように、まず、銅（Ｃｕ）などの金属板又は金属箔からなる支持体５を用意する。支持体５は仮の基板であり、支持体５の上にビルドアップ配線が形成された後に除去される。
次いで、図２（ｂ）に示すように、支持体５の上に、チップ接続用パッドが配置される部分に開口部６ａが設けられためっきレジスト６を形成する。さらに、図２（ｃ）に示すように、支持体５をめっき給電経路に利用する電解めっきにより、めっきレジスト６の開口部６ａ内の支持体５の上に金（Ａｕ）層１０ａ及びニッケル（Ｎｉ）層１０ｂを順に形成する。その後に、めっきレジスト６が除去される。
これにより、図２（ｄ）に示すように、Ａｕ層１０ａ及びＮｉ層１０ｂから構成されるチップ接続用パッドＰ１（第１接続パッド（又は下側接続パッド））が支持体５の上に形成される。
あるいは、支持体５上に下から順に、金（Ａｕ）層／ニッケル（Ｎｉ）層／銅（Ｃｕ）層、金（Ａｕ）層／パラジウム（Ｐａ）層／ニッケル（Ｎｉ）層、又は金（Ａｕ）層／パラジウム（Ｐａ）層／ニッケル（Ｎｉ）層／銅（Ｃｕ）層などの各種の積層膜を形成して、チップ接続用パッドＰ１としてもよい。
又は、チップ接続用パッドＰ１として、支持体５上に下から順に、ニッケル（Ｎｉ）層（犠牲層）／銅（Ｃｕ）層を形成してもよい。この場合は、後述するように支持体５を除去した後に、ニッケル（Ｎｉ）層（犠牲層）がニッケルを選択的にエッチングできるエッチング液で除去され、チップ接続用パッドＰ１が銅（Ｃｕ）層のみから形成される。
チップ接続用パッドＰ１は半導体チップが接続される電極であり、例えば、平面視して円形に形成され、その径は５０〜１００μｍであり、その配列ピッチは９０〜１５０μｍに設定される。
次いで、図３（ａ）に示すように、支持体５の上にチップ接続用パッドＰ１を被覆する第１黒色絶縁層２０（黒色又は灰色を呈する下側絶縁層）を形成する。第１黒色絶縁層２０を例示するが、灰色もしくは黒に近い灰色などでもよく、灰色〜黒色の間の無彩色を呈する絶縁層を形成すればよい。第１黒色絶縁層２０はソルダレジストとして機能する。
黒色又は灰色の無彩色の絶縁層としては、波長が３８０〜７８０ｎｍの可視光線の光吸収率が６０％以上（好適には７０％以上）から１００％のものが使用される。
光吸収率が６０％以上から７０％未満で灰色（又は暗灰色）に視認され、光吸収率が７０％以上で黒色に視認される。
黒色又は灰色の絶縁層は、エポキシやポリイミドなどの樹脂に以下の顔料のいずれか又はそれらを組わせた顔料を含有させることにより得られる。そのような顔料としては、カーボンブラック系、黒鉛系、酸化鉄系、アンスラキノン系、酸化コバルト系、酸化銅系、マンガン系、酸化アンチモン系、酸化ニッケル系、又はペリレン系などがある。
樹脂中への顔料の含有量は、０．０１〜２０質量％、好適には０．１〜１０質量％である。
第１黒色絶縁層２０は、例えば、エポキシやポリイミドなどの熱硬化性樹脂に黒色の顔料を含有させた樹脂フィルムを積層し、真空プレス装置などで加熱・加圧することにより得られる。あるいは、黒色の顔料を含有させたエポキシやポリイミドなどの液状の熱硬化性樹脂を塗布し、加熱によって硬化させてもよい。
第１黒色絶縁層２０は光を吸収しやすい特性を有するため、フォトリソグラフィで精度よくホールパターンを形成することは困難な場合が多い。このため、第１黒色絶縁層２０は非感光性の樹脂から形成され、開口部を形成する際は、レーザやウェットブラスト法によって加工される。
次いで、図３（ｂ）に示すように、第１黒色絶縁層２０をレーザで加工することにより、チップ接続用パッドＰ１に到達する第１ビアホールＶＨ１を形成する。続いて、図３（ｃ）に示すように、第１ビアホールＶＨ１（ビア導体）を介してチップ接続用パッドＰ１に接続される第１配線層３０を第１黒色絶縁層２０の上に形成する。
第１配線層３０は例えばセミアディティブ法によって形成される。詳しく説明すると、まず、第１黒色絶縁層２０上及び第１ビアホールＶＨ１内に銅などからなるシード層（不図示）を無電解めっきやスパッタ法により形成する。続いて、シード層の上に、第１配線層３０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
さらに、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に銅などの金属パターン層（不図示）を形成する。次いで、めっきレジストを除去した後に、金属パターン層をマスクにしてシード層をエッチングすることにより、シード層及び金属パターン層により構成される第１配線層３０が得られる。
次いで、図３（ｄ）に示すように、第１配線層３０の上に第１層間絶縁層２２を形成した後に、第１層間絶縁層２２をレーザで加工することにより第１配線層３０に到達する第２ビアホールＶＨ２を形成する。第１層間絶縁層２２は黒色又は灰色に着色されている必要はなく、通常のエポキシ樹脂又はポリイミド樹脂などから形成される。
さらに、第１配線層３０の形成方法と同様な方法により、第２ビアホールＶＨ２（ビア導体）を介して第１配線層３０に接続される第２配線層３２を第１層間絶縁層２２の上に形成する。
続いて、図４（ａ）に示すように、第２配線層３２の上に第２層間絶縁層２４を形成した後に、第２層間絶縁層２４をレーザで加工することにより第２配線層３２に到達する第３ビアホールＶＨ３を形成する。第２層間絶縁層２４は、第１層間絶縁層２２と同様に、黒色又は灰色に着色されている必要はなく、通常のエポキシ樹脂又はポリイミド樹脂などから形成される。
上記した第１層間絶縁層２２及び第２層間絶縁層２４は、樹脂フィルムを積層し、真空プレス装置などで加熱・加圧することによって形成される。
さらに、第１配線層３０の形成方法と同様な方法により、第３ビアホールＶＨ３（ビア導体）を介して第２配線層３２に接続される外部接続用パッドＰ２（第２接続パッド）を第３配線層として第２層間絶縁層２４の上に形成する。外部接続用パッドＰ２は各第３ビアホールＶＨ３の上に島状に配置されていてもよいし、あるいは第３ビアホールＶＨ３から外側に延在する配線の一端に繋がっていてもよい。
外部接続用パッドＰ２は外部接続端子が接続される電極であり、例えば、平面視して円形に形成され、その径は３５０〜５５０μｍであり、その配列ピッチは６００〜９００μｍに設定される。このようにして、チップ接続用パッドＰ１の比較的狭いピッチが、実装基板（マザーボードなど）の接続部に対応するように外部接続用パッドＰ２の比較的広いピッチに第１、第２配線層３０，３２を介してピッチ変換される。
以上により、第１ビアホールＶＨ１（ビア導体）を介してチップ接続用パッドＰ１に接続されて、最上層として外部接続用パッドＰ２（第２接続パッド）を含むビルドアップ配線が第１黒色絶縁層２０の上に形成される。
本実施形態では、チップ接続用パッドＰ１の上に３層（第１、第２配線層３０，３２、外部接続用パッドＰ２）のビルドアップ配線を形成しているが、ｎ層（ｎは１以上の整数）で任意の積層数で形成することができる。
次いで、図４（ｂ）に示すように、第２層間絶縁層２４の上に外部接続用パッドＰ２を被覆する第２黒色絶縁層２６を形成する。第２黒色絶縁層２６は、前述した第１黒色絶縁層２０の形成方法と同様な方法で形成され、黒色以外に灰色であってもよい。
続いて、図４（ｃ）に示すように、第２黒色絶縁層２６の上に、外部接続用パッドＰ２の上に開口部２８ａが設けられたドライフィルムレジストなどのレジスト２８を形成する。
さらに、図５（ａ）に示すように、ウェットブラスト法により、レジスト２８の開口部２８ａを通して第２黒色絶縁層２６を研削して除去することにより、外部接続用パッドＰ２に到達する接続ホールＣＨ（開口部）を形成する。接続ホールＣＨは、平面視して円形の開口部として形成される。
ウェットブラスト処理では、アルミナ砥粒やシリカ砥粒からなる研磨剤を水などの溶媒に分散させ、対象物（黒色絶縁層）に高圧で噴射して研削が行われる。例えば、粒径が５〜２０μｍのアルミナ砥粒やシリカ砥粒の研磨剤を１４ｖｏｌ％程度の濃度で水に分散させ、０．２５ＭＰａ程度の圧力で対象物（黒色絶縁層）に噴射して研削が行われる。
その後に、図５（ｂ）に示すように、レジスト２８が除去される。さらに、必要に応じて、接続ホールＣＨ内の外部接続用パッドＰ２に無電解めっきによってＮｉ層／Ａｕ層を順に形成するなどしてコンタクト層（不図示）を形成する。コンタクト層として、下から順に、ニッケル（Ｎｉ）層／パラジウム（Ｐａ）層／金（Ａｕ層）を積層して形成してもよく、めっきによって形成される各種の積層膜を採用してもよい。
次いで、図５（ｃ）に示すように、図５（ｂ）の構造体から支持体５をウェットエッチングにより除去する。支持体５が銅からなる場合は、塩化第二銅水溶液などの銅のエッチャントが使用される。
支持体５は、チップ接続用パッドＰ１（最下がＡｕ層１０ａ）及び第１黒色絶縁層２０に対して選択的にエッチングされて除去される。
以上により、第１実施形態の配線基板１が得られる。図５（ｃ）に示すように、第１実施形態の配線基板１では、最下の第１黒色絶縁層２０にチップ接続用パッドＰ１（第１接続パッド）が埋設されており、チップ接続用パッドＰ１の外面と第１黒色絶縁層２０の外面とが同一面を構成している。
チップ接続用パッドＰ１上の第１黒色絶縁層２０には第１ビアホールＶＨ１が形成されており、第１黒色絶縁層２０の上には第１ビアホールＶＨ１（ビア導体）を介してチップ接続用パッドＰ１に接続される第１配線層３０が形成されている。
第１配線層３０の上にはその接続部上に第２ビアホールＶＨ２が設けられた第１層間絶縁層２２が形成されている。第１層間絶縁層２２の上には第２ビアホールＶＨ２（ビア導体）を介して第１配線層３０に接続される第２配線層３２が形成されている。
第２配線層３２の上にはその接続部上に第３ビアホールＶＨ３が設けられた第２層間絶縁層２４が形成されている。第２層間絶縁層２４の上には第３ビアホールＶＨ３（ビア導体）を介して第２配線層３２に接続される外部接続用パッドＰ２（第２接続パッド）が形成されている
さらに、第２層間絶縁層２４の上には外部接続用パッドＰ２の上に接続ホールＣＨが設けられた第２黒色絶縁層２６が形成されている。
第１実施形態の配線基板１は、コア基板をもたないコアレス配線基板であり、チップ接続用パッドＰ１に３層のビルドアップ配線（第１、第２配線層３０，３２、外部接続用パッドＰ２）が接続されている。両面側の各最外にはソルダレジストとして第１黒色絶縁層２０及び第２黒色絶縁層２６がそれぞれ形成されている。
チップ接続用パッドＰ１は、その外面が第１黒色絶縁層２０の外面と同一面を構成することで第１黒色絶縁層２０から露出している。チップ接続用パッドＰ１の側面とビア接続面とが第１黒色絶縁層２０に接し、外面（ビア接続面と反対面）が第１黒色絶縁層２０から露出している。
あるいは、前述したように、図２（ｃ）の工程で、チップ接続用パッドＰ１としてニッケル（Ｎｉ）層（犠牲層）／銅（Ｃｕ）層を形成し、支持体５を除去した後に、ニッケル層（犠牲層）を除去する場合は、チップ接続用パッドＰ１が銅層のみから形成される。
この場合は、チップ接続用パッドＰ１の外面が第１黒色絶縁層２０の外面から凹んだ位置に配置される。つまり、第１黒色絶縁層２０に形成された凹部の底部にチップ接続用パッドＰ１が配置される。
この場合においても、チップ接続用パッドＰ１の側面とビア接続面とが第１黒色絶縁層２０に接し、外面（ビア接続面と反対面）が第１黒色絶縁層２０から露出した状態となる。
また、外部接続用パッドＰ２の上には、ウェットブラスト法によって第２黒色絶縁層２６に形成された接続ホールＣＨが配置されている。外部接続用パッドＰ２の周縁部は第２黒色絶縁層２６で被覆されており、外部接続用パッドＰ２の中央部が接続ホールＣＨから露出している。
また、第１黒色絶縁層２０及び第１、第２層間絶縁層２２，２４に形成された第１〜第３ビアホールＶＨ１，ＶＨ２，ＶＨ３は、第２黒色絶縁層２６側に開口されている。これに加えて、第１〜第３ビアホールＶＨ１，ＶＨ２，ＶＨ３は、チップ接続用パッドＰ１及び第１、第２配線層３０，３２の表面によって底面が構成され、先端の開口面積が底面面積より大きい円錐台状の凹部となって形成されている。そして、第１〜第３ビアホールＶＨ１，ＶＨ２，ＶＨ３の中にビア導体が形成（充填）されている。
なお、接続パッド（チップ接続用パッドＰ１及び外部接続用パッドＰ２）が黒色絶縁層２０，２６から露出していることは、各接続パッドの表面が黒色絶縁層２０，２６で被覆されていないことを意味する。従って、接続パッド（チップ接続用パッドＰ１及び外部接続用パッドＰ２）が半導体チップや外部接続端子で覆われている構造も含む。
また、本実施形態では、両面側の最外の絶縁層のみを黒色又は灰色にしたが、内部の絶縁層（図５（ｃ）では第１、第２層間絶縁層２２，２４）においても同様に黒色又は灰色の絶縁層にしてもよい。つまり、配線基板の絶縁層の全層が黒色又は灰色を呈するようにしてもよい。
次に、第１実施形態の配線基板１に半導体チップを実装する方法について説明する。
図６（ａ）に示すように、図５（ｃ）の配線基板１を上下反転させてチップ接続用パッドＰ１を上側に向けた状態とする。
次いで、図６（ｂ）に示すように、配線基板１のチップ接続用パッドＰ１の上にはんだ３６を塗布する。さらに、半導体チップ４０の接続電極４０ａを配線基板１のチップ接続用パッドＰ１上のはんだ３６に配置し、２３０〜２７０℃の温度でリフロー加熱してはんだ付けを行う。
これにより、図６（ｃ）に示すように、半導体チップ４０がバンプ電極４２によって配線基板１のチップ接続用パッドＰ１にフリップチップ接続される。その後に、半導体チップ４０の下側の隙間にアンダーフィル樹脂４４が充填される。これにより、半導体パッケージが構成される。
ＢＧＡ型の半導体パッケージを構成する場合は、半導体チップ４０を実装する前又は後に、外部接続用パッドＰ２に外部接続端子としてはんだボールが接続される。また、ＰＧＡ型パッケージを構成する場合は、半導体チップ４０を実装する前又は後に、外部接続用パッドＰ２に外部接続端子として接続ピンが接続される。あるいは、ＬＧＡ型パッケージを構成する場合は、外部接続用パッドＰ２自体が外部接続端子として使用される。
また、半導体チップ４０を実装する前に、チップキャパシタを配線基板１に実装してもよい。この場合は、配線基板１にチップ接続用パッドＰ１又は外部接続用パッドＰ２を形成する際に、それらと同一層からなるチップキャパシタ搭載用のキャパシタ接続用パッドが形成される。
本願発明者は、灰色〜黒色の絶縁層を実際に２６０℃程度の温度で加熱処理して色が変化するかどうか目視検査を行った。その結果によれば、加熱処理を１０回繰り返しても灰色〜黒色の絶縁層の色はほとんど変化しなかった。このように、灰色〜黒色の絶縁層は加熱処理によって酸化するとしても変色しにくい特性がある。
従って、上記した図６（ｂ）及び（ｃ）において、配線基板１に半導体チップ４０をフリップチップ接続する工程で配線基板１が加熱されるとしても、両面側の第１、第２黒色絶縁層２０，２６の色は黒色のままでほとんど変色しない。また、上記したアンダーフィル樹脂４４を加熱して硬化させる際にも第１、第２黒色絶縁層２０，２６に変色は発生しない。
これにより、半導体チップ４０を実装した後に配線基板１の色合いが変化して見た目が悪くなるといった不具合が解消される。しかも、半導体チップ４０を実装した後に、さらに加熱処理を伴う工程を遂行する場合であっても第１、第２黒色絶縁層２０，２６の色はほとんど変化しないことが分かる。
また、半導体チップ４０を実装した後に、位置合わせを必要とするアセンブリ工程（補強板や放熱板を取り付ける工程など）が行われる場合が多い。位置合わせは、配線基板１に形成された位置合わせマークを画像認識することに基づいて行われる。位置合わせマークは接続ホールＣＨと大きさは異なる場合があるが同一の構造である。
このとき、本実施形態と違って、ソルダレジストが茶色に変色していると画像のコントラストが悪くなり、位置合わせが困難になる場合がある。
本実施形態では、ソルダレジストとして黒色絶縁層を使用することから接続パッド（金パッドや銅パッド）と黒色絶縁層との間で光の反射率が大きく異なるので、位置合わせマークの画像のコントラストが良好となり、位置合わせを安定して行うことができる。これにより、補強板や放熱板の取り付け工程などのアセンブリ工程を安定して遂行することができる。
また、前述した配線基板１の製造工程において、第１、第２黒色絶縁層２０，２６や第１、第２層間絶縁層２２，２４を積層するたびに、加熱処理が行われる。さらには、第１、第２配線層３０，３２の形成工程においてもレジスト形成時に加熱処理が行われる。よって、特に第１黒色絶縁層２０には複数回の加熱処理が施されることになるが、第１黒色絶縁層２０に変色は生じない。
また、チップ接続用パッドＰ１に半導体チップ４０を実装したり、外部接続用パッドＰ２にはんだボールなどの外部接続端子を接合する際に、画像認識による位置決めが行われる。このとき、接続パッド（チップ接続用パッドＰ１及び外部接続用パッドＰ２）と黒色絶縁層２０，２６とのコントラストが良好になり、精度よく安定して位置決めを行うことができる。
さらには、接続パッド（チップ接続用パッドＰ１及び外部接続用パッドＰ２）の表面損傷や異物付着などの表面状態を検査する際においても、接続パッド（チップ接続用パッドＰ１及び外部接続用パッドＰ２）と黒色絶縁層２０，２６とのコントラストが良好になり、精度よく安定して検査を行うことができる。
次に、ウェットブラスト法によって第２黒色絶縁層２６を研削して接続ホールＣＨを形成する工程（前述した図５（ａ）の工程）についてさらに詳しく説明する。
一般的に、ソルダレジストに接続ホール（開口部）を形成する方法としては、感光性のソルダレジストをフォトリソグラフィでパターン化する方法、又は非感光性のソルダレジストをレーザで加工する方法などがある。
前述したように、第２黒色絶縁層２６は光を吸収しやすい特性を有するため、感光性樹脂で黒色絶縁層を形成する場合、フォトリソグラフィで精度よくホールパターンを形成することは困難な場合が多い。
また、図７（ａ）に示すように、レーザで第２黒色絶縁層２６を加工して接続ホールＣＨを形成する場合は、レーザ加工の後に接続ホールＣＨ内に樹脂スミアが発生するので、過マンガン酸法などのデスミア処理によって樹脂スミアを除去する必要ある。
このとき、デスミア処理によって接続ホールＣＨの底部の外部接続用パッドＰ２（銅）が等方的にエッチングされるため、接続ホールＣＨ近傍の第２黒色絶縁層２６の下に食い込み部Ａが生じる。
このため、外部接続用パッドＰ２上に無電解めっきによってコンタクト層（Ｎｉ／Ａｕ層など）を形成する際に、食い込み部Ａにボイドが発生しやすくなるため、外部接続用パッドＰ２に外部接続端子を設ける際に電気接続の信頼性が問題になるおそれがある。
しかも、デスミア処理によって第２黒色絶縁層２６の表面がエッチングされて凹凸が形成されてしまう（表面粗さ（Ｒａ：）５００ｎｍ程度）。第２黒色絶縁層２６の表面に凹凸が形成されると、外部接続用パッドＰ２に無電解めっきによってコンタクト層（Ｎｉ／Ａｕ層など）を形成する際に、めっきの選択成長が損なわれ、第２黒色絶縁層２６の上にもめっきが析出する場合がある。
これに対して、図７（ｂ）に示すように、ウェットブラスト法によって第２黒色絶縁層２６に接続ホールＣＨを形成すると、第２黒色絶縁層２６の研削が終了した後に、外部接続用パッドＰ２（銅）が０．４〜５μｍ程度除去されて微小な凹部Ｃが設けられる。接続ホールＣＨの側壁面と外部接続用パッドＰ２の凹部Ｃの側面Ｃｘとは、それらの境界部で不連続面が形成されることなく、連続した同一面を構成して形成される。
接続ホールＣＨは、外部接続用パッドＰ２（第２接続パッド）の外周側方向に突出又は湾曲する曲面状の側壁面を有して形成され、かつ、第２黒色絶縁層２６の外面に開口する開口部の面積が、底面の面積より大きくなって形成される。接続ホールＣＨの曲面状の側壁面と外部接続用パッドＰ２の凹部Ｃの曲面状の側面Ｃｘとによって連続した同一の曲面が構成される。
また、接続ホールＣＨの側壁面の断面形状は、外部接続用パッドＰ２の外周方向に突出する円弧状となっている。
そして、ウェットブラスト法で第２黒色絶縁層２６を除去した後に、水洗を行うだけで、外部接続用パッドＰ２の表面をクリーンな状態で露出させることができる。
つまり、ウェットブラスト法を使用することによりデスミア処理を行う必要がないので、接続ホールＣＨの底部に外部接続用パッドＰ２の食い込み部Ａが発生するおそれがない。
また、デスミア処理を省略することで、第２黒色絶縁層２６の表面に凹凸が形成されず平滑な状態（表面粗さ（Ｒａ）：１０〜１５０ｎｍ以下）が維持される。このため、外部接続用パッドＰ２上に無電解めっきによってコンタクト層（Ｎｉ／Ａｕめっき層など）を形成する際に、めっきの選択成長が損なわれるおそれもない。
また、ウェットブラスト法で形成された接続ホールＣＨの側壁面は表面粗さ（Ｒａ）が１５０〜５００ｎｍとなって適度に粗化させるため、はんだ接合する際にはんだが密着性よく形成される利点もある。
このように、ウェットブラスト法を使用することにより接続ホールＣＨの内面を連続面として形成できると共に、デスミア処理を省略できるので、外部接続用パッドＰ２に食い込み部Ａが発生したり、第２黒色絶縁層２６の表面に不要な凹凸が形成されるおそれがない。従って、外部接続用パッドＰ２に無電解めっきによってコンタクト層（Ｎｉ／Ａｕめっき層など）が信頼性よく形成されるようになる。
図８には第１実施形態の変形例の配線基板１ａが示されている。図８に示すように、変形例の配線基板１ａでは、前述した図５（ｃ）の配線基板１において、第２黒色絶縁層２６の代わりに、黒色樹脂２７ａの厚み方向の中央部にガラスクロスＧが形成されたガラスクロス含有黒色絶縁層２７が使用される。
ガラスクロス含有黒色絶縁層２７は、ガラスクロスＧに黒色樹脂２７ａを含浸させてプリプレグを構成し、プリプレグを外部接続用パッドＰ２上に貼付した後に、加熱処理して黒色樹脂２７ａを硬化させればよい。
ガラスクロス含有黒色絶縁層２７を使用することにより、コア基板をもたない配線基板１ａの剛性を強化できると共に、配線基板１ａの反りの発生を防止することができる。
図８において、第２黒色絶縁層２６の代わりにガラスクロス含有黒色絶縁層２７を使用すること以外は、前述した図５（ｃ）の配線基板1と同一である。
ガラスクロス含有黒色絶縁層２７を使用する場合においても接続ホールＣＨを形成する際にウェットブラスト法が適している。
図９（ａ）にはレーザでガラスクロス含有黒色絶縁層２７を加工して接続ホールＣＨを形成した様子が示されている。この場合、黒色樹脂２７ａとガラスクロスＧとのレーザでの加工性の違いから、接続ホールＣＨの側壁面から内側にガラスクロスＧの突出部Ｔが形成される。また、デスミア処理を行うことでガラスクロスＧの突出が顕著になる。
ガラスクロスＧが接続ホールＣＨの側壁面から突出していると、外部接続用パッドＰ２上に無電解めっきによってコンタクト層（Ｎｉ／Ａｕめっき層など）を形成する際に、接続ホールＣＨの底部までめっき液が十分に供給されないため、ガラスクロスＧの突出部Ｔの下側にめっきが上手く施されなくなる。また、外部接続用パッドＰ２に外部接続端子としてはんだボールやピン端子を取り付ける際に取り付けが困難になる問題もある。
しかしながら、図９（ｂ）に示すように、本実施形態では、ウェットブラスト法を使用することにより、ガラスクロスＧと黒色樹脂２７ａとを同等に研削して加工することができる。このため、ガラスクロスＧの研削面を黒色樹脂２７ａの研削面と同一面にすることができ、接続ホールＣＨ内にガラスクロスＧの突出部Ｔが形成されるおそれはない。
従って、ガラスクロス含有黒色絶縁層２７を使用する場合であっても、正常な接続ホールＣＨを容易に形成できるので、外部接続用パッドＰ２に無電解めっきによってコンタクト層（Ｎｉ／Ａｕめっき層など）を信頼性よく形成することができる。
次に、前述した本実施形態の配線基板１，１ａにおいて、外部接続端子となるはんだボールやリードピンを接続ホールＣＨに振込治具を使用して振り込む際に有利な構造を形成する方法について説明する。
図１０（ａ）に示すように、まず、前述した図５（ａ）で説明したように、ウェットブラスト法によってレジスト２８の開口部２８ａを通して第２黒色絶縁層２６を研削することにより、外部接続用パッドＰ２に到達する接続ホールＣＨを形成する（１回目のウェットブラスト処理）。その後に、図１０（ｂ）に示すように、レジスト２８を除去する。
さらに、図１０（ｃ）に示すように、第２黒色絶縁層２６の表面及び接続ホールＣＨ内をウェットブラスト法によって研削する（２回目のウェットブラスト処理）。このとき、第２黒色絶縁層２６の表面が０．５〜４μｍ程度で除去される条件に設定される。
これにより、接続ホールＣＨの上端の角部が丸みを帯びた形状に加工されて面取り部２６ａ（Ｒ面とも呼ばれる）となる。
図１１（ａ）及び（ｂ）に示すように、接続ホールＣＨの上部の角部を面取り部２６ａとすることにより、振込治具（不図示）からはんだボール２９を接続ホールＣＨに振り込む際に、多少位置ずれが生じた場合であっても接続ホールＣＨ内に容易にはんだボール２９が振り込まれるようになる。また、リードピンを接続ホールＣＨに振り込んで取り付ける際にも振り込みやすくなる。
（第２の実施の形態）
図１２は本発明の第２実施形態の配線基板の製造方法を示す断面図である。
前述した第１実施形態では、支持体５の上に最初にピッチの狭いチップ接続用パッドＰ１を形成し、その上にビルドアップ配線を介してピッチの広い外部接続用パッドＰ２を形成している。第２実施形態では、その逆に、支持体５の上に最初にピッチの広い外部接続用パッドＰ２を形成し、その上にビルドアップ配線を介してピッチの狭いチップ接続用パッドＰ１を形成する。
第２実施形態では、図１２（ａ）に示すように、まず、支持体５の上に第１実施形態と同様な方法で下から順にＡｕ層１０ａ／Ｎｉ層１０ｂを形成することにより、外部接続用パッドＰ２（第１接続パッド）を得る。
次いで、外部接続用パッドＰ２の上に第１黒色絶縁層２０を形成した後に、第１黒色絶縁層２０に外部接続用パッドＰ２に到達する第１ビアホールＶＨ１を形成する。
続いて、第１実施形態と同様に、第１ビアホールＶＨ１（ビア導体）を介して外部接続用パッドＰ２に接続される第１配線層３０を第１黒色絶縁層２０の上に形成する。
さらに、第１実施形態と同様に、第１層間絶縁層２２の第２ビアホールＶＨ２を介して第１配線層３０に接続される第２配線層３２を第１層間絶縁層２２の上形成する。その後に、第１実施形態と同様に、第２層間絶縁層２４の第３ビアホールＶＨ３を介して第２配線層３２に接続されるチップ接続用パッドＰ１（第２接続パッド）を第３配線層として第２層間絶縁層２４の上に形成する。
次いで、第１実施形態と同様な方法により、チップ接続用パッドＰ１を被覆する第２黒色絶縁層２６を形成した後に、レジストの開口部を通してウェットブラスト法によって第２黒色絶縁層２６を除去する。これにより、チップ接続用パッドＰ１に到達する接続ホールＣＨが得られる。
その後に、図１２（ｂ）に示すように、第１実施形態と同様に、支持体５をウェットエッチングによって除去する。
これにより、第２実施形態の配線基板２が得られる。第２実施形態の配線基板２では、実装基板（マザーボードなど）の接続部に対応する外部接続用パッドＰ２の比較的広いピッチが、第１、第２配線層３０，３２を介してチップ接続用パッドＰ１の比較的狭いピッチにピッチ変換される。
第２実施形態の配線基板２では、最下の第１黒色絶縁層２０に外部接続用パッドＰ２（第１接続パッド）が埋設されており、第１黒色絶縁層２０の外面と外部接続用パッドＰ２の外面とが同一面を構成することで外部接続用パッドＰ２が第１黒色絶縁層２０から露出している。
外部接続用パッドＰ２の側面とビア接続面とが第１黒色絶縁層２０に接し、外面（ビア接続面と反対面）が第１黒色絶縁層２０から露出している。
また、第１黒色絶縁層２０及び第１、第２層間絶縁層２２，２４に形成された第１〜第３ビアホールＶＨ１，ＶＨ２，ＶＨ３は、第２黒色絶縁層２６側に開口されている。これに加えて、第１〜第３ビアホールＶＨ１，ＶＨ２，ＶＨ３は、外部接続用パッドＰ２及び第１、第２配線層３０，３２の表面によって底面が構成され、先端の開口面積が底面面積より大きい円錐台状の凹部となって形成されている。そして、第１〜第３ビアホールＶＨ１，ＶＨ２，ＶＨ３の中にビア導体が形成（充填）されている。
また、チップ接続用パッドＰ１（第２接続パッド）上には、ウェットブラスト法によって第２黒色絶縁層２６に形成された接続ホールＣＨが配置されている。チップ接続用パッドＰ１の周縁部は第２黒色絶縁層２６で被覆されおり、チップ接続用パッドＰ１の中央部が接続ホールＣＨから露出している。
第２実施形態においても、チップ接続用パッドＰ１（第２接続パッド）上に配置される接続ホールＣＨは、第１実施形態の図７（ｂ）で説明した形状と同様に形成される。
図１３には第２実施形態に変形例の配線基板２ａが示されている。図１３に示すように、前述した第１実施形態の変形例の配線基板１ａ（図８）と同様に、図１２（ｂ）の配線基板２において第１黒色絶縁層２６の代わりに黒色樹脂２７ａの中央部にガラスクロスＧが形成されたガラスクロス含有黒色絶縁層２７を使用してもよい。
そして、図１４に示すように、図１２（ｂ）の配線基板２のチップ接続用パッドＰ１に半導体チップ４０がバンプ電極４２によってフリップチップ接続された後に、下側の隙間にアンダーフィル樹脂４４が充填される。これにより、半導体パッケージが構成される。
第２実施形態においても、第１実施形態と同様に、配線基板２が加熱処理される際に、第１、第２黒色絶縁層２０，２６の変色はほとんど発生しない。これにより、見た目が悪くなる不具合が解消されると共に、その後のアセンブリ工程での画像認識に基づく位置合わせを安定して行うことができる。
次に、第１、第２実施形態の配線基板１，２（図６（ａ）、図１２（ｂ））をチップキャパシタを実装するための配線基板として使用する際の優位性について説明する。第１実施形態の配線基板１（図６（ａ））を使用する場合は、外部接続用パッドＰ２と同一層から形成されるキャパシタ接続用パッドＰ２Ｃにチップキャパシタが接続される。
また、第２実施形態の配線基板２（図１２（ｂ））を使用する場合は、チップ接続用パッドＰ１と同一層から形成されるキャパシタ接続用パッドＰ１Ｃにチップキャパシタが接続される。
図１５（ａ）の平面図及び断面図に示すように、チップキャパシタを実装するための配線基板では、両端に接続電極を備えたチップキャパシタに対応するように一対の矩形状のキャパシタ接続用パッドＰ１Ｃ又はＰ２Ｃが採用され、第２黒色絶縁層２６に設けられる接続ホールＣＨはキャパシタ接続用パッドＰ１Ｃ又はＰ２Ｃの上に矩形状に開口される。例えば、矩形状の接続ホールＣＨの長さＬが１．４ｍｍ程度であり、幅Ｗが０．６５ｍｍであり、比較的大きな面積の接続ホールＣＨが必要となる。
そして、図１５（ｂ）に示すように、例えば、セラミックからなる直方体のキャパシタ本体を有し、キャパシタ本体の対向する側面に接続電極７ａを備えたチップキャパシタ７を用意する。そして、両端の接続電極７ａが一対の接続ホールＣＨの上に配置されるようにチップキャパシタ７が配線基板に配置され、はんだ３９によってチップキャパシタ７の接続電極７ａがキャパシタ接続用パッドＰ１Ｃ又はＰ２Ｃに接続される。
本実施形態と違って、レーザで第２黒色絶縁層２６を加工して矩形状の接続ホールＣＨを形成する場合は、レーザの光束が円形であることからも一つの矩形状の接続ホールＣＨを形成するにあたり少なくとも数回のショットが必要である。従って、加工時間がかなり長くなって生産効率が低下するため、コスト高を招く問題がある。
しかしながら、本実施形態で使用するウェットブラスト法は、研削面積の大小にほとんど依存せずに第２黒色絶縁層２６を一括で除去できるので、研削面積の比較的大きな矩形状の接続ホールＣＨであっても処理時間が増大することなく容易に形成することができる。
（第３の実施の形態）
図１６及び図１７は本発明の第３実施形態の配線基板の製造方法を示す断面図である。
第３実施形態の配線基板はコア基板を有し、コア基板の両面側にビルドアップ配線を形成し、その両面側の最外にソルダレジストとして黒色絶縁層をそれぞれ形成する。
第３実施形態では、図１６（ａ）に示すように、まず、両面側に第１配線層６０がそれぞれ形成されたコア基板５０を用意する。コア基板５０には厚み方向に貫通する貫通電極５２が設けられており、両面側の第１配線層６０は貫通電極５２を介して相互接続されている。コア基板５０はガラスエポキシ樹脂などの絶縁基板からなる。
次いで、図１６（ｂ）に示すように、コア基板５０の両面側に、層間絶縁層７０をそれぞれ形成した後に、第１配線層６０に到達するビアホールＶＨを層間絶縁層７０にそれぞれ形成する。さらに、コア基板５０の下面側の層間絶縁層７０の上に、ビアホールＶＨ（ビア導体）を介して第１配線層６０に接続される外部接続用パッドＰ２（第１接続パッド）を第２配線層として形成する。
また、コア基板６０の上面側の層間絶縁層７０の上に、ビアホールＶＨ（ビア導体）を介して第１配線層６０に接続されるチップ接続用パッドＰ１（第２接続パッド）を第２配線層として形成する。
外部接続用パッドＰ２及びチップ接続用パッドＰ１は、各ビアホールＶＨの上に島状に配置されてもよいし、ビアホールＶＨから外側に延在する配線の一端に繋がっていてもよい。
続いて、図１６（ｃ）に示すように、コア基板６０の下面側に、外部接続用パッドＰ２を被覆する第１黒色絶縁層２０を形成する。さらに、コア基板６０の上面側に、チップ接続用パッドＰ１を被覆する第２黒色絶縁層２６を形成する。
次いで、図１６（ｄ）に示すように、コア基板６０の上面側に、チップ接続用パッドＰ１上に開口部２８ａが設けられたドライフィルムレジストなどのレジスト２８形成する。同様に、コア基板６０の下面側に、外部接続用パッドＰ２上に開口部２８ａが設けられたレジスト２８形成する。
次いで、図１７に示すように、コア基板６０の両面側において、ウェットブラスト法によってレジスト２８の開口部２８ａを通して第１、第２黒色絶縁層２０，２６をそれぞれ研削して除去する。その後に、レジスト２８が除去される。
これにより、コア基板６０の下面側の第１黒色絶縁層２０に、外部接続用パッドＰ２（第１接続パッド）に到達する接続ホールＣＨが形成される。また、コア基板６０の上面側の第２黒色絶縁層２６に、チップ接続用パッドＰ１（第２接続パッド）に到達する接続ホールＣＨが形成される。
その後に、必要に応じて、チップ接続用パッドＰ１及び外部接続用パッドＰ２に無電解めっきによりＮｉ層／Ａｕ層を形成するなどしてコンタクト層（不図示）を設ける。
これにより、第３実施形態の配線基板３が得られる。
第３実施形態の配線基板３では、実装基板（マザーボードなど）の接続部に対応する外部接続用パッドＰ２の比較的広いピッチが、コア基板６０の両面に形成された第１配線層６０を介してチップ接続用パッドＰ１の比較的狭いピッチにピッチ変換される。
図１７の例では、コア基板５０の両面側に２層の配線層を形成しているが、配線層の積層数は任意に設定することができる。
第３実施形態の配線基板３では、コア基板５０の両面側にビルドアップ配線を形成するので、両面側の接続パッド（チップ接続用パッドＰ１及び外部接続用パッドＰ２）上の黒色絶縁層２０，２６に接続ホールＣＨがそれぞれ形成されて両面側の接続パッドが露出する。
第３実施形態においても、接続パッド（チップ接続用パッドＰ１及び外部接続用パッドＰ２）上にそれぞれ配置される接続ホールＣＨは、第１実施形態の図７（ｂ）で説明した形状と同様に形成される。
そして、図１８に示すように、図１７の配線基板３のチップ接続用パッドＰ１に半導体チップ４０がバンプ電極４２によってフリップチップ接続された後に、下側の隙間にアンダーフィル樹脂４４が充填される。これにより、半導体パッケージが構成される。
第３実施形態においても、第１実施形態と同様に、配線基板３が加熱処理される際に、第１、第２黒色絶縁層２０，２６の変色はほとんど発生しない。これにより、見た目が悪くなる不具合が解消されると共に、その後のアセンブリ工程での画像認識に基づく位置合わせを安定して行うことができる。
１，１ａ，２，２ａ，３…配線基板、５…支持体、６…めっきレジスト、６ａ，２８ａ…開口部、７…チップキャパシタ、７ａ，４０ａ…接続電極、１０ａ…金（Ａｕ層）、１０ｂ…ニッケル（Ｎｉ）層、２０…第１黒色絶縁層、２７…ガラスクロス含有黒色絶縁層、２２…第１層間絶縁層、２４…第２層間絶縁層、２６…第２黒色絶縁層、２６ａ…面取り部、２７ａ…黒色樹脂、２８…レジスト、２９…はんだボール、３０，６０…第１配線層、３２…第２配線層、３６，３９…はんだ、４０…半導体チップ、４２…バンプ電極、５０…コア基板、５２…貫通電極、７０…層間絶縁層、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール、Ａ…食い込み部、Ｃ…凹部、Ｃｘ…側面、Ｇ…ガラスクロス、Ｐ１…チップ接続用パッド、Ｐ２…外部接続用パッド、Ｐ１Ｃ，Ｐ２Ｃ…キャパシタ接続用パッド。

Claims (10)

  1. 一方の面側に最外層として形成され、黒色又は灰色を呈する第１絶縁層と、
    前記第１絶縁層から露出して形成された第１接続パッドと、
    他方の面側に最外層として形成され、黒色又は灰色を呈する第２絶縁層と、
    前記第２絶縁層から露出して形成された第２接続パッドとを有し、
    前記第２絶縁層に曲面状の側壁面を有する接続ホールが形成され、前記接続ホールの底部に前記第２接続パッドが露出していることを特徴とする配線基板。
  2. 前記配線基板はコア基板をもたないコアレス配線基板であって、
    前記第１接続パッドの外面が前記第１絶縁層の外面から露出しており、前記第１接続パッドの側面と前記外面の反対面とが前記第１絶縁層に接していることを特徴とする請求項１に記載の配線基板。
  3. 前記接続ホールの底部において前記第２接続パッドに凹部が設けられており、前記接続ホールの側壁面と前記第２接続パッドの凹部の側面とは連続する同一面を構成していることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１接続パッド及び前記第２接続パッドのいずれか一方が半導体チップをフリップチップ接続するためのチップ接続用パッドであり、他方が外部接続端子を接続するための外部接続用パッドであり、
    前記チップ接続用パッドの配列ピッチは前記外部接続用パッドの配列ピッチより狭いことを特徴とする請求項１又は２に記載の配線基板。
  5. 前記第２絶縁層はガラスクロスを含むことを特徴する請求項２又は３に記載の配線基板。
  6. 接続パッドを備えた配線基板の上に、前記接続パッドを被覆する黒色又は灰色を呈する絶縁層を形成する工程と、
    前記接続パッドの上に開口部が配置されたレジストを前記絶縁層の上に形成する工程と、
    ウェットブラスト法によって、前記レジストの開口部を通して前記絶縁層に、前記接続パッドに到達する接続ホールを形成する工程とを有することを特徴とする配線基板の製造方法。
  7. 前記接続パッドを備えた配線基板は、
    支持体の上に下側接続パッドを形成する工程と、
    前記下側接続パッドの上に黒色又は灰色を呈する下側絶縁層を形成する工程と、
    前記下側絶縁層を加工して前記下側接続パッドに到達するビアホールを形成する工程と、
    前記ビアホールを介して前記下側接続パッドに接続され、最上層として前記接続パッドを含むｎ層（ｎは１以上の整数）の配線層を前記下側絶縁層の上に形成する工程とを含む方法から得られ、
    前記接続ホールを形成する工程の後に、前記支持体を除去する工程をさらに有することを特徴とする請求項６に記載の配線基板の製造方法。
  8. 両面側の前記接続パッドのいずれか一方が半導体チップを接続するためのチップ接続用パッドであり、他方が外部接続端子を接続するための外部接続用パッドであり、前記チップ接続用パッドの配列ピッチは前記外部接続用パッドの配列ピッチより狭く設定される特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記接続ホールを形成する工程において、
    前記ウェットブラスト法で前記接続パッドがさらに除去されて前記接続ホールに連通する凹部が形成され、
    前記接続ホールの側壁面と前記接続パッドの凹部の側面とが連続する同一面として形成されることを特徴とする請求項６乃至８のいずれか一項に記載の配線基板の製造方法。
  10. 前記ウェットブラスト法で接続ホールが形成される前記絶縁層はガラスクロスを含むことを特徴する請求項７又は８に記載の配線基板の製造方法。
JP2010138906A 2010-06-18 2010-06-18 配線基板及びその製造方法 Active JP5566200B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010138906A JP5566200B2 (ja) 2010-06-18 2010-06-18 配線基板及びその製造方法
US13/158,607 US8669478B2 (en) 2010-06-18 2011-06-13 Wiring substrate and method of manufacturing the same
CN201110162222XA CN102291933A (zh) 2010-06-18 2011-06-16 布线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010138906A JP5566200B2 (ja) 2010-06-18 2010-06-18 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012004399A true JP2012004399A (ja) 2012-01-05
JP2012004399A5 JP2012004399A5 (ja) 2013-05-16
JP5566200B2 JP5566200B2 (ja) 2014-08-06

Family

ID=45327672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010138906A Active JP5566200B2 (ja) 2010-06-18 2010-06-18 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US8669478B2 (ja)
JP (1) JP5566200B2 (ja)
CN (1) CN102291933A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160705A (ja) * 2013-02-19 2014-09-04 Kyocera Corp 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法
JP2016046519A (ja) * 2014-08-19 2016-04-04 インテル コーポレイション コアレスパッケージの両面ソルダーレジスト層、及び埋込インターコネクトブリッジを有するパッケージ、並びにそれらの製造方法
JP2016103502A (ja) * 2014-11-27 2016-06-02 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2018006476A (ja) * 2016-06-29 2018-01-11 日立化成株式会社 配線板の製造方法
CN111182718A (zh) * 2018-11-13 2020-05-19 三星电机株式会社 印刷电路板
CN111225498A (zh) * 2018-11-27 2020-06-02 三星电机株式会社 印刷电路板和制造印刷电路板的方法
KR20230109087A (ko) * 2022-01-12 2023-07-19 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법
WO2023136621A1 (ko) * 2022-01-12 2023-07-20 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569167B2 (en) 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US20130192879A1 (en) * 2011-09-22 2013-08-01 Ibiden Co., Ltd. Multilayer printed wiring board
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101859483B1 (ko) * 2012-03-06 2018-06-27 엘지디스플레이 주식회사 입체 영상 표시 장치 및 그 제조 방법
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
CN102833963B (zh) * 2012-09-03 2015-04-01 高德（无锡）电子有限公司 一种改善盲钻孔工件在电镀软金时孔底露铜的水平前处理方法
WO2014050081A1 (ja) * 2012-09-25 2014-04-03 株式会社デンソー 電子装置
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
JP6418757B2 (ja) * 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
US10446515B2 (en) * 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US11309294B2 (en) * 2018-09-05 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
JP7076347B2 (ja) * 2018-09-18 2022-05-27 日本特殊陶業株式会社 導波管
KR20200067453A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN110691487B (zh) * 2019-09-12 2021-06-22 无锡江南计算技术研究所 一种面向高密度组装的大功率供电背板
US11862594B2 (en) * 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
US20230072104A1 (en) * 2021-09-06 2023-03-09 Samsung Display Co., Ltd. Display device and method for fabricating electronic device by using the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094260A (ja) * 1999-09-24 2001-04-06 Toshiba Chem Corp 多層プリント配線板の製造方法
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
WO2006059363A1 (ja) * 2004-11-30 2006-06-08 Matsushita Electric Works, Ltd. プリプレグ用エポキシ樹脂組成物およびプリプレグ、多層プリント配線板
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
WO2010010910A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 コアレス配線基板、半導体装置及びそれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP2002171050A (ja) 1997-04-11 2002-06-14 Ibiden Co Ltd プリント配線板
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP4994922B2 (ja) 2007-04-06 2012-08-08 太陽ホールディングス株式会社 ソルダーレジスト組成物およびその硬化物

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094260A (ja) * 1999-09-24 2001-04-06 Toshiba Chem Corp 多層プリント配線板の製造方法
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
WO2006059363A1 (ja) * 2004-11-30 2006-06-08 Matsushita Electric Works, Ltd. プリプレグ用エポキシ樹脂組成物およびプリプレグ、多層プリント配線板
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
WO2010010910A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 コアレス配線基板、半導体装置及びそれらの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160705A (ja) * 2013-02-19 2014-09-04 Kyocera Corp 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法
JP2016046519A (ja) * 2014-08-19 2016-04-04 インテル コーポレイション コアレスパッケージの両面ソルダーレジスト層、及び埋込インターコネクトブリッジを有するパッケージ、並びにそれらの製造方法
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
US10629469B2 (en) 2014-08-19 2020-04-21 Intel Corporation Solder resist layers for coreless packages and methods of fabrication
US11443970B2 (en) 2014-08-19 2022-09-13 Intel Corporation Methods of forming a package substrate
JP2016103502A (ja) * 2014-11-27 2016-06-02 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2018006476A (ja) * 2016-06-29 2018-01-11 日立化成株式会社 配線板の製造方法
CN111182718A (zh) * 2018-11-13 2020-05-19 三星电机株式会社 印刷电路板
CN111225498A (zh) * 2018-11-27 2020-06-02 三星电机株式会社 印刷电路板和制造印刷电路板的方法
KR20230109087A (ko) * 2022-01-12 2023-07-19 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법
WO2023136621A1 (ko) * 2022-01-12 2023-07-20 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법
KR102561794B1 (ko) * 2022-01-12 2023-08-01 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
JP5566200B2 (ja) 2014-08-06
US20110308849A1 (en) 2011-12-22
CN102291933A (zh) 2011-12-21
US8669478B2 (en) 2014-03-11

Similar Documents

Publication Publication Date Title
JP5566200B2 (ja) 配線基板及びその製造方法
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP4361826B2 (ja) 半導体装置
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
JPH11233678A (ja) Ｉｃパッケージの製造方法
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US20120138337A1 (en) Printed circuit board and method of manufacturing the same
TW201503771A (zh) 配線基板
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
KR20060105595A (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US20160353576A1 (en) Electronic component built-in substrate and electronic device
JP2004119729A (ja) 回路装置の製造方法
TWI405314B (zh) 具有無墊式導電跡線之封裝用基板
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TWI530240B (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150