KR20060105595A - 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 - Google Patents

플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 Download PDF

Info

Publication number
KR20060105595A
KR20060105595A KR1020060029004A KR20060029004A KR20060105595A KR 20060105595 A KR20060105595 A KR 20060105595A KR 1020060029004 A KR1020060029004 A KR 1020060029004A KR 20060029004 A KR20060029004 A KR 20060029004A KR 20060105595 A KR20060105595 A KR 20060105595A
Authority
KR
South Korea
Prior art keywords
bump
layer
flexible printed
wiring board
printed wiring
Prior art date
Application number
KR1020060029004A
Other languages
English (en)
Other versions
KR100831514B1 (ko
Inventor
히로카즈 카와무라
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20060105595A publication Critical patent/KR20060105595A/ko
Application granted granted Critical
Publication of KR100831514B1 publication Critical patent/KR100831514B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F17/00Coin-freed apparatus for hiring articles; Coin-freed facilities or services
    • G07F17/0064Coin-freed apparatus for hiring articles; Coin-freed facilities or services for processing of food articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F13/00Coin-freed apparatus for controlling dispensing or fluids, semiliquids or granular material from reservoirs
    • G07F13/04Coin-freed apparatus for controlling dispensing or fluids, semiliquids or granular material from reservoirs by weight
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Food Science & Technology (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

고밀도 실장 시에도 배선 위에 범프를 형성할 수 있는 플렉서블 프린트 배선판의 제조 방법 및 고밀도 실장을 높은 신뢰성으로 행할 수 있는 플렉서블 프린트 배선판을 제공한다.
절연층(12)과, 이 절연층(12)의 적어도 일측면에 적층된 도체층(11)을 패터닝하여 형성됨과 함께 반도체칩이 실장되는 배선 패턴을 구비하는 플렉서블 프린트 배선판의 제조 방법에 있어서, 상기 도체층 위에 포토레지스트를 도포함과 함께 제 1 마스크(41)를 개재하여 노광하고 현상하여 제 1 레지스트 패턴(42)을 형성한 후 상기 도체층(11)을 두께 방향으로 관통할 때까지 에칭하여 제 1 배선 패턴(21)을 얻는 제 1 에칭 공정과, 상기 제 1 레지스트 패턴(42)을 제 2 마스크(43)를 개재하여 노광하고 현상하여 상기 제 1 레지스트 패턴의 일부만 남긴 제 2 레지스트 패턴(44)을 형성한 후 상기 제 1 배선 패턴 중 상기 제 2 레지스트 패턴(44)으로 덮인 일부를 도체층(11)의 두께가 두꺼운 부분(31b)으로 남기고, 다른 부분을 도체층의 두께 방향으로 도중까지 하프 에칭하여 상기 두꺼운 부분보다 두께가 상대적으로 얇은 부분으로 하여 제 2 배선 패턴(31a)을 얻는 제 2 에칭 공정을 가진다.

Description

플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트 배선판{Method for producing flexible printed wiring board and flexible printed wiring board}
도 1은 본 발명의 실시형태 1에 따른 플렉서블 프린트 배선판(COF용 테이프)을 나타내는 개략평면도 및 단면도이다.
도 2는 본 발명의 실시형태 1에 따른 플렉서블 프린트 배선판의 범프의 외관을 나타내는 사시도이다.
도 3은 본 발명의 실시형태 1에 따른 플렉서블 프린트 배선판의 제조 공정의 모습을 나타내는 개략도이다.
도 4는 플렉서블 프린트 배선판의 기판과의 접속 상태를 나타내는 개략도이다.
[참조부호에 대한 간단한 설명]
10…COF용 적층 필름
11…도체층
12…절연층
13…이형층
20…COF용 캐리어 테이프
21…배선 패턴
22…스프로켓 홀
23…절연 보호층
31…이너 리드
31a…배선
31b…범프
32…아우터 리드
32a…배선
32b…범프
40…포토레지스트 재료 도포층
42…레지스트 패턴
43…포토마스크
44…범프용 레지스트 패턴
51…LCD 패널
52…접속 재료(NCP, NCF, ACF 등)
[특허문헌 1] 일본 특허 제 3350352호 공보(특허 청구의 범위, 단락 [0005] 등)
[특허문헌 2] 일본 특허 공개 평 11-312857호 공보(특허 청구의 범위 등)
[특허문헌 3] 일본 특허 공개 제 2003-218009호 공보(특허 청구의 범위, 발명의 실시형태 등)
[특허문헌 4] 일본 특허 공개 제 2004-328001호 공보(특허 청구의 범위, 발명의 실시형태 등)
본 발명은 IC 혹은 LSI 등의 전자 부품을 실장하는 COF용 캐리어 테이프, COF용 플렉서블 프린트 회로(FPC) 등에 사용하기에 바람직한 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트 배선판에 관한 것이다.
전자 산업의 발달에 수반하여 IC(집적 회로), LSI(대규모 집적 회로) 등의 전자 부품을 실장하는 프린트 배선판의 수요가 급격히 증가하고 있다. 또한, 전자기기의 소형화, 경량화, 고기능화가 요구되고 있으며, 이들 전자 부품의 실장 방법으로서 최근 TAB(Tape Automated Bonding) 테이프, T-BGA(Ball Grid Array), ASIC용 TAB 테이프 등의 전자 부품 실장용 필름 캐리어 테이프, 및 FPC(플렉서블 프린트 회로)를 이용한 실장 방식이 채용되고 있다. 특히, PC나 휴대전화 등과 같이 고정밀화, 박형화, 액정화면의 프레임 면적의 협소화가 요구되고 있는 액정 표시 소자(LCD)를 사용하는 전자 산업에서 있어서 그 중요성이 날로 높아지고 있다.
또한, 보다 작은 스페이스에서 보다 고밀도의 실장을 행하는 실장 방법으로서, 베어 IC칩을 플렉서블 프린트 배선판 위에 직접 탑재하는 COF(Chip·on·Film)가 실용화되어 있다.
이 COF에 사용되는 플렉서블 프린트 배선판은 일반적으로는 디바이스 홀을 구비하지 않기 때문에 도체층과 절연층이 미리 적층된 적층 필름이 사용되고, IC칩의 배선 패턴 위에 직접 탑재 시에는, 예를 들어, 절연층을 투과하여 보이는 이너 리드나 위치 결정 마크를 개재하여 위치 결정을 행하고, 그 상태로 가열 툴에 의해 IC칩의 리드 전극에 마련된 금 범프와 배선 패턴, 즉 이너 리드와의 접합이, 예를 들어, Au-Sn 공정을 이용한 열 압착에 의해 행해진다(예를 들어, 특허 문헌 1참조).
한편, IC칩에 금 범프를 마련하는 대신에 이너 리드에 범프를 마련하는 기술은 공지되어 있다. 예를 들어, 범프를 하프 에칭으로 형성한 후 범프를 포함하는 배선 패턴을 형성하는 방법이 개시되어 있다(특허 문헌 2 참조). 그러나, 이 방법에서는 레지스터의 도포 및 포트리소그래프 공정을 2회 반복하지 않으면 안 되어 프로세스가 번잡한 문제점이 있다.
또한, 동일한 레지스트 패턴을 2회 노광·현상하여 서로 다른 에칭 패턴으로서 사용하여 2회 에칭을 행하는 방법이 제안되어 있다(특허 문헌 3 참조). 그러나, 이 방법으로 범프 부착 패턴을 형성하고자 하면 2번째 에칭에서 배선 간의 홈을 2회의 에칭으로 형성할 필요가 있어 미세 패턴에 대응하는 것이 곤란한 문제점이 있다.
또한, 배선 위에 부착한 레지스터 필름을 현상노광하여 필름에 개구부를 형성하고, 이 개구부에 구리도금을 행하여 범프를 형성하는 방법이 제안되어 있다(특허 문헌 4 참조).
그러나, 이 방법에는 고밀도, 예를 들어, 30㎛ 피치가 되면 배선의 바닥 폭 이 15㎛이고, 상단 폭이 12㎛ 정도가 되어 이 위에 직경 10㎛의 개구부를 형성하여 구리 도금을 행하게 되어 도금에 공동이 생기거나 범프의 높이에 편차가 생겨 IC칩 접속시에 접촉 불량이 생기는 문제점이 있다. 또한, 필름의 현상 후의 단면 형상의 관계에서 범프가 역 원추 사다리꼴이 되는 경향이 되어 접합 시에 프린트 배선판에 응력이 집중되어 패턴이 가라앉아 버리는 문제점이 있다. 또한, 구리 도금 시에 배선의 측면에도 구리가 부착될 가능성이 있어 인접하는 배선과 쇼트하는 문제점이 있다. 또한, 이 방법에서도 레지스터를 마련하는 공정, 노광·현상 공정을 2회 행하지 않으면 안 되는 문제점이 있다.
본 발명은 이와 같은 실정에 착안하여 고밀도 실장 시에도 배선 위에 범프를 형성할 수 있는 플렉서블 프린트 배선판의 제조 방법 및 고밀도의 실장을 높은 신뢰성으로 행할 수 있는 플렉서블 프린트 배선판을 제공하는 것을 과제로 한다.
상기 과제를 해결하는 본 발명의 제 1 양태는, 절연층과, 이 절연층의 적어도 일측면에 적층된 도체층을 패터닝하여 형성됨과 함께 반도체칩이 실장되는 배선 패턴을 구비하는 플렉서블 프린트 배선판의 제조 방법에 있어서, 상기 도체층 위에 포토레지스트를 도포함과 함께 제 1 마스크를 개재하여 노광하고 현상하여 제 1 레지스트 패턴을 형성한 후, 상기 도체층을 두께 방향으로 관통할 때까지 에칭하여 제 1 배선 패턴을 얻는 제 1 에칭 공정과, 상기 제 1 레지스트 패턴을 제 2 마스크를 개재하여 노광하고 현상하여 상기 제 1 레지스트 패턴의 일부만 남긴 제 2 레지 스트 패턴을 형성한 후 상기 제 1 배선 패턴 중 상기 제 2 레지스트 패턴으로 덮인 일부를 도체층의 두께가 두꺼운 부분으로 남기고, 다른 부분을 도체층의 두께 방향으로 도중까지 하프 에칭하여 상기 두꺼운 부분보다 두께가 상대적으로 얇은 부분으로 하여 제 2 배선 패턴을 얻는 제 2 에칭 공정을 가지는 것을 특징으로 하는 플렉서블 프린트 배선판의 제조 방법이다.
이와 같은 제 1 양태에서는, 제 1 에칭으로 도체층을 두께 방향으로 모두 에칭하여 배선 패턴을 형성한 후, 제 1 에칭을 행한 레지스트 패턴을 다시 노광·현상하여 배선 패턴의 배선을 하프 에칭하여 배선 위의 두꺼운 부분을 형성하기 때문에 매우 고밀도의 배선 패턴에 대응할 수 있다.
본 발명의 제 2 양태는, 제 1 양태에 있어서 상기 두꺼운 부분이 배선 위에 형성된 범프인 것을 특징으로 하는 플렉서블 프린트 배선판의 제조 방법이다.
이와 같은 제 2 양태에서는, 고밀도의 배선 위에 범프가 높은 정밀도로 형성될 수 있다.
본 발명의 제 3 양태는, 제 2 양태에 있어서 상기 범프 위에 혹 또는 침상의 노즐을 형성하는 공정을 더 구비하는 것을 특징으로 하는 플렉서블 프린트 배선판의 제조 방법이다.
이와 같은 제 3 양태에서는, 범프의 상단부에 유연성을 가지는 노즐이 형성되기 때문에 ACF를 이용하지 않고 접속이 가능하며, 저접속 저항에서의 접속이 가능하다.
본 발명의 제 4 양태는, 절연층과, 이 절연층의 적어도 일측면에 적층된 도 체층을 패터닝하여 형성됨과 함께 반도체칩이 실장되는 배선 패턴을 구비하는 플렉서블 프린트 배선판으로서, 상기 배선 패턴의 상기 반도체칩이 실장되는 이너 리드 및 아우터 리드 중 적어도 일측의 배선 위에는 당해 반도체칩의 리드 전극과 접속되는 범프가 당해 배선 패턴과 일체로 형성되어 있고, 상기 범프의 폭 방향 양측면과 당해 범프가 형성된 배선의 폭 방향 양측면이 각각 동일면으로 되어 있는 것을 특징으로 하는 플렉서블 프린트 배선판이다.
이와 같은 제 4 양태에서는, 배선 위에 배선의 폭과 동일한 범프를 가지기 때문에 고밀도의 배선이라도 높은 정밀도로 IC칩이나 기판면과의 접합이 가능한 것이다.
본 발명의 제 5 양태는, 제 4 양태에 있어서, 상기 범프가 상기 배선을 하프 에칭함으로써 형성된 것을 특징으로 하는 플렉서블 프린트 배선판이다.
이와 같은 제 5 양태에서는, 패터닝된 배선을 하프 에칭함으로써 범프가 형성되어 있기 때문에 배선과의 위치 어긋남이 없어 고밀도 배선에 대응할 수 있다.
본 발명의 제 6 양태는, 제 4 또는 제 5 양태에 있어서, 상기 도체층이 구리층이고, 적어도 상기 범프의 상단면에 주석 도금층 또는 니켈 도금 하지 금 도금층이 마련되어 있는 것을 특징으로 하는 플렉서블 프린트 배선판이다.
이와 같은 제 6 양태에서는, Sn도금층의 경우에는 범프는 IC칩의 Al증착부 위에 Au층이 형성된 전극과 이너 리드 본딩되어 Sn-Au 공정에 의해 접합 가능하고, 니켈 도금 하지 금도금의 경우에는 범프는 IC칩의 Al증착부의 전극과 직접 이너 리드 본딩되어 Al-Au 공정에 의해 접합 가능해진다
본 발명의 제 7 양태는, 제 4 양태 내지 제 6 양태 중 어느 양태에 있어서, 상기 범프 위에는 혹 또는 침상의 노즐을 구비하는 것을 특징으로 하는 플렉서블 프린트 배선판에 있다.
이와 같은 제 7 양태에서는, 범프의 상단부에 유연성을 가지는 노즐을 구비하기 때문에 ACF를 이용하지 않고 접속 가능하며, 저접속 저항에서의 접속이 가능하다.
이하, 본 발명의 실시형태에 따른 플렉서블 프린트 배선판의 제조 방법을 본 발명의 플렉서블 프린트 배선판의 제조를 일례로 들어 설명한다. 본 발명이 이에 한정되는 것이 아님은 말할 필요도 없다.
(실시형태 1)
도 1은 실시형태 1에 따른 플렉서블 프린트 배선판의 개략 평면도 및 단면도를 나타낸다. 한편, 도시한 것은 제품 한 개분의 플렉서블 프린트 배선판이며, 플렉서블 프린트 배선판은 길이가 긴 테이프 상태로 연속적으로 제조되고, 또한 일반적으로는 테이프 상태로 배송되면서 IC칩 등의 전자 부품을 실장한 후 한 제품마다 절단되나, 절단 후 실장되는 경우도 있다. 이하, 테이프상 플렉서블 프린트 배선판으로서 설명한다.
이하에 설명하는 일실시형태에서는 COF용 캐리어 테이프를 실시예에 근거하여 설명한다. 한편, 이하의 실시형태에서는 COF용 캐리어 테이프를 예로 들어 설명하나, COF용 FPC에 대해서도 마찬가지로 행할 수 있음은 말할 필요도 없다.
도 1의 (a), (b)에 나타내는 바와 같이, 본 실시형태의 COF용 캐리어 테이 프(20)는 구리층으로 이루어지는 도체층(11)과 폴리이미드 필름으로 이루어지는 절연층(12)으로 이루어지는 COF용 적층 필름을 이용하여 제조된 것으로, 도체층(11)을 패터닝한 배선 패턴(21)과 배선 패턴(21)의 폭 방향 양측에 마련된 스프로켓 홀(22)을 가진다. 또한, 배선 패턴(21)은 절연층(12)의 표면에 연속적으로 마련되어 있다.
여기서, 배선 패턴(21)은 IC칩 등을 실장하는 이너 리드(31)와 기판 등과 접합되는 아우터 리드(32)를 구비하고, 이너 리드(31) 및 아우터 리드(32)의 각 배선(31a, 32a)의 단부 근방에는 범프(31b, 32b)가 배선(31a, 32a)과 일체로 형성되어 있다.
범프(31b, 32b)는 도 2에 나타내는 바와 같이, 배선(31a, 32a)의 폭과 동일 폭을 가지고 배선(31a, 32a)의 폭 방향의 측면과 범프(31b, 32b)의 폭 방향의 측면이 동일 평면으로 되어 있다. 이는 후술하는 본 발명의 에칭 프로세스에 의해 형성된 것으로 이 에칭 프로세스를 채용함으로써 배선(31a, 32a)의 피치가 고밀도가 되더라도 배선(31a, 32a)의 폭과 동일한 범프(31b, 32b)를 비교적 용이하게 형성할 수 있다. 이에 의해, 이너 리드(31)에 관해서는, IC칩과의 접합이 안정적이고 또한 높은 신뢰성을 유지한 상태로 행하는 것이 가능하다. 또한, 아우터 리드(32)에 관해서는, 범프(32b)가 없는 상태면 통상적으로는 이방성 도전 재료를 이용한 이방성 도전 필름(ACF)을 이용하여 LCD 패널 등과 높은 압력으로 접합할 필요가 있으나 범프(32b)를 마련함으로써 낮은 압력으로 접합 가능하다.
또한, 배선 패턴(21) 위에는 솔더 레지스트 잉크를 스크린 인쇄법으로 도포 하여 형성한, 혹은 필름을 첨부한 절연 보호층(23)을 가진다. 또한, 절연층(12)의 이면(裏面)측의 적어도 IC칩 등의 전극과 이너 리드를 본딩할 때에 본딩 툴이 닿는 영역에는 이형제를 도포하거나, 혹은 전사용 이형층을 전사함으로써 이형층(13)이 마련되어 있다. 한편, 이형층(13)은 절연층(12)의 이면 전체에 마련되어 있어도 된다. 또한, 배선 패턴은 절연층(12)의 양면에 형성되어 있어도 되고(2-금속 COF용 캐리어 테이프), 이 경우에는 가열 툴이 접촉하는 영역에만 이형제를 도포하거나, 혹은 전사용 이형층을 전사함으로써 이형층(13)을 형성하면 된다. 물론, 이형층(13)은 반드시 마련되어 있을 필요는 없다.
여기서, 도체층(11)으로서는, 구리 외에 알루미늄, 금, 은 등을 사용할 수도 있으나 구리층이 일반적이다. 또한, 구리층으로서는, 증착이나 도금으로 형성한 구리층, 전해 동박, 압연 동박 등 어느 것이나 사용할 수가 있다. 도체층(11)의 두께는 일반적으로는 1㎛ ~ 70㎛이고, 바람직하게는 5㎛ ~ 35㎛이다.
한편, 절연층(12)으로서는, 폴리이미드 외에 폴리에스테르, 폴리아미드, 폴리에테르설폰, 액정 폴리머 등을 이용할 수 있으나, 피로메리트산 2 무수물과 4, 4'-디아미노디페닐에테르의 중합에 의해 얻어지는 전방향족 폴리이미드(예를 들어, 상품명: 카프톤(Kapton) EN; 도레이·듀퐁사 제품)나 비페닐테트라카르본산-2 무수물과 파라페닐렌디아민(PPD)의 중합물(예를 들어, 상품명 : 유피렉스(UPILEX) S; 우베흥산사 제품)을 이용하는 것이 바람직하다. 한편, 절연층(12)의 두께는 일반적으로는 12.5㎛ ~ 125㎛이고, 바람직하게는 12.5㎛ ~ 75㎛, 더욱 바람직하게는 12.5㎛ ~ 50㎛이다.
여기서, COF용 적층 필름은, 예를 들어, 동박으로 이루어지는 도체층(11) 위에 폴리이미드 전구체나 바니시(varnish)를 포함하는 폴리이미드 전구체 수지 조성물을 도포하여 도포층을 형성하고, 용제를 건조시켜 권취한 후, 이어서 산소를 퍼지한 경화로 내에서 열 처리하고, 이미드화하여 절연층(12)으로 함으로써 형성되나, 물론 이에 한정되는 것은 아니다.
한편, 이형층(13)은, 실라잔(silazane) 화합물을 함유하는 실리콘계 이형제나 실리카 졸을 함유하는 이형제를 이용하여 형성할 수 있다. 이형층(13)은 이형제를 도포 등에 의해 마련한 후 가열 처리하여 절연층(12)과 견고하게 접합하는 것이 바람직하다. 한편, 이형층(13)의 두께는 파장 분산형 형광 X선 분석 장치로 검출되는 Si 강도가 0.15kcps ~ 2.5kcps, 바람직하게는 0.3kcps ~ 1.0kcps, 더욱 바람직하게는 O.5kcps±O.lkcps 정도가 되는 막 두께가 되도록 한다.
이러한 본 발명의 COF용 캐리어 테이프는, 예를 들어, 반송되면서 반도체칩의 실장이나 프린트 기판 등으로의 전자 부품의 실장 공정에 이용되어 COF 실장되나, 이때 절연층(12) 및 이형층(13)의 적층 영역의 광 투과성이 파장 600nm로 측정된 경우에 50% 이상이므로, 절연층(12)측으로부터 배선 패턴(21)(예를 들어, 이너 리드(31))를 CCD 등으로 화상 인식할 수 있고, 또한 실장하는 반도체칩이나 프린트 기판의 배선 패턴을 인식할 수 있어 화상 처리에 의해 상호 위치 맞춤을 양호하게 행할 수 있어 높은 정밀도로 전자 부품을 실장할 수가 있다.
이어서, 상술한 COF용 캐리어 테이프의 일 제조 방법을 도 3을 참조하면서 설명한다.
도 3의 (a)에 나타내는 바와 같이, COF용 적층 필름(10)을 준비하고, 도시하지는 않으나 펀칭 등에 의해 도체층(11) 및 절연층(12)을 관통하여 상술한 스프로켓 홀(22)을 형성한다. 이 스프로켓 홀(22)은 절연층(12)의 표면상으로부터 형성해도 되고 또한 절연층(12)의 이면으로부터 형성해도 된다. 다음에, 도 3의 (b)에 나타내는 바와 같이, 일반적인 포토리소그래피법을 이용하여, 도체층(11) 위의 배선 패턴(21)이 형성되는 영역에 걸쳐, 예를 들어, 포지티브형 포토레지스트 재료 도포 용액을 도포하여 포토레지스트 재료 도포층(40)을 형성한다. 물론, 네가티브형 포토레지스트 재료를 이용해도 된다. 또한, 스프로켓 홀(22) 내부에 위치 결정 핀을 삽입하여 절연층(12)의 위치 결정을 행한 후, 포토마스크(41)를 개재하여 노광·현상함으로써 포토레지스트 재료 도포층(40)을 패터닝하여 도 3의 (c)에 나타내는 바와 같은 배선 패턴용 레지스트 패턴(42)을 형성한다. 이어서, 배선 패턴용 레지스트 패턴(42)을 마스크 패턴으로 하여 도체층(11)을 두께 방향으로 관통하도록 에칭액으로 용해하여 제거함으로써 도 3의 (d)에 나타내는 바와 같이, 배선 패턴(21)을 형성한다. 도 3의 (d)의 우측에는 좌측의 도면과 90°교차하는 배선 패턴(21)의 배선(31a)의 단면을 나타낸다.
이어서, 도 3의 (e)에 나타내는 바와 같이, 배선 패턴용 레지스트 패턴(42)을 그대로 사용하여, 상술한 범프(31b)의 형성 영역만을 덮는 마스크 패턴을 가지는 포토마스크(43)를 개재하여 다시 노광하고 현상하여 도 3의 (f)에 나타내는 바와 같이, 범프(31b)의 형성 영역에 범프용 레지스트 패턴(44)을 남긴다. 그리고 이 상태로, 배선(31a)을 두께 방향으로 하프 에칭하여 범프(31b)를 일체로 가지는 배 선(31a)을 형성한다.
이때, 범프(31b)의 측면과 그 아래의 배선(31a)의 측면은 최초의 에칭에 의해 일체로 형성되어 있기 때문에 동일면으로 되어 있어 범프(31b)의 폭은 배선(31a)의 폭과 대략 동일해진다. 한편, 범프(32b)도 동시에 마찬가지로 형성할 수 있다.
계속해서, 필요에 따라 배선 패턴(21)에 주석 도금 등의 도금 처리를 행한 후, 도포법에 의해 이형층(13)을 절연층(12)의 배선 패턴(21)측의 면과 반대면 상에 적어도 IC칩 등의 전극과 이너 리드를 본딩하는 영역을 포함하도록 형성한다. 상기 이형층(13)은 도포하여 건조하기만 하면 되나, 가열 툴과 열 융착하지 않는 이형 효과를 향상시키기 위해서는 가열 처리를 행하는 것이 바람직하다. 여기서, 가열 조건으로서는, 예를 들어, 가열 온도를 50℃ ~ 200℃, 바람직하게는 100℃ ~ 200℃로 하고, 가열 시간을 1분 ~ 120분, 바람직하게는 30분 ~ 120분으로 하는 것이 좋다. 이 가열 처리는 솔더 레지스트의 경화와 동시에 행해도 된다.
이어서, 예를 들어, 스크린 인쇄법을 이용하여 절연 보호층(23)을 형성한다. 그리고 절연 보호층(23)으로 덮이지 않은 이너 리드(31) 및 아우터 리드(32)에 필요에 따라 금속 도금을 행한다. 금속 도금층은 특별히 한정되지 않으며 용도에 따라 적절히 마련하면 되며, 주석 도금, 주석 합금 도금, 니켈 도금 및 금 도금, 금 합금 도금, Sn-Bi 등의 무연 땜납 도금 등을 행한다.
상술한 실시형태에서는, 배선 패턴(21)이나 스프로켓 홀(22) 등으로 이루어지는 캐리어 패턴을 1열 구비한 COF용 캐리어 테이프(20)를 예시하여 설명하였으 나, 이에 한정되지 않으며, 예를 들어, 캐리어 패턴을 복수열 병설한 다수 조의 전자 부품 실장용 필름 캐리어 테이프여도 된다.
또한, 상술한 실시형태에서는, COF용 캐리어 테이프인 전자 부품 실장용 필름 캐리어 테이프를 예시하였으나, 그 외의 전자 부품 실장용 필름 캐리어 테이프, 예를 들어, TAB, CSP, BGA, μ-BGA, FPC, ASIC 테이프 타입 등이어도 되며, 그 구성 등도 한정되는 것은 아니다.
(실시예 1)
12㎛ 두께의 동박을 두께 40㎛의 폴리이미드 필름에 라미네이트한 적층 필름(에스파넥스 M: Nippon Steel Chemical(주)사 제품)의 동박측에 포지티브형 액체 포토 레지스트 FR200(롬앤드하스사 제품)을 점도 30cps로 4㎛ ~ 5㎛ 두께로 전면에 롤러 도포기로 도포하여 건조한 후, 소정의 배선 회로 패턴(본 예에서는 50㎛ 피치로 720개 배열한 35㎛ 폭의 직선 배선을 아우터 리드로서 포함한다)을 형성한 글래스제 포토마스크를 개재하여 자외선(320mJ/㎠) 조사하여 노광하였다.
이어서, 현상함으로써 포토레지스트 패턴을 형성하고, 염화 제 2 구리+염산+과산화수소 용액을 분무하여 1.2kg/㎠로 연속 에칭하였다. 에칭 후, 염산으로 산세하고 수세하여 아우터 리드를 포함하는 배선 패턴을 얻었다. 이때 배선 패턴 위에 레지스트 패턴을 남긴 상태로 둔다.
이어서, 아우터 리드에 형성하는 범프부를 연속하여 덮는 스트라이프를 가지는 마스크 패턴을 이용하여 다시 노광했다. 이때의 노광량은 450mJ/㎠로 하였다. 그 후, 레지스트 패턴을 현상하고 상술한 에칭과 동일한 에칭액으로 하프 에칭하여 4㎛ 두께로 하고, 배선 패턴의 레지스트 패턴이 잔존하지 않은 부분이 얇아져 범프부가 8㎛ 두께의 두꺼운 부분이 되어 돌출되어 있는 아우터 리드를 형성하였다. 한편, 범프부의 상면은 21㎛×30㎛였다.
이와 같이 형성한 범프는 배선과 대략 동일 폭으로 완성되어 있고 범프의 측면과 배선의 측면은 경사져 있으나 동일면으로 되어 있으며, 폭 방향으로 위치 어긋남이 없고 팽창도 없었다.
이 범프의 상면에 무전해 주석 도금을 행하여 아우터 리드에 범프를 가지는 플렉서블 프린트 배선판으로 하였다. 이 플렉서블 프린트 배선판은 아우터 리드에 범프를 가지기 때문에 LCD기판 등과 ACF 등을 이용하여 행하는 접속을 비교적 낮은 압력으로 행할 수 있다.
(실시예 2)
본 실시예에서는 범프 위에 혹 또는 침상의 노즐을 형성하여 LCD기판 등과의 접합성을 향상시킨 예를 나타낸다.
본 실시예는 15㎛ 두께의 동박을 두께 40㎛의 폴리이미드 필름에 라미네이트한 적층 필름(에스파넥스 M: Nippon Steel Chemical(주)사 제품)을 이용하여 실시예 1과 마찬가지로 에칭 공정을 실시하여 범프를 형성하였으나, 범프를 에칭에 의해 형성하기까지는 실시예 1과 마찬가지이므로 설명은 생략한다.
에칭 공정이 종료된 후, 솔더레지스트 잉크를 아우터 리드 및 이너 리드 이외의 부분에 인쇄했다.
이어서, 황산구리 용액(Cu:8gr/L, 황산:100gr/L)에 β-나프토퀴놀 린(naphthoquinoline)을 50ppm 첨가한 도금욕으로 30℃ 조건하에서 Dk = 3A/d㎡으로 15초간 도금하고, 1A/d㎡으로 통상의 석출 상태로 하여 Cu 부착 도금하여 노즐을 아우터 리드 및 이너 리드의 도체 표면에 고착시켰다. 그 후, 그 위에 O.35㎛의 니켈(Ni) 도금을 하고, 또한 O.35㎛ 두께로 금 도금을 하여 Cu도체 위에 충분히 강하게 부착한 10㎛ 높이의 노즐을 형성하였다. 한편, Ni 도금은 설파민산 Ni 용액을 이용하여 55℃에서 1.3A/d㎡×80초의 도금 조건으로, Au 도금은 시안화금 칼륨 용액을 이용하여 65℃에서 O.4A/d㎡×90초의 도금 조건으로 각각 실시하였다.
이와 같이 하여 얻은 COF는 폭 48mm이고 아우터 리드의 피치는 120㎛이며 선폭은 44㎛이고 노즐부를 제외한 범프의 높이는 8㎛, 범프의 상단부의 치수는 28㎛×42㎛였다.
이와 같이 형성된 COF는 범프 위에 노즐을 가지기 때문에 이방성 도전 필름(ACF)을 이용하지 않더라도 비도전성 페이스트(NCP)나 비도전성 필름(NCF)을 개재하여, 예를 들어, LCD 패널과 높은 정밀도로 접속가능해진다. 즉, 범프에서만 접촉하는 상단부가 딱딱하기 때문에 NCP나 NCF에 접속하기에는 온도 사이클 등의 신뢰성이 불충분하나, 유연성이 있는 노즐이나 혹을 범프 상단부에 마련함으로써 종래와 같은 ACF를 이용하지 않고 NCP나 NCF를 이용하여 접속이 가능하여 저접촉 저항으로 접속가능하다.
(그 외의 실시예)
상술한 실시예의 범프는 배선에 1개 마련하였으나, 상술한 바와 같이 LCD 기판 등과 접속하는 배선판의 아우터 리드의 범프는 배선의 길이 방향으로 복수개 마 련해도 되며 이 경우 접속의 신뢰성 향상으로 이어진다.
이러한 범프를 복수개 마련한 예를 도 4에 나타내어, LCD 등의 기판(51)과 접속된 상태를 나타낸다. 이 경우, 배선(32a)에는 길이 방향으로 3개의 범프(32b) 가 마련되어 있다. 한편, 범프(32b) 사이에 충진된 상태로 도시되어 있는 것이 NCP 나 NCF 등의 접속 재료(52)이다. 물론, 이 경우 이방성 도전 재료(ACF)를 이용하여 접속해도 된다.
본 발명의 플렉서블 프린트 배선판의 제조 방법에 따르면, 비교적 간단한 에칭 프로세스로 고밀도 배선 위에 두꺼운 부분을 높은 정밀도로 형성할 수 있어 배선 위에 높은 정밀도로 형성된 범프 부착 플렉서블 프린트 배선판을 얻을 수 있다.
또한, 본 발명의 플렉서블 프린트 배선판은 배선 위에 동일 폭의 범프가 높은 정밀도로 마련되어 있기 때문에 고밀도 배선 패턴에도 대응할 수 있어 IC칩 등과의 고정밀 접합이 실현 가능하다.

Claims (8)

  1. 절연층과, 이 절연층의 적어도 일측면에 적층된 도체층을 패터닝하여 형성됨과 함께 반도체칩이 실장되는 배선 패턴을 구비하는 플렉서블 프린트 배선판의 제조 방법에 있어서,
    상기 도체층 위에 포토레지스트를 도포함과 함께 제 1 마스크를 개재하여 노광하고 현상하여 제 1 레지스트 패턴을 형성한 후, 상기 도체층을 두께 방향으로 관통할 때까지 에칭하여 제 1 배선 패턴을 얻는 제 1 에칭 공정과,
    상기 제 1 레지스트 패턴을 제 2 마스크를 개재하여 노광하고 현상하여 상기 제 1 레지스트 패턴의 일부만 남긴 제 2 레지스트 패턴을 형성한 후 상기 제 1 배선 패턴 중 상기 제 2 레지스트 패턴으로 덮인 일부를 도체층의 두께가 두꺼운 부분으로 남기고, 다른 부분을 도체층의 두께 방향으로 도중까지 하프 에칭하여 상기 두꺼운 부분보다 두께가 상대적으로 얇은 부분으로 하여 제 2 배선 패턴을 얻는 제 2 에칭 공정을 가지는 것을 특징으로 하는 플렉서블 프린트 배선판의 제조 방법.
  2. 제 1항에 있어서,
    상기 두꺼운 부분이 배선 위에 형성된 범프인 것을 특징으로 하는 플렉서블 프린트 배선판의 제조 방법.
  3. 제 2항에 있어서,
    상기 범프 위에 혹 또는 침상의 노즐을 형성하는 공정을 더 구비하는 것을 특징으로 하는 플렉서블 프린트 배선판의 제조 방법.
  4. 절연층과, 이 절연층의 적어도 일측면에 적층된 도체층을 패터닝하여 형성됨과 함께 반도체칩이 실장되는 배선 패턴을 구비하는 플렉서블 프린트 배선판으로서,
    상기 배선 패턴의 상기 반도체칩이 실장되는 이너 리드 및 아우터 리드 중 적어도 일측의 배선 위에는 당해 반도체칩의 리드 전극과 접속되는 범프가 당해 배선 패턴과 일체로 형성되어 있고,
    상기 범프의 폭 방향 양측면과 당해 범프가 형성된 배선의 폭 방향 양측면이 각각 동일면으로 되어 있는 것을 특징으로 하는 플렉서블 프린트 배선판.
  5. 제 4항에 있어서,
    상기 범프가 상기 배선을 하프 에칭함으로써 형성된 것을 특징으로 하는 플렉서블 프린트 배선판.
  6. 제 4항에 있어서,
    상기 도체층이 구리층이고, 적어도 상기 범프의 상단면에는 주석 도금층, 또는 니켈 도금 하지 및 금 도금층이 마련되어 있는 것을 특징으로 하는 플렉서블 프린트 배선판.
  7. 제 5항에 있어서,
    상기 도체층이 구리층이고, 적어도 상기 범프의 상단면에는 주석 도금층, 또는 니켈 도금 하지 및 금 도금층이 마련되어 있는 것을 특징으로 하는 플렉서블 프린트 배선판.
  8. 제 4항 내지 제 7항 중 어느 한 항에 있어서,
    상기 범프 위에는 혹 또는 침상의 노즐을 구비하는 것을 특징으로 하는 플렉서블 프린트 배선판.
KR1020060029004A 2005-03-30 2006-03-30 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 KR100831514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005097369A JP2006278837A (ja) 2005-03-30 2005-03-30 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JPJP-P-2005-00097369 2005-03-30

Publications (2)

Publication Number Publication Date
KR20060105595A true KR20060105595A (ko) 2006-10-11
KR100831514B1 KR100831514B1 (ko) 2008-05-22

Family

ID=37030621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029004A KR100831514B1 (ko) 2005-03-30 2006-03-30 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판

Country Status (5)

Country Link
US (1) US20060220242A1 (ko)
JP (1) JP2006278837A (ko)
KR (1) KR100831514B1 (ko)
CN (1) CN1841686A (ko)
TW (1) TW200642020A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104034B2 (ja) * 2007-05-23 2012-12-19 日立化成工業株式会社 異方導電接続用フィルム及びリール体
CN102595783A (zh) * 2011-07-27 2012-07-18 田茂福 新型led线路板及方法
US9041892B2 (en) * 2011-08-05 2015-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tape substrate for chip on film structure of liquid crystal panel
CN102323682B (zh) * 2011-08-05 2013-06-26 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
CN102253513A (zh) * 2011-08-17 2011-11-23 深圳市华星光电技术有限公司 液晶面板的软板上芯片构造的卷带基板及液晶面板
CN102368471B (zh) * 2011-09-14 2014-04-30 深圳市华星光电技术有限公司 Lcd驱动芯片的cof封装方法与结构
KR101862243B1 (ko) * 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
CN102608777A (zh) * 2011-11-04 2012-07-25 深圳市华星光电技术有限公司 一种cof封装单元及cof封装卷带
CN102508371B (zh) * 2011-12-01 2014-05-21 深圳市华星光电技术有限公司 液晶面板的软板上芯片构造的卷带基板
CN104244599A (zh) * 2013-06-24 2014-12-24 吴晓琴 印刷电路板的制作方法
TWI509750B (zh) * 2013-09-30 2015-11-21 Chipmos Technologies Inc 多晶片捲帶封裝結構
CN103547079B (zh) * 2013-10-24 2017-05-24 中国电子科技集团公司第四十一研究所 一种软介质电路的制作方法
CN103545222B (zh) * 2013-10-24 2017-04-26 中国电子科技集团公司第四十一研究所 一种高可靠性软介质电路的加工制作方法
WO2016190405A1 (ja) * 2015-05-28 2016-12-01 富士フイルム株式会社 回路配線の製造方法、回路配線、入力装置および表示装置
KR102257253B1 (ko) * 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판
CN116093175B (zh) * 2023-03-21 2023-11-03 泉州师范学院 一种大面积图案化锡金属栅线电极的常温制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
JPH1187752A (ja) 1997-09-10 1999-03-30 Citizen Watch Co Ltd 太陽電池とその製造方法およびそのためのフォトリソグラフィ用マスク
JPH11312857A (ja) 1998-04-30 1999-11-09 Hitachi Chem Co Ltd 配線板の製造法およびバンプ付配線基板の製造法
US6399896B1 (en) * 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board

Also Published As

Publication number Publication date
JP2006278837A (ja) 2006-10-12
US20060220242A1 (en) 2006-10-05
CN1841686A (zh) 2006-10-04
KR100831514B1 (ko) 2008-05-22
TW200642020A (en) 2006-12-01

Similar Documents

Publication Publication Date Title
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
KR100588295B1 (ko) 반도체 디바이스 및 그 제조방법
US7198989B2 (en) Method of producing a COF flexible printed wiring board
JP5566200B2 (ja) 配線基板及びその製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
KR100654338B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
JP4058443B2 (ja) 半導体装置及びその製造方法
KR20030017392A (ko) 전자부품 장착용 기판
KR101343019B1 (ko) 플렉서블 배선 기재 및 반도체 장치 그리고 그 제조 방법
KR100861246B1 (ko) Cof필름 캐리어 테이프 및 그 제조 방법
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
US8304665B2 (en) Package substrate having landless conductive traces
TWM582962U (zh) 用於承載晶片的軟質線路基板
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2007158024A (ja) Bga型半導体装置及びその製造方法
JP4033090B2 (ja) 半導体装置用テープキャリアの製造方法
TW202041711A (zh) 用於承載晶片的軟質線路基板及其製造方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법
JP4080681B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
JP2004006523A (ja) Cofフィルムキャリアテープ
JP4305199B2 (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee