KR20040030478A - 반도체 장치용 다층 회로 기판의 제조 방법 - Google Patents

반도체 장치용 다층 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20040030478A
KR20040030478A KR10-2003-7008844A KR20037008844A KR20040030478A KR 20040030478 A KR20040030478 A KR 20040030478A KR 20037008844 A KR20037008844 A KR 20037008844A KR 20040030478 A KR20040030478 A KR 20040030478A
Authority
KR
South Korea
Prior art keywords
circuit board
metal plate
multilayer circuit
pad
layer
Prior art date
Application number
KR10-2003-7008844A
Other languages
English (en)
Other versions
KR100516795B1 (ko
Inventor
나카무라준이치
마츠모토순이치로
고다이라다다시
아라타니히로나리
다부치다카노리
치노다케시
시마다기요타카
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040030478A publication Critical patent/KR20040030478A/ko
Application granted granted Critical
Publication of KR100516795B1 publication Critical patent/KR100516795B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은, 2매의 금속판을 일체화한 복합 금속판(14)을 사용하고, 이 복합 금속판의 양면에 금속판의 에칭액에 실질적으로 에칭되지 않는 금속 재료제의 반도체 소자 접속용 패드와 상기 패드를 노출시키는 개구부를 갖는 절연층을 형성하고, 이 절연층 상에 상기 패드에 접속하고 또한 나중에 형성하는 다른 배선층에 접속하기 위한 패드를 갖는 배선층(26)을 형성하고, 계속해서 필요한 수의 절연층과 배선층을 교대로 형성함으로써 다층 회로 기판 본체(20)를 제작하고, 다층 회로 기판 본체의 최외층의 절연층 상에, 그 위에 위치하는 외부 접속 단자용 패드를 노출시키는 관통 구멍을 구비한 절연층을 형성하고, 이어서 복합 금속판을 분리해 금속판의 편면에 다층 회로 기판 본체를 구비한 중간체(34)를 얻고, 그리고 반도체 소자 탑재 영역에서 상기 금속판을 에칭해 이 영역의 금속판 재료를 제거함으로써 반도체 소자의 탑재 영역을 둘러싸는 프레임(10)을 형성하는 것을 포함하는, 반도체 장치용 다층 회로 기판(50)의 제조 방법에 관한 것이다.

Description

반도체 장치용 다층 회로 기판의 제조 방법{METHOD FOR MANUFACTURING MULTILAYER CIRCUIT BOARD FOR SEMICONDUCTOR DEVICE}
일본국특허공개2000-323613(미국 특허 제6418615호에 대응)에는 도 13에 나타내는 반도체 장치용 다층 회로 기판이 제안되고 있다. 도 13에 나타내는 반도체 장치용 다층 회로 기판(100)에는 도체 배선(102)이 폴리이미드 또는 폴리페닐렌에테르 등의 수지로 이루어지는 절연층(104)을 거쳐서 적층되어 되는 다층 회로 기판 본체(105)가 포함되어 있다. 이러한 다층 회로 기판 본체(105)의 일면 측은 탑재하는 반도체 소자(106)의 전극 단자(108)를 접속하는 반도체 소자 접속용 패드(120a)가 형성된 반도체 소자 탑재면이고, 다층 회로 기판 본체(105)의 다른 면 측은 외부 접속 단자로서의 땜납볼(122)을 장착하는 외부 접속 단자용 패드(124)가 형성된 외부 접속 단자 장착면이다. 이 다층 회로 기판 본체(105)의 반도체 소자 탑재면 및 외부 접속 단자 장착면은 반도체 소자 접속용 패드(120a) 및 외부 접속 단자용 패드(124)를 제외하고, 솔더 레지스트(126)에 의해 덮혀 있다.
이와 같은 다층 회로 기판 본체(105)에 있어서, 각 절연층(104)의 양면에 형성된 도체 배선(102) 및/또는 패드(배선층 끼리 접속하기 위한 패드(120), 외부 접속 단자용 패드(124), 또는 반도체 소자 접속용 패드(120a))는 절연층(104)을 관통해 형성된 비어(128)에 의해 전기적으로 접속되어 있다. 비어(128)는 절연층(104)의 외부 접속 단자 장착면 측에 개구되어 있음과 동시에, 동일한 절연층(104)의 반도체 소자 탑재면 측에 형성된 도체 배선(102) 또는 패드(120, 120a)의 면에 의해 저면이 형성된 개구부(130) 내에 형성되어 있다. 또한, 반도체 장치용 다층 회로 기판(100)의 반송 등의 취급성 등을 향상하기 위해, 다층 회로 기판 본체(105)의 테두리부에, 소정의 강도를 갖는 금속제의 프레임(117)을 접합할 수 있다.
도 13에 나타내는 바와 같은 반도체 장치용 다층 회로 기판(100)은 도 14∼도 16을 참조해 이하에 설명한 바와 같이, 반도체 소자 탑재면을 갖는 반도체 소자 탑재층으로부터 외부 접속 단자 장착면을 갖는 외부 접속 단자 장착층의 방향으로 도체 배선층 및 절연층을 교대로 형성해 제조할 수 있다.
먼저, 금속판으로서의 동판(140)의 일면 측에 시드층(142)을 형성한다(도 14a). 이 시드층(142)은 도 14a에 A로 나타낸 원 부분의 확대도인 도 15에 나타낸바와 같이, 동판(140)의 면에 직접 접촉하는 크롬(Cr)층(141a)과, 크롬층(141a) 상에 형성한 동(Cu)층(141b)으로 이루어진다.
동판(140)의 일면 측에 형성한 시드층(142) 상에 포토레지스트 패턴(도시하지 않음)을 형성하여, 반도체 소자 접속용 패드(120a)를 형성하는 부분의 시드층(142)을 노출시키고, 이어서 시드층(142), 특히 동층(141b)을 급전층으로 하는 전해 도금에 의해서, 반도체 소자(106)(도 13)의 전극 단자(108)가 나중에 접속되는, 동으로 이루어지는 반도체 소자 접속용 패드(120a)를 형성한다(도 14b).
이렇게 해서 형성한 반도체 소자 접속용 패드(120a)를 덮도록, 열경화성 수지인 폴리이미드 수지를 인쇄 등에 의해 도포하고, 경화시켜 절연층(104)을 형성한다(도 14c). 계속해서, 절연층(104)에 YAG 레이저광이나 탄산 가스 레이저광 등의 레이저광에 의해 비어 형성용의 개구부(130)를 형성한다(도 14d).
형성된 개구부(130)의 내벽면을 포함하는 절연층(104)의 전표면에, 크롬층과 동층으로 이루어지는 시드층(142')을 형성하고(도 14e), 다음에 시드층(142') 상에 형성한 레지스트 패턴(도시하지 않음)을 마스크로서 사용하고, 또한 시드층(142')을 급전층으로서 사용하는 전해 동도금에 의해서, 비어(128)와 도체 배선(102)(도l3)에 상당하는 부분을 형성한다.
이어서, 비어(128)와 도체 배선(102)에 상당하는 부분 이외의 시드층(142')을 에칭해 제거함으로써, 도 14f에 나타낸 바와 같이, 절연층(104)의 표면에 비어(128) 및 도체 배선(102)을 형성한다.
계속해서, 도 14c∼14f의 공정을 반복함으로써, 반도체 소자 탑재면을 갖는반도체 소자 탑재층 측으로부터 외부 접속 단자 장착면을 갖는 외부 접속 단자 장착층의 방향으로 차례로 도체 배선 및 절연층을 교대로 형성하고, 도 16에 나타내는 중간체(100a)를 얻을 수 있다. 얻어진 중간체(100a)의 다층 회로 기판 본체(105)의 일면 측에는 반도체 소자 접속용 패드(120a)가 형성된 반도체 소자 탑재면에, 시드층(142)을 거쳐서 동판(140)이 접합되고, 중간체(100a)의 다른 면 측에는 외부 접속 단자용 패드(124)가 형성되어 있다. 동판(140)은 중간체(100a)의 보강판으로서의 역할을 수행하고, 중간체(1OOa)의 반송 등의 취급을 용이하게 할 수 있다.
최종적으로 도 13에 나타내는 반도체 장치용 다층 회로 기판(100)을 얻기 위해서는 중간체(100a)로부터 동판(140)을 에칭에 의해 제거하는 것이 필요하다. 시드층(142)의 일부로서 동판(140)의 에칭액에 에칭되지 않는 크롬층(141a)을 형성해 둠으로써, 동판(140)의 에칭 시에, 에칭이 시드층(142)의 크롬층(141a)에 도달했을 때, 에칭의 진행을 저지할 수 있고, 시드층(l42)의 크롬층(141a)의 전면(全面)이 노출한 시점에서 동판(140)의 에칭이 종료한다. 이어서, 크롬층(141a)과 동층(141b)을 에칭으로 제거함으로써, 반도체 소자 접속용 패드(120a)의 표면을 노출시키고, 도 13에 나타내는 반도체 장치용 다층 회로 기판(100)을 얻을 수 있다.
도 14∼도 16을 참조해 설명한 반도체 장치용 다층 회로 기판의 제조 방법에 의하면, 반도체 소자가 탑재되는 면이 가급적 평탄하고, 또한 두께도 가급적 얇은 반도체 장치용 다층 회로 기판을 얻을 수 있다. 그러나, 동판(140)과 수지로 이루어지는 절연층(104)과의 열팽창률차 등에 의해서, 도 16에 나타낸 중간체(110a)가휘어져 버리는 일이 있다는 것이 판명되었다. 휘어진 중간체(11Oa)에 그 후에 가공을 실시하는 것은 신뢰성이 높은 반도체 장치를 얻는 관점에서 허용되지 않는다.
한편, 휨을 방지하기 위해, 두꺼운 동판(140)을 이용하는 것은 실질적으로 동판(140)의 전체를 에칭에 의해 제거해 다층 회로 기판 본체(105)의 반도체 소자 접속용 패드(120a)의 표면을 노출시키는 공정에서의 처리 시간이 극히 장시간이 되어, 공업적으로 채용할 수 없다.
동판의 편면 측에 제조하려고 하는 다층 회로 기판에 필요로 되는 절연층을 형성하고, 다른 면 측에 그와 동수의 절연층을 더미층으로서 형성함으로써, 동판의 양면 측에 동수의 절연층을 형성하면, 제조 공정에서의 휨을 방지할 수 있다. 그런데, 동판의 일측에 형성하는 절연층은 그들 사이에 도체 배선을 형성하지 않는 더미층이고, 본래 불필요한 것인 데다가, 제조 공정을 번잡하게 한다.
그래서, 본 발명의 목적은 반도체 소자가 탑재되는 탑재면이 가급적 평탄하고 또한 두께도 가급적 얇은 반도체 장치용 다층 회로 기판을, 그 제조 공정에서의 휨의 발생을 방지해 용이하게 얻을 수 있는 반도체 장치용 다층 회로 기판의 제조 방법을 제공하는 것에 있다.
본 발명은 반도체 장치용 다층 회로 기판의 제조 방법에 관한 것으로, 보다 상세하게는 복수조(組)의 도체층과 절연층, 즉 교대로 형성한 도체층과 절연층의 적층체로부터 형성한 다층 회로 기판 본체로서, 반도체 소자를 탑재하기 위한 면과 외부 접속 단자용의 다른 한쪽의 면을 갖고, 반도체 소자를 탑재하기 위한 면에는 탑재하려고 하는 반도체 소자에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치되고, 외부 접속 단자용의 면에는 외부의 전기 회로에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치된 다층 회로 기판 본체를 갖는 반도체 장치용 다층 회로 기판의 제조 방법에 관한 것이다.
도 1a∼1g는 본 발명의 반도체 장치용 다층 회로 기판의 제조 방법의 일례를 설명하는 도면이다.
도 2는 도 1a∼1g에 나타낸 제조 방법에서 사용되는 금속판을 설명하는 도면이다.
도 3a는 도 1a∼1g에 나타낸 제조 방법에서 사용되는 절연 처리 금속판의 상면도이다.
도 3b는 도 3a의 B-B선 단면도이다.
도 4는 도 3a와 도 3b에 나타낸 절연 처리 금속판의 관통 구멍 근방의 확대 부분 단면도이다.
도 5는 절연 처리 금속판의 다층 회로 기판 본체로의 접착을 설명하는 도면이다.
도 6은 본 발명에서 사용하는 프레임의 상면도이다.
도 7은 본 발명의 방법에 의해 얻어지는 반도체 장치용 다층 회로 기판을 설명하는 도면이다.
도 8은 절연 처리 금속판에 대신해 솔더 레지스트로 형성한 최외층 절연층을 구비한 다층 회로 기판 본체를 나타내는 도면이다.
도 9a∼9d는 본 발명의 반도체 장치용 다층 회로 기판의 제조 방법의 또 하나의 예를 설명하는 도면이다.
도 10a∼1Oc는 본 발명의 반도체 장치용 다층 회로 기판의 제조 방법의 다른 예를 설명하는 도면이다.
도 11a∼11d는 본 발명의 반도체 장치용 다층 회로 기판의 제조 방법의 또 다른 예를 설명하는 도면이다.
도 12는 본 발명의 방법으로 제조된, 외부 접속 단자 장착면 측의 최외층에 유리 클로스 프리프레그로 형성한 절연층을 구비한 반도체 장치용 다층 회로 기판을 설명하는 도면이다.
도 13은 종래의 반도체 장치용 다층 회로 기판의 제조 방법으로 얻어진 다층 회로 기판을 설명하는 도면이다.
도 14a∼14f는 종래의 반도체 장치용 다층 회로 기판의 제조 방법을 설명하는 도면이다.
도 15는 종래의 반도체 장치용 다층 회로 기판의 제조에서 이용되는 금속판 상의 시드층의 구성을 나타내는, 도 14a의 원A로 나타낸 부분의 확대 단면도이다.
도 16은 종래의 반도체 장치용 다층 회로 기판의 제조 방법으로 얻어진 중간체를 설명하는 도면이다 .
본 발명자들은 2매의 금속판을 접합한 복합 금속판의 양면에 다층 회로 기판 본체를 형성한 후, 복합 금속판을 분리함으로써, 1매의 금속판의 일면 측에 다층 회로 기판 본체가 형성된 2개의 중간체를 실질적으로 휨을 발생시키는 일이 없이 얻을 수 있는 것을 발견하고, 본 발명에 도달했다.
즉, 본 발명은 복수조의 도체층과 절연층, 즉 교대로 형성한 도체층과 절연층의 적층체로부터 형성한 다층 회로 기판 본체로서, 반도체 소자를 탑재하기 위한 면과 외부 접속 단자용의 다른 한쪽의 면을 갖고, 반도체 소자를 탑재하기 위한 면에는 탑재하려고 하는 반도체 소자에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치되고, 외부 접속 단자용의 면에는 외부의 전기 회로에 그를 통해서 기판이 접속하는 패드가 설치된 다층 회로 기판 본체를 갖고, 다층 회로 기판 본체의 반도체 소자 탑재면에 그 탑재 영역을 둘러싸는 프레임을 구비한 반도체 장치용 다층 회로 기판의 제조 방법으로서,
2매의 금속판을 마주보게 하여 일체화해 복합 금속판을 제작하고,
이 복합 금속판의 양면에, 금속판을 위한 에칭액에 실질적으로 에칭되지 않는 금속 재료제의 반도체 소자 접속용 패드와, 상기 패드를 노출시키는 개구부를 갖는 절연층을 형성하고,
상기 개구부를 통해서 상기 패드에 접속하는 배선층으로서, 나중에 형성하는 다른 배선층에 접속하기 위한 패드를 구비한 배선층을, 상기 절연층 상에 형성하고,
상기 다른 배선층에 접속하기 위한 패드를 노출시키는 개구부를 갖는 절연층과, 상기 개구부를 통해서 상기 절연층 아래에 위치하는 상기 다른 배선층의 패드에 접속하는 배선층으로서, 나중에 형성할 또 다른 배선층에 접속하기 위한 패드 또는 외부 접속 단자용의 패드를 구비한 배선층을 형성하는 공정을 필요한 횟수 실시하여, 소정수의 배선층과 절연층을 갖는 다층 회로 기판 본체를 제작하고,
다층 회로 기판 본체의 최외층의 절연층 상에, 그 위에 위치하는 외부 접속 단자용 패드를 노출시키는 관통 구멍을 구비한 절연층을 형성하고,
상기 복합 금속판을 분리하여, 상기 금속판의 편면에 상기 다층 회로 기판 본체를 구비한 중간체를 얻고,
그리고, 반도체 소자를 탑재하기 위해 배치하는 영역에서 상기 금속판을 에칭해 이 영역의 금속판 재료를 제거함으로써, 반도체 소자의 탑재 영역을 둘러싸는 프레임을 형성하는 것을 포함하는 반도체 장치용 다층 회로 기판의 제조 방법에 있다.
상기 금속판으로서는 상기 금속판을 위한 에칭액에 잘 에칭되지 않는 금속 재료의 막을 상기 복합 금속판의 제작을 위해 마주보게 하는 면에 설치한 금속판을 사용할 수 있고, 그리고 상기 중간체의 반도체 소자를 탑재하기 위해 배치하는 영역에서, 상기 금속판상의 상기 금속판을 위한 에칭액에 잘 에칭되지 않는 금속 재료의 막을 제거해 금속판을 노출시키고, 남은 금속 재료막을 마스크로서 사용하는 에칭에 의해 상기 영역의 금속판 재료를 제거할 수 있다.
금속판을 위한 에칭액에 잘 에칭되지 않는 금속 재료막을 구비하지 않는 금속판의 사용도 가능하고, 이 경우에는 금속판의 에칭시에 레지스트막 또는 마스크판을 사용할 필요가 있다.
외부 접속 단자용 패드를 노출시키는 관통 구멍을 구비한 절연층은 관통 구멍의 내벽면을 포함해 전면을 절연 처리한 금속판을 상기 다층 회로 기판 본체의 최외층의 절연층에 접합함으로써 형성할 수 있다. 다층 회로 기판의 외부 접속 단자 장착면에 위치하는 이 절연 처리한 금속판은 반도체 소자 탑재면의 프레임과 함께 다층 회로 기판 본체를 사이에 끼우고, 이에 의해 제조 공정에서 다층 회로 기판 본체에 발생하기 쉬운 휨을 방지할 수 있고, 그리고 또한 최종적으로 얻어지는 다층 회로 기판의 강도의 향상에도 기여한다.
다층 회로 기판 본체의 최외층의 절연층으로의 절연 처리한 금속판의 접합은 접착제를 사용해 할 수 있다. 바람직하게는, 이 접착제는 접합후에 다층 회로 기판 본체의 최외층의 절연층과 절연 처리한 금속판 사이에, 상기 접착제가 절연 처리 금속판의 관통 구멍 내로 새어 나오는 것을 방지할 수 있는 갭을 형성할 수 있는 지름의 절연성 미립자를 함유한다.
외부 접속 단자 장착면에 절연 처리한 금속판(보강판)을 접합하는 대신에, 반도체 소자 탑재면의 프레임(보강판)과 강도나 열팽창 계수를 맞춘 세라믹판이나 수지판을 접합해도 좋다.
본 발명에서는, 복합 금속판의 양면에 개구부를 갖는 절연층을 형성하고, 상기 개구부의 저면에 노출한 금속판 재료의 일부를 제거해 금속판 내에 저부를 갖는 오목부를 형성하고, 그리고 상기 오목부의 저부에 상기 금속판을 급전층으로 하는 전해 도금에 의해 땜납층을 형성함으로써, 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 범프 형상의 패드로서 형성할 수도 있다.
또는, 복합 금속판의 양면에 형성한 절연층에 레이저광을 조사하여, 절연층 표면의 지름에 비하여 저부의 지름이 작은 개구부를 상기 절연층에 형성하고, 상기 개구부의 저부에 노출한 금속판을 에칭하여, 상기 개구부를 지나는 개소의 지름이상기 개구부의 저면의 지름과 동일하거나 그보다 큰 공동을 상기 금속판에 형성하고, 그리고 상기 공동 및 개구부 내에 땜납을 충전함으로써, 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출하고, 테이퍼 형상으로 좁아지는 하부를 갖는 다층 회로 기판 본체로부터 잘 떨어지지 않는 구조의 패드로서 형성할 수도 있다.
이 경우의 땜납의 충전은 공동을 형성한 금속판을 급전층으로서 사용하는 전해 도금에 의해서 또는 땜납 페이스트를 이용하여 행할 수 있다.
다층 회로 기판 본체의 외부 접속 단자 장착면 측의 최외층의 절연층은 유리 클로스 프리프레그(glass cloth prepreg)로 형성해도 좋다.
본 발명에서는 금속판의 편면에 다층 회로 기판 본체를 구비한 중간체를 얻은 후에, 이 중간체로부터 금속판을 에칭에 의해 완전하게 제거하여, 반도체 소자 접속용 패드를 포함하는 반도체 소자 탑재면을 노출한 반도체 장치용 다층 회로 기판을 제조할 수도 있다. 이 노출한 반도체 소자 탑재면에 프레임을 접합함으로써, 다층 회로 기판 본체의 반도체 소자 탑재면에 그 탑재 영역을 둘러싸는 프레임을 구비한 반도체 장치용 다층 회로 기판을 제조할 수도 있다.
본 발명의 반도체 장치용 다층 회로 기판의 제조 방법의 일례를 도 1a∼1g에 나타낸다. 도 1a∼1g에 나타내는 제조 방법에서는, 2매의 금속판으로서, 두께0.3mm정도의 동판(11)을 이용하고, 그 한쪽 면에 니켈막(12)을 형성한다. 이 니켈막(12)은 동판(11)을 위한 에칭액에 잘 에칭되지 않는 금속막이다. 니켈막(12)은 도금이나 스퍼터링 등으로 형성할 수 있다.
이와 같이 편면에 니켈막(12)이 형성된 2매의 동판(11)을, 니켈막(12)이 내측이 되도록 맞붙여 일체화해 복합 금속판(14)을 형성한다(도 1a). 복합 금속판(14)은 도 2에 나타내는 바와 같이, 동판(11)의 테두리 근방(끝 모서리로부터 파선(16)까지의 영역)을 접착제로 접착하고 일체화해 형성된다. 이 복합 금속판(14)은 접착제로 접착한 영역의 내측 근방의 파선(18)을 따라 절단함으로써,후에 설명한 바와 같이 개개의 동판(11)으로 용이하게 분리할 수 있다.
도 1b에 나타낸 바와 같이, 복합 금속판(14)의 양면 측에, 폴리이미드 수지나 에폭시 수지 등의 열경화성 수지 또는 감광성 수지를 인쇄 등에 의해 도포하고 경화하여, 절연성 수지층(20a)을 형성한다. YAG 레이저광이나 탄산 가스 레이저광 등의 레이저광에 의해서, 또는 포토리소그래피법으로, 절연성 수지층(20a)에 비어 형성용의 개구부(22)를 형성한다. 각 개구부(22)의 저면에 일부가 노출한 동판(11)을 급전층으로 하는 전해 도금에 의해서, 개구부(22)의 저면에 땜납층(24)을 형성한다. 또는, 동판(11)의 반도체 소자 접속용 패드를 형성하는 부분에 땜납층(24)을 형성한 후, 땜납층(24)을 덮는 절연성 수지층(20a)을 형성하고, 이어서 절연성 수지층(20a)에 레이저광 또는 포토리소그래피법으로 땜납층(24)이 저면에 노출하는 개구부(22)를 형성해도 좋다. 땜납층(24)은 동판(11)을 위한 에칭액에 실질적으로 에칭되지 않는 금속으로 이루어지는 층으로서, 반도체 소자 접속용 패드를 구성한다. 절연성 수지층(20a)은 폴리이미드 수지나 에폭시 수지 등의 수지로 이루어지는 필름을 접착해 형성해도 좋다.
다음에, 복합 금속판(14)의 양면 측에, 공지의 방법으로 도체 배선층(26)과 절연성 수지층(20a)을 교대로 형성하여, 소정의 수의 배선층을 갖는 다층 회로 기판 본체(20)를 제작한다(도 1c).
도체 배선층(26)의 형성은 예를 들면 다음과 같이 행할 수 있다. 이미 형성되어 있는 절연층(20a) 위에, 이 절연층(20a)에 형성된 개구부(22)를 통해서 그 밑의 땜납층(24) 또는 배선층(26)를 지나는 동층을, 예를 들면 도금 또는 스퍼터링법으로 형성한다. 이 동층 상에 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로 하고 그리고 동층을 급전층으로 하여 전해 동도금을 행하여, 비어를 포함하는 도체 배선층(26)을 형성한다. 그 후, 레지스트 패턴을 제거하고, 비어를 포함하는 도체 배선층(26)에 상당하는 부분 이외의 동층(전해 동도금의 전에 도금 또는 스퍼터링으로 형성한 동층)을 에칭해 제거한다.
절연성 수지층(20a)의 형성은 예를 들면, 형성한 도체 배선층(26) 상에 폴리이미드 수지나 에폭시 수지 등의 열경화성 수지로 이루어지는 절연성 수지막을 형성하고, 이 절연성 수지막에 YAG 레이저광 등에 의해 비어 형성용의 개구부(22)를 형성함으로써 행할 수 있다.
복합 금속판(14)의 양면 측에 형성한 각각의 다층 회로 기판 본체(20)의 최외층의, 외부 접속 단자용 패드(33)를 포함하는 배선층(26) 위에, 절연 처리 금속판(30)을, 접착제(도시하지 않음)를 이용해 접착한다(도 1d). 이 절연 처리 금속판(30)은 완성한 다층 회로 기판에서 외부 접속 단자 장착면 측의 최외층의 절연층을 구성한다. 절연 처리 금속판(30)은 도 3a에 나타내는 바와 같이, 외부 접속 단자용 패드(33)에 대응하는 개소에 관통 구멍(28)을 갖고, 관통 구멍(28)의 내벽면을 포함해 전면을 절연성 피막(도시하지 않음)으로 피복되고 있다. 또한, 절연 처리 금속판(30)의 다층 회로 기판 본체(20)에 접합하는 측에는 도 3b에 나타내는 바와 같이, 미리 접착제(32)가 도포되어 있다.
도 4에, 절연 처리 금속판(30)의 관통 구멍(28)의 근방의 확대 부분 단면도를 나타낸다. 이 절연 처리 금속판(30)의 전면은 관통 구멍(28)의 내벽면을 포함하여, 절연층(36)이 형성되어 있다. 금속판(30)이 알루미늄제의 경우, 절연층(36)은 양극 산화에 의해 얻어지는 알루마이트(Al2O3)의 층이어도 좋다. 또는 절연층(36)은 절연성 수지의 층이어도 좋다.
절연 처리 금속판(30)의 편면에는 도 4에 나타내는 바와 같이, 소정지름의 절연성 미립자(37)가 배합된 접착제(32)가 도포되어 있다. 절연성 미립자(37)는 절연처리 금속판(30)을 최외층의 절연성 수지층(20a)에 접착했을 때에, 도 5에 나타내는 바와 같이, 절연 처리 금속판(30)을 압압해도 절연 처리 금속판(30)과 절연성 수지층(20a) 사이에 갭을 형성하고, 접착제(32)가 관통 구멍(28) 내로 새어 나오는 것을 방지하고 있다. 따라서, 절연성 미립자(37)의 지름은 접착제(32)가 관통 구멍(28) 내에 새어 나오는 것을 방지할 수 있는 갭을, 절연 처리 금속판(30)과 절연성 수지층(20a)의 사이에 형성할 수 있는 지름으로 하는 것이 필요하다. 미리 접착제(32)가 관통 구멍(28) 내에 새어 나오는 것을 방지할 수 있는 갭을 실험적으로 확인하고, 절연 처리 금속판(30)을 절연성 수지층(20a)에 접착하는 경우는 반드시 접착제(32)에 절연성 미립자(37)를 배합하는 것을 필요로 하지 않는다.
이와 같이 복합 금속판(14)의 양면 측에 다층 회로 기판 본체(20)를 형성하면, 다층 회로 기판 본체(20)의 형성에 단일의 동판(11)을 이용한 경우에 비해서, 복합 금속판(14)의 강도가 향상되고 있고, 또한, 동판(11)과 주로 수지로 이루어지는 다층 회로 기판 본체(20) 사이에 열팽창률차가 있어도, 동판(11)과 다층 회로 기판 본체(20)의 열팽창률차에 의한 휨 방향은 복합 금속판(14)의 양면 측에서 서로 반대가 되기 때문에, 복합 금속판(14)의 각각의 측에서 발생하는 휨을 상쇄할 수 있다. 따라서, 도 1a∼1d를 참조해 설명한 공정에 있어서, 복합 금속판(14) 및 다층 회로 기판(20)에는 실질적으로 휨이 발생하지 않고, 절연성 수지층(20a)에 YAG 레이저광 등에 의해 비어 형성용의 개구부(22)를 형성할 때나 절연 처리 금속판(30)을 접착할 때, 위치 결정을 확실하게 또한 용이하게 할 수 있다.
절연 처리 금속판(30)의 접착에 이어서, 도 1e에 나타내는 바와 같이, 양면 측에 다층 회로 기판 본체(20)가 형성된 복합 금속판(14)을 구성하는 2매의 동판(11)을 분리함으로써, 1매의 동판(l1)의 일면 측에 다층 회로 기판 본체(20)가 형성된 중간체(34)를 얻을 수 있다. 2매의 동판(11)의 분리는 도 2에 나타내는 바와 같이, 접착제로 맞붙어 있던 그들 테두리 영역(동판(11)의 끝모서리로부터 파선(16)까지의 영역)의 내측의 선(예를 들면 도면중의 파선(19))을 따라 복합 금속판(14)을 절단함으로써 용이하게 행할 수 있다.
이렇게 해서 얻어진 중간체(34)(도 1e)은 주로 수지제의 다층 회로 기판 본체(20)가 동판(11)과 절연처리 금속판(30)에 의해 사이에 끼워져 있기 때문에, 열이 가해졌다고 해도 휨의 발생을 방지할 수 있다.
중간체(34)의 동판(11)의 표면에 위치하는 니켈막(12)을 패터닝하여, 도 1f에 나타내는 바와 같이, 반도체 소자를 배치하기 위한 영역에 대응하는 부분을 제거해 동판(11)의 중앙 부분을 노출시킨다. 계속해서 남아 있는 니켈막(12)을 마스크로 사용하고, 동판(11)의 노출하고 있는 부분을 에칭에 의해 제거하여, 도 1g에 나타내는 바와 같이 다층 회로 기판 본체(20)의 반도체 소자 탑재면에 동으로 된프레임(10)이 접합된 반도체 장치용 다층 회로 기판(50)을 얻을 수 있다. 이 동판(11)의 에칭 때, 다층 회로 기판 본체(20)의 외부 접속 단자용 패드(33)를 형성한 외부 접속 단자 장착면에는 마스크판을 장착한다. 동판(11)을 위한 에칭액에는 동판(11)을 에칭하지만, 땜납층(24)을 에칭하지 않는 에칭액을 이용한다.
이렇게 해서 제작된 반도체 장치용 다층 회로 기판(50)에서는, 도 6에 나타내는 바와 같이, 상면에 니켈막(12)을 구비한 동으로 된 프레임(10)이 반도체 소자(39)를 탑재하는 영역(18)을 둘러싸고 잔류하고 있어, 다층 회로 기판(50)의 보강판으로서 작용하고, 그 강도를 향상시킬 수 있다.
특히, 도 1a∼1g에 나타내는 제조 방법으로 얻어진 반도체 장치용 다층 회로 기판(50)은 주로 수지로 이루어지는 다층 회로 기판(20)이 동으로 된 프레임(10)과 절연 처리 금속판(30)에 의해 사이에 끼워져 있기 때문에, 가일층 강도를 향상할 수 있다.
본 발명의 방법으로 얻어진 반도체 장치용 다층 회로 기판(50)에는, 다층 회로 기판 본체(20)의 도체 배선(26)을 동판(11)의 편면에서 절연성 수지층(20a)을 사이에 끼우고 다층으로 형성하는 방법으로 제작되어 있기 때문에, 반도체 소자(39)가 탑재되는 면을 가급적 평탄하게 형성할 수 있고, 또한, 코어 기판을 사용해 그 양측에 다층 도체 배선층을 형성하는 방법으로 제작한 다층 회로 기판과 비교해 다층 회로 기판(50)의 두께도 가급적 얇게 할 수 있다.
도 7에 나타낸 바와 같이, 본 발명의 방법으로 제조한 반도체 장치용 다층 회로 기판(50)은 외부 접속 단자용 패드(33)에 절연 처리 금속판(30)의 관통구멍(28)을 거쳐서 외부 접속 단자로서의 땜납볼(38)을 장착하고, 또 반도체 소자 접속용 패드용으로서 형성한 땜납층(24)에 반도체 소자(39)의 전극 단자(40)를 맞닿게 하고, 그들을 리플로함으로써 패키지된 반도체 장치를 제공할 수 있다.
앞에 설명한 반도체 장치용 다층 회로 기판의 제조 방법에서는, 한쪽 면에 금속막으로서의 니켈막(12)이 형성된 2매의 동판(11)을, 니켈막(12)이 내측이 되도록 맞붙여 일체화해 복합 금속판(14)을 사용하고 있었지만, 니켈막을 형성하는 일이 없이 2매의 동판을 일체화한 복합 금속판을 사용해도 좋다. 이 경우, 중간체를 구성하는 동판의 반도체 소자를 배치하기 위한 개구부(18)(도 6)에 대응하는 부분을 제거할 때에, 동판(11)의 에칭하지 않는 부분(프레임(10)이 되는 부분)에는 에칭 레지스트막을 형성하거나 또는 마스크판을 맞대고 에칭을 하는 것이 필요하게 된다.
또, 앞에 설명한 반도체 장치용 다층 회로 기판의 제조 방법에서는, 다층 회로 기판 본체(20)를 구성하는 최상층의 절연성 수지층(20a)의 상면에 절연 처리 금속판(30)을 접착하고 있었지만, 동판(11)만으로 다층 회로 기판 본체(20)의 휨을 방지할 수 있는 경우는 도 8에 나타내는 바와 같이, 절연 처리 금속판에 대신해 솔더 레지스트(40)를 도포해도 좋다.
본 발명에서는, 도 9a의 부분 확대도에 나타내는 바와 같이, 복합 금속판의 동판(11)상의 절연성 수지층(20a)에 비어 형성용의 개구부를 형성한 후에, 이 개구부의 저면에 노출하는 동판(11)의 부분에 에칭 또는 레이저 가공을 실시하고, 절연성 수지층(20a)을 관통해 동판(11) 내에 저부가 형성된 오목부(22')를 설치해도 좋다. 이 오목부(22')의 저부에, 도 9b에 나타내는 바와 같이, 동판(11)을 급전층으로 하는 전해 도금에 의해 반도체 소자 탑재용 패드용의 땜납층(24)을 형성(도 9b)한 후, 공지의 방법으로 도체 배선(26)을 형성할 수 있다(도 9c).
이와 같은 방법으로 제작한 반도체 장치용 다층 회로 기판(50')에서는, 도 9d에 나타내는 바와 같이 제일 외측의 절연성 수지층(20a)의 표면에서 돌출한 범프 형상의 반도체 소자 접속용 패드(24')를 형성할 수 있다. 이와 같은 범프 형상의 반도체 소자용 패드(24')가 형성된 반도체 장치용 다층 회로 기판을 이용하면, 선단이 평탄해진 전극 단자(40')를 구비한 반도체 소자(39')라도, 이 범프 형상 패드(24')를 거쳐서 반도체 장치용 다층 회로 기판에 용이하게 또한 직접 접합할 수 있다.
반도체 장치용 다층 회로 기판(50)(도 7)의 비어를, 절연성 수지층(20a)의 개구부(22)(도 1b) 내에 도금에 의해 금속을 충전해 형성해도 좋다. 또, 복합 금속판을 구성하는 1매의 동판(11)에 복수개의 다층 회로 기판 본체(20)를 형성하고, 다수개의 반도체 장치용 다층 회로 기판을 한번에 제조해도 좋다.
본 발명에서는, 이하에서 설명하는 바와 같이, 또 다른 태양도 가능하다.
하나의 태양으로서, 다층 회로 기판 본체를 제작하는데 사용한 금속판으로서의 동판을, 상술과 같이 부분적으로 제거하는 것이 아니라 , 그 전부를 제거할 수 있다.
이 경우에는 도 10a에 나타낸 바와 같이 편면에 다층 회로 기판 본체(20)를 형성한 동판(11)(여기서는, 그 에칭 시의 마스크로서 작용하는 니켈막 등의 금속막을 구비할 필요는 없음)의 전체를 에칭에 의해 제거하여, 도 10b에 나타낸 바와 같이 반도체 소자 접속용 패드(24)를 구비한 반도체 소자 탑재면의 전면을 노출시킨다. 이 전면을 노출한 반도체 소자 탑재면에는 도 10c에 나타낸 바와 같이, 별개의 프레임(10')을 접착하여도 좋다. 프레임(10')의 접착에는 접착제(도시하지 않음)를 사용할 수 있다. 이와 같이 동판(11)을 완전하게 제거하고서 프레임(10')을 접합하는 경우, 동판(11)의 제거에 의해서, 열팽창률의 차이에 의해 발생하고 있는 동판(11)과 다층 회로 기판 본체(20) 사이의 응력이 완전하게 해방되고, 그 후 프레임(10')이 접합되기 때문에, 얻어지는 반도체 장치용 다층 회로 기판에 휨이 발생하는 것을 적합하게 방지할 수 있다.
프레임(10')의 재료로서 최선의 재료는 열경화성 또는 열가소성의 수지계 재료이고, 대표적인 수지 재료의 예로서, 폴리이미드 수지, 에폭시 수지, FR4로서 알려진 유리 클로스 함유 에폭시 수지나 아라미드를 함유한 에폭시 수지 등을 들 수 있다. 이와 같은 수지계 재료의 판으로부터 형성한 프레임은 다층 회로 기판 본체(20)에 접착한 상태로 수축할 때에 다층 회로 기판 본체(20)의 응력을 개방하도록 작용하고, 그 휨을 해소할 수 있다. 응력이 그다지 문제가 되지 않는 경우는 프레임(10')으로서 금속 또는 세라믹판을 이용해도 좋다.
또 하나의 태양으로서, 테이퍼 형상으로 좁아진 하부를 갖는 반도체 소자 접속용의 범프 형상 패드를 형성할 수 있다. 이 범프 형상 패드의 형성을, 간단하게 동판(11)과 그 편면에 형성한 1층째의 절연성 수지층(20a)을 나타내는 도 1la∼1ld를 참조해 설명한다.
도 11a에 나타낸 바와 같이, 동판(11)상의 수지층(20a)에 레이저광에 의해 동판(11)에 달하는 개구부(22")를 형성한다. 레이저광의 에너지는 광원에 가까운 수지층(20a)의 표면에서 높고, 광원에서 먼 동판(11)의 면에서 낮아지기 때문에, 형성한 개구부(22")의 지름은 도시와 같이 수지층(20a)의 표면에서 크고, 동판(11)과의 계면에서 작아진다. 일례로서, 레이저광의 조사에 의해서, 두께30㎛의 수지층(20a)에 그 표면에서 70㎛, 동판(11)과의 계면에서 60∼65㎛정도의 지름을 갖는 개구부를 형성할 수 있다. 다음에, 개구부(22")의 저부에 노출한 동판(11)의 부분을 에칭(등방성 에칭)함으로써, 도 1lb에 나타낸 바와 같이, 동판(11)에 개구부(22")를 지나는 개소의 지름이 개구부(22")의 저부의 지름과 동일하거나 그보다 큰 공동(23)을 형성한다. 예를 들면, 공동(23)의 개구부(22")를 지나는 부분의 지름은 75㎛정도로 할 수 있다. 계속해서, 도 11c에 나타내는 바와 같이 동판(11)을 급전층으로서 사용하는 전해 도금에 의해서, 공동(23) 및 개구부(22") 내에 땜납(25)을 충전하고, 그리고 후에 에칭으로 동판(11)을 제거하는 것에 의해서, 도 11d에 나타내는 바와 같이 테이퍼상으로 좁아진 하부를 갖는 반도체 소자 접속용의 범프 형상 패드(24")를 얻을 수 있다. 도 1ld에 있어서, 도면 부호 26은 패드(24")에 접속하는 배선층을 가리키고 있다.
층(20a)을 감광성 수지로 형성한 경우, 노광에 의해 층(20a)에 테이퍼 형상의 개구가 형성되고, 이에 의해 테이퍼 형상으로 하부가 좁아진 범프 형상 패드(24")를 얻을 수 있다.
범프 형상의 패드(24")는 땜납의 전해 도금에 대신하여, 공동(23) 및개구부(22") 내에 땜납 페이스트를 충전하고, 그 후 리플로시키는 것으로 형성하는 것도 가능하다. 땜납 페이스트의 충전에는 예를 들면 스크린 인쇄 등의 수법을 이용할 수 있다. 땜납 페이스트에 포함되는 플럭스 성분은 땜납 재료보다 가볍고, 리플로시에 떠서 밖으로 나오므로, 그를 제거할 수 있다.
이와 같이 형성된 범프 형상 패드(24")는 다층 회로 기판 본체로부터 잘 빠지지 않고, 그 때문에 다층 회로 기판과 그에 탑재되는 반도체 소자의 접합을 강고하게 하여, 반도체 소자를 탑재한 패키지의 신뢰성을 향상시킬 수 있다.
다른 태양으로서, 반도체 장치용 다층 회로 기판의 외부 접속 단자 장착면 측의 최외층의 절연층을, 유리 클로스 함유 절연성 수지(유리 클로스 프리프레그)나 아라미드를 함유하는 절연성 수지를 사용해 형성할 수 있다. 이 경우, 다층 회로 기판의 외부 접속 단자 장착면 측은 유리 클로스 프리프레그에 의해 보강되기 때문에, 앞서 설명한 태양에서와 같이 외부 접속 단자 장착면 측으로 관통 구멍을 갖는 절연 처리 금속판을 사용할 필요는 없고, 외부 접속 단자용 패드가 노출하도록 솔더 레지스트층을 형성할 수 있다.
프리프레그를 사용한 절연층의 형성은 프리프레그를 접착하고, 가열에 의해 수지를 경화시키고, 하층의 패드에 대응한 위치에, 예를 들면 레이저광에 의해 개구부를 여는 것으로서, 용이하게 할 수 있다.
도 12에, 이 태양에 의한 반도체 장치용 다층 회로 기판(60)을 나타낸다. 이 다층 회로 기판(60)은 외부 접속 단자 장착면 측의 최외층에 유리 클로스 프리프레그로 형성한 절연층(62)을 갖는 다층 회로 기판 본체(61)와, 앞서 설명한 태양에서의 것과 마찬가지의, 반도체 소자 탑재면 측의 프레임(10)을 갖고, 그리고 외부 접속 단자 장착면 측에 솔더 레지스트로 형성한 보호층(64)을 구비하고 있다.
이 태양에 의한 반도체 장치용 다층 회로 기판(60)은 외부 접속 단자의 적어도 일부에, 땜납볼의 리플로에 의해 얻어지는 범프 형상의 단자가 아니라, 핀 형상의 단자를 사용하는 경우에, 특히 유리하다. 도 12에 나타낸 바와 같이, 핀 형상의 단자(66)는 땜납(68)을 사용해 다층 회로 기판(60)의 패드(33)에 장착된다. 땜납(66)은 일반적으로 스크린 인쇄에 의해 패드(33)에 도포된다. 알루미늄판의 표면을 양극 산화해 얻어지는 바와 같은 절연 처리 금속판의 두께가 통상 100∼200㎛정도인데 대하여, 솔더 레지스트층은 10∼20㎛정도의 두께로 형성할 수 있다. 스크린 인쇄 시에 인쇄면에 큰 단차가 있는 것은 바람직하지 않고, 솔더 레지스트층을 이용함으로써, 인쇄면에서의 단차를 훨씬 작게 할 수 있다.
또한, 절연 처리 금속판에 대신해 솔더 레지스트층을 이용하는데에는 또 하나의 이점이 있다. 절연 처리 금속판을 사용하는 경우에는 금속판을 소정의 치수로 가공하고, 표면에 절연성 피막을 형성하고, 접착제를 이용해 다층 회로 기판의 소정의 개소에 접착한다는 번잡한 작업이 필요하게 된다. 이에 대해서, 솔더 레지스트층의 경우는 솔더 레지스트 재료의 도포와 패터닝에 의해 용이하게 층의 형성이 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 금속판을 사용하는 반도체 장치용 다층 회로 기판의 제조 공정에서의 금속판과 다층 회로 기판 본체의 열팽창률차에 기인하는 다층 회로 기판 본체의 휨을 방지할 수 있고, 신뢰성이 높은 반도체 장치용 다층 회로 기판을 제공하는 것이 가능하게 된다.
또한, 본 발명에서는, 양면에 다층 회로 기판 본체를 형성한 복합 금속판을 분리함으로써, 1매의 금속판의 일면 측에 다층 회로 기판 본체를 형성한 2개의 중간체를 동시에 얻을 수 있고, 단일의 금속판을 사용해 다층 회로 기판 본체를 형성하는 경우에 비하여 생산효율도 뛰어나다.

Claims (27)

  1. 복수조(組)의 도체층과 절연층으로부터 형성한 다층 회로 기판 본체로서, 반도체 소자를 탑재하기 위한 면과 외부 접속 단자용의 다른 한쪽의 면을 갖고, 반도체 소자 탑재면에는 탑재하려고 하는 반도체 소자에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치되고, 외부 접속 단자용의 면에는 외부의 전기 회로에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치된 다층 회로 기판 본체를 갖고, 다층 회로 기판 본체의 반도체 소자 탑재면에 그 탑재 영역을 둘러싸는 프레임을 구비한 반도체 장치용 다층 회로 기판의 제조 방법으로서,
    2매의 금속판을 마주보게 하여 일체화해 복합 금속판을 제작하고,
    이 복합 금속판의 양면에, 금속판을 위한 에칭액에 실질적으로 에칭되지 않는 금속 재료제의 반도체 소자 접속용 패드와, 상기 패드를 노출시키는 개구부를 갖는 절연층을 형성하고,
    상기 개구부를 통해서 상기 패드에 접속하는 배선층으로서, 나중에 형성하는 다른 배선층에 접속하기 위한 패드를 구비한 배선층을, 상기 절연층 상에 형성하고,
    상기 다른 배선층에 접속하기 위한 패드를 노출시키는 개구부를 갖는 절연층과, 상기 개구부를 통해서 상기 절연층 아래에 위치하는 상기 다른 배선층의 패드에 접속하는 배선층으로서, 나중에 형성할 또 다른 배선층에 접속하기 위한 패드 또는 외부 접속 단자용 패드를 구비한 배선층을 형성하는 공정을 필요한 횟수 실시하여, 소정수의 배선층과 절연층을 갖는 다층 회로 기판 본체를 제작하고,
    다층 회로 기판 본체의 최외층의 절연층 상에, 그 위에 위치하는 외부 접속 단자용 패드를 노출시키는 관통 구멍을 구비한 절연층을 형성하고,
    상기 복합 금속판을 분리하여, 상기 금속판의 편면(片面)에 상기 다층 회로 기판 본체를 구비한 중간체를 얻고,
    그리고 반도체 소자를 탑재하기 위해 배치하는 영역에서 상기 금속판을 에칭해 이 영역의 금속판 재료를 제거함으로써, 반도체 소자의 탑재 영역을 둘러싸는 프레임을 형성하는 것을 포함하는 반도체 장치용 다층 회로 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 금속판으로서, 상기 금속판을 위한 에칭액에 잘 에칭되지 않는 금속 재료의 막을 상기 복합 금속판의 제작을 위해 마주보게 하는 면에 설치한 금속판을 사용하고, 그리고 상기 중간체의 반도체 소자를 탑재하기 위해 배치하는 영역에서, 상기 금속판상의 상기 금속판을 위한 에칭액에 잘 에칭되지 않는 금속 재료의 막을 제거해 금속판을 노출시키고, 남은 금속 재료막을 마스크로서 사용하는 에칭에 의해 상기 영역의 금속판 재료를 제거하는 반도체 장치용 다층 회로 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 금속판의 재료가 동(銅)이고, 그 위에 형성하는 상기 막의 금속 재료가니켈인 반도체 장치용 다층 회로 기판의 제조 방법.
  4. 제 1 항에 있어서,
    반도체 소자를 탑재하기 위해 배치하는 영역에서의 상기 금속판의 에칭 때, 상기 금속판의 에칭하지 말아야 할 부분을 레지스트막에 의해 또는 마스크판에 의해 보호하는 반도체 장치용 다층 회로 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을, 관통 구멍의 내벽면을 포함해 전면(全面)을 절연 처리한 금속판을 상기 다층 회로 기판 본체의 최외층의 절연층에 접합함으로써 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 금속판으로서, 양극 산화에 의해 표면에 절연 처리를 실시한 알루미늄제의 판을 사용하는 반도체 장치용 다층 회로 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 접합을 접착제를 사용해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 접착제가 접합후에 상기 다층 회로 기판 본체의 최외층의 절연층과 상기 절연 처리한 금속판 사이에, 상기 접착제가 상기 관통 구멍 내로 새어 나오는 것을 방지할 수 있는 갭을 형성할 수 있는 지름의 절연성 미립자를 함유하고 있는 반도체 장치용 다층 회로 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 복합 금속판의 양면에 개구부를 갖는 절연층을 형성하고, 상기 개구부의 저면에 노출한 금속판 재료의 일부를 제거해 금속판 내에 저부(底部)를 갖는 오목부를 형성하고, 그리고 상기 오목부의 저부에 상기 금속판을 급전층으로 하는 전해 도금에 의해 땜납층을 형성함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  10. 제 1 항에 있어서,
    상기 복합 금속판의 양면에 형성한 절연층에, 절연층 표면의 지름에 비하여 저부의 지름이 작은 개구부를 형성하고, 상기 개구부의 저부에 노출한 금속판을 에칭하여, 상기 개구부를 지나는 개소의 지름이 상기 개구부의 저면의 지름과 동일하거나 그보다 큰 공동(空洞)을 상기 금속판에 형성하고, 그리고 상기 공동 및 개구부 내에 땜납을 충전함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 땜납의 충전을, 상기 금속판을 급전층으로서 사용하는 전해 도금에 의해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
  12. 제 10 항에 있어서,
    상기 땜납의 충전을 땜납 페이스트를 이용해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
  13. 제 1 항에 있어서,
    상기 다층 회로 기판 본체의 최외층의 절연층을 유리 클로스 프리프레그(glass cloth prepreg) 또는 아라미드를 함유한 프리프레그로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을 솔더 레지스트로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  15. 복수조의 도체층과 절연층으로부터 형성한 다층 회로 기판 본체로서, 반도체 소자를 탑재하기 위한 면과 외부 접속 단자용의 다른 한쪽의 면을 갖고, 반도체 소자 탑재면에는 탑재하려고 하는 반도체 소자에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치되고, 외부 접속 단자용의 면에는 외부의 전기 회로에 그를 통해서 다층 회로 기판이 접속되는 패드가 설치된 다층 회로 기판 본체를 갖는 반도체 장치용 다층 회로 기판의 제조 방법으로서,
    2매의 금속판을 마주보게 하여 일체화해 복합 금속판을 제작하고,
    이 복합 금속판의 양면에, 금속판을 위한 에칭액에 실질적으로 에칭되지 않는 금속 재료제의 반도체 소자 접속용 패드와, 상기 패드를 노출시키는 개구부를 갖는 절연층을 형성하고,
    상기 개구부를 통해서 상기 패드에 접속하는 배선층으로서, 나중에 형성하는 다른 배선층에 접속하기 위한 패드를 구비한 배선층을, 상기 절연층 상에 형성하고,
    상기 다른 배선층에 접속하기 위한 패드를 노출시키는 개구부를 갖는 절연층과, 상기 개구부를 통해서 상기 절연층 아래에 위치하는 상기 다른 배선층의 패드에 접속하는 배선층으로서, 나중에 형성할 또 다른 배선층에 접속하기 위한 패드 또는 외부 접속 단자용 패드를 구비한 배선층을 형성하는 공정을 필요한 횟수 실시하여, 소정수의 배선층과 절연층을 갖는 다층 회로 기판 본체를 제작하고,
    다층 회로 기판 본체의 최외층의 절연층 상에, 그 위에 위치하는 외부 접속단자용 패드를 노출시키는 관통 구멍을 구비한 절연층을 형성하고,
    상기 복합 금속판을 분리하여, 상기 금속판의 편면에 상기 다층 회로 기판 본체를 구비한 중간체를 얻고,
    그리고 이 중간체로부터 상기 금속판을 에칭에 의해 제거해 반도체 소자 접속용 패드를 포함하는 반도체 소자 탑재면을 노출시키는 것을 포함하는, 반도체 장치용 다층 회로 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 노출한 반도체 소자 탑재면에 프레임을 접합하는 것을 더 포함하는 반도체 장치용 다층 회로 기판의 제조 방법.
  17. 제 15 항에 있어서,
    상기 금속판의 재료가 동인 반도체 장치용 다층 회로 기판의 제조 방법.
  18. 제 15 항에 있어서,
    상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을, 관통 구멍의 내벽면을 포함해 전면을 절연 처리한 금속판을 상기 다층 회로 기판 본체의 최외층의 절연층에 접합함으로써 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  19. 제 18 항에 있어서,
    상기 금속판으로서, 양극 산화에 의해 표면에 절연 처리를 실시한 알루미늄제의 판을 사용하는 반도체 장치용 다층 회로 기판의 제조 방법.
  20. 제 18 항에 있어서,
    상기 접합을 접착제를 사용해 행하는 방법.
  21. 제 20 항에 있어서,
    상기 접착제가 접합후에 상기 다층 회로 기판 본체의 최외층의 절연층과 상기 절연 처리한 금속판 사이에, 상기 접착제가 상기 관통 구멍 내로 새어 나오는 것을 방지할 수 있는 갭을 형성할 수 있는 지름의 절연성 미립자를 함유하고 있는 반도체 장치용 다층 회로 기판의 제조 방법.
  22. 제 15 항에 있어서,
    상기 복합 금속판의 양면에 개구부를 갖는 절연층을 형성하고, 상기 개구부의 저면에 노출한 금속판 재료의 일부를 제거해 금속판 내에 저부를 갖는 오목부를 형성하고, 그리고 상기 오목부의 저부에 상기 금속판을 급전층으로 하는 전해 도금에 의해 땜납층을 형성함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  23. 제 15 항에 있어서,
    상기 복합 금속판의 양면에 형성한 절연층에, 절연층 표면의 지름에 비하여 저부의 지름이 작은 개구부를 형성하고, 상기 개구부의 저부에 노출한 금속판을 에칭하여, 상기 개구부를 지나는 개소(箇所)의 지름이 상기 개구부의 저면의 지름과 동일하거나 그보다 큰 공동을 상기 금속판에 형성하고, 그리고 상기 공동 및 개구부 내에 땜납을 충전함으로써, 상기 반도체 소자 접속용 패드를 제일 외측의 절연층의 표면에서 돌출한 패드로서 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  24. 제 23 항에 있어서,
    상기 땜납의 충전을, 상기 금속판을 급전층으로서 사용하는 전해 도금에 의해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
  25. 제 23 항에 있어서,
    상기 땜납의 충전을 땜납 페이스트를 이용해 행하는 반도체 장치용 다층 회로 기판의 제조 방법.
  26. 제 15 항에 있어서,
    상기 다층 회로 기판 본체의 최외층의 절연층을 유리 클로스 프리프레그 또는 아라미드 함유 프리프레그로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
  27. 제 26 항에 있어서,
    상기 외부 접속 단자용 패드를 노출시키는 상기 관통 구멍을 구비한 절연층을 솔더 레지스트로 형성하는 반도체 장치용 다층 회로 기판의 제조 방법.
KR10-2003-7008844A 2001-10-31 2002-10-29 반도체 장치용 다층 회로 기판의 제조 방법 KR100516795B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001334733 2001-10-31
JPJP-P-2001-00334733 2001-10-31
PCT/JP2002/011237 WO2003039219A1 (fr) 2001-10-31 2002-10-29 Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur

Publications (2)

Publication Number Publication Date
KR20040030478A true KR20040030478A (ko) 2004-04-09
KR100516795B1 KR100516795B1 (ko) 2005-09-26

Family

ID=19149822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7008844A KR100516795B1 (ko) 2001-10-31 2002-10-29 반도체 장치용 다층 회로 기판의 제조 방법

Country Status (6)

Country Link
US (1) US6988312B2 (ko)
JP (3) JP3664720B2 (ko)
KR (1) KR100516795B1 (ko)
CN (1) CN1224305C (ko)
TW (1) TWI222201B (ko)
WO (1) WO2003039219A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015762B1 (ko) * 2009-07-23 2011-02-22 삼성전기주식회사 반도체 패키지의 제조 방법
KR200454041Y1 (ko) * 2009-04-07 2011-06-14 유빈스 주식회사 전후 개폐가 가능한 가로등 단자함
KR101044177B1 (ko) * 2009-10-09 2011-06-24 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101105318B1 (ko) * 2010-06-01 2012-01-18 이행종 가로등 점검용 커버 개폐장치

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7197853B1 (en) * 2000-08-31 2007-04-03 W. Frank Little, Jr. Demountable and reusable wall and ceiling system
JP4549695B2 (ja) * 2003-08-08 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4549692B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4549694B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法及び多数個取り基板
JP3918828B2 (ja) * 2004-05-20 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置
JP4170266B2 (ja) * 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR100704919B1 (ko) 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
TWI308385B (en) * 2006-08-09 2009-04-01 Unimicron Technology Corp Package substrate
JP5214139B2 (ja) 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
JP4800253B2 (ja) 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP2008258520A (ja) 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5032187B2 (ja) 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100940174B1 (ko) * 2007-04-27 2010-02-03 다이요 잉키 세이조 가부시키가이샤 인쇄 배선판의 제조 방법 및 인쇄 배선판
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP2009130054A (ja) 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5340622B2 (ja) * 2008-03-28 2013-11-13 日本特殊陶業株式会社 多層配線基板
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5269563B2 (ja) * 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
JP5578962B2 (ja) 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
TWI413468B (zh) * 2010-12-29 2013-10-21 Unimicron Technology Corp 製造內嵌式細線路之方法
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US9258907B2 (en) * 2012-08-09 2016-02-09 Lockheed Martin Corporation Conformal 3D non-planar multi-layer circuitry
JP5545779B2 (ja) * 2012-11-06 2014-07-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US8772745B1 (en) 2013-03-14 2014-07-08 Lockheed Martin Corporation X-ray obscuration film and related techniques
US10123410B2 (en) 2014-10-10 2018-11-06 Lockheed Martin Corporation Fine line 3D non-planar conforming circuit
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN109788665B (zh) * 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板
CN116156772A (zh) * 2022-12-28 2023-05-23 南通威斯派尔半导体技术有限公司 一种amb覆铜陶瓷线路板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JPH09283925A (ja) 1996-04-16 1997-10-31 Toppan Printing Co Ltd 半導体装置及びその製造方法
JPH1126938A (ja) 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 内層回路入り積層板の製造方法
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3976954B2 (ja) 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200454041Y1 (ko) * 2009-04-07 2011-06-14 유빈스 주식회사 전후 개폐가 가능한 가로등 단자함
KR101015762B1 (ko) * 2009-07-23 2011-02-22 삼성전기주식회사 반도체 패키지의 제조 방법
KR101044177B1 (ko) * 2009-10-09 2011-06-24 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101105318B1 (ko) * 2010-06-01 2012-01-18 이행종 가로등 점검용 커버 개폐장치

Also Published As

Publication number Publication date
JP2005005743A (ja) 2005-01-06
CN1481658A (zh) 2004-03-10
JP2005005742A (ja) 2005-01-06
US20040074088A1 (en) 2004-04-22
WO2003039219A1 (fr) 2003-05-08
KR100516795B1 (ko) 2005-09-26
JP3664725B2 (ja) 2005-06-29
TWI222201B (en) 2004-10-11
JPWO2003039219A1 (ja) 2005-02-24
JP3637969B2 (ja) 2005-04-13
US6988312B2 (en) 2006-01-24
CN1224305C (zh) 2005-10-19
TW200301554A (en) 2003-07-01
JP3664720B2 (ja) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100516795B1 (ko) 반도체 장치용 다층 회로 기판의 제조 방법
KR100569686B1 (ko) 반도체 장치용 다층 기판
US6297553B1 (en) Semiconductor device and process for producing the same
US20110296681A1 (en) Printed wiring board and method for manufacturing same
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US6100112A (en) Method of manufacturing a tape carrier with bump
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP2004311849A (ja) 配線基板およびその製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP5454681B2 (ja) モジュール基板およびその製造方法
US6998539B2 (en) Standoff/mask structure for electrical interconnect
CN107770946B (zh) 印刷布线板及其制造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP6735793B2 (ja) 複合基板及びリジッド基板
JP6387226B2 (ja) 複合基板
JPH06204651A (ja) 回路基板と電気回路部品との接続方法
KR100782956B1 (ko) 배선 기판의 제조 방법
KR100801949B1 (ko) 배선 기판의 제조 방법
CN116528456A (zh) 布线基板
JP2022133778A (ja) 部品内蔵配線基板
JP4398550B2 (ja) バンプ付き多層基板の製造方法
JPH10178141A (ja) 複合リードフレーム及びその製造方法
JP2017201674A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 14