JP3664725B2 - 半導体装置用多層回路基板の製造方法 - Google Patents

半導体装置用多層回路基板の製造方法 Download PDF

Info

Publication number
JP3664725B2
JP3664725B2 JP2004274134A JP2004274134A JP3664725B2 JP 3664725 B2 JP3664725 B2 JP 3664725B2 JP 2004274134 A JP2004274134 A JP 2004274134A JP 2004274134 A JP2004274134 A JP 2004274134A JP 3664725 B2 JP3664725 B2 JP 3664725B2
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
metal plate
layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004274134A
Other languages
English (en)
Other versions
JP2005005743A (ja
Inventor
順一 中村
俊一郎 松元
正司 小平
大也 荒谷
孝則 田渕
武志 千野
清貴 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004274134A priority Critical patent/JP3664725B2/ja
Publication of JP2005005743A publication Critical patent/JP2005005743A/ja
Application granted granted Critical
Publication of JP3664725B2 publication Critical patent/JP3664725B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

本発明は、半導体装置用多層回路基板の製造方法に関し、更に詳細には、複数組の導体層と絶縁層、すなわち交互に形成した導体層と絶縁層の積層体、から形成した多層回路基板本体であって、半導体素子を搭載するための面と外部接続端子用のもう一方の面とを有し、半導体素子を搭載するための面には搭載しようとする半導体素子にそれを通して多層回路基板が接続するパッドが設けられ、外部接続端子用の面には外部の電気回路にそれを通して多層回路基板が接続するパッドが設けられた多層回路基板本体を有する半導体装置用多層回路基板の製造方法に関する。
特開２０００−３２３６１３（米国特許第６４１８６１５号に対応）には、図１３に示す半導体装置用多層回路基板が提案されている。図１３に示す半導体装置用多層回路基板１００には、導体配線１０２がポリイミド又はボリフェニレンエーテル等の樹脂からなる絶縁層１０４を介して積層されてなる多層回路基板本体１０５が含まれている。かかる多層回路基板本体１０５の一面側は、搭載する半導体素子１０６の電極端子１０８を接続する半導体素子接続用パッド１２０ａが形成された半導体素子搭載面であり、多層回路基板本体１０５の他面側は、外部接続端子としてのはんだボール１２２を装着する外部接続端子用パッド１２４が形成された外部接続端子装着面である。この多層回路基板本体１０５の半導体素子搭載面及び外部接続端子装着面は、半導体素子接続用パッド１２０ａ及び外部接続端子用パッド１２４を除き、ソルダレジスト１２６によって覆われている。
このような多層回路基板本体１０５において、各絶縁層１０４の両面に形成された導体配線１０２及び／又はパッド（配線層どうしを接続するためのパッド１２０、外部接続端子用パッド１２４、あるいは半導体素子接続用パッド１２０ａ）は、絶縁層１０４を貫通して形成されたヴィア１２８によって電気的に接続されている。ヴィア１２８は、絶縁層１０４の外部接続端子装着面側に開口されているとともに、同じ絶縁層１０４の半導体素子搭載面側に形成された導体配線１０２又はパッド１２０、１２０ａの面によって底面が形成された開口部１３０内に形成されている。更に、半導体装置用多層回路基板１００の搬送等の取扱性等を向上すべく、多層回路基板本体１０５の周縁部に、所定の強度を有する金属製の枠体１１７を接合することができる。
図１３に示すような半導体装置用多層回路基板１００は、図１４〜１６を参照して以下に説明するように、半導体素子搭載面を有する半導体素子搭載層から外部接続端子装着面を有する外部接続端子装着層の方向に導体配線層及び絶縁層を交互に形成して製造できる。
まず、金属板としての銅板１４０の一面側にシードレイヤ１４２を形成する（図１４Ａ）。このシードレイヤ１４２は、図１４ＡにＡで示した円の部分の拡大図である図１５に示したように、銅板１４０の面に直接接触するクロム（Ｃｒ）層１４１ａと、クロム層１４１ａ上に形成した銅（Ｃｕ）層１４１ｂとからなる。
銅板１４０の一面側に形成したシードレイヤ１４２上にフォトレジストパターン（図示せず）を形成して、半導体素子接続用パッド１２０ａを形成する部分のシードレイヤ１４２を露出させ、次いでシードレイヤ１４２、特に銅層１４１ｂを給電層とする電解めっきによって、半導体素子１０６（図１３）の電極端子１０８が後に接続される、銅からなる半導体素子接続用パッド１２０ａを形成する（図１４Ｂ）。
こうして形成した半導体素子接続用パッド１２０ａを覆うように、熱硬化性樹脂であるボリイミド樹脂を印刷等によって塗布し、硬化させて絶縁層１０４を形成する（図１４Ｃ）。続いて、絶縁層１０４にＹＡＧレーザ光や炭酸ガスレーザ光等のレーザ光によってヴィア形成用の開口部１３０を形成する（図１４Ｄ）。
形成された開口部１３０の内壁面を含む絶縁層１０４の全表面に、クロム層と銅層とからなるシードレイヤ１４２’を形成し（図１４Ｅ）、次にシードレイヤ１４２’上に形成したレジストパターン（図示せず）をマスクとして使用し、且つシードレイヤ１４２’を給電層として使用する電解銅めっきにより、ヴィア１２８と導体配線１０２（図１３）とに相当する部分を形成する。
次いで、ヴィア１２８と導体配線１０２とに相当する部分以外のシードレイヤ１４２’をエッチングして除去することにより、図１４Ｆに示ように、絶縁層１０４の表面にヴィア１２８及び導体配線１０２を形成する。
続いて、図１４Ｃ〜１４Ｆの工程を繰り返すことによって、半導体素子搭載面を有する半導体素子搭載層側から外部接続端子装着面を有する外部接続端子装着層の方向に順次導体配線及び絶縁層を交互に形成し、図１６に示す中間体１００ａを得ることができる。得られた中間体１００ａの多層回路基板本体１０５の一面側には、半導体素子接続用パッド１２０ａが形成された半導体素子搭載面に、シードレイヤ１４２を介して銅板１４０が接合され、中間体１００ａの他面側には、外部接続端子用パッド１２４が形成されている。銅板１４０は、中間体１００ａの補強板としての役割を果たし、中間体１００ａの搬送等の取扱を容易にできる。
最終的に図１３に示す半導体装置用多層回路基板１００を得るためには、中間体１００ａから銅板１４０をエッチングによって除去することが必要である。シードレイヤ１４２の一部として銅板１４０のエッチング液にエッチングされないクロム層１４１ａを形成しておくことによって、銅板１４０のエッチングの際に、エッチングがシードレイヤ１４２のクロム層１４１ａに到達したとき、エッチングの進行を阻止でき、シードレイヤ１４２のクロム層１４１ａの全面が露出した時点で銅板１４０のエッチングが終了する。次いで、クロム層１４１ａと銅層１４１ｂをエッチングで除去することによって、半導体素子接続用パッド１２０ａの表面を露出させ、図１３に示す半導体装置用多層回路基板１００を得ることができる。
図１４〜１６を参照して説明した半導体装置用多層回路基板の製造方法によれば、半導体素子が搭載される面が可及的に平坦で、旦つ厚さも可及的に薄い半導体装置用多層回路基板を得ることができる。しかしながら、銅板１４０と樹脂からなる絶縁層１０４との熱膨張率差等により、図１６に示す中問体１１０ａが反ってしまうことのあるのが判明した。反った中間体１１０ａにその後の加工を施すことは、信頼性の高い半導体装置を得る観点からは許されない。
一方、反りを防止すべく、厚い銅板１４０を用いることは、実質的に銅板１４０の全体をエッチングによって除去して多層回路基板本体１０５の半導体素子接続用パッド１２０ａの表面を露出させる工程での処理時問が極めて長時間となり、工業的に採用できない。
銅板の片面側に製造しようとする多層回路基板に必要とされる絶縁層を形成し、他面側にそれと同数の絶縁層をダミー層として形成することにより、銅板の両面側に同数の絶縁層を形成すると、製造工程での反りを防止できる。ところが、銅板の一方の側に形成する絶縁層は、それらの間に導体配線を形成しないダミー層であり、本来不要なものである上に、製造工程を煩雑にする。
特開２０００−３２３６１３
そこで、本発明の目的は、半導体素子が搭載される搭載面が可及的に平坦で且つ厚さも可及的に薄い半導体装置用多層回路基板を、その製造工程での反りの発生を防止して容易に得ることのできる半導体装置用多層回路基板の製造方法を提供することにある。
本発明者らは、２枚の金属板を貼り合せた複合金属板の両面に多層回路基板本体を形成した後、複合金属板を分離することによって、１枚の金属板の一面側に多層回路基板本体が形成された２個の中間体を実質的に反りを発生させるこなく得ることができるのを見いだし、本発明に到達した。
すなわち、本発明は、複数組の配線層と絶縁層、すなわち交互に形成した配線層と絶縁層の積層体、から形成した多層回路基板本体であって、半導体素子を搭載するための面と外部接続端子用のもう一方の面とを有し、半導体素子を搭載するための面には搭載しようとする半導体素子にそれを通して多層回路基板が接続するバンプ状のパッドが設けられ、外部接続端子用の面には外部の電気回路にそれを通して基板が接続するパッドが設けられた多層回路基板本体を有する半導体装置用多層回路基板の製造方法であって、
２枚の金属板を向き合わせて一体化して複合金属板を作製し、
開口部を有する絶縁層を上記複合金属板の両面に形成し、
当該開口部の底面に露出した当該金属板の部分に凹部を形成し、
当該凹部又は当該凹部と当該開口部内にはんだを充填して、それにより半導体素子に接続するための上記バンプ状のパッドを形成し、
続いて配線層と絶縁層を交互に形成する工程を必要な回数実施して、所定数の配線層と絶縁層を有する多層回路基板本体を作製し、
上記複合金属板を分離して、上記金属板の片面に上記多層回路基板本体を備えた中間体を得、
この中間体から上記金属板をエッチングにより除去して、上記バンプ状のパッドが突出した半導体素子搭載面を露出させることを含む、半導体装置用多層回路基板の製造方法にある。
本発明の方法は、前記露出した半導体素子搭載面に枠体を接合することを更に含むことができる。あるいはまた、前記金属板の除去を部分的に行い、半導体素子搭載面の半導体素子搭載領域の周囲に前記金属板の一部を枠体として残すこともできる。
複合金属板を分離する前に、前記多層回路基板本体の最外層の絶縁層上に、その上に位置する外部接続端子用パッドを露出させる貫通孔を備えた絶縁層を、貫通孔の内壁面を含めて全面を絶縁処理した金属板を前記多層回路基板本体の最外層の絶縁層に接合することにより形成することができる。半導体素子搭載領域の周囲に金属板の一部を枠体として残す場合、多層回路基板の外部接続端子装着面に位置するこの絶縁処理した金属板は、半導体素子搭載面の枠体とともに多層回路基板本体を挟み込み、それにより製造工程で多層回路基板本体に生じがちな反りを防止でき、そしてまた最終的に得られる多層回路基板の強度の向上にも寄与する。
多層回路基板本体の最外層の絶縁層への絶縁処理した金属板の接合は、接着剤を使って行うことができる。好ましくは、この接着剤は、接合後に多層回路基板本体の最外層の絶縁層と絶縁処理した金属板との間に、当該接着剤が絶縁処理金属板の貫通孔内にはみ出すのを防止できる間隙を形成し得る径の絶縁性微粒子を含有する。
本発明の方法では、複合金属板の両面に形成した絶縁層の前記開口部を、絶縁層表面の径に比べ底部の径が小さい開口部として形成し、当該開口部の底部に露出した金属板をエッチングして、上記開口部に通じる箇所の径が当該開口部の底面の径と等しいかそれより大きい空洞を、前記凹部として当該金属板に形成し、そして当該空洞及び開口部内にはんだを充填することにより、半導体素子接続用の前記バンプ状のパッドを形成することもできる。
この場合のはんだの充填は、空洞を形成した金属板を給電層として使用する電解めっきにより、あるいははんだペーストを用いて、行うことができる。
多層回路基板本体の外部接続端子装着面側の最外層の絶縁層は、ガラスクロスプリプレグ又はアラミドを含有したプリプレグにより形成してもよい。
前記複合金属板を分離する前に、前記多層回路基板本体の最外層の絶縁層上に、その上に位置する外部接続端子用パッドを露出させる貫通孔を備えた絶縁層をソルダレジストにより形成してもよい。
本発明の半導体装置用多層回路基板の製造方法の一例を図１Ａ〜１Ｇに示す。図１Ａ〜１Ｇに示す製造方法では、２枚の金属板として、厚さＯ．３ｍｍ程度の銅板１１を用い、その片側面にニッケル膜１２を形成する。このニッケル膜１２は、銅板１１のためのエッチング液にエッチングされ難い金属膜である。ニッケル膜１２は、めっきやスパッタリング等によって形成できる。
このように片面にニッケル膜１２が形成された２枚の銅板１１を、ニッケル膜１２が内側となるように貼り合わせて一体化して複合金属板１４を形成する（図１Ａ）。複合金属板１４は、図２に示す様に、銅板１１の周縁近傍（端縁から破線１６までの領域）を接着剤で接着し一体化して形成される。この複合金属板１４は、接着剤で接着した領域の内側近傍の破線１８に沿って切断することにより、後に説明するように個々の銅板１１に容易に分離できる。
図１Ｂに示したように、複合金属板１４の両面側に、ポリイミド樹脂やエポキシ樹脂等の熱硬化性樹脂又は感光性樹脂を印刷等によって塗布し硬化して、絶縁性樹脂層２０ａを形成する。ＹＡＧレーザ光や炭酸ガスレーザ光等のレーザ光により、又はフォトリソグラフィー法により、絶縁性樹脂層２０ａにヴィア形成用の開口部２２を形成する。各開口部２２の底面に一部が露出した銅板１１を給電層とする電解めっきによって、開口部２２の底面にはんだ層２４を形成する。あるいは、銅板１１の半導体素子接続用パッドを形成する部分にはんだ層２４を形成した後、はんだ層２４を覆う絶縁性樹脂層２０ａを形成し、次いで絶縁性樹脂層２Ｏａにレーザ光又はフォトリソグラフィー法によってはんだ層２４が底面に露出する開口部２２を形成してもよい。はんだ層２４は、銅板１１のためのエッチング液に実質的にエッチングされない金属からなる層であって、半導体素子接続用パッドを構成する。絶縁性樹脂層２０ａは、ポリイミド樹脂やエポキシ樹脂等の樹脂からなるフィルムを接着して形成してもよい。
次に、複合金属板１４の両面側に、公知の方法で導体配線層２６と絶縁性樹脂層２０ａを交互に形成して、所定の数の配線層を有する多層回路基板本体２０を作製する（図１Ｃ）。
導体配線層２６の形成は、例えば次のように行うことができる。既に形成されている絶縁層２０ａの上に、この絶縁層２０ａに形成された開口部２２を通してその下のはんだ層２４又は配線層２６に通じる銅層を、例えばめっきあるいはスパッタリング法により形成する。この銅層上にレジストパターンを形成し、このレジストパターンをマスクとしそして銅層を給電層として電解銅めっきを行って、ヴィアを含む導体配線層２６を形成する。その後、レジストパターンを除去し、ヴィアを含む導体配線層２６に相当する部分以外の銅層（電解銅めっきの前にめっきあるいはスパッタリングによって形成した銅層）をエッチングして除去する。
絶縁性樹脂層２０ａの形成は、例えば、形成した導体配線層２６上にボリイミド樹脂やエポキシ樹脂等の熱硬化性樹脂からなる絶縁性樹脂膜を形成し、この絶縁性樹脂膜にＹＡＧレーザ光等によりヴィア形成用の開口部２２を形成することにより行うことができる。
複合金属板１４の両面側に形成したおのおのの多層回路基板本体２０の最外層の、外部接続端子用パッド３３を含む配線層２６の上に、絶縁処理金属板３０を、接着剤（図示せず）を用いて接着する（図１Ｄ）。この絶縁処理金属板３０は、完成した多層回路基板において外部接続端子装着面側の最外層の絶縁層を構成する。絶縁処理金属板３０は、図３Ａに示すように、外部接続端子用パッド３３に対応する箇所に貫通孔２８を有し、貫通孔２８の内壁面を含めて全面を絶縁性皮膜（図示せず）で被覆されている。更に、絶縁処理金属板３０の多層回路基板本体２０に接合する側には、図３Ｂに示すように、予め接着剤３２が塗布されている。
図４に、絶縁処理金属板３０の貫通孔２８の近傍の拡大部分断面図を示す。この絶縁処理金属板３０の全面は、貫通孔２８の内壁面を含めて、絶縁層３６が形成されている。金属板３０がアルミニウム製の場合、絶縁層３６は陽極酸化により得られるアルマイト（Ａｌ2Ｏ3）の層でよい。あるいは、絶縁層３６は絶縁性樹脂の層であってもよい。
絶縁処理金属板３０の片面には、図４に示すように、所定径の絶縁性微粒子３７が配合された接着剤３２が塗布されている。絶縁性微粒子３７は、絶縁処理金属板３０を最外層の絶縁性樹脂層２０ａに接着した際に、図５に示す様に、絶縁処理金属板３０を押圧しても絶縁処理金属板３０と絶縁性樹脂層２０ａとの間に間隙を形成し、接着剤３２が貫通孔２８内にはみ出すことを防止している。従って、絶縁性微粒子３７の径は、接着剤３２が貫通孔２８内にはみ出すことを防止し得る間隙を、絶縁処理金属板３０と絶縁性樹脂層２０ａとの間に形成し得る径とすることが必要である。予め接着剤３２が貫通孔２８内にはみ出すことを防止し得る間隙を実験的に確認し、絶縁処理金属板３０を絶縁性樹脂層２０ａに接着する場合は、必ずしも接着剤３２に絶縁性微粒子３７を配合することを要しない。
このように複合金属板１４の両面側に多層回路基板本体２０を形成すると、多層回路基板本体２０の形成に単一の銅板１１を用いた場合に比べて、複合金属板１４の強度が向上しており、更に、銅板１１と主として樹脂からなる多層回路基板本体２０との間に熱膨張率差があっても、銅板１１と多層回路基板本体２０との熱膨張率差による反り方向は複合金属板１４の両面側で互いに反対となるため、複合金属板１４のおのおのの側で発生する反りを相殺することができる。従って、図１Ａ〜１Ｄを参照して説明した工程において、複合金属板１４及び多層回路基板２０には実質的に反りが発生せず、絶縁性樹脂層２０ａにＹＡＧレーザ光等によりヴィア形成用の開口部２２を形成する際や絶縁処理金属板３０を接着する際、位置決めを確実に且つ容易に行うことができる。
絶縁処理金属板３０の接着に続き、図１Ｅに示すように、両面側に多層回路基板本体２０が形成された複合金属板１４を構成する２枚の銅板１１を分離することにより、１枚の銅板１１の一面側に多層回路基板本体２０が形成された中間体３４を得ることができる。２枚の銅板１１の分離は、図２に示すように、接着剤で貼り合わされたそれらの周縁領域（銅板１１の端縁から破線１６までの領域）の内側の線（例えば図中の破線１９）に沿って複合金属板１４を切断することにより容易に行うことができる。
こうして得られた中間体３４（図１Ｅ）は、主として樹脂製の多層回路基板本体２０が銅板１１と絶縁処理金属板３０とによって挟まれているため、熱が加えられたとしても反りの発生を防止できる。
中間体３４の銅板１１の表面に位置するニッケル膜１２をパターニングして、図１Ｆに示すように、半導体素子を配置するための領域に対応する部分を除去して銅板１１の中央部分を露出させる。続いて、残っているニッケル膜１２をマスクに使用し、銅板１１の露出している部分をエッチングにより除去して、図１Ｇに示すように多層回路基板本体２０の半導体素子搭載面に銅製の枠体１０が接合された半導体装置用多層回路基板５０を得ることができる。この銅板１１のエッチングの際、多層回路基板本体２０の外部接続端子用パッド３３を形成した外部接続端子装着面にはマスク板を装着する。銅板１１のためのエッチング液には、銅板１１をエッチングするものの、はんだ層２４をエッチングしないエッチング液を用いる。
こうして作製された半導体装置用多層回路基板５０では、図６に示すように、上面にニッケル膜１２を備えた銅製の枠体１０が、半導体素子３９を搭載する領域１８を囲んで残留していて、多層回路基板５０の補強板として作用し、その強度を向上させることができる。
特に、図１Ａ〜１Ｇに示す製造方法で得られた半導体装置用多層回路基板５０は、主として樹脂からなる多層回路基板２０が銅製の枠体１０と絶縁処理金属板３０とによって挟まれているため、更に一層強度を向上できる。
本発明の方法により得られた半導体装置用多層回路基板５０には、多層回路基板本体２０の導体配線２６を銅板１１の片面から絶縁性樹脂層２０ａを間に挟んで多層に形成する方法で作製されているため、半導体素子３９が搭載される面を可及的に平坦に形成でき、且つ、コア基板を使ってその両側に多層導体配線層を形成する方法で作製した多層回路基板と比べて多層回路基板５０の厚さも可及的に薄くできる。
図７に示したように、本発明の方法により製造した半導体装置用多層回路基板５０は、外部接続端子用パッド３３に絶縁処理金属板３０の貫通孔２８を介して外部接続端子としてのはんだボール３８を装着し、また半導体素子接続用パッド用として形成したはんだ層２４に半導体素子３９の電極端子４０を当接し、それらをリフローすることによって、パッケージされた半導体装置を提供することができる。
先に説明した半導体装置用多層回路基板の製造方法では、片側面に金属膜としてのニッケル膜１２が形成された２枚の銅板１１を、ニッケル膜１２が内側となるように貼り合わせて一体化して複合金属板１４を使用していたが、ニッケル膜を形成することなく２枚の銅板を一体化した複合金属板を使用してもよい。この場合、中間体を構成する銅板の半導体素子を配置するための開口部１８（図６）に対応する部分を除去する際に、銅板１１のエッチングしない部分（枠体１０となる部分）にはエッチングレジスト膜を形成し又はマスク板を当てて、エッチングを行うことが必要となる。
また、先に説明した半導体装置用多層回路基板の製造方法では、多層回路基板本体２０を構成する最上層の絶縁性樹脂層２０ａの上面に絶縁処理金属板３０を接着していたが、銅板１１のみで多層回路基板本体２０の反りを防止できる場合は、図８に示すように、絶縁処理金属板に代えてソルダレジスト４０を塗布してもよい。
本発明では、図９Ａの部分拡大図に示すように、複合金属板の銅板１１上の絶縁性樹脂層２０ａにヴィア形成用の開口部を形成後に、この開口部の底面に露出する銅板１１の部分にエッチング又はレーザ加工を施し、絶縁性樹脂層２０ａを貫通して銅板１１内に底部が形成された凹部２２’を設けてもよい。この凹部２２’の底部に、図９Ｂに示すように、銅板１１を給電層とする電解めっきによって半導体素子搭載用パッド用のはんだ層２４を形成（図９Ｂ）した後、公知の方法で導体配線２６を形成することができる（図９Ｃ）。
このような方法で作製した半導体装置用多層回路基板５０’では、図９Ｄに示すように一番外側の絶縁性樹脂層２０ａの表面から突出したバンプ状の半導体素子接続用パッド２４’を形成できる。このようなバンプ状の半導体素子用パッド２４’が形成された半導体装置用多層回路基板を用いれば、先端が平坦になった電極端子４０’を備えた半導体素子３９’でも、このバンプ状パッド２４’を介して半導体装置用多層回路基板に容易に且つ直接接合することができる。
半導体装置用多層回路基板５０（図７）のヴィアを、絶縁性樹脂層２０ａの開口部２２（図１Ｂ）内にめっきにより金属を充填して形成してもよい。また、複合金属板を構成する１枚の銅板１１に複数個の多層回路基板本体２０を形成し、多数個の半導体装置用多層回路基板を一度に製造してもよい。
本発明では、以下で説明するように、更にほかの態様も可能である。
一つの態様として、多層回路基板本体を作製するのに使用した金属板としての銅板を、上述のように部分的に除去するのでなく、その全てを除去することができる。
この場合には、図１０Ａ示したように片面に多層回路基板本体２０を形成した銅板１１（ここでは、そのエッチングの際のマスクとして働くニッケル膜などの金属膜を備える必要はない）の全体をエッチングにより除去して、図１０Ｂに示したように半導体素子接続用パッド２４を備えた半導体素子搭載面の全面を露出させる。この全面を露出した半導体素子搭載面には、図１０Ｃに示したように、別個の枠体１０’を貼付してもよい。枠体１０’の貼付には、接着剤（図示せず）を使用することができる。このように銅板１１を完全に除去してから枠体１０’を接合する場合、銅板１１の除去により、熱膨張率の違いにより生じている銅板１１と多層回路基板本体２０との間の応力が完全に解放され、その後枠体１０’が接合されるため、得られる半導体装置用多層回路基板に反りが生じることを好適に防止できる。
枠体１０’の材料として最良の材料は、熱硬化性又は熱可塑性の樹脂系材料であり、代表的な樹脂材料の例として、ポリイミド樹脂、エポキシ樹脂、ＦＲ４として知られるガラスクロス入りのエポキシ樹脂やアラミドを含有したエポキシ樹脂などを挙げることができる。このような樹脂系材料の板から形成した枠体は、多層回路基板本体２０に貼付した状態で収縮する際に多層回路基板本体２０の応力を開放するように作用し、その反りを解消することができる。応力があまり問題にならない場合は、枠体１０’として、金属又はセラミック板を用いてもよい。
もう一つの態様として、テーパー状にくびれた下部を有する半導体素子接続用のバンプ状パッドを形成することができる。このバンプ状パッドの形成を、簡単のために銅板１１とその片面に形成した１層目の絶縁性樹脂層２０ａを示す図１１Ａ〜１１Ｄを参照して説明する。
図１１Ａに示したように、銅板１１上の樹脂層２０ａにレーザー光により、銅板１１に達する開口部２２”を形成する。レーザー光のエネルギーは、光源に近い樹脂層２０ａの表面で高く、光源から遠い銅板１１の面で低くなるため、形成した開口部２２”の径は、図示のように樹脂層２０ａの表面で大きく、銅板１１との界面で小さくなる。一例として、レーザー光の照射により、厚さ３０μｍの樹脂層２０ａにその表面で７０μｍ、銅板１１との界面で６０〜６５μｍ程度の径を持つ開口部を形成することができる。次に、開口部２２”の底部に露出した銅板１１の部分をエッチング（等方性エッチング）することにより、図１１Ｂに示したように、銅板１１に開口部２２”に通じる箇所の径が開口部２２”の底部の径に等しいかそれより大きい空洞２３を形成する。例えば、空洞２３の開口部２２”に通じる部分の径は７５μｍ程度とすることができる。続いて、図１１Ｃに示すように銅板１１を給電層として使用する電解めっきにより、空洞２３及び開口部２２”内にはんだ２５を充填し、そして後にエッチングで銅板１１を除去することにより、図１１Ｄに示すようにテーパー状にくびれた下部を有する半導体素子接続用のバンプ状パッド２４”を得ることができる。図１１Ｄにおいて、２６はパッド２４”に接続する配線層を示している。
層２０ａを感光性樹脂で形成した場合、露光により層２０ａにテーパー状の開口が形成され、それによりテーパー状に下部のくびれたバンプ状パッド２４”を得ることができる。
バンプ状のパッド２４”は、はんだの電解めっきに代えて、空洞２３及び開口部２２”内にはんだペーストを充填し、その後リフローさせることで形成することも可能である。はんだペーストの充填には、例えばスクリーン印刷などの手法を利用することができる。はんだペーストに含まれるフラックス成分ははんだ材料より軽く、リフロー時に浮いて外に出てくるので、それを除去することができる。
このように形成されたバンプ状パッド２４”は、多層回路基板本体から外れにくく、そのため多層回路基板とそれに搭載される半導体素子との接合を強固にして、半導体素子を搭載したパッケージの信頼性を向上させることができる。
別の態様として、半導体装置用多層回路基板の外部接続端子装着面側の最外層の絶縁層を、ガラスクロス入り絶縁性樹脂（ガラスクロスプリプレグ）やアラミドを含有する絶縁性樹脂を使って形成することができる。この場合、多層回路基板の外部接続端子装着面側はガラスクロスプリプレグにより補強されるため、先に説明した態様におけるように外部接続端子装着面側で貫通孔を持つ絶縁処理金属板を使用する必要はなく、外部接続端子用パッドが露出するようにソルダレジスト層を形成することができる。
プリプレグを使っての絶縁層の形成は、プリプレグを貼付し、加熱により樹脂を硬化させ、下層のパッドに対応した位置に、例えばレーザー光により開口部をあけることで、容易に行うことができる。
図１２に、この態様による半導体装置用多層回路基板６０を示す。この多層回路基板６０は、外部接続端子装着面側の最外層にガラスクロスプリプレグから形成した絶縁層６２を有する多層回路基板本体６１と、先に説明した態様におけるのと同様の、半導体素子搭載面側の枠体１０とを有し、そして外部接続端子装着面側にソルダレジストから形成した保護層６４を備えている。
この態様による半導体装置用多層回路基板６０は、外部接続端子の少なくとも一部に、はんだボールのリフローにより得られるバンプ状の端子でなく、ピン状の端子を使用する場合に、特に有利である。図１２に示したように、ピン状の端子６６ははんだ６８を使って多層回路基板６０のパッド３３に装着される。はんだ６６は、一般にスクリーン印刷によりパッド３３に塗布される。アルミニウム板の表面を陽極酸化して得られるような絶縁処理金属板の厚さが通常１００〜２００μｍ程度であるのに対して、ソルダレジスト層は１０〜２０μｍ程度の厚さで形成することができる。スクリーン印刷の際に印刷面に大きな段差のあることは好ましくなく、ソルダレジスト層を用いることによって、印刷面における段差をずっと小さくすることができる。
更に、絶縁処理金属板に代えてソルダレジスト層を用いるのには、もう一つの利点がある。絶縁処理金属板を使用する場合には、金属板を所定の寸法に加工し、表面に絶縁性皮膜を形成し、接着剤を用いて多層回路基板の措定の箇所に貼付するという煩雑な作業が必要となる。それに対し、ソルダレジスト層の場合は、ソルダレジスト材料の塗布とパターニングにより容易に層の形成が可能である。
以上説明したように、本発明によれば、金属板を使用する半導体装置用多層回路基板の製造工程での金属板と多層回路基板本体との熱膨張率差に起因する多層回路基板本体の反りを防止でき、信頼性の高い半導体装置用多層回路基板を提供することが可能になる。
更に、本発明では、両面に多層回路基板本体を形成した複合金属板を分離することにより、１枚の金属板の一面側に多層回路基板本体を形成した２個の中間体を同時に得ることができ、単一の金属板を使用して多層回路基板本体を形成する場合に比較して生産効率にも優れている。
本発明の半導体装置用多層回路基板の製造方法の一例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の一例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の一例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の一例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の一例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の一例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の一例を説明する図である。 図１Ａ〜１Ｇに示した製造方法で使用される金属板を説明する図である。 図１Ａ〜１Ｇに示した製造方法で使用される絶縁処理金属板の上面図である。 図３ＡのＢ−Ｂ線断面図である。 図３Ａと図３Ｂに示した絶縁処理金属板の貫通孔近傍の拡大部分断面図である。 は、絶縁処理金属板の多層回路基板本体への接着を説明する図である。 は、本発明で使用する枠体の上面図である。 は、本発明の方法により得られる半導体装置用多層回路基板を説明する図である。 は、絶縁処理金属板に代えてソルダレジストで形成した最外層絶縁層を備えた多層回路基板本体を示す図である。 本発明の半導体装置用多層回路基板の製造方法のもう一つの例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法のもう一つの例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法のもう一つの例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法のもう一つの例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の別の例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の別の例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の別の例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の更に別の例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の更に別の例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の更に別の例を説明する図である。 本発明の半導体装置用多層回路基板の製造方法の更に別の例を説明する図である。 本発明の方法により製造された、外部接続端子装着面側の最外層にガラスクロスプリプレグから形成した絶縁層を備えた半導体装置用多層回路基板を説明する図である。 従来の半導体装置用多層回路基板製造方法で得られた多層回路基板を説明する図である。 従来の半導体装置用多層回路基板の製造方法を説明する図である。 従来の半導体装置用多層回路基板の製造方法を説明する図である。 従来の半導体装置用多層回路基板の製造方法を説明する図である。 従来の半導体装置用多層回路基板の製造方法を説明する図である。 従来の半導体装置用多層回路基板の製造方法を説明する図である。 従来の半導体装置用多層回路基板の製造方法を説明する図である。 従来の半導体装置用多層回路基板の製造で用いられる金属板上のシードレイヤの構成を示す、図１４Ａの円Ａで示した部分の拡大断面図である。 従来の半導体装置用多層回路基板の製造方法で得られた中間体を説明する図である。
符号の説明
１０ 枠体
１１ 銅板
１２ ニッケル膜
１４ 複合金属板
２０ 多層回路基板本体
２０ａ 絶縁性樹脂層
２２ 凹部
２４ はんだ層
２６ 導体配線
２８ 貫通孔
３０ 絶縁処理金属板
３２ 接着剤
３３ 外部接続端子用パッド
３４ 中間体
３６ アルマイト層
３７ 絶縁性微粒子
３８ はんだボール
３９ 半導体素子
４０ ソルダレジスト
５０、５０’ 半導体装置用多層回路基板

Claims (12)

  1. 複数組の配線層と絶縁層とから形成した多層回路基板本体であって、半導体素子を搭載するための面と外部接続端子用のもう一方の面とを有し、半導体素子搭載面には搭載しようとする半導体素子にそれを通して多層回路基板が接続するバンプ状のパッドが設けられ、外部接続端子用の面には外部の電気回路にそれを通して多層回路基板が接続するパッドが設けられた多層回路基板本体を有する半導体装置用多層回路基板の製造方法であって、
    ２枚の金属板を向き合わせて一体化して複合金属板を作製し、
    開口部を有する絶縁層を上記複合金属板の両面に形成し、
    当該開口部の底面に露出した当該金属板の部分に凹部を形成し、
    当該凹部又は当該凹部と当該開口部内にはんだを充填して、それにより半導体素子に接続するための上記バンプ状のパッドを形成し、
    続いて配線層と絶縁層を交互に形成する工程を必要な回数実施して、所定数の配線層と絶縁層を有する多層回路基板本体を作製し、
    上記複合金属板を分離して、上記金属板の片面に上記多層回路基板本体を備えた中間体を得、
    この中間体から上記金属板をエッチングにより除去して、上記バンプ状のパッドが突出した半導体素子搭載面を露出させることを含む、半導体装置用多層回路基板の製造方法。
  2. 前記複合金属板の両面に形成した絶縁層の前記開口部を、絶縁層表面の径に比べ底部の径が小さい開口部として形成し、当該開口部の底部に露出した金属板をエッチングして、上記開口部に通じる箇所の径が当該開口部の底面の径と等しいかそれより大きい空洞を、前記凹部として当該金属板に形成し、そして当該空洞及び開口部内にはんだを充填することにより、半導体素子接続用の前記バンプ状のパッドを形成する、請求項１記載の方法。
  3. 前記はんだの充填を、前記金属板を給電層として使用する電解めっきにより行う、請求項１又は２記載の方法。
  4. 前記はんだの充填をはんだペーストを用いて行う、請求項１又は２記載の方法。
  5. 前記露出した半導体素子搭載面に枠体を接合することを更に含む、請求項１記載の方法。
  6. 前記金属板の除去を部分的に行い、半導体素子搭載面の半導体素子搭載領域の周囲に前記金属板の一部を枠体として残す、請求項１記載の方法。
  7. 前記複合金属板を分離する前に、前記多層回路基板本体の最外層の絶縁層上に、その上に位置する外部接続端子用パッドを露出させる貫通孔を備えた絶縁層を、貫通孔の内壁面を含めて全面を絶縁処理した金属板を前記多層回路基板本体の最外層の絶縁層に接合することにより形成する、請求項１記載の方法。
  8. 前記全面を絶縁処理した金属板として、陽極酸化により表面に絶縁処理を施したアルミニウム製の板を使用する、請求項７記載の方法。
  9. 前記接合を接着剤を使用して行う、請求項７記載の方法。
  10. 前記接着剤が、接合後に前記多層回路基板本体の最外層の絶縁層と前記絶縁処理した金属板との間に、当該接着剤が前記貫通孔内にはみ出すのを防止できる間隙を形成し得る径の絶縁性微粒子を含有している、請求項９記載の方法。
  11. 前記多層回路基板本体の最外層の絶縁層をガラスクロスプリプレグ又はアラミドを含有したプリプレグにより形成する、請求項１記載の方法。
  12. 前記複合金属板を分離する前に、前記多層回路基板本体の最外層の絶縁層上に、その上に位置する外部接続端子用パッドを露出させる貫通孔を備えた絶縁層をソルダレジストにより形成する、請求項１記載の方法。
JP2004274134A 2001-10-31 2004-09-21 半導体装置用多層回路基板の製造方法 Expired - Fee Related JP3664725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004274134A JP3664725B2 (ja) 2001-10-31 2004-09-21 半導体装置用多層回路基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001334733 2001-10-31
JP2004274134A JP3664725B2 (ja) 2001-10-31 2004-09-21 半導体装置用多層回路基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003541328A Division JP3664720B2 (ja) 2001-10-31 2002-10-29 半導体装置用多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005005743A JP2005005743A (ja) 2005-01-06
JP3664725B2 true JP3664725B2 (ja) 2005-06-29

Family

ID=19149822

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2003541328A Expired - Fee Related JP3664720B2 (ja) 2001-10-31 2002-10-29 半導体装置用多層回路基板の製造方法
JP2004274134A Expired - Fee Related JP3664725B2 (ja) 2001-10-31 2004-09-21 半導体装置用多層回路基板の製造方法
JP2004274126A Expired - Lifetime JP3637969B2 (ja) 2001-10-31 2004-09-21 半導体装置用多層回路基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003541328A Expired - Fee Related JP3664720B2 (ja) 2001-10-31 2002-10-29 半導体装置用多層回路基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004274126A Expired - Lifetime JP3637969B2 (ja) 2001-10-31 2004-09-21 半導体装置用多層回路基板の製造方法

Country Status (6)

Country Link
US (1) US6988312B2 (ja)
JP (3) JP3664720B2 (ja)
KR (1) KR100516795B1 (ja)
CN (1) CN1224305C (ja)
TW (1) TWI222201B (ja)
WO (1) WO2003039219A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7197853B1 (en) * 2000-08-31 2007-04-03 W. Frank Little, Jr. Demountable and reusable wall and ceiling system
JP4549695B2 (ja) * 2003-08-08 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4549692B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4549694B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法及び多数個取り基板
JP3918828B2 (ja) * 2004-05-20 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置
JP4170266B2 (ja) * 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR100704919B1 (ko) 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
TWI308385B (en) * 2006-08-09 2009-04-01 Unimicron Technology Corp Package substrate
JP5214139B2 (ja) 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
JP4800253B2 (ja) 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP2008258520A (ja) 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5032187B2 (ja) 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100940174B1 (ko) * 2007-04-27 2010-02-03 다이요 잉키 세이조 가부시키가이샤 인쇄 배선판의 제조 방법 및 인쇄 배선판
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP2009130054A (ja) 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5340622B2 (ja) * 2008-03-28 2013-11-13 日本特殊陶業株式会社 多層配線基板
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5269563B2 (ja) * 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
KR200454041Y1 (ko) * 2009-04-07 2011-06-14 유빈스 주식회사 전후 개폐가 가능한 가로등 단자함
KR101015762B1 (ko) * 2009-07-23 2011-02-22 삼성전기주식회사 반도체 패키지의 제조 방법
KR101044177B1 (ko) * 2009-10-09 2011-06-24 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
KR101105318B1 (ko) * 2010-06-01 2012-01-18 이행종 가로등 점검용 커버 개폐장치
JP5578962B2 (ja) 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
TWI413468B (zh) * 2010-12-29 2013-10-21 Unimicron Technology Corp 製造內嵌式細線路之方法
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US9258907B2 (en) * 2012-08-09 2016-02-09 Lockheed Martin Corporation Conformal 3D non-planar multi-layer circuitry
JP5545779B2 (ja) * 2012-11-06 2014-07-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US8772745B1 (en) 2013-03-14 2014-07-08 Lockheed Martin Corporation X-ray obscuration film and related techniques
US10123410B2 (en) 2014-10-10 2018-11-06 Lockheed Martin Corporation Fine line 3D non-planar conforming circuit
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN109788665B (zh) * 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板
CN116156772A (zh) * 2022-12-28 2023-05-23 南通威斯派尔半导体技术有限公司 一种amb覆铜陶瓷线路板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JPH09283925A (ja) 1996-04-16 1997-10-31 Toppan Printing Co Ltd 半導体装置及びその製造方法
JPH1126938A (ja) 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 内層回路入り積層板の製造方法
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3976954B2 (ja) 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base

Also Published As

Publication number Publication date
JP2005005743A (ja) 2005-01-06
KR20040030478A (ko) 2004-04-09
CN1481658A (zh) 2004-03-10
JP2005005742A (ja) 2005-01-06
US20040074088A1 (en) 2004-04-22
WO2003039219A1 (fr) 2003-05-08
KR100516795B1 (ko) 2005-09-26
TWI222201B (en) 2004-10-11
JPWO2003039219A1 (ja) 2005-02-24
JP3637969B2 (ja) 2005-04-13
US6988312B2 (en) 2006-01-24
CN1224305C (zh) 2005-10-19
TW200301554A (en) 2003-07-01
JP3664720B2 (ja) 2005-06-29

Similar Documents

Publication Publication Date Title
JP3664725B2 (ja) 半導体装置用多層回路基板の製造方法
JP3615727B2 (ja) 半導体装置用パッケージ
US8959760B2 (en) Printed wiring board and method for manufacturing same
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2004235323A (ja) 配線基板の製造方法
JP4143609B2 (ja) 配線基板の製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
TW201334647A (zh) 多層配線基板及其製造方法
JP5454681B2 (ja) モジュール基板およびその製造方法
CN107770946B (zh) 印刷布线板及其制造方法
JP4597561B2 (ja) 配線基板およびその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2000261147A (ja) 多層配線基板及びその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2002009440A (ja) 複合配線基板
JP2001332858A (ja) 多層プリント配線板
JP6735793B2 (ja) 複合基板及びリジッド基板
JP4610633B2 (ja) 配線基板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2022133778A (ja) 部品内蔵配線基板
JP5610039B2 (ja) 配線基板の製造方法
JPH1070365A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041021

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050329

R150 Certificate of patent or registration of utility model

Ref document number: 3664725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees