CN117177481A - 多层线路板及其制作方法 - Google Patents
多层线路板及其制作方法 Download PDFInfo
- Publication number
- CN117177481A CN117177481A CN202311066431.3A CN202311066431A CN117177481A CN 117177481 A CN117177481 A CN 117177481A CN 202311066431 A CN202311066431 A CN 202311066431A CN 117177481 A CN117177481 A CN 117177481A
- Authority
- CN
- China
- Prior art keywords
- conductive
- manufacturing
- pattern
- board
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 68
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000011049 filling Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 34
- 238000011282 treatment Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 7
- 239000000654 additive Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 97
- 239000010408 film Substances 0.000 description 40
- 238000005553 drilling Methods 0.000 description 19
- 238000013461 design Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请涉及线路板技术领域,公开了一种多层线路板及其制作方法。该多层线路板的制作方法包括:提供子板,子板内设有导通孔且子板的第一表面设有与导通孔电性连接的导电图案;在第一表面上制作感光膜,使感光膜覆盖至少部分导电图案;对感光膜进行曝光显影处理,以在导电图案处形成保护图案;在第一表面上制作绝缘层,使绝缘层覆盖未保留保图案的第一表面;去除保护图案,以使绝缘层在导电图案处形成导通通道;向导通通道内填充导电材料,以形成与导电图案电性连接的导电柱;在子板上制作增层线路。本申请提供的多层线路板及其制作方法,解决了相关技术中多层线路板加工效率低、产品质量差的技术问题。
Description
技术领域
本申请涉及线路板技术领域,尤其涉及一种多层线路板及其制作方法。
背景技术
常规多层线路板由多层导电层和绝缘层堆叠而成,并且导电层之间通过导通孔实现连接,以便在不同层之间传递信号、电源和地线。
目前通用的层间互连技术采用激光钻孔/机械钻孔+电镀填孔或真空贴膜+电镀铜柱工艺,制作流程长,并且机械钻孔或激光钻孔还可能对板材造成损坏或者产生钻污残留,影响线路板的加工效率和产品质量。
发明内容
本申请的目的在于提供一种多层线路板及其制作方法,用于解决相关技术中多层线路板加工效率低、产品质量差的技术问题。
第一方面,本申请提供一种多层线路板的制作方法,包括:
提供子板,所述子板内设有导通孔且所述子板的第一表面设有与所述导通孔电性连接的导电图案;
在所述第一表面上制作感光膜,使所述感光膜覆盖至少部分所述导电图案;
对所述感光膜进行曝光显影处理,以在所述导电图案处形成保护图案;
在所述第一表面上制作绝缘层,使所述绝缘层覆盖未保留所述保护图案的第一表面;
去除所述保护图案,以使所述绝缘层在所述导电图案处形成导通通道;
向所述导通通道内填充导电材料,以形成与所述导电图案电性连接的导电柱;
在所述子板上制作增层线路。
在一实施例中,在向所述导通通道内填充导电材料之前,所述制作方法还包括:在所述第一表面上制作导电种子层,使所述导电种子层覆盖所述绝缘层和所述导电图案。
在一实施例中,所述导电种子层的厚度为0.05μm-1μm。
在一实施例中,所述在所述子板上制作增层线路包括:通过半加成法在所述导电种子层上制作所述增层线路。
在一实施例中,所述向所述导通通道内填充导电材料包括:通过电镀工艺在所述导电种子层上制作导电层,所述导电种子层部分覆盖于所述绝缘层上,另一部分填充于所述导通通道内且用于形成所述导电柱。
在一实施例中,所述在所述子板上制作增层线路包括:对所述导电层进行显影曝光处理,以在所述导电层上形成所述增层线路。
在一实施例中,其特征在于,去除所述保护图案之前,所述制作方法还包括:清理所述子板,以去除覆盖于所述保护图案上的绝缘层。
在一实施例中,所述在所述第一表面上制作感光膜包括:
在所述第一表面贴附干膜;或,在所述第一表面涂覆感光油墨以形成湿膜。
在一实施例中,所述导通孔为通孔或盲孔。
本申请提供的多层线路板的制作方法,通过感光膜设计和显影曝光技术,在制作绝缘层时可以直接形成导电通道结构,从而无需再进行机械钻孔或激光钻孔处理,能够有效提高线路板加工效率,以及减少加工过程中对板材的冲击和钻污残留;此外,导电柱能够代替传统的焊盘结构,实现不同层间的任意形状和规格的垂直互连,从而还有利于优化线路板板面设计并提升线路板产品质量,并且可以满足多层线路板高精度、导通结构小尺寸和高密度的设计要求。
第二方面,本申请提供一种多层线路板,利用第一方面所述的制作方法制作而成。
本申请提供的多层线路板,通过改进绝缘层和导通通道的制备方式,以及利用导电柱代替传统的焊盘结构设计以实现不同层间信号的垂直互联,能够有效提升线路板的加工效率,并且提高线路板的产品质量。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的多层线路板的制作方法的流程图;
图2为本申请实施例提供的子板的结构示意图;
图3为子板上设置感光膜的结构示意图;
图4为对感光膜进行曝光处理的结构示意图;
图5为对感光膜进行显影处理的结构示意图;
图6为子板上设置绝缘层的结构示意图;
图7为清除保护图案上的绝缘层的结构示意图;
图8为去除保护图案的结构示意图;
图9为子板上设置导电种子层的结构示意图;
图10为子板上设置导电层的结构示意图;
图11为子板上设置导电柱的结构示意图;
图12为另一种子板上设置绝缘层的结构示意图;
图13为另一种清除保护图案上的绝缘层的结构示意图;
图14为另一种去除保护图案的结构示意图。
主要元件符号说明:
1、子板;2、导通孔;21、支撑件;3、导电图案;4、感光膜;41、保护图案;5、绝缘层;51、导通通道;6、导电层;61、导电柱;7、导电种子层。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
需说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以是直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件,它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对专利的限制。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请说明书中描述的参考“一个实施例”、“一些实施例”或“实施例”意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。此外,在一个或多个实施例中,可以以任何合适的方式组合特定的特征、结构或特性。
第一方面,本申请提供一种多层线路板的制作方法,用于制作多层线路板的增层图形及线路板内的垂直互连结构。如图1所示,该多层线路板的制作方法包括:
S1、提供子板1,子板1内设有导通孔2且子板1的第一表面(如图2中a所示一面)设有与导通孔2电性连接的导电图案3。
如图1所示,为一种子板1的示意图。子板1上设有多个导通孔2,并且每个导通孔2均连接于导电图案3。
子板1可以为刚性板或柔性板,更为具体地,可以为已完成内层线路的单面芯板、双面芯板,或者为经过压合的多层芯板。
导通孔2的孔壁沉积导电金属,用于与子板1表面上的导电图案3和内层电路电性连接。可选地,导通孔2的内壁沉积孔铜。
导通孔2内填充支撑件21,用于提供支撑,避免压板过程中在导通孔2处发生凹陷或板面坍塌。支撑件21可以为绝缘树脂、环氧树脂、ABS塑料,但不限于此。
可以理解,导电图案3可以为内层线路的一部分或焊盘结构。
S2、在子板1的第一表面上制作感光膜4,使感光膜4覆盖至少部分导电图案3。
如图3所示,为在子板1的一个表面制作感光膜4的示意图。
感光膜4为采用感光材料制成的薄膜,敏感于光线,能够在光照下发生化学变化。
S3、对感光膜4进行曝光显影处理,以在导电图案3处形成保护图案41。
如图4所示,为对子板1进行曝光处理后的示意图;如图5所示,为对子板1进行显影处理后的示意图。
具体地,对设置导通孔2处的感光膜4进行曝光处理,以在导电图案3处形成保护图案41;而后利用显影药液,去除未经曝光的感光膜4。
经曝光处理的感光膜4被保留下来并形成保护图案41,保护图案41在导电图案3上的投影与导电图案3至少部分重合。
S4、在子板1的第一表面上制作绝缘层5,使绝缘层5覆盖未保留保护图案41的第一表面。
如图6和图7所示,为在子板1的第一表面制作绝缘层5的示意图。
具体地,通过印刷、涂覆、压合或模压等工艺,在第一表面裸露的部分和内层线路上填充热塑性/热固性绝缘材料,绝缘材料固化后形成绝缘层5。
S5、去除保护图案41,以使绝缘层5在导电图案3处形成导通通道51。
如图8所示,为去除保护图案41的示意图。
利用酸性药液、碱性药液或有机溶剂等进行化学处理,去除子板1表面保留的感光膜4,以使导电图案3至少部分暴露。由于暴露的导电图案3处未填充绝缘层5,从而还能够形成导通通道51结构。
S6、向导通通道51内填充导电材料,以形成与导电图案3电性连接的导电柱61。
如图11所示,为导通通道51内形成导电柱61的示意图。
导电柱61在导电图案3上的投影与导电图案3至少部分重合,利用导电柱61能够实现多层线路板不同层间的垂直互连。
S7、在子板1上制作增层线路。
上述增层线路可以为多层线路板的外层线路或内层线路。
重复上述步骤S1-S7,可以制备出具有多层导电层6和绝缘层5的多层线路板。
可以理解,在步骤S1之前,该制作方法还包括预处理,包括但不限于开料、烤板、钻孔、化学沉铜、电镀铜、树脂塞孔、制作内层线路等步骤。在步骤S7之后,该制作方法还包括后工序,包括但不限于制作外层图形、阻焊、制作文字、其他表面处理、成型、电测、质检、包装等步骤。
本申请提供的制作方法,制作绝缘层5之前,在子板1的第一表面设置感光膜4并在导电图案3处形成保护图案41,从而铺设绝缘层5时,可以直接在导电图案3处形成导通通道51;而后通过向导通通道51内填充导电材料,可以制作出导电柱61结构,并且导电柱61通过导电图案3与导电通孔电性连接。该制作方法通过感光膜4设计和显影曝光技术,在制作绝缘层5时可以直接形成导电通道结构,从而无需再进行机械钻孔或激光钻孔处理,能够有效提高线路板加工效率,以及减少加工过程中对板材的冲击和钻污残留;此外,导电柱61能够代替传统的焊盘结构,实现不同层间的任意形状和规格的垂直互连,从而还有利于优化线路板板面设计并提升线路板产品质量,并且可以满足多层线路板高精度、导通结构小尺寸和高密度的设计要求。
此外,该制作方法还能够减少钻孔设备或真空贴膜设备的投入,以及减少高成本辅料的使用量,从而降低多层线路板的制作成本。以及,在步骤S4中,利用绝缘材料填充内层线路及保护图案41的间隙,可以消除蚀刻铜芽,以及避免出现因铜厚或阻焊油墨厚度不均而导致的色差问题,改善多层线路板的散热问题。
需要说明的是,子板1包括相对的第一表面和第二表面(如图2中b所示一面),本申请提供的制作方法,可以在第一表面或第二表面进行,或者同时在第一表面和第二表面进行,在此不做唯一限定。
本申请所提供的方案中,在步骤S6之前,如图1和图9所示,该制作方法还包括:在子板1的第一表面制作导电种子层7,使导电种子层7覆盖绝缘层5和导电图案3。
导电种子层7包括覆盖于绝缘层5表面的部分和填充于导通通道51内的部分,其中,填充于导通通道51内的部分与导通孔2电性连接并且用于形成导电柱61。
导电种子层7为一层导电薄膜,用于为后续在导通通道51内填充导电材料提供通电基础。导电种子层7的设计有利于降低后续制作导电柱61的加工难度,以及提升加工效率。
本申请所提供的方案中,导电种子层7的厚度为0.05μm-1μm。
上述导电种子层7厚度合理,能够发挥良好的导电作用,并且制作难度较低。
本申请所提供的方案中,通过溅射工艺制作导电种子层7。
溅射工艺是一种常见的薄膜制备技术,用于在固体材料表面生成薄膜层。
溅射工艺可以精确控制薄膜层厚度,从而利用该工艺可以制备出高质量、超薄且厚度均匀的导电种子层7。此外,溅射工艺通常在相对较低的温度下进行,利用溅射工艺制备导电种子层7,还能够减少对子板1的热损伤。
可以理解,在一些实施例中,还可利用电镀、化学沉积、覆铜压合、黑影等工艺制作导电种子层7。
本申请所提供的方案中,如图1和图10所示,步骤S6包括:通过电镀工艺在导电种子层7上制作导电层6,导电层6部分覆盖于绝缘层5上,另一部分填充于导通通道51内且用于形成导电柱61。
此过程也即电镀填孔过程。具体地,在绝缘层5和导通孔2处制作导电种子层7后,将子板1浸入电解液中,利用导电种子层7实现通电并在导电种子层7上电镀导电层6,此过程中,导电材料填充于导通通道51内并形成导电柱61。
利用上述方式制备导电柱61,有利于提升降低导电柱61制作难度,以及提升线路板板面平整度。
本申请提供的方案中,增层图形的制作方式不唯一。
在一些实施例中,子板1上制作导电种子层7,在后续加工流程中,可以通过半加成法在导电种子层7上制作增层线路。
具体地,将导电种子层7上不需要电镀的区域保护起来,而后对导电种子层7进行电镀并在电镀形成的图案上涂覆抗蚀图层,而后通过闪蚀去除导电种子层7上多余部分,以形成最终的增层线路。
采用上述设计,可以省去全板电镀,减少制作过程中的耗材,以及能够用于制备精细线路。
在一些实施例中,子板1上还制作导电层6,在后续加工流程中,可以对导电层6进行显影曝光处理,以在导电层6上形成增层线路。
采用上述设计,可以进一步降低增层线路的制作难度。
需要说明的是,在一些情形中,可以在子板1上压合铜箔以制作增层线路,这样,在压合铜箔前,还需要对子板1进行清理,具体地,通过机械研磨或化学蚀刻方式去除覆盖于绝缘层5上导电材料,只保留用于形成导电柱61的部分。
可以理解,在一些实施例中,还可利用化学沉积、覆铜压合、黑影、溅射等工艺制作导电层6并形成导电柱61。
本申请所提供的方案中,在步骤S5之前,如图1、图6和图7所示,该制作方法还包括:清理子板1,以去除覆盖于保护图案41上的绝缘层5。
在一些情形中,绝缘材料会溢流至保护图案41的表面,为确保后续可以顺利去除保护图案41,可以通过机械研磨、喷砂、激光或等离子蚀刻等工艺对子板1表面进行清洁处理,以去除保护图案41上的绝缘层5,使保护图案41完全暴露。
需要说明的是,在一些情形中,要求绝缘层5厚度较小,如图12、图13和图14所示,在子板1的部分区域,也可能出现绝缘层5厚度小于保护图案41厚度的情况,此种并不影响线路板的正常制备,也不会影响产品质量。
本申请所提供的方案中,感光膜4的厚度为25μm-100μm。
上述感光膜4厚度设计合理,既可以为导通孔2提供有效防护,并且在后续流程中易于被去除。
本申请所提供的方案中,感光膜4的类型不唯一。
可选的,在一些实施例中,感光膜4为干膜,步骤S2包括:在第一表面贴附干膜。
或者,在一些实施例中,感光膜4为湿膜,步骤S2包括:在第一表面涂覆感光油墨以形成湿膜。
在曝光显影过程中,未曝光的干膜或湿膜可以被化学处理去除,而被曝光的干膜或湿膜被保留于子板1上,形成所需的保护图案41。
本申请所提供的方案中,导通孔2为通孔或盲孔。
可选地,在一实施例中,如图1所示,子板1上具有多个导通孔2,并且同时设置有盲孔和通孔。其中,盲孔还包括背钻孔。
可以理解,在一些实施例中,子板1上还可仅设置通孔或盲孔,并且导通孔2的数量可以为一个或多个。
需要说明的是,子板1上的导通孔2可以利用机械钻孔、激光钻孔或化学蚀刻的方式制作而成,或者还可利用本申请提供的制作方法制作而成,在此不做唯一限定。
综上,本申请提供的多层线路板的制作方法,通过感光膜4设计和显影曝光技术,在制作绝缘层5时可以直接形成导电通道结构,从而无需再进行机械钻孔或激光钻孔处理,能够有效提高线路板加工效率,以及减少加工过程中对板材的冲击和钻污残留;此外,导电柱61能够代替传统的焊盘结构,实现不同层间的任意形状和规格的垂直互连,从而还有利于优化线路板板面设计并提升线路板产品质量,并且可以满足多层线路板高精度、导通结构小尺寸和高密度的设计要求。
第二方面,本申请提供一种多层线路板,利用第一方面的制作方法制作而成。
本申请提供的多层线路板,通过改进绝缘层5和导通通道51的制备方式,以及利用导电柱61代替传统的焊盘结构设计以实现不同层间信号的垂直互联,能够有效提升线路板的加工效率,并且提高线路板的产品质量。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种多层线路板的制作方法,其特征在于,包括:
提供子板,所述子板内设有导通孔且所述子板的第一表面设有与所述导通孔电性连接的导电图案;
在所述第一表面上制作感光膜,使所述感光膜覆盖至少部分所述导电图案;
对所述感光膜进行曝光显影处理,以在所述导电图案处形成保护图案;
在所述第一表面上制作绝缘层,使所述绝缘层覆盖未保留所述保护图案的第一表面;
去除所述保护图案,以使所述绝缘层在所述导电图案处形成导通通道;
向所述导通通道内填充导电材料,以形成与所述导电图案电性连接的导电柱;
在所述子板上制作增层线路。
2.根据权利要求1所述的多层线路板的制作方法,其特征在于,在向所述导通通道内填充导电材料之前,所述制作方法还包括:在所述第一表面上制作导电种子层,使所述导电种子层覆盖所述绝缘层和所述导电图案。
3.根据权利要求2所述的多层线路板的制作方法,其特征在于,所述导电种子层的厚度为0.05μm-1μm。
4.根据权利要求2或3所述的多层线路板的制作方法,其特征在于,所述在所述子板上制作增层线路包括:通过半加成法在所述导电种子层上制作所述增层线路。
5.根据权利要求2或3所述的多层线路板的制作方法,其特征在于,所述向所述导通通道内填充导电材料包括:通过电镀工艺在所述导电种子层上制作导电层,所述导电层部分覆盖于所述绝缘层上,另一部分填充于所述导通通道内且用于形成所述导电柱。
6.根据权利要求5所述的多层线路板的制作方法,其特征在于,所述在所述子板上制作增层线路包括:对所述导电层进行显影曝光处理,以在所述导电层上形成所述增层线路。
7.根据权利要求1-3中任一项所述的多层线路板的制作方法,其特征在于,去除所述保护图案之前,所述制作方法还包括:清理所述子板,以去除覆盖于所述保护图案上的绝缘层。
8.根据权利要求1-3中任一项所述的多层线路板的制作方法,其特征在于,所述在所述第一表面上制作感光膜包括:
在所述第一表面贴附干膜;或,在所述第一表面涂覆感光油墨以形成湿膜。
9.根据权利要求1-3中任一项所述的多层线路板的制作方法,其特征在于,所述导通孔为通孔或盲孔。
10.一种多层线路板,其特征在于,利用如权利要求1-9中任一项所述的制作方法制作而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311066431.3A CN117177481A (zh) | 2023-08-23 | 2023-08-23 | 多层线路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311066431.3A CN117177481A (zh) | 2023-08-23 | 2023-08-23 | 多层线路板及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117177481A true CN117177481A (zh) | 2023-12-05 |
Family
ID=88942266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311066431.3A Pending CN117177481A (zh) | 2023-08-23 | 2023-08-23 | 多层线路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117177481A (zh) |
-
2023
- 2023-08-23 CN CN202311066431.3A patent/CN117177481A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7802361B2 (en) | Method for manufacturing the BGA package board | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
EP3557957B1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
US11600430B2 (en) | Inductor including high-rigidity insulating layers | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
TW200810657A (en) | Method for manufacturing multilayer printed wiring board | |
JP6189592B2 (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
CN110621123A (zh) | 一种导热pcb的制作方法及pcb | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
CN114222445B (zh) | 一种电路板制作方法及电路板 | |
CN101437367B (zh) | 一种印刷线路板的制作方法 | |
JP2013106034A (ja) | プリント回路基板の製造方法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
CN117177481A (zh) | 多层线路板及其制作方法 | |
KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
CN110996560A (zh) | 一种多层印刷线路板的加工方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20040036781A (ko) | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 | |
CN116546735A (zh) | 电路板加工方法、电路板结构及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |