CN116546735A - 电路板加工方法、电路板结构及设备 - Google Patents

电路板加工方法、电路板结构及设备 Download PDF

Info

Publication number
CN116546735A
CN116546735A CN202310714006.4A CN202310714006A CN116546735A CN 116546735 A CN116546735 A CN 116546735A CN 202310714006 A CN202310714006 A CN 202310714006A CN 116546735 A CN116546735 A CN 116546735A
Authority
CN
China
Prior art keywords
circuit board
target
dielectric layer
processing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310714006.4A
Other languages
English (en)
Inventor
朱凯
陆敏菲
赵海娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202310714006.4A priority Critical patent/CN116546735A/zh
Publication of CN116546735A publication Critical patent/CN116546735A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种电路板加工方法、电路板结构及设备,包括:在第一电路板上积层第一介质层;在第一介质层上加工第一互连孔和目标线路沟槽;在第一互连孔和目标线路沟槽填充导电材料,得到与第一电路板电连接的第一金属结构;对第一金属结构的外表面进行蚀刻,得到目标电路板,目标电路板包括与第一电路板电连接的目标线路结构。本技术方案通过将第一金属结构嵌入在第一互连孔和目标线路沟槽中的方式,使得在对第一金属结构的外表面进行蚀刻时,第一金属结构不会产生侧蚀问题,有利于加工更加精细的目标线路结构,同时使得嵌入在目标线路沟槽中的目标线路结构的表面更加平整,从而提高目标线路结构制作过程中的可靠性。

Description

电路板加工方法、电路板结构及设备
技术领域
本发明涉及电路板技术领域,尤其涉及一种电路板加工方法、电路板结构及设备。
背景技术
在电路板的精密线路制作中,通常采用SAP(Selective Aluminum Plating,半加工法,简称SAP)制程来制作线路。SAP制程包括在导电种子层上制作线路图形,然后进行导电种子层蚀刻,使线路图形从导电种子层露出。但是,SAP制程在制作5微米以下的超精细线路时,由于存在底层导电种子层蚀刻的步骤,导致线路图形出现侧蚀问题和底部凹陷问题。侧蚀问题指的是底层导电种子层蚀刻带来的线路图形侧面蚀刻现象,导致线路图形变形或连接不良。而底部凹陷问题指的是底层导电种子蚀刻过程中,底层导电种子的蚀刻速度比顶部慢,导致线路底部蚀刻过度,从而影响线路的可靠性。因此,如何提高精密线路制作过程中的可靠性成为目前亟待解决的技术问题。
发明内容
本发明实施例提供一种电路板加工方法、电路板结构及设备,以解决现有精密线路制作过程中的可靠性较差的问题。
一种电路板加工方法,包括:
在第一电路板上积层第一介质层;
在所述第一介质层上加工第一互连孔和目标线路沟槽;
在所述第一互连孔和所述目标线路沟槽填充导电材料,得到与所述第一电路板电连接的第一金属结构;
对所述第一金属结构的外表面进行蚀刻,得到目标电路板,所述目标电路板包括与所述第一电路板电连接的目标线路结构。
进一步地,所述在第一电路板上积层第一介质层,包括:
在所述第一电路板上加工绝缘介质层;
在所述绝缘介质层上加工第一光阻层,得到包括所述绝缘介质层和所述第一光阻层的第一介质层。
进一步地,所述在所述第一介质层上加工第一互连孔和目标线路沟槽,包括:
在所述第一介质层上加工金属掩膜层;
在所述金属掩膜层上加工第一掩膜图形,根据所述第一掩膜图形和第一加工深度,在所述第一介质层上加工所述第一互连孔;
在所述金属掩膜层上加工第二掩膜图形,根据所述第二掩膜图像和第二加工深度,在所述第一介质层上加工所述目标线路沟槽;
其中,所述第一加工深度等于所述第一介质层厚度,所述第二加工深度小于所述第一加工深度。
进一步地,所述第一介质层包括绝缘介质层和第一光阻层;
所述第一加工深度等于所述绝缘介质层的厚度与所述第一光阻层的厚度之和;
所述第二加工深度大于所述第一光阻层的厚度,且小于所述第一加工深度。
进一步地,采用等离子蚀刻技术,在所述第一介质层上加工所述第一互连孔,或者,在所述第一介质层上加工所述目标线路沟槽。
进一步地,所述在所述第一互连孔和所述目标线路沟槽填充导电材料,得到与所述第一电路板电连接的第一金属结构,包括:
在所述第一光阻层外表面、所述第一互连孔内壁和所述目标线路沟槽内壁,制作第一导电种子层;
对所述第一导电种子层进行电镀,得到与所述第一电路板电连接的第一金属结构。
进一步地,所述第一介质层包括绝缘介质层和第一光阻层;所述对所述第一金属结构的外表面进行蚀刻,得到目标电路板,所述目标电路板包括与所述第一电路板电连接的目标线路结构,包括:
对所述第一金属结构进行蚀刻,获取目标线路结构,所述目标线路结构中的第一互连孔内的第一金属结构和所述目标线路沟槽内的第一金属结构与所述绝缘介质层平齐;
对所述目标线路结构中的第一光阻层进行移除处理,得到目标电路板。
一种电路板结构,包括上述电路板加工方法加工得到的目标电路板。
进一步地,所述电路板结构包括芯板;所述芯板上下表面分别设有与所述芯板电连接的所述目标电路板。
一种电路板加工设备,用于实现上述的电路板加工方法。
上述电路板加工方法、电路板结构及设备,在第一电路板上积层第一介质层,在第一介质层上加工第一互连孔和目标线路沟槽,在第一互连孔和目标线路沟槽填充导电材料,得到与第一电路板电连接的第一金属结构,对第一金属结构的外表面进行蚀刻,得到包括与第一电路板电连接的目标线路结构的目标电路板,从而通过将第一金属结构嵌入在第一互连孔和目标线路沟槽中的方式,使得在对第一金属结构的外表面进行蚀刻时,第一金属结构不会产生侧蚀问题,即目标线路结构不会产生侧蚀问题,有利于加工更加精细的目标线路结构,同时由于第一金属结构外表面进行蚀刻,使得嵌入在目标线路沟槽中的目标线路结构的表面更加平整,从而提高目标线路结构制作过程中的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中电路板加工方法的一流程图;
图2是本发明一实施例中电路板加工方法的另一流程图;
图3是本发明一实施例中电路板加工方法的另一流程图;
图4是本发明一实施例中电路板加工方法的另一流程图;
图5是本发明一实施例中电路板加工方法的另一流程图;
图6是本发明一实施例中电路板加工方法的一流程示意图。
图中:10、第一电路板;20、第一介质层;21、绝缘介质层;22、第一光阻层;30、金属掩膜层;40、第一互连孔;50、目标线路沟槽;60、第一导电种子层;70、第一金属结构;80、目标线路结构;90、目标电路板。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
本实施例提供一种电路板加工方法,如图1和图6所示,包括:
S101:在第一电路板10上积层第一介质层20。
S102:在第一介质层20上加工第一互连孔40和目标线路沟槽50。
S103:在第一互连孔40和目标线路沟槽50填充导电材料,得到与第一电路板10电连接的第一金属结构70。
S104:对第一金属结构70的外表面进行蚀刻,得到目标电路板90,目标电路板90包括与第一电路板10电连接的目标线路结构80。
其中,第一介质层20是指第一电路板10与目标线路结构80之间的介质层。目标线路结构80是指与第一电路板10电连接的线路结构。可选地,该第一电路板10可以是采用PCB(Printed Circuit Board,印制电路板,简称PCB)技术制造的电路板,也可以是采用RDL(Redistribution Layer,再布线重分布层,简称RDL)技术制造的电路板。
作为一示例,在步骤S101中,第一电路板10可以是多层电路板中的中间层。具体地,在步骤S101之前,提供一电路板基底,在该电路板基底上积层该第一电路板10。可选地,该电路板基底与该第一电路板10上可以包含金属层,也可以不包含金属层。可选地,该电路板基底可以是内层芯板。进一步地,可以是在内层芯板的上下表面分别积层该第一电路板10,以在后续加工工艺中得到包含内层芯板的多层电路板。也可以是在内层芯板的其中一个表面上积层第一电路板10,在加工完成多层电路板后,剥离内层芯板,得到不包括内层芯板的多层电路板。在本示例中,在该第一电路板10上,加工第一介质层20,以便于后续工艺中在该第一电路板10上积层多层电路板中的其他中间层的电路板或者表层电路板。可以理解地,电路板基底是指多层电路板中的底层电路板,表层电路板是指多层电路板中的表层的电路板。需要说明的是,该第一电路板10包括预先加工的中间层线路结构,该预先加工的中间层线路结构可以与多层电路板中的其他中间层的电路板或者表层电路板电连接。示例性地,该预先加工的中间层线路结构与多层电路板中的其他中间层的电路板或者表层电路板中的目标线路结构80电连接。
进一步地,在步骤S101之前,还包括对该第一电路板10的表面进行清理,以提高第一介质层20在该第一电路板10积层时的附着力。
作为一示例,在步骤S102中,第一互连孔40是指在第一介质层20上加工的盲孔。该第一互连孔40贯穿第一介质层20。目标线路沟槽50是指第一介质层20上加工的沟槽。该目标线路沟槽50的形状与目标线路结构80中的线路形状相对应。可以理解地,第一互连孔40的孔径和位置,以及目标线路沟槽50的形状可以根据实际需求设计。可选地,可以采用蚀刻工艺,或钻孔工艺在第一介质层20上加工第一互连孔40和目标线路沟槽50。作为优选地,蚀刻工艺为等离子蚀刻技术。
作为一示例,在步骤S103中,在第一互连孔40和目标线路沟槽50填充导电材料,得到与第一电路板10电连接的第一金属结构70。作为优选地,可以采用电镀的方式,在第一互连孔40和目标线路沟槽50填充导电材料,得到与第一电路板10电连接的第一金属结构70。可选地,该该导电材料可以是金属材料,例如铜、镍、铬、锌、银和金等。
作为一示例,在步骤S104中,目标线路结构80包括第一互连孔40中的互连金属结构和目标金属线路。可以理解地,互连金属结构是指嵌入在第一互连孔40中的第一金属结构70。目标金属线路是指嵌入在目标线路沟槽50中的第一金属结构70。目标金属线路与互连金属结构电连接,互连金属结构与第一电路板10电连接。具体地,对第一金属结构70的外表面进行蚀刻,得到目标电路板90,目标电路板90包括与第一电路板10电连接的目标线路结构80。在本示例中,由于第一金属结构70嵌入在第一互连孔40和目标线路沟槽50中,在对第一金属结构70的外表面进行蚀刻时,第一金属结构70不会产生侧蚀问题,即目标金属线路不会产生侧蚀问题,有利于加工更加精细的目标金属线路,同时由于第一金属结构70外表面进行蚀刻,使得嵌入在目标线路沟槽50中的目标金属线路的表面更加平整,有利于后续积层多层电路板的均匀性,从而提高目标金属线路制作过程中的可靠性。需要说明的是,可以采用本领域技术人员公知的金属蚀刻工艺对第一金属结构70的外表面进行蚀刻,保证第一金属结构70外表面的平整性即可,在此不做限制。需要说明的是,本申请采用金属蚀刻工艺对第一金属结构70的外表面进行蚀刻,得到目标电路板90,相比于机械研磨,能够避免应力问题和均匀性问题,提高目标电路板90的可靠性。
在本实施例中,在第一电路板10上积层第一介质层20,在第一介质层20上加工第一互连孔40和目标线路沟槽50,在第一互连孔40和目标线路沟槽50填充导电材料,得到与第一电路板10电连接的第一金属结构70,对第一金属结构70的外表面进行蚀刻,得到包括与第一电路板10电连接的目标线路结构80的目标电路板90,从而通过将第一金属结构70嵌入在第一互连孔40和目标线路沟槽50中的方式,使得在对第一金属结构70的外表面进行蚀刻时,第一金属结构70不会产生侧蚀问题,即目标线路结构80不会产生侧蚀问题,有利于加工更加精细的目标线路结构80,同时由于第一金属结构70外表面进行蚀刻,使得嵌入在目标线路沟槽50中的目标线路结构80的表面更加平整,从而提高目标线路结构80制作过程中的可靠性。
在一实施例中,如图2和图6所示,在步骤S101中,在第一电路板10上积层第一介质层20,包括:
S201:在第一电路板10上加工绝缘介质层21。
S202:在绝缘介质层21上加工第一光阻层22,得到包括绝缘介质层21和第一光阻层22的第一介质层20。
作为一示例,在步骤S201中,对第一电路板10的表面进行清理,然后在清理后的第一电路板10上加工第一绝缘层21,以提高第一绝缘层在该第一电路板10积层时的附着力。可选地,该第一绝缘层的材质可以是ABF(Ajinomoto build-up film,味之素积层薄膜,简称ABF),PSPI(感光聚酰亚胺,Photosensitive Polyimide。简称PSPI),PI(Polyimide,聚酰亚胺,简称PI),也可以是常规的FR4(Flame Retardant 4,阻燃玻璃纤维布基板,简称FR4),BT(Bismaleimide Triazine,双马来酰亚胺三嗪材料,简称BT)材料和EMC(Epoxy MoldingCompound,环氧树脂封装料,简称EMC)材料。
作为一示例,在步骤S202中,第一光阻层22可以是干膜或光刻胶,也可以是特制的不含光敏成分的光阻材料,或者其他特制的可以在特定溶液中选择性去除的材料。其中,该特定溶液为可以去除该第一光阻层22,但不会对第一绝缘层和导电材料造成损伤的溶液。以便于后续加工目标线路结构80时不会损伤第一绝缘层和导电材料。作为优选地,该第一光阻层22为特制的不含光敏成分的光阻材料,由于该第一光阻层22不需要进行感光,因此,不含光敏成分的光阻材料能够降低第一光阻层22的成本。
在本实施例中,在第一电路板10上,加工第一绝缘层,在第一绝缘层21上,加工第一光阻层22,便能够得到包括第一绝缘层和第一光阻层22的第一介质层20,以便于在第一介质层20上加工第一互连孔40和目标线路沟槽50,在第一互连孔40和目标线路沟槽50填充导电材料,得到与第一电路板10电连接的第一金属结构70,对第一金属结构70的外表面进行蚀刻,得到包括与第一电路板10电连接的目标线路结构80的目标电路板90,从而通过将第一金属结构70嵌入在第一互连孔40和目标线路沟槽50中的方式,使得在对第一金属结构70的外表面进行蚀刻时,第一金属结构70不会产生侧蚀问题,即目标线路结构80不会产生侧蚀问题,有利于加工更加精细的目标线路结构80,同时由于第一金属结构70外表面进行蚀刻,使得嵌入在目标线路沟槽50中的目标线路结构80的表面更加平整,从而提高目标线路结构80制作过程中的可靠性。
在一实施例中,如图3和图6所示,在步骤S102中,在第一介质层20上加工第一互连孔40和目标线路沟槽50,包括:
S301:在第一介质层20上加工金属掩膜层30。
S302:在金属掩膜层30上加工第一掩膜图形,根据第一掩膜图形和第一加工深度,在第一介质层20上加工第一互连孔40。
S303:在金属掩膜层30上加工第二掩膜图形,根据第二掩膜图像和第二加工深度,在第一介质层20上加工目标线路沟槽50;其中,第一加工深度等于第一介质层20厚度,第二加工深度小于第一加工深度。
作为一示例,在步骤S301中,金属掩膜层30在加工第一互连孔40和目标线路沟槽50时可以保持稳定。该金属掩膜层30的材质包括钛、铜、铬和镍中的任意一种或两种金属组合的复合层。作为优选地,该金属掩膜层30的厚度为50~500纳米。
作为一示例,在步骤S302中,第一加工深度是指加工第一互连孔40的深度。示例性地,在步骤S302之前,在金属掩膜层30上加工第二光阻层,在第二光阻层上曝光和显影,形成第一光阻图形,根据第一光阻图形,在金属掩膜层30上加工第一掩膜图形,然后根据第一掩膜图形和第一加工深度,在第一介质层20上加工第一互连孔40。该第一光阻图形是与第一互连孔40对应的图形,根据实际经验设计,在此不做限制。该第二光阻层为干膜或光刻胶。
作为一示例,在步骤S303中,第二加工深度是指加工目标线路沟槽50的深度。示例性地,在第二光阻层上曝光和显影,形成第二光阻图形,根据第二光阻图形,在金属掩膜层30上加工第二掩膜图形,根据第二掩膜图像和第二加工深度,在第一介质层20上加工目标线路沟槽50。需要说明的是,第一掩膜图形和第二掩膜图形至少部分重叠,该重叠的部分为上述实施例中目标线路结构80中的互连金属结构与目标金属线路之间的电连接部分。其中,该第二光阻图形是与目标金属线路对应的图形,根据实际经验设计,在此不做限制。第一加工深度等于第一介质层20厚度,以便于后续形成的互连金属结构能够电连接第一电路板10和目标金属线路,第二加工深度小于第一加工深度,以使目标金属线路能够嵌入在第一介质层20中。具体地,以使目标金属线路能够嵌入在第一介质层20中的绝缘介质层21中。
在本实施例中,在第一介质层20上加工金属掩膜层30,在金属掩膜层30上加工第一掩膜图形,根据第一掩膜图形和第一加工深度,在第一介质层20上加工第一互连孔40,在金属掩膜层30上加工第二掩膜图形,根据第二掩膜图像和第二加工深度,在第一介质层20上加工目标线路沟槽50;其中,第一加工深度等于第一介质层20厚度,第二加工深度小于第一加工深度,以保证第一金属结构70能够嵌入在第一介质层20中,从而在对第一金属结构70的外表面进行蚀刻时,第一金属结构70不会产生侧蚀问题,即目标线路结构80不会产生侧蚀问题,有利于加工更加精细的目标线路结构80,同时由于第一金属结构70外表面进行蚀刻,使得嵌入在目标线路沟槽50中的目标线路结构80的表面更加平整,从而提高目标线路结构80制作过程中的可靠性。
在一实施例中,第一介质层20包括绝缘介质层21和第一光阻层22;第一加工深度等于绝缘介质层21的厚度与第一光阻层22的厚度之和;第二加工深度大于第一光阻层22的厚度,且小于第一加工深度。
在本实施例中,保证第一加工深度等于绝缘介质层21的厚度与第一光阻层22的厚度之和,以便于后续形成的互连金属结构能够电连接第一电路板10和目标金属线路,保证第二加工深度大于第一光阻层22的厚度,且小于第一加工深度,以使目标金属线路能够嵌入在第一介质层20中的绝缘介质层21中,从而在对第一金属结构70的外表面进行蚀刻时,第一金属结构70不会产生侧蚀问题,即目标线路结构80不会产生侧蚀问题,有利于加工更加精细的目标线路结构80,同时由于第一金属结构70外表面进行蚀刻,使得嵌入在目标线路沟槽50中的目标线路结构80的表面更加平整,从而提高目标线路结构80制作过程中的可靠性。
在一实施例中,采用等离子蚀刻技术,在第一介质层20上加工第一互连孔40,或者,在第一介质层20上加工目标线路沟槽50。
作为一示例,采用等离子蚀刻技术,在第一介质层20上加工第一互连孔40,或者,在第一介质层20上加工目标线路沟槽50。由于曝光的分辨率高于激光钻,因此能够制作比激光钻加工更小的第一互连孔40和更精细的目标线路沟槽50,同时,由于该金属掩膜层30较薄(50~500纳米),所以蚀刻过程中的侧蚀小,可以得到极高精度的第一掩膜图形和第二掩膜图形,进而后续制作出超小尺寸的第一互连孔40和较精细的目标线路沟槽50。
作为一示例,作为一示例,将气体(如氧气、氩气、氮气等)加入蚀刻设备中,根据实际经验选择气体的压力和流量,使气体形成等离子体。通过控制不同气体的流量和压力,调节等离子体中各种粒子的比例,以便于在第一介质层20上精准加工第一互连孔40和目标线路沟槽50。根据第一掩膜图形和第二掩膜图形,通过调节等离子体中离子的能量和轰击时间,控制第一介质层20中的第一光阻层22和第一绝缘层去除,从而形成需要加工的第一互连孔40和目标线路沟槽50。进一步地,将加工后的第一电路板10进行清洗处理,去除多余的第一光阻层22、金属掩膜层30和其他蚀刻残留物。
在本实施例中,采用等离子蚀刻技术,在第一介质层20上加工第一互连孔40,或者,在第一介质层20上加工目标线路沟槽50,以避免蚀刻过程中的侧蚀问题,得到极高精度的第一掩膜图形和第二掩膜图形,进而保证后续制作出超小尺寸的第一互连孔40和较精细的目标线路沟槽50。
在一实施例中,如图4和图6所示,在步骤S103中,在第一互连孔40和目标线路沟槽50填充导电材料,得到与第一电路板10电连接的第一金属结构70,包括:
S401:在第一光阻层22外表面、第一互连孔40内壁和目标线路沟槽50内壁,制作第一导电种子层60。
S402:对第一导电种子层60进行电镀,得到与第一电路板10电连接的第一金属结构70。
作为一示例,在步骤S401中,第一导电种子层60可以是氧化石墨烯、炭黑、石墨或导电高分子吸附,也可以是金属,例如化学镀铜、溅射钛/铜等方式形成的第一导电种子层60。在本实施例中,通过在第一光阻层22外表面、第一互连孔40内壁和目标线路沟槽50内壁,制作第一导电种子层60,使得在电镀铜时不依赖于第一电路板10上金属层导电。
作为一示例,在步骤S402中,当第一导电种子层60是氧化石墨烯时,采用常规电镀填孔方式,即本领域技术人员公知的电镀填孔方式,就可以获得较薄的第一金属结构70。采用炭黑、石墨或导电高分子吸附的第一导电种子层60时,由于第一导电种子层60电导率低,会导致设备成本高。采用金属形成第一导电种子层60时,如果第一导电种子层60与金属掩膜层30的材质相同,则在第一介质层20上加工第一互连孔40和目标线路沟槽50后,就不需要进行去除多余金属掩膜层30的步骤。若第一导电种子层60与金属掩膜层30的材质不相同,则在第一介质层20上加工第一互连孔40和目标线路沟槽50后,去除多余金属掩膜层30,并采用脉冲电镀填孔的方式,或者包含氧化还原电对的特殊电镀方式来降低表面镀层厚度,以避免带来资源浪费和成本上升,从而降低加工成本。
在本实施例中,通过在第一光阻层22外表面、第一互连孔40内壁和目标线路沟槽50内壁,制作第一导电种子层60,对第一导电种子层60进行电镀,便能够得到与第一电路板10电连接的第一金属结构70,从而更好的控制镀层厚度,以避免带来资源浪费和成本上升,从而降低加工成本。
在一实施例中,如图5和图6所示,在步骤S104中,第一介质层20包括绝缘介质层21和第一光阻层22;对第一金属结构70的外表面进行蚀刻,得到目标电路板90,目标电路板90包括与第一电路板10电连接的目标线路结构80,包括:
S501:对第一金属结构70进行蚀刻,获取目标线路结构80,目标线路结构80中的第一互连孔40内的第一金属结构70和目标线路沟槽50内的第一金属结构70与绝缘介质层21平齐。
S502:对目标线路结构80中的第一光阻层22进行移除处理,得到目标电路板90。
作为一示例,在步骤S501中,对第一金属结构70进行蚀刻,获取目标线路结构80,目标线路结构80中的第一互连孔40内的第一金属结构70和目标线路沟槽50内的第一金属结构70与绝缘介质层21平齐。从而可以无应力地去除绝缘介质层21表面多余的铜镀层,避免机械研磨等制程对精细的目标线路结构80造成破坏,同时通过将第一金属结构70嵌入在第一介质层20中,从而在蚀刻第一金属结构70表面部分时,不会存在侧蚀问题,保证目标金属线路的可靠性,同时,保证目标线路结构80中的第一互连孔40内的第一金属结构70和目标线路沟槽50内的第一金属结构70与绝缘介质层21平齐,使得嵌入在目标线路沟槽50中的目标线路结构80的表面更加平整,从而提高目标线路结构80制作过程中的可靠性。
作为一示例,在步骤S502中,对目标线路结构80中的第一光阻层22进行移除处理,得到目标电路板90。第一光阻层22采用光阻材料,采用强碱性溶液,如氢氧化钠或其他有机碱,对对目标线路结构80中的第一光阻层22进行移除处理,得到包括与第一电路板10电连接的目标线路结构80的目标电路板90。
在本实施例中,对第一金属结构70进行蚀刻,获取目标线路结构80,目标线路结构80中的第一互连孔40内的第一金属结构70和目标线路沟槽50内的第一金属结构70与绝缘介质层21平齐,对目标线路结构80中的第一光阻层22进行移除处理,得到目标电路板90,从而通过将第一金属结构70嵌入在第一互连孔40和目标线路沟槽50中的方式,使得在对第一金属结构70的外表面进行蚀刻时,第一金属结构70不会产生侧蚀问题,即目标线路结构80不会产生侧蚀问题,有利于加工更加精细的目标线路结构80,同时由于第一金属结构70外表面进行蚀刻,使得嵌入在目标线路沟槽50中的目标线路结构80的表面更加平整,从而提高目标线路结构80制作过程中的可靠性。
本实施例提供一种电路板结构,包括上述电路板加工方法加工得到的目标电路板90。
在一实施例中,电路板结构包括芯板;芯板上下表面分别设有与芯板电连接的目标电路板90。
在本实施例中,在芯板上制作通孔,采用电镀铜填充通孔,并在芯板该两侧表面制作线路图形;根据需要,可以采用上述实施中的电路板方法制作该线路图形,也可以采用常规SAP制程一次性完成通孔填充和线路图形路制作,然后采用上述电路板加工方法,在芯板两侧表面上分别加工目标电路板90,得到带芯板的电路板结构。
进一步地,通过上述电路板加工方法,在芯板上加工多层电路板,最后剥离该芯板,在多层电路板的表面制作阻焊层,还可以得到不带芯板的电路板结构。
本实施例提供一种电路板加工设备,用于实现上述的电路板加工方法。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种电路板加工方法,其特征在于,包括:
在第一电路板上积层第一介质层;
在所述第一介质层上加工第一互连孔和目标线路沟槽;
在所述第一互连孔和所述目标线路沟槽填充导电材料,得到与所述第一电路板电连接的第一金属结构;
对所述第一金属结构的外表面进行蚀刻,得到目标电路板,所述目标电路板包括与所述第一电路板电连接的目标线路结构。
2.如权利要求1所述的电路板加工方法,其特征在于,所述在第一电路板上积层第一介质层,包括:
在所述第一电路板上加工绝缘介质层;
在所述绝缘介质层上加工第一光阻层,得到包括所述绝缘介质层和所述第一光阻层的第一介质层。
3.如权利要求1所述的电路板加工方法,其特征在于,所述在所述第一介质层上加工第一互连孔和目标线路沟槽,包括:
在所述第一介质层上加工金属掩膜层;
在所述金属掩膜层上加工第一掩膜图形,根据所述第一掩膜图形和第一加工深度,在所述第一介质层上加工所述第一互连孔;
在所述金属掩膜层上加工第二掩膜图形,根据所述第二掩膜图像和第二加工深度,在所述第一介质层上加工所述目标线路沟槽;
其中,所述第一加工深度等于所述第一介质层厚度,所述第二加工深度小于所述第一加工深度。
4.如权利要求3所述的电路板加工方法,其特征在于,所述第一介质层包括绝缘介质层和第一光阻层;
所述第一加工深度等于所述绝缘介质层的厚度与所述第一光阻层的厚度之和;
所述第二加工深度大于所述第一光阻层的厚度,且小于所述第一加工深度。
5.如权利要求3所述的电路板加工方法,其特征在于,采用等离子蚀刻技术,在所述第一介质层上加工所述第一互连孔,或者,在所述第一介质层上加工所述目标线路沟槽。
6.如权利要求2所述的电路板加工方法,其特征在于,所述在所述第一互连孔和所述目标线路沟槽填充导电材料,得到与所述第一电路板电连接的第一金属结构,包括:
在所述第一光阻层外表面、所述第一互连孔内壁和所述目标线路沟槽内壁,制作第一导电种子层;
对所述第一导电种子层进行电镀,得到与所述第一电路板电连接的第一金属结构。
7.如权利要求1所述的电路板加工方法,其特征在于,所述第一介质层包括绝缘介质层和第一光阻层;所述对所述第一金属结构的外表面进行蚀刻,得到目标电路板,所述目标电路板包括与所述第一电路板电连接的目标线路结构,包括:
对所述第一金属结构进行蚀刻,获取目标线路结构,所述目标线路结构中的第一互连孔内的第一金属结构和所述目标线路沟槽内的第一金属结构与所述绝缘介质层平齐;
对所述目标线路结构中的第一光阻层进行移除处理,得到目标电路板。
8.一种电路板结构,其特征在于,包括权利要求1至7任意一项所述电路板加工方法加工得到的目标电路板。
9.如权利要求8所述的电路板结构,其特征在于,所述电路板结构包括芯板;所述芯板上下表面分别设有与所述芯板电连接的所述目标电路板。
10.一种电路板加工设备,其特征在于,用于实现权利要求1至7任意一项所述的电路板加工方法。
CN202310714006.4A 2023-06-15 2023-06-15 电路板加工方法、电路板结构及设备 Pending CN116546735A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310714006.4A CN116546735A (zh) 2023-06-15 2023-06-15 电路板加工方法、电路板结构及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310714006.4A CN116546735A (zh) 2023-06-15 2023-06-15 电路板加工方法、电路板结构及设备

Publications (1)

Publication Number Publication Date
CN116546735A true CN116546735A (zh) 2023-08-04

Family

ID=87457942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310714006.4A Pending CN116546735A (zh) 2023-06-15 2023-06-15 电路板加工方法、电路板结构及设备

Country Status (1)

Country Link
CN (1) CN116546735A (zh)

Similar Documents

Publication Publication Date Title
KR101156256B1 (ko) 회로 캐리어 제조 방법 및 이 방법의 사용
TWI271136B (en) Flexible multi-layered wiring substrate and its manufacturing method
US8124880B2 (en) Circuit board and method for manufacturing thereof
JP2007142403A (ja) プリント基板及びその製造方法
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
KR20070081770A (ko) 유전층에 도전성 엘리먼트를 내장하는 방법
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
US20150313015A1 (en) Wiring board
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR101167464B1 (ko) 인쇄회로기판의 제조방법
CN114222445B (zh) 一种电路板制作方法及电路板
TW202211739A (zh) 印刷電路板的製造方法
JP2013106034A (ja) プリント回路基板の製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP3942535B2 (ja) 多層配線基板の製造方法
JP2010034430A (ja) 配線基板及びその製造方法
TW201817293A (zh) 電路板結構與其製造方法
CN116546735A (zh) 电路板加工方法、电路板结构及设备
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
CN116567960A (zh) 电路板加工方法、电路板结构及设备
CN116528514A (zh) 电路板加工方法及电路板
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
JP2000216521A (ja) 配線基板の製造方法及びそれを用いた配線基板
KR20130047080A (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination