CN116528514A - 电路板加工方法及电路板 - Google Patents

电路板加工方法及电路板 Download PDF

Info

Publication number
CN116528514A
CN116528514A CN202310717127.4A CN202310717127A CN116528514A CN 116528514 A CN116528514 A CN 116528514A CN 202310717127 A CN202310717127 A CN 202310717127A CN 116528514 A CN116528514 A CN 116528514A
Authority
CN
China
Prior art keywords
target
circuit board
layer
processing
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310717127.4A
Other languages
English (en)
Inventor
朱凯
陆敏菲
赵海娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202310717127.4A priority Critical patent/CN116528514A/zh
Publication of CN116528514A publication Critical patent/CN116528514A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种电路板加工方法及电路板,包括:在第一电路板上,加工目标介质层;在目标介质层上,加工第一互连孔;在第一互连孔上填充导电材料,得到与第一电路板电连接的目标互连结构;在目标介质层上加工与目标互连结构电连接目标线路,得到目标电路板。本技术方案通过目标互连结构,在加工目标线路时,防止目标线路与目标互连结构连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。

Description

电路板加工方法及电路板
技术领域
本发明涉及电路板技术领域,尤其涉及一种电路板加工方法及电路板。
背景技术
SAP(Semi-Additive Process,半加工法,简称SAP)制程是一种在电路板上精密线路制作中广泛使用的制程。该SAP制程首先在电路板上制作薄种子层,然后采用光阻材料制作出线路图形,并通过电镀实现线路制作和层间互连。然而,当电路板介质层较厚时,电镀铜填充互连孔时会导致顶部圆弧度较大,影响信号传输和绝缘可靠性。当电路板介质层较薄时,由于互连孔的孔深太浅,无法实现电镀填孔,导致线路顶部圆弧度和互连孔位置凹陷,影响电路板介质层填充均匀性和互连孔堆叠设计,从而影响电路板的可靠性。因此,如何提高现有电路板加工方法的可靠性成为目前亟待解决的问题。
发明内容
本发明实施例提供一种电路板加工方法及电路板,以解决现有电路板加工方法的可靠性较差的问题。
一种电路板加工方法,包括:
在第一电路板上,加工目标介质层;
在所述目标介质层上,加工第一互连孔;
在所述第一互连孔上填充导电材料,得到与所述第一电路板电连接的目标互连结构;
在所述目标介质层上加工与所述目标互连结构电连接目标线路,得到目标电路板。
进一步地,所述在第一电路板上,加工目标介质层,包括:
在所述第一电路板上,加工绝缘介质层;
在所述绝缘介质层上,加工第一光阻层,得到包括所述绝缘介质层和所述第一光阻层的目标介质层。
进一步地,所述在所述目标介质层上,加工第一互连孔,包括:
在所述目标介质层上,加工金属掩膜层;
在所述金属掩膜层上,加工第二光阻层,并制作第一光阻图形;
在所述金属掩膜层上,基于所述第一光阻图形,加工第一掩膜图形;
在所述目标介质层上,基于第一掩膜图形,加工所述第一互连孔。
进一步地,所述在所述第一掩膜图形上,加工所述第一互连孔,包括:
根据所述第一掩膜图形,采用等离子蚀刻技术,在所述目标介质层上加工所述第一互连孔。
进一步地,所述在所述第一互连孔上填充导电材料,得到与所述第一电路板电连接的目标互连结构,包括:
在所述第一互连孔的内壁和所述第一光阻层的外表面,制作第一导电种子层;
对所述第一导电种子层进行电镀,得到第一金属层;
对所述第一金属层进行蚀刻,得到与所述第一电路板电连接的目标互连结构。
进一步地,所述对所述第一金属层进行蚀刻,得到与所述第一电路板电连接的目标互连结构,包括:
对所述第一金属层进行蚀刻,获取预加工金属结构,所述预加工金属结构中的第一互连孔内的第一金属层与所述绝缘介质层平齐;
对所述预加工金属结构中的第一光阻层进行移除处理,得到与所述第一电路板电连接的目标互连结构。
进一步地,在所述第一互连孔的孔径大于或等于40微米时,所述目标介质层厚度为所述第一互连孔的孔径的0.5至1倍;在所述第一互连孔的孔径小于40微米时,所述目标介质层厚度为所述第一互连孔的孔径的0.8至2倍。
进一步地,所述在所述目标介质层上加工与所述目标互连结构电连接目标线路,得到目标电路板,包括:
在所述绝缘介质层上,加工第二导电种子层;
在所述第二导电种子层上,加工第三光阻层;
在所述第三光阻层上,加工第二光阻图形;
在所述第二光阻图形上,加工与所述目标互连结构电连接目标线路,在所述绝缘介质层上加工所述目标线路,以使所述目标线路通过所述绝缘介质层中的目标互连结构连接所述第一电路板。
进一步地,采用脉冲电镀工艺,在所述绝缘介质层上加工所述目标线路。
一种电路板,包括上述的电路板加工方法制备。
上述电路板加工方法及电路板,在本实施例中,在第一电路板上,加工目标介质层,在目标介质层上,加工第一互连孔,在第一互连孔上填充导电材料,得到与第一电路板电连接的目标互连结构,在目标介质层上加工与目标互连结构电连接目标线路,得到目标电路板,由于目标互连结构存在,能够在加工目标线路时,防止目标线路与目标互连结构连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中电路板加工方法的一流程图;
图2是本发明一实施例中电路板加工方法的另一流程图;
图3是本发明一实施例中电路板加工方法的另一流程图;
图4是本发明一实施例中电路板加工方法的另一流程图;
图5是本发明一实施例中电路板加工方法的另一流程图;
图6是本发明一实施例中电路板加工方法的另一流程图;
图7是本发明一实施例中电路板加工方法的工艺流程图。
图中:10、第一电路板;20、目标介质层;21、绝缘介质层;22、第一光阻层;30、第一互连孔;40、目标互连结构;50、目标线路;60、第一导电种子层;70、第一金属层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
本实施例提供一种电路板加工方法,如图1所示和如图7所示,包括:
S101:在第一电路板10上,加工目标介质层20。
S102:在目标介质层20上,加工第一互连孔30。
S103:在第一互连孔30上填充导电材料,得到与第一电路板10电连接的目标互连结构40。
S104:在目标介质层20上加工与目标互连结构40电连接目标线路50,得到目标电路板。
其中,目标介质层20是指用于辅助加工目标互连结构40的介质层。
作为一示例,在步骤S101中,第一电路板10可以是多层电路板中的中间层。具体地,在步骤S101之前,提供一电路板基底,在该电路板基底上积层该第一电路板10。可选地,该电路板基底与该第一电路板10上可以包含金属层,也可以不包含金属层。进一步地,在该第一电路板10上,加工目标介质层20,以便于后续工艺中在该第一电路板10上积层多层电路板中的其他中间层的电路板或者表层电路板。可以理解地,电路板基底是指多层电路板中的底层电路板,表层电路板是指多层电路板中的表层的电路板。需要说明的是,该第一电路板10包括预先加工的中间层线路,该预先加工的中间层线路可以与多层电路板中的其他中间层的电路板10或者表层电路板电连接。
进一步地,在步骤S101之前,还包括对该第一电路板10的表面进行清理,以提高目标介质层20在该第一电路板10积层时的附着力。
作为一示例,在步骤S102中,第一互连孔30是指在目标介质层20上加工的连接孔。需要说明的是,在加工第一互连孔30时仅在目标介质层20加工,避免对电路板基底或第一电路板10的表面造成损伤。
示例性地,可以根据实际需求,确定第一互连孔30的孔径大小和在目标介质层20上的加工位置,在目标介质层20上,加工第一互连孔30。
作为一示例,在步骤S103中,在第一互连孔30上填充导电材料,得到与第一电路板10电连接的目标互连结构40。其中,该目标互连结构40是在第一互连孔30上填充的导电结构,用于连接第一电路板10和目标线路50。该目标线路50可以是多层电路板中的其他中间层的第一电路板10或者表层电路板中的导电线路。可选地,该导电材料可以是金属材料,例如铜、镍、铬、锌、银和金等。需要说明的是,目标互连结构40在第一互连孔30中的厚度需要保证在合适的范围内,可根据实际经验调整,保证后续步骤中,加工目标线路50时,不会导致目标线路50与目标互连结构40连接的位置线路圆弧度较大或者凹陷即可。
需要说明的是,采用SAP制程或RDL(Redistribution Layer,再布线重分布层,简称RDL)制程时,在目标介质层20较薄时,容易在对第一互连孔30填孔时产生凹陷,在目标介质层20较厚时,导致目标线路50与目标互连结构40连接的位置线路圆弧度较大。
作为一示例,为了解决上述问题,在步骤S104中,在加工目标互连结构40后,在目标介质层20上加工与目标互连结构40电连接目标线路50,得到目标电路板,相比于在填充第一互连孔30的同时加工目标线路50,本申请通过先加工目标互连结构40,然后再加工目标线路50,由于目标互连结构40存在,能够在加工目标线路50时,防止目标线路50与目标互连结构40连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
需要说明的是,在加工目标电路板后,可以基于该目标电路板,采用上述步骤S101-S104相似的加工方法,加工多层电路板中的其他中间层的第一电路板10和与其对应的中间层线路,直至多层电路板中表层电路板和与其对应的目标线路50加工完成。
在本实施例中,在第一电路板10上,加工目标介质层20,在目标介质层20上,加工第一互连孔30,在第一互连孔30上填充导电材料,得到与第一电路板10电连接的目标互连结构40,在目标介质层20上加工与目标互连结构40电连接目标线路50,得到目标电路板,由于目标互连结构40存在,能够在加工目标线路50时,防止目标线路50与目标互连结构40连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
在一实施例中,如图2所示和如图7所示,在步骤S101中,在第一电路板10上,加工目标介质层20,包括:
S201:在第一电路板10上,加工绝缘介质层21。
S202:在绝缘介质层21上,加工第一光阻层22,得到包括绝缘介质层21和第一光阻层22的目标介质层20。
作为一示例,在步骤S201中,对第一电路板10的表面进行清理,然后在清理后的第一电路板10上加工绝缘介质层21,以提高绝缘介质层21在该第一电路板10积层时的附着力。可选地,该绝缘介质层21的材质可以是ABF(Ajinomoto build-up film,味之素积层薄膜,简称ABF),PSPI(感光聚酰亚胺,Photosensitive Polyimide。简称PSPI),PI(Polyimide,聚酰亚胺,简称PI),也可以是常规的FR4(Flame Retardant 4,阻燃玻璃纤维布基板,简称FR4),BT(Bismaleimide Triazine,双马来酰亚胺三嗪材料,简称BT)材料和EMC(Epoxy Molding Compound,环氧树脂封装料,简称EMC)材料。
作为一示例,在步骤S202中,第一光阻层22可以是干膜或光刻胶,也可以是特制的不含光敏成分的光阻材料,或者其他特制的可以在特定溶液中选择性去除的材料。其中,该特定溶液为可以去除该第一光阻层22,但不会对绝缘介质层21和导电材料造成损伤的溶液。以便于后续加工目标互连结构40时不会损伤绝缘介质层21和导电材料。作为优选地,该第一光阻层22为特制的不含光敏成分的光阻材料,由于该第一光阻层22不需要进行感光,因此,不含光敏成分的光阻材料能够降低第一光阻层22的成本。
在本实施例中,在第一电路板10上,加工绝缘介质层21,在绝缘介质层21上,加工第一光阻层22,便能够得到包括绝缘介质层21和第一光阻层22的目标介质层20,以便于在目标介质层20上,加工第一互连孔30,在第一互连孔30上填充导电材料,得到与第一电路板10电连接的目标互连结构40,在目标介质层20上加工与目标互连结构40电连接目标线路50,得到目标电路板,由于目标互连结构40存在,能够在加工目标线路50时,防止目标线路50与目标互连结构40连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
在一实施例中,如图3所示和如图7所示,在步骤S102中,在目标介质层20上,加工第一互连孔30,包括:
S301:在目标介质层20上,加工金属掩膜层。
S302:在金属掩膜层上,加工第二光阻层,并制作第一光阻图形。
S303:在金属掩膜层上,基于第一光阻图形,加工第一掩膜图形。
S304:在目标介质层20上,基于第一掩膜图形,加工第一互连孔30。
作为一示例,在步骤S301中,金属掩膜层在加工第一互连孔30时可以保持稳定。该金属掩膜层的材质包括钛、铜、铬和镍中的任意一种或两种金属组合的复合层。作为优选地,该金属掩膜层的厚度为50~500纳米。
作为一示例,在步骤S302中,该第二光阻层为干膜或光刻胶。可以根据第一掩膜图形的尺寸进行选择,在此不做限制。第一光阻图形是指第一互连孔30在目标介质层20上的位置和形状对应的图形,可根据实际经验设计。示例性地,对对第二光阻层进行曝光和显影,制作第一光阻图形。
作为一示例,在步骤S303中,在金属掩膜层上,基于第一光阻图形,加工第一掩膜图形。示例性地,基于第一光阻图形,金属掩膜层蚀刻以及去除第二光阻层等工艺,得到第一掩膜图形,该第一掩膜图形在第一互连孔30对应的位置暴露出目标介质层20中的第一光阻层22。需要说明的是,上述实施例中的曝光、显影、金属掩膜层蚀刻以及去除第二光阻层等工艺可以采用本领域技术人员公知的工艺,保证第一掩膜图形在第一互连孔30对应的位置暴露出目标介质层20中的第一光阻层22即可,在此不做限制。
作为一示例,在步骤S304中,根据实际经验确定第一互连孔30的孔径大小,采用等离子蚀刻技术,在目标介质层20上,基于第一掩膜图形,加工第一互连孔30。在本示例中,由于曝光的分辨率高于激光钻,因此能够制作比激光钻加工更小的第一互连孔30,同时,由于该金属掩膜层较薄(50~500纳米),所以蚀刻过程中的侧蚀小,可以得到极高精度的第一掩膜图形,进而后续制作出超小尺寸的第一互连孔30,以及与其对应的目标互连结构40。
在本实施例中,在目标介质层20上,加工金属掩膜层,在金属掩膜层上,加工第二光阻层,并制作第一光阻图形,在金属掩膜层上,基于第一光阻图形,加工第一掩膜图形,在目标介质层20上,基于第一掩膜图形,便能够加工第一互连孔30。
在一实施例中,在步骤S304中,在第一掩膜图形上,加工第一互连孔30,包括:根据第一掩膜图形,采用等离子蚀刻技术,在目标介质层20上加工第一互连孔30。
作为一示例,将气体(如氧气、氩气、氮气等)加入蚀刻设备中,根据实际经验选择气体的压力和流量,使气体形成等离子体。通过控制不同气体的流量和压力,调节等离子体中各种粒子的比例,以便于在目标介质层20上精准加工第一互连孔30。根据第一掩膜图形上,通过调节等离子体中离子的能量和轰击时间,控制目标介质层20中的第一光阻层22和绝缘介质层21去除,从而形成需要加工的第一互连孔30。进一步地,将加工后的第一电路板10进行清洗处理,去除多余的第二光阻层、金属掩膜层和其他蚀刻残留物。
在本实施例中,根据第一掩膜图形,采用等离子蚀刻技术,在目标介质层20上加工第一互连孔30,使得能够制作比激光钻加工更小的第一互连孔30,进而后续制作与其对应的目标互连结构40。
在一实施例中,如图4所示和如图7所示,在步骤S103中,在第一互连孔30上填充导电材料,得到与第一电路板10电连接的目标互连结构40,包括:
S401:在第一互连孔30的内壁和第一光阻层22的外表面,制作第一导电种子层60。
S402:对第一导电种子层60进行电镀,得到第一金属层70。
S403:对第一金属层70进行蚀刻,得到与第一电路板10电连接的目标互连结构40。
作为一示例,在步骤S401中,第一导电种子层60可以是氧化石墨烯、炭黑、石墨或导电高分子吸附,也可以是金属,例如化学镀铜、溅射钛/铜等方式形成的第一导电种子层60。
作为一示例,在步骤S402中,当第一导电种子层60是氧化石墨烯时,采用常规电镀填孔方式,即本领域技术人员公知的电镀填孔方式,就可以获得较薄的第一金属层70。采用炭黑、石墨或导电高分子吸附的第一导电种子层60时,由于第一导电种子层60电导率低,会导致设备成本高。采用金属形成第一导电种子层60时,如果第一导电种子层60与金属掩膜层的材质相同,则在目标介质层20上加工第一互连孔30后,就不需要进行去除多余金属掩膜层的步骤。若第一导电种子层60与金属掩膜层的材质不相同,则在目标介质层20上加工第一互连孔30后,去除多余金属掩膜层,并采用脉冲电镀填孔的方式,或者包含氧化还原电对的特殊电镀方式来降低表面镀层厚度,以避免带来资源浪费和成本上升,从而降低加工成本。
作为一示例,在步骤S402中,对第一金属层70进行蚀刻,得到与第一电路板10电连接的目标互连结构40。在本实施例中,可以通过控制蚀刻时间,使得对第一金属层70进行蚀刻后,目标互连结构40具有合适的厚度,从而能够在加工目标线路50时,防止目标线路50与目标互连结构40连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
在本实施例中,在第一互连孔30的内壁和第一光阻层22的外表面,制作第一导电种子层60对第一导电种子层60进行电镀,得到第一金属层70,对第一金属层70进行蚀刻,得到与第一电路板10电连接的目标互连结构40,通过该目标互连结构40防止目标线路50与目标互连结构40连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
在一实施例中,如图5所示和如图7所示,在步骤S403中,对第一金属层70进行蚀刻,得到与第一电路板10电连接的目标互连结构40,包括:
S501:对第一金属层70进行蚀刻,获取预加工金属结构,预加工金属结构中的第一互连孔30内的第一金属层70与绝缘介质层21平齐。
S502:对预加工金属结构中的第一光阻层22进行移除处理,得到与第一电路板10电连接的目标互连结构40。
其中,预加工金属结构是指对第一金属层70进行蚀刻后,得到的金属结构。
作为一示例,在步骤S501中,对第一金属层70进行蚀刻,通过控制蚀刻时间,使得第一互连孔30内的第一金属层70与绝缘介质层21平齐,得到预加工金属结构,以保证后续生成的该目标互连结构40,能够防止目标线路50与目标互连结构40连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
作为一示例,在步骤S502中,对预加工金属结构中的第一光阻层22进行移除处理,得到与第一电路板10电连接的目标互连结构40。作为一示例,第一光阻层22是光阻材料,采用强碱性溶液,如氢氧化钠或其他有机碱,对预加工金属结构中的第一光阻层22进行移除处理,得到与第一电路板10电连接的目标互连结构40。
在本实施例中,对第一金属层70进行蚀刻,获取预加工金属结构,预加工金属结构中的第一互连孔30内的第一金属层70与绝缘介质层21平齐,对预加工金属结构中的第一光阻层22进行移除处理,得到与第一电路板10电连接的目标互连结构40,防止目标线路50与目标互连结构40连接的位置出现线路圆弧度较大或者凹陷的情况,从而提高电路板加工的可靠性,进而提高目标电路板的可靠性。
在一实施例中,在第一互连孔30的孔径大于或等于40微米时,目标介质层20的厚度为第一互连孔30的孔径的0.5至1倍;在第一互连孔30的孔径小于40微米时,目标介质层20为第一互连孔30的孔径的0.8至2倍。需要说明的是,该目标介质层20的厚度可以根据绝缘介质层21的厚度和第一光阻层22的厚度决定,保证在第一互连孔30的孔径大于或等于40微米时,目标介质层20的厚度为第一互连孔30的孔径的0.5至1倍,或者在第一互连孔30的孔径小于40微米时,目标介质层20为第一互连孔30的孔径的0.8至2倍即可。
在本实施例中,在第一互连孔30的孔径大于或等于40微米时,目标介质层20的厚度为第一互连孔30的孔径的0.5至1倍;在第一互连孔30的孔径小于40微米时,目标介质层20的厚度为第一互连孔30的孔径的0.8至2倍,以保证后续第一互连孔30中能够生成可靠性较高的目标互连结构40。
在一实施例中,如图6所示和如图7所示,步骤S104中,在目标介质层20上加工与目标互连结构40电连接目标线路50,得到目标电路板,包括:
S601:在绝缘介质层21上,加工第二导电种子层;
S602:在第二导电种子层上,加工第三光阻层。
S602:在第三光阻层上,加工第二光阻图形。
S603:在第二光阻图形上,加工与目标互连结构40电连接目标线路50,在绝缘介质层21上加工目标线路50,以使目标线路50通过绝缘介质层21中的目标互连结构40连接第一电路板10。
作为一示例,在步骤S601中,第二导电种子层可以是氧化石墨烯、炭黑、石墨或导电高分子吸附,也可以是金属,例如化学镀铜、溅射钛/铜等方式形成的第二导电种子层。
作为一示例,在步骤S602中,该第三光阻层为干膜或光刻胶。可以根据第而掩膜图形的尺寸进行选择,在此不做限制。
作为一示例,在步骤S603中,在第三光阻层上,加工第二光阻图形。示例性地,在绝缘介质层21表面制作导电金属层,在该导电金属层上加工第三光阻层,在第三光阻层上,加工第二光阻图形。该导电金属层优选化学镀铜或溅射钛/铜,该第三光阻层根据目标线路50精细程度,可以是干膜或光刻胶,当目标线路50最小尺寸小于5微米时,优选光刻胶。
作为一示例,在步骤S603中,在第二光阻图形上,加工与目标互连结构40电连接目标线路50,在绝缘介质层21上加工目标线路50,以使目标线路50通过绝缘介质层21中的目标互连结构40连接第一电路板10。
进一步地,在步骤S603中,采用脉冲电镀工艺,在第二光阻图形上,加工与目标互连结构40电连接目标线路50,在绝缘介质层21上加工目标线路50,以使目标线路50通过绝缘介质层21中的目标互连结构40连接第一电路板10。
在本实施例中,采用脉冲电镀工艺,在第二光阻图形暴露的位置电镀形成目标线路50;由于脉冲电镀的特性,且镀件表面平坦(由于目标互连结构40的存在,没有连接孔需要填充),因此获得顶部极低圆弧度的线路,还可以降低电镀设备的要求,提高目标线路50的可靠性。
本实施例提供一种电路板,其特征在于,包括上述的电路板加工方法制备。
进一步地,该电路板包括无芯板电路板和带芯板电路板。通过上述电路板加工方法,在芯板上加工多层第一电路板10和对应的线路,最后剥离芯板,在多层第一电路板10的表面制作阻焊层,得到无芯板电路板。
进一步地,在芯板上制作通孔,采用电镀铜填充通孔,并在芯板该两侧表面制作线路图形;根据需要,可以采用上述实施中的电路板方法制作该线路图形,也可以采用常规SAP制程一次性完成通孔填充和线路图形路制作,然后采用上述电路板加工方法,在芯板两侧表面上分别加工多层第一电路板10和对应的线路,得到带芯板电路板。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种电路板加工方法,其特征在于,包括:
在第一电路板上,加工目标介质层;
在所述目标介质层上,加工第一互连孔;
在所述第一互连孔上填充导电材料,得到与所述第一电路板电连接的目标互连结构;
在所述目标介质层上加工与所述目标互连结构电连接目标线路,得到目标电路板。
2.如权利要求1所述的电路板加工方法,其特征在于,所述在第一电路板上,加工目标介质层,包括:
在所述第一电路板上,加工绝缘介质层;
在所述绝缘介质层上,加工第一光阻层,得到包括所述绝缘介质层和所述第一光阻层的目标介质层。
3.如权利要求1所述的电路板加工方法,其特征在于,所述在所述目标介质层上,加工第一互连孔,包括:
在所述目标介质层上,加工金属掩膜层;
在所述金属掩膜层上,加工第二光阻层,并制作第一光阻图形;
在所述金属掩膜层上,基于所述第一光阻图形,加工第一掩膜图形;
在所述目标介质层上,基于第一掩膜图形,加工所述第一互连孔。
4.如权利要求3所述的电路板加工方法,其特征在于,所述在所述第一掩膜图形上,加工所述第一互连孔,包括:
根据所述第一掩膜图形,采用等离子蚀刻技术,在所述目标介质层上加工所述第一互连孔。
5.如权利要求2所述的电路板加工方法,其特征在于,所述在所述第一互连孔上填充导电材料,得到与所述第一电路板电连接的目标互连结构,包括:
在所述第一互连孔的内壁和所述第一光阻层的外表面,制作第一导电种子层;
对所述第一导电种子层进行电镀,得到第一金属层;
对所述第一金属层进行蚀刻,得到与所述第一电路板电连接的目标互连结构。
6.如权利要求5所述的电路板加工方法,其特征在于,所述对所述第一金属层进行蚀刻,得到与所述第一电路板电连接的目标互连结构,包括:
对所述第一金属层进行蚀刻,获取预加工金属结构,所述预加工金属结构中的第一互连孔内的第一金属层与所述绝缘介质层平齐;
对所述预加工金属结构中的第一光阻层进行移除处理,得到与所述第一电路板电连接的目标互连结构。
7.如权利要求2所述的电路板加工方法,其特征在于,在所述第一互连孔的孔径大于或等于40微米时,所述目标介质层厚度为所述第一互连孔的孔径的0.5至1倍;在所述第一互连孔的孔径小于40微米时,所述目标介质层厚度为所述第一互连孔的孔径的0.8至2倍。
8.如权利要求2所述的电路板加工方法,其特征在于,所述在所述目标介质层上加工与所述目标互连结构电连接目标线路,得到目标电路板,包括:
在所述绝缘介质层上,加工第二导电种子层;
在所述第二导电种子层上,加工第三光阻层;
在所述第三光阻层上,加工第二光阻图形;
在所述第二光阻图形上,加工与所述目标互连结构电连接目标线路,在所述绝缘介质层上加工所述目标线路,以使所述目标线路通过所述绝缘介质层中的目标互连结构连接所述第一电路板。
9.如权利要求8所述的电路板加工方法,其特征在于,采用脉冲电镀工艺,在所述绝缘介质层上加工所述目标线路。
10.一种电路板,其特征在于,包括如权利要求1至9任意一项所述的电路板加工方法制备。
CN202310717127.4A 2023-06-15 2023-06-15 电路板加工方法及电路板 Pending CN116528514A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310717127.4A CN116528514A (zh) 2023-06-15 2023-06-15 电路板加工方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310717127.4A CN116528514A (zh) 2023-06-15 2023-06-15 电路板加工方法及电路板

Publications (1)

Publication Number Publication Date
CN116528514A true CN116528514A (zh) 2023-08-01

Family

ID=87399673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310717127.4A Pending CN116528514A (zh) 2023-06-15 2023-06-15 电路板加工方法及电路板

Country Status (1)

Country Link
CN (1) CN116528514A (zh)

Similar Documents

Publication Publication Date Title
US5129142A (en) Encapsulated circuitized power core alignment and lamination
US5229550A (en) Encapsulated circuitized power core alignment and lamination
KR100906931B1 (ko) 필드 바이어 구조를 갖는 다층프린트 배선판
US20080038523A1 (en) Printed circuit board and fabricating method of the same
KR20070081770A (ko) 유전층에 도전성 엘리먼트를 내장하는 방법
TW201424482A (zh) 配線基板
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
JP4388611B2 (ja) 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板
JP2003023251A (ja) 多層プリント配線板
JP3596374B2 (ja) 多層プリント配線板の製造方法
JP3942535B2 (ja) 多層配線基板の製造方法
JP2004146742A (ja) 配線基板の製造方法
CN116528514A (zh) 电路板加工方法及电路板
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
CN116567960A (zh) 电路板加工方法、电路板结构及设备
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JPH10215072A (ja) 多層印刷配線板の製造方法
CN116546735A (zh) 电路板加工方法、电路板结构及设备
JP3143408B2 (ja) プリント配線板の製造方法
JP4468528B2 (ja) 多層プリント配線板およびその製造方法。
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
TW201831067A (zh) 線路板的製作方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2013021374A (ja) 多層プリント配線板
JP2002271026A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination