KR100906931B1 - 필드 바이어 구조를 갖는 다층프린트 배선판 - Google Patents

필드 바이어 구조를 갖는 다층프린트 배선판 Download PDF

Info

Publication number
KR100906931B1
KR100906931B1 KR1020087014200A KR20087014200A KR100906931B1 KR 100906931 B1 KR100906931 B1 KR 100906931B1 KR 1020087014200 A KR1020087014200 A KR 1020087014200A KR 20087014200 A KR20087014200 A KR 20087014200A KR 100906931 B1 KR100906931 B1 KR 100906931B1
Authority
KR
South Korea
Prior art keywords
via hole
insulating layer
layer
opening
wiring board
Prior art date
Application number
KR1020087014200A
Other languages
English (en)
Other versions
KR20080059680A (ko
Inventor
세이지 시라이
켄이치 시마다
모토오 아사이
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10045397A external-priority patent/JPH11243277A/ja
Priority claimed from JP10045399A external-priority patent/JPH11243279A/ja
Priority claimed from JP10045398A external-priority patent/JPH11243278A/ja
Priority claimed from JP10045396A external-priority patent/JPH11243280A/ja
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20080059680A publication Critical patent/KR20080059680A/ko
Application granted granted Critical
Publication of KR100906931B1 publication Critical patent/KR100906931B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0278Polymeric fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • Y10T428/31681Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Abstract

미세한 회로패턴 형성에 유리한 동시에 열충격이나 열순환시의 내균열성이 우수한 필드 바이어 구조를 갖는 다층프린트 배선판을 제공하는 것을 목적으로 하여, 본 발명은 도체회로와 수지절연층이 번갈아 적층되고, 그 층간 절연수지층에는 바이어 홀(viahole)이 형성되어, 바이어 홀의 개구부로부터 노출되는 도금층의 표면을 도체회로의 표면과 실질적으로 동일한 레벨이 되도록 평탄하게 형성하는 동시에 도체회로의 두께를 바이어 홀 지름의 1/2 미만으로 했다. 또한, 층간 절연수지층의 개구내벽면이 조면화되어, 그 조화면상에 무전해 도금막이 피복되는 동시에, 전해 도금이 충전되어 바이어 홀을 형성했다. 또한, 층간수지 절연층을 형성하는 수지로서, 파괴인성값이 높은 플루오르 수지와 내열성의 열가소성 수지, 플루오르 수지와 열경화성 수지, 또는 열경화성 수지와 내열성의 열가소성 수지의 어느것인가의 복합체를 사용한 다층프린트 배선판을 제공한다.
다층프린트, 배선판, 도체회로, 바이어 홀, 필드 바이어

Description

필드 바이어 구조를 갖는 다층프린트 배선판{Multilayer printed wiring board having filled-via structure}
본 발명은 필드 바이어(filled via) 구조를 갖는 다층프린트 배선판에 관한 것이고, 특히, 도체층과 층간수지 절연층 사이의 밀착성이 우수하고, 또한 미세한 도체회로 패턴형성에 바람직한 다층프린트 배선판을 제공하는 것이다.
다층프린트 배선에는, 도체회로와 수지절연층을 교대로 적층하고, 바이어 홀(viahole) 등에 의해서 내층 도체회로와 외층 도체회로를 접속, 도통(導通)시켜 된 빌드 업(build-up) 다층 배선판이 있다. 이러한 다층프린트 배선판에 있어서의 바이어 홀은, 층간절연층에 설치된 미세한 개구(fine holes)의 내벽에 금속도금막을 부착시킴으로써 형성되는 것이 일반적이다.
그러나, 이러한 바이어 홀을 구비한 다층프린트 배선판에는, 도금석출 불량이나 열순환(heat cycle)에 의한 단선이 발생하기 쉽다고 하는 문제가 있었다. 그 때문에 최근에는, 그 개구부를 도금으로 충전한 구조의 바이어 홀(이하, '필드 바이어 구조'라 칭함)이 채용되었다. 예를 들면, 특개평2-188992호 공보, 특개평3-3298호 공보, 특개평7-34048호 공보에는, 그와 같은 필드 바이어 구조가 개시되어 있다.
이러한 필드 바이어 구조를 갖는 다층프린트 배선판에 있어서는, 바이어 홀 형성용 개구 외측에 노출되는 도금층의 표면(이하, 간단히 '바이어 홀 표면'이라 칭함)에 함몰(depression)이 생기기 쉽다고 하는 다른 문제가 있다. 그와 같은 함몰이 존재함에도 불구하고, 외층에 층간수지 절연층을 더 형성한 경우에는, 그 층간수지 절연층의 표면에도 함몰이 형성되고, 더 나아가서는 단선이나 마운트불량의 원인이 되기도 한다.
함몰이 존재하는, 또는 존재할 것으로 생각되는 바이어 홀 표면에, 층간수지 재료를 여러 차례 도포함으로써 평탄화하는 것이 가능하지만, 그와 같은 처리를 행한 경우에는, 바이어 홀의 함몰 바로 윗부분의 층간수지 절연층의 두께가, 도체회로상의 층간수지 절연층의 두께보다 두꺼워진다. 그 때문에, 노광, 현상처리나 레이저광 조사에 의해 층간수지 절연층에 바이어 홀 형성용 개구를 설치하는 공정에 있어서, 개구 내에 수지잔류가 발생하여, 바이어 홀의 접속신뢰성을 저하시켜 버린다고 하는 문제가 있었다. 특히, 다층프린트 배선판을 양산하는 경우에는, 바이어 홀 표면과 도체회로 표면에서 노광, 현상조건을 변경하기 곤란하기 때문에, 이러한 수지잔류가 발생하기 쉬웠다.
이러한 수지잔류의 발생이라고 하는 문제를 해결하기 위해 제안된 빌드업 다층프린트 배선판이, 특개평9-312472호 공보 등에 개시되어 있다.
이 다층프린트 배선판은, 도체회로의 두께가 바이어 홀지름의 1/2 이상이 되도록, 바이어 홀 형성용 개구에 도금도체막을 충전하여, 도체회로의 표면과 바이어 홀 표면이 동일한 레벨이 되도록 한 것이다.
그러나, 이러한 빌드업 다층프린트 배선판에서는, 층간절연층에 설치한 개구부를 도금 충전하기 위해서, 그 도금도체막을 두텁게 형성할 필요가 있어, 이 도금막과 동시에 형성되는 도체회로의 두께도 필연적으로 두꺼워진다. 따라서, 도금막을 두껍게 하고자 하면, 그 만큼, 도금 레지스트도 두껍게 하지 않으면 안 돼, 그 결과 포토마스크필름(photomasking film)의 패턴 내측에 빛이 회절하여 돌아들어가, 도금 레지스트에 테이퍼(taper)가 발생해 버린다. 즉, 도체 패턴은, 하부일수록 가늘어지는 형상이 된다. 이러한 현상은, L/S=50/50㎛ 정도라면 문제는 없지만, L/S=25/25㎛와 같은 미세 패턴에서는, 패턴박리의 원인으로 되어 있었다.
또한, 특개평2-188992호 공보에 개시되는 바와 같이, 도금막을 형성한 후 에칭에 의해 도체회로를 형성하는 경우는, 도금막을 두껍게 하면, 에칭에 의해 언더컷트(undercut)가 발생하여, 미세 패턴을 형성하고자 하면 단선되어 버린다고 하는 문제가 보였다.
또한, 상술한 바와 같은 필드 바이어 구조는, 개구 내부에 도금막을 충전한 것이기 때문에, 그 개구부의 내벽면 및 저면에 도금막을 피복했을 뿐인 바이어 홀과는 달리, 열순환시에 발생하는 응력이 커, 바이어 홀부를 기점으로 층간수지 절연층에 균열(crack)이 발생하기 쉽다고 하는 문제가 있었다.
또한, 바이어 홀 형성용 개구의 도금 충전을 무전해 도금처리에 의해 행하고 있었지만, 이 무전해 도금막은 전해 도금막에 비교하여 딱딱하고, 전성(展性)도 낮기 때문에, 열충격이나 열순환시에 균열이 발생하기 쉽다고 하는 문제도 있었다.
이러한 문제를 해결하기 위해, 특개평9-312472호 공보에서는 무전해 도금막과 전해 도금막을 병용하여 필드 바이어를 형성하는 기술이 개시되어 있다.
그러나, 이러한 필드 바이어에서는 무전해 도금막과 전해 도금막과의 계면이 평탄해져, 그 양자가 열충격이나 열순환 등으로 박리된다고 하는 문제가 있었다. 또한, 개구 안을 전해 도금막으로 충전하기 전에 도금 레지스트를 형성할 필요가 있지만, 이 도금 레지스트를 평탄한 무전해 도금막 위에 형성하기 때문에, 도금 레지스트가 벗겨지기 쉬워, 패턴 사이를 단락시키는 새로운 문제가 있었다.
본 발명의 주된 목적은, 종래 기술이 가지고 있는 상기 문제점을 해소하는 것에 있고, 특히 미세 패턴의 형성에 유리하며, 또한 접속신뢰성이 우수한 필드 바이어 구조를 갖는 다층프린트 배선판을 제공하는 것에 있다.
본 발명의 다른 목적은, 도체회로와 층간수지 절연층 사이의 밀착성이 우수하고, 열충격이나 열순환으로도 균열이 생기지 않는 필드 바이어 구조를 갖는 다층프린트 배선판을 제공하는 것에 있다.
발명자들은 상기 목적의 실현을 위해 예의 연구한 결과, 층간수지 절연층 사이에 끼인 도체층 위에, 층간수지 절연층과 도체층의 밀착성이 우수한 미세한 회로 패턴을 형성하는 것을 가능하게 하는 몇 가지 조건을 발견하고, 그들 조건을 충족시켜 구성되는 이하와 같은 발명에 이르렀다.
즉, 본 발명의 특징 중 첫번째는(이하, '제1발명'이라 칭함), 도체회로와 수지절연층이 번갈아 적층된 빌드업 다층프린트 배선판으로, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 한 뒤에,
상기 바이어 홀 형성용 개구부에서 노출되는 도금층의 표면(이하, '바이어 홀 표면'이라 칭함)은 실질적으로 평탄하게 형성되는 동시에, 상기 바이어 홀과 같이 층간수지 절연층 내에 위치하는 도체회로의 표면과 실질적으로 동일한 레벨에 있고, 또한 도체회로의 두께를 바이어 홀 지름의 1/2 미만으로 하는 것에 있다.
여기서, 본 발명에 있어서의 바이어 홀 지름이란, 바이어 홀 형성용 개구부 상단에서의 개구경(開口徑)을 의미한다.
이상 설명한 바와 같이 본 발명에 의하면, 미세한 회로패턴을 형성하는 데 바람직하고, 또한 도체회로와 층간수지 절연층과의 밀착성이 우수한 동시에, 열순환시의 내균열성이 우수한 다층프린트 배선판을 안정하게 제공할 수 있다.
따라서, 본 발명의 다층프린트 배선판은, 전자부품의 고성능화나 고밀도화가 요구되는 많은 분야에 있어서 우수한 응용 가능성을 나타내는 것이다.
이러한 본 발명의 구성에 의하면,
(1) 바이어 홀 표면에 함몰이 없기 때문에, 층간수지 절연층의 표면 평탄성이 우수하여, 함몰에 의한 단선이나 IC칩 등의 마운트 불량이 발생하기 어려워진다.
(2) 바이어 홀 및 도체회로상의 층간수지 절연층의 두께가 실질적으로 균일하기 때문에, 층간수지 절연층에 바이어 홀 형성용 개구부를 설치하는 경우의 수지잔류가 적어져, 접속신뢰성이 향상된다.
(3) 도체회로의 두께를 바이어 홀 지름의 1/2 미만으로 함으로써, 바이어 홀 형성용 개구부에 도금을 충전한 구조로 했음에도 불구하고, 도체회로의 두께를 얇게 할 수 있기 때문에, 도금 레지스트를 엷게 할 수 있고, 더 나아가서는 미세한 도체회로 패턴의 형성이 가능해진다.
다음에, 본 발명의 특징의 두번째(이하, '제2발명'이라 칭함)는, 도체회로와 수지절연층이 번갈아 적층된 빌드업 다층프린트 배선판으로, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 한 뒤에,
상기 도체회로의 두께를, 바이어 홀 지름의 1/2 미만으로 또한 25㎛ 미만으로 하는 것에 있다.
이러한 구성에 의하면, 도체회로를 형성하는 도체 도금막의 두께를 바이어 홀 지름의 1/2 미만으로, 또한 25㎛ 미만으로 할 수 있기 때문에, 도금 레지스트의 두께를 얇게 하여 그 해상도를 향상시킬 수 있고, 더 나아가서는 에칭에 의한 도체회로의 형성이 용이해져, 회로패턴의 초미세화를 꾀할 수 있다.
또, 상기 제1 및 제2발명에 있어서는, 이하와 같은 구성을 동반하는 것이 바람직하다.
① 바이어 홀 표면 및 도체회로의 표면은 조화(粗化)처리되어 있을 것. 이에 의해, 바이어 홀 및 도체회로와 층간수지 절연층의 밀착성이 개선된다.
② 바이어 홀 형성용 개구부의 내벽면을 포함한 층간수지 절연층의 표면은, 조화면으로 형성되어 있을 것. 이에 의해, 충전 도금층으로 된 바이어 홀과 층간수지 절연층 사이 및 도체회로와 층간수지 절연층 사이의 밀착성이 향상된다.
③ 바이어 홀의 저부가 접속하는 도체회로(내층패드)는 그 표면이 조화처리되어, 그 조화면을 매개로 하여 상기 바이어 홀에 접속해 있을 것. 이에 의해, 바 이어 홀과 내층패드(내층의 도체회로)의 밀착성이 향상되어, PCT와 같은 고온다습한 조건이나 열순환 조건하에서도, 바이어 홀과 도체회로의 계면에서 박리가 발생하기 어려워진다.
특히, 상기 ②와 ③을 조합한 구성으로 함으로써, 내층패드가 층간수지 절연층에 밀착되고, 또한 바이어 홀도 층간수지 절연층에 밀착되기 때문에, 층간수지 절연층을 매개로 하여, 내층패드와 바이어 홀이 완전히 일체화된다.
④ 또한, 상기 도체회로의 측면에도 조화층이 형성되어 있는 것이 바람직하고, 이에 의해, 도체회로측면과 층간수지 절연층의 밀착부족에 기인하여 이들 계면을 기점으로서 층간수지 절연층 쪽으로 수직으로 발생하는 균열을 억제할 수 있다.
⑤ 바이어 홀 상에, 다른 바이어 홀이 더 형성되어 있는 것이 바람직하다. 이에 의해, 바이어 홀에 의한 배선의 무용공간(dead space)를 없애고, 배선의 한층 향상된 고밀도화를 달성할 수 있다.
⑥ 층간수지 절연층은, 열가소성 수지와 열경화성 수지의 복합체 또는 열가소성 수지로부터 형성되는 것이 바람직하다. 열순환시에, 충전바이어 홀 내에서 큰 응력이 발생하더라도, 인성(靭性)이 높은 수지 또는 수지복합체가 충전되어 있기 때문에, 균열의 발생을 확실하게 억제할 수 있다.
⑦ 바이어 홀 지름과 층간수지 절연층의 두께의 비가 1 내지 4의 범위인 것이 바람직하고, 이와 같이 조정함으로써, 미세 패턴이 형성되기 쉬워진다.
⑧ 특히, 제1발명에 대해서는 도체회로의 두께를 25㎛ 미만으로 하는 것이 바람직하고, 미세한 회로패턴을 보다 형성하기 쉽게 하기 위해서는, 20㎛ 이하로 하는 것이 바람직하다.
⑨ 또한, 제2발명에 대해서는 바이어 홀 형성용 개구부에서 바이어 홀 표면, 즉, 바이어 홀의 노출표면 중앙부에 함몰이 형성되는 것이 바람직하고, 또한, 그 함몰의 표면이 조화되는 것이 바람직하다.
이러한 함몰을 설치함으로써, 바이어 홀 상에 다른 바이어 홀을 더 형성하는 경우에, 상하 바이어 홀끼리의 접촉면의 에지가 둔각이 되어, 에지로의 응력이 분산되기 때문에, 접촉면의 에지로부터 층간수지 절연층으로의 균열의 발생을 억제할 수 있다.
또한, 함몰의 표면을 조화면으로 함으로써, 바이어 홀 및 도체회로를 형성하는 도체층과 층간수지 절연층 사이의 밀착성이 향상되기 때문에, 도체층의 박리를 확실하게 억제할 수 있다.
다음에, 본 발명의 특징 중 세번째(이하, '제3발명'이라 칭함)는, 도체회로와 수지절연층이 번갈아 적층된 빌드업 다층프린트 배선판으로, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 한 뒤에,
상기 층간수지 절연층의 적어도 상기 개구부의 내벽면은 조화되고, 그 개구부의 조화면을 따라 무전해 도금막이 피복되어, 그 무전해 도금막에 의해 형태가 만들어지는 개구 내부에 전해 도금이 충전되어 바이어 홀이 형성되어 있는 것에 있다.
이러한 구성에 의하면, 전해 도금막에 비해 딱딱한 무전해 도금막이 개구부 의 내벽면 전체에 형성되어 있기 때문에, 그 무전해 도금막이 조화면 내에서 앵커로 되어 파고들어, 떼는 힘이 가해지더라도 금속파괴하기 어려워진다.
그 결과, 바이어 홀과 층간수지 절연층의 밀착성이 개선된다. 또한, 무전해 도금막에 비해 전성이 큰 전해 도금막이 개구부의 대부분을 충전하기 때문에, 열충격이나 열순환시에 있어서, 층간수지가 팽창수축하여 균열의 발생을 억제할 수 있다.
이와 같이 절연층의 개구부 내벽면을 포함하는 표면에 조화면이 형성되어 있으면, 이 조화면을 따라 무전해 도금막이 형성되고, 그 무전해 도금막은 그 표면이 요철로 되기 때문에, 그 요철이 앵커가 되어 전해 도금막과 강고히 밀착된다. 또한, 무전해 도금막과 전해 도금막의 계면에서의, 열충격이나 열순환시의 박리를 저지할 수 있다.
또한, 층간수지 절연층의 개구부 내벽면을 포함하는 표면에 조화면이 형성되어 있으면, 도금 레지스트는, 표면이 요철상 무전해 도금막에 밀착되기 때문에, 무전해 도금막과의 계면에서의 박리가 생기기 어려워진다. 이 때문에, 세미 어디티브법(semi-additive method)에 의한 프린트 배선판의 제조과정에서 도체회로 사이의 단락이 발생하는 일은 없다.
이러한 제3의 특징을 갖는 발명에 있어서는, 상술한 ① 내지 ⑨의 구성을 동반하는 것이 바람직하다.
또한, 본 발명의 특징 중 네번째(이하, '제4발명'이라 칭함)는, 도체회로와 수지절연층이 번갈아 적층된 빌드업 다층프린트 배선판으로, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 한 뒤에,
상기 층간수지 절연층은, 플루오르 수지와 내열성의 열가소성 수지와의 복합체, 플루오르 수지와 열경화성 수지와의 복합체, 또는 열경화성 수지와 내열성의 열가소성 수지와의 복합체 중 어느 하나로 구성되는 것에 있다.
이러한 구성에 의하면, 바이어 홀이 형성되는 층간수지 절연층이, 파괴인성값이 높은 「플루오르 수지와 내열성의 열가소성 수지와의 복합체」, 「플루오르 수지와 열경화성 수지와의 복합체」, 또는 「열경화성 수지와 내열성의 열가소성 수지와의 복합체」 중 어느 하나로 형성되기 때문에, 열순환시에 금속층이 열팽창하여, 바이어 홀을 기점으로 한 균열이 생기는 일이 없다. 또한, 플루오르 수지는 유전율이 낮기 때문에, 신호의 전파지연 등이 발생하기 어렵다.
이 발명에 있어서의 층간수지 절연층은, 플루오르 수지섬유의 천과, 그 천의 공극에 충전된 열경화성 수지와의 복합체로 형성하는 것이, 특히 바람직하다.
또한, 이 발명에 있어서는, 상기 ① 내지 ④의 구성 및 ⑥ 내지 ⑨의 구성을 동반하는 것이 바람직하다.
이하, 본 발명을 실시하기 위한 최선의 형태에 관해서, 구체적으로 설명한다.
(A) 먼저, 상기 제1발명은 도체회로와 수지절연층이 번갈아 적층된 다층프린트 배선판에 있어서, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 한 뒤에, 상기 개구부에 도 금층을 충전하여 된 바이어 홀의 표면이 실질적으로 평탄함과 동시에, 바이어 홀과 동일한 층간수지 절연층 내에 위치하는 도체회로의 표면과 실질적으로 동일한 레벨에 있고, 또한 도체회로의 두께가 바이어 홀 지름의 1/2 미만인 점에 특징이 있다.
이러한 구성에 의하면, 바이어 홀 표면에 함몰이 없어 층간수지 절연층의 표면 평탄성이 우수하기 때문에, 함몰에 기인하는 단선이나 IC칩 등의 마운트 불량이 발생하기 어려워진다. 또한, 바이어 홀 및 도체회로 상의 층간수지 절연층의 두께가 균일해져, 개구부를 형성한 경우의 수지잔류가 적어진다. 또한, 도체회로의 두께가 바이어 홀 지름의 1/2 미만이기 때문에, 바이어 홀 형성용 개구부에 도금층을 충전하여 바이어 홀을 형성한 경우에도, 도체회로의 두께가 두꺼워지지 않고, 도금 레지스트를 얇게 할 수 있어, 미세한 패턴의 형성이 가능해진다.
이와 같이 구성된 다층프린트 배선판에 있어서는, 층간수지 절연층 개구부의 내벽면에는, 조화면이 형성되어 있는 것이 바람직하고, 그것에 의해, 충전 도금으로 된 바이어 홀과 층간수지 절연층의 밀착성이 향상된다.
또한, 상기 바이어 홀은 내층 도체회로의 표면에 설치한 조화층을 매개로 하여 접속되어 있는 것이 바람직하다. 조화층이 도체회로와 바이어 홀의 밀착성을 개선하고 있기 때문에, 고온다습 조건하나 열순환 조건하에서도, 그 도체회로와 바이어 홀의 계면에서 박리가 발생하기 어려워진다고 하는 유익성이 있다.
또한, 상기 도체회로의 측면에도 조화층이 형성되어 있으면, 도체회로측면과 층간수지 절연층의 계면을 기점으로서 층간수지 절연층 쪽으로 수직으로 발생하는 균열을 억제할 수 있는 점에서 유리하다.
이러한 도체회로의 표면에 형성되는 조화층의 두께는, 1∼10㎛가 좋다. 이 이유는, 지나치게 두꺼우면 층 사이를 단락시키는 원인이 되고, 지나치게 얇으면 피착체와의 밀착력이 낮아지기 때문이다.
이 조화층을 형성하는 조화처리로서는, 도체회로의 표면을 산화(흑화)-환원처리하거나, 유기산과 제2동착물의 혼합수용액으로 스프레이 처리하거나, 또는 동-니켈-인 침상합금 도금으로 처리하는 방법이 좋다.
이들 처리 중, 산화(흑화)-환원처리에 의한 방법에서는, NaOH(20g/ℓ), NaClO2(50g/ℓ), Na3PO4(15.0g/ℓ)를 산화욕(흑화욕), NaOH(2.7g/ℓ), NaBH4(1.0g/ℓ)를 환원욕으로 한다.
또한, 유기산-제2동착물의 혼합수용액을 사용한 처리에서는, 스프레이나 버블링(bubbling) 등의 산소공존 조건하에서 다음과 같이 작용하여, 하층 도체회로인 동 등의 금속박을 용해시킨다.
Cu + Cu (II) An → 2Cu (I) An/2
2Cu (I) An/2 + n/4O2 + nAH (에어레이션)
→ 2Cu(II) An + n/2H2O
A는 착화제(킬레이트제로서 작용), n은 배위수이다.
이 처리에서 사용되는 제2동착물은, 아졸류의 제2동착물이 좋다. 이 아졸류의 제2동착물은, 금속 동 등을 산화하기 위한 산화제로서 작용한다. 아졸류로서는, 디아졸, 트리아졸, 테트라졸이 좋다. 그 중에서도 이미다졸, 2-메틸이미다졸, 2-에 틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-운데실이미다졸 등이 좋다.
이 아졸류의 제2동착물의 함유량은, 1∼15중량%이 좋다. 이 범위 내에 있으면, 용해성 및 안정성이 우수하기 때문이다.
또한, 유기산은 산화동을 용해시키기 위해서 배합시키는 것으로, 구체예로서는 포름산, 초산, 프로피온산, 낙산, 길초산, 카프론산, 아크릴산, 크로톤산, 수산, 말론산, 호박산, 글루타르산, 말레인산, 안식향산, 글리콜산, 유산, 사과산, 술파민산으로부터 선택되는 어느것인가 적어도 1종이 좋다.
이 유기산의 함유량은, 0.1∼30중량%이 좋다. 산화된 동의 용해성을 유지하고, 또한 용해안정성을 확보하기 위해서이다.
또한, 발생한 제1동착물은, 산의 작용으로 용해되어 산소와 결합하여 제2동착물로 되어, 다시 동의 산화에 기여한다.
이 유기산-제2동착물로 된 에칭액에는, 동의 용해나 아졸류의 산화작용을 보조하기 위해서, 할로겐이온, 예를 들면, 플루오르이온, 염소이온, 브롬이온 등을 가하더라도 좋다. 이 할로겐이온은 염산, 염화나트륨 등을 첨가하여 공급할 수 있다.
할로겐이온량은 0.01∼20중량%가 좋다. 이 범위 내에 있으면, 형성된 조화층은 층간수지 절연층과의 밀착성이 우수하기 때문이다.
이 유기산-제2동착물로 된 에칭액은, 아졸류의 제2동착물 및 유기산(필요에 따라 할로겐이온)을, 물에 용해하여 조제한다.
또한, 동-니켈-인으로 된 침상합금의 도금 처리에서는, 황산동 1∼40g/ℓ, 황산니켈 0.1∼6.0g/ℓ, 구연산 10∼20g/ℓ, 차아인산염 10∼100g/ℓ, 붕산 10∼40g/ℓ, 계면활성제 0.01∼10g/ℓ로 된 액조성의 도금욕을 사용하는 것이 바람직하다.
또한, 본 발명의 다층프린트 배선판에 있어서는, 충전 바이어 홀 위에, 다른 바이어 홀이 더 형성되는 것이 바람직하고, 이러한 구성으로 함으로써, 바이어 홀에 의한 배선의 무용공간을 없앨 수 있기 때문에, 배선의 고밀도화를 실현할 수 있다.
본 발명에 있어서는, 층간수지 절연층으로서는 열경화성 수지, 열가소성 수지, 또는 열가소성 수지와 열경화성 수지의 복합체를 사용할 수 있다.
특히 본 발명에서는, 충전 바이어 홀이 형성되는 층간수지 절연층으로서, 열경화성 수지와 열가소성 수지의 복합체를 사용하는 것이 보다 바람직하다.
열경화성 수지로서는, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 열경화성 폴리페닐렌에테르(PPE) 등을 사용할 수 있다.
열가소성 수지로서는, 폴리테트라플루오르에틸렌(PTFE) 등의 플루오르 수지, 폴리에틸렌텔레프탈레이트(PET), 폴리술폰(PSF), 폴리페닐렌술피드(PPS), 열가소형 폴리페닐렌에테르(PPE), 폴리에테르술폰(PES), 폴리에테르이미드(PEI), 폴리페닐렌술폰(PPES), 사불화에틸렌 육불화프로필렌 공중합체(FEP), 사불화에틸렌 퍼플루오르알콕시 공중합체(PFA), 폴리에틸렌나프탈레이트(PEN), 폴리에테르에테르케톤 (PEEK), 폴리올레핀계 수지 등을 사용할 수 있다.
열경화성 수지와 열가소성 수지의 복합체로서는, 에폭시 수지-PES, 에폭시 수지-PSF, 에폭시 수지-PPS, 에폭시 수지-PPES 등을 사용할 수 있다.
또한 본 발명에서는, 층간수지 절연층으로서 플루오르 수지 섬유의 천과 그 천의 공극에 충전된 열경화성 수지로 된 복합체를 사용하는 것이 바람직하다. 이러한 복합체는 저유전율로, 형상안정성이 우수한 특성을 갖기 때문이다.
이 경우, 열경화성 수지로서는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지, 페놀 수지로부터 선택되는 적어도 1종을 사용하는 것이 바람직하다.
플루오르 수지 섬유의 천으로서는, 그 섬유를 짠 천이나 부직포 등을 사용하는 것이 바람직하다. 부직포는, 플루오르 수지 섬유의 단섬유 또는 장섬유를 바인더와 함께 초조(抄造)하여 시트를 만들고, 이 시트를 가열하여 섬유끼리 융착시켜 제조한다.
또한 본발명에 있어서, 층간수지 절연층으로서는 무전해 도금용 접착제를 사용할 수 있다.
이 무전해 도금용 접착제로서는, 경화처리된 산 또는 산화제에 가용성인 내열성 수지입자가, 경화처리에 의해 산 또는 산화제에 난용성이 되는 미경화의 내열성 수지 중에 분산되어 되는 것이 가장 적합하다. 이 이유는, 산이나 산화제로 처리함으로써, 내열성 수지입자가 용해 제거되어, 표면에 낙지의 빨판상의 앵커로 되는 조화면을 형성할 수 있기 때문이다.
상기 무전해 도금용 접착제에 있어서, 특히 경화처리된 상기 내열성 수지입자로서는, 평균입경이 10㎛ 이하의 내열성 수지분말, 평균입경이 2㎛ 이하의 내열 성 수지분말을 응집시킨 응집입자, 평균입경이 2~10㎛의 내열성 수지분말과 평균입경이 2㎛ 이하의 내열성 수지분말의 혼합물, 평균입경이 2∼10㎛의 내열성 수지분말 표면에 평균입경이 2㎛ 이하의 내열성 수지분말 또는 무기분말 중 적어도 1종을 부착시켜 된 의사입자, 평균입경이 0.1∼0.8㎛의 내열성 수지분말과 평균입경이 0.8㎛를 넘고 2㎛ 미만의 내열성 수지분말의 혼합물, 평균입경이 0.1∼1.0㎛의 내열성 수지분말로부터 선택되는 적어도 1종을 사용하는 것이 바람직하다. 이들을 사용함으로써, 보다 복잡한 앵커를 형성할 수 있기 때문이다.
이 무전해 도금용 접착제로 사용되는 내열성 수지는, 상술의 열경화성 수지, 열가소성 수지, 열경화성 수지와 열가소성 수지의 복합체를 사용할 수 있다. 특히 본 발명에서는 열경화성 수지와 열가소성 수지의 복합체를 사용하는 것이 바람직하다.
다음에, 상기 제1발명의 다층프린트 배선판의 제조방법에 대해서, 제1도 및 제2도를 참조하여 설명한다.
(1) 먼저, 코어(core)기판(1)의 표면에 내층 도체회로패턴(2)을 형성한 배선기판을 제작한다(제1도(a)).
이 코어기판(1)으로서는, 양면 동장(銅張) 적층판을 채용하여, 그 표면 및 이면을 에칭처리하여 내층 도체회로패턴(2)을 형성하거나, 또는, 코어기판(1)으로서, 유리에폭시기판이나 폴리이미드기판, 세라믹기판, 금속기판 등을 채용하여, 그 기판(1)에 무전해 도금용 접착제층을 형성하고, 이 접착제층 표면을 조화하여 조화면으로 하여, 여기에 무전해 도금처리하여 내층 도체회로패턴(2)을 형성하는 방법, 또는 소위 세미 어디티브법(그 조화면 전체에 무전해 도금하고, 도금 레지스트를 형성하여, 도금 레지스트 비형성 부분에 전해도금을 한 후, 도금 레지스트를 제거하고 에칭처리하여, 전해 도금막과 무전해 도금막으로 된 도체회로패턴을 형성하는 방법)에 의해 형성된다.
또한 필요에 따라, 상기 배선기판의 내층 도체회로(2)의 표면에 동-니켈-인으로 된 조화층(3)을 형성한다(제1도(b)).
이 조화층(3)은 무전해 도금에 의해 형성된다. 이 무전해 도금수용액의 액조성은, 동 이온농도, 니켈 이온농도, 차아인산 이온농도가, 각각 2.2×10-2∼4.1 ×10-2mol/ℓ, 2.2×10-3∼4.1×10-3mol/ℓ, 0.20∼0.25mol/ℓ 인 것이 바람직하다.
이 범위에서 석출하는 피막의 결정구조는 침상구조가 되기 때문에, 앵커 효과가 우수하기 때문이다. 이 무전해 도금수용액에는 상기 화합물에 더하여 착화제나 첨가제를 가하더라도 좋다.
조화층의 형성방법으로서는, 상술한 바와 같이, 동-니켈-인 침상합금 도금에 의한 처리, 산화-환원처리, 동 표면을 입계(粒界)를 따라 에칭하는 처리로써 조화면을 형성하는 방법 등이 있다.
또한, 코어기판(1)에는 관통구멍(through hole)이 형성되어, 이 관통구멍을 매개로 하여 표면과 이면의 내층 도체회로를 전기적으로 접속할 수 있다.
또한, 관통구멍 및 코어기판(1) 상의 각 도체회로 사이에는 수지가 충전되어, 평탄성을 확보하더라도 좋다.
(2) 다음에, 상기 (1)에서 제작한 배선기판 위에, 층간수지 절연층(4)을 형성한다(제1도(c)).
특히 본 발명에서는, 후술하는 바이어 홀(9)을 형성하는 층간수지 절연재로서, 열경화성 수지와 열가소성 수지의 복합체를 수지매트릭스로 한 무전해 도금용 접착제를 사용하는 것이 바람직하다.
(3) 상기 (2)에서 형성한 무전해 도금용 접착제층(4)을 건조한 후, 바이어 홀 형성용 개구부(5)를 설치한다(제1도(d)).
감광성 수지의 경우는, 노광, 현상 후 열경화함으로써, 또한, 열경화성 수지의 경우는, 열경화 한 후 레이저가공함으로써, 상기 접착제층(4)에 바이어 홀 형성용 개구부(5)를 설치한다. 이 때, 바이어 홀의 지름(D)과 층간수지 절연층의 두께(T1)의 비(D/T1)가 1 내지 4의 범위 내인 것이 바람직하다. 이 이유는, D/T1이 1 미만이면, 개구부에 전해 도금액이 들어가지 않아, 개구부에 도금이 석출되지 않기 때문이고, 한편, D/T1이 4를 넘으면, 개구부의 도금 충전 정도가 나빠지기 때문이다.
(4) 다음에, 경화한 상기 접착제층(4)의 표면에 존재하는 에폭시 수지입자를 산 또는 산화제로 분해 또는 용해하여 제거하고, 접착제층 표면에 조화처리를 해 조화면(6)으로 한다(제1도(e)).
여기서, 상기 산으로서는 인산, 염산, 황산, 또는 개미산이나 초산 등의 유기산이 있지만, 특히 유기산을 사용하는 것이 바람직하다. 조화처리한 경우에, 바 이어 홀로부터 노출되는 금속도체층을 부식시키기 어렵기 때문이다.
한편, 상기 산화제로서는 크롬산, 과망간산염(과망간산 칼륨 등)을 사용하는 것이 바람직하다.
(5) 다음에, 접착제층 표면(4)의 조화면(6)에 촉매핵을 부여한다.
촉매핵의 부여에는, 귀금속 이온이나 귀금속 콜로이드 등을 사용하는 것이 바람직하고, 일반적으로는 염화 팔라듐이나 팔라듐 콜로이드를 사용한다. 또한, 촉매핵을 고정하기 위해 가열처리 하는 것이 바람직하다. 이러한 촉매핵으로서는 팔라듐이 좋다.
(6) 또한, (무전해 도금용)접착제층의 표면(6)에 무전해 도금하여, 조화면 전역에 대응되도록, 무전해 도금막(7)을 형성한다(제1도(f)). 이 때, 무전해 도금막(7)의 두께는, 0.1∼5㎛의 범위가 바람직하고, 보다 바람직하게는 0.5∼3㎛로 한다.
다음에, 무전해 도금막(7) 상에 도금 레지스트(8)를 형성한다(제2도(a)). 도금 레지스트 조성물로서는, 특히 크레졸 노볼락(novolac)형 에폭시 수지나 페놀 노볼락형 에폭시 수지의 아크릴레이트와 이미다졸경화제로 된 조성물을 사용하는 것이 바람직하지만, 그 외에 시판품인 드라이 필름을 사용할 수도 있다.
(7) 또한, 무전해 도금막(7) 상의 도금 레지스트 비형성부에 전해도금을 해, 상층 도체회로(12)를 형성해야 할 도체층을 설치함과 동시에 개구(5) 내부에 전해 도금 막(9)을 충전하여 바이어 홀(10)을 형성한다(제2도(b)). 이 때, 개구(5)의 외측에 노출되는 전해 도금막(9)의 두께는, 5∼30㎛가 바람직하고, 상층 도체회로(12)로서 의 두께(T2)가 바이어 홀 지름(D)의 1/2 미만(T2<D/2)이 되도록 한다.
여기서, 상기 전해 도금으로서는 동도금(銅鍍金)을 사용하는 것이 바람직하다.
(8) 또한, 도금 레지스트(8)를 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트 아래의 무전해 도금막을 용해 제거하여, 독립된 상층 도체회로(12)와 충전 바이어 홀(10)로 한다.
(9) 다음에, 상층 도체회로(12)의 표면에 조화층(14)을 형성한다.
조화층(14)의 형성방법으로서는, 에칭처리, 연마처리, 산화환원처리, 도금처리가 있다.
이들 처리 중, 산화환원처리는, NaOH(20g/ℓ), NaClO2(50g/ℓ), Na3PO4 (15.0g/ℓ)를 산화욕(흑화욕)으로 하고, NaOH(2.7g/ℓ), NaBH4(1.0 g/ℓ)를 환원욕으로 한다.
또한, 동-니켈-인 합금층으로 된 조화층은, 무전해 도금처리에 의한 석출로 형성된다.
이 합금의 무전해도금액으로서는, 황산동 1∼40g/ℓ, 황산니켈 0.1∼6.0g/ℓ, 구연산 10∼20g/ℓ, 차아인산염 10∼100g/ℓ, 붕산 10∼40g/ℓ, 계면활성제 0.01∼10g/ℓ로 된 액조성의 도금욕을 사용하는 것이 바람직하다.
또한, 이 조화층(14)의 표면을 이온화 경향이 동 보다 크고 티탄 이하인 금속 또는 귀금속층으로 피복한다.
주석의 경우는, 붕소불화주석-티오요소, 염화주석-티오요소액을 사용한다. 이 때, Cu-Sn의 치환반응에 의해 0.1∼2㎛ 정도의 Sn층이 형성된다.
귀금속의 경우는, 스팻터링(spattering)이나 증착(evaporation) 등의 방법을 채용할 수 있다.
(10) 다음에, 이 기판상에 층간수지 절연층으로서, 무전해 도금용 접착제층(16)을 형성한다.
(11) 또한, 상기 공정(3) 내지 (8)을 반복하여, 바이어 홀(10) 바로 위에 다른 바이어 홀(20)을 설치하는 동시에 상기 도체회로(12)보다 더 외측에 상층 도체회로 (22)를 설치한다. 이 바이어 홀(20)의 표면은, 땜납패드로서 기능하는 도체패드에 형성된다.
(12) 다음에, 이렇게 해서 얻어진 배선기판의 외표면에, 솔더-레지스트 조성물(solder resist composition)을 도포하고, 그 도막을 건조한 후, 이 도막에 개구부를 그린 포토마스크필름을 두어 노광, 현상처리함으로써, 도체층 중 땜납패드(도체패드, 바이어 홀을 포함)부분을 노출시킨 개구를 형성한다.
여기서, 노출되는 개구의 개구경은, 땜납패드의 지름 보다도 크게 할 수 있어, 땜납패드를 완전히 노출시키더라도 좋다. 또한, 반대로 상기 개구의 개구경은, 땜납패드의 지름 보다도 작게 할 수 있어, 땜납패드의 가장자리를 솔더-레지스트층으로 피복할 수 있다. 이 경우, 땜납패드를 솔더-레지스트층으로 누를 수 있어, 땜납패드의 박리를 방지할 수 있다.
(13) 다음에, 상기 개구부로부터 노출된 상기 땜납패드부 위에 「니켈-금」의 금속 층을 형성한다.
니켈층은 1∼7㎛가 바람직하고, 금층은 0.01∼0.06㎛가 좋다. 이 이유는, 니켈층은 지나치게 두꺼우면 저항치의 증대를 초래하고, 지나치게 얇으면 박리되기 쉽기 때문이다. 한편 금층은, 지나치게 두꺼우면 비용이 증가되고, 지나치게 얇으면 땜납체의 밀착효과가 저하되기 때문이다.
(14) 다음에, 상기 개구부로부터 노출된 상기 땜납패드부 위에 땜납체를 공급하여, 6층의 다층프린트 배선판이 제조된다.
땜납체의 공급방법으로서는, 땜납전사법이나 인쇄법을 사용할 수 있다.
여기서, 땜납 전사법은, 프리프레그(prepreg)에 땜납박을 접합하고, 이 땜납박을 개구부분에 상당하는 개소만을 남기고 에칭함으로써, 땜납패턴을 형성하여 땜납캐리어필름으로 하고, 이 땜납캐리어필름을, 기판의 솔더-레지스트 개구부분에 플럭스(flux)를 도포한 후, 땜납패턴이 패드에 접촉하도록 적층하고, 이것을 가열하여 전사하는 방법이다. 한편, 인쇄법은 패드에 상당하는 개소에 관통구멍을 설치한 인쇄마스크(메탈마스크)를 기판에 두고, 땜납페이스트를 인쇄하여 가열처리하는 방법이다.
본 발명의 프린트 배선판에서는, 충전된 바이어 홀 위에 땜납 범프(bump)를 형성한다. 종래의 프린트 배선판에서는, 바이어 홀이 충전되어 있지 않기 때문에, 평탄한 땜납패드의 땜납 범프와 동일한 높이의 땜납 범프를 형성하기 위해서는, 땜납페이스트량을 많게 할, 즉, 인쇄마스크의 개구를 크게 할 필요가 있었지만, 본 발명에서는 바이어 홀이 충전 형성되어 있기 때문에, 땜납페이스트량을 균일하게 할 수 있고, 인쇄마스크의 개구 크기도 균일해서 좋다.
(B) 다음에, 상기 제2발명은 도체회로와 수지절연층이 번갈아 적층된 다층프린트 배선판에 있어서, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 한 뒤에, 상기 도체회로는 그 두께가 바이어 홀 지름의 1/2 미만이고 또한 25㎛ 미만이 되도록 형성되어 있는 점에 특징이 있다.
이러한 구성에 의하면, 도체회로를 형성해야 할 도금막의 두께가 바이어 홀지름의 1/2 미만이고 또한 25㎛ 미만으로 할 수 있기 때문에, 도금 레지스트의 두께를 얇게하여 그 해상도를 향상시킬 수 있고, 더 나아가서는 에칭처리에 의한 도체회로의 형성이 용이해져, 패턴의 미세화를 꾀할 수 있다.
또한, 도체회로의 두께를 바이어 홀 지름의 1/2 미만이고 또한 25㎛ 미만으로 얇게 하면, 도체회로측면과 층간수지의 접촉면적이 적어지기 때문에, 바이어 홀 표면 중앙부에 함몰을 설치하여 그 표면을 조화하는 것이 바람직하고, 그것에 의해, 도체층과 층간수지층 사이의 밀착성이 향상되어, 그들의 박리를 억제할 수 있다. 즉, 열순환시에 받는 응력을 분산시킴으로써 박리를 억제할 수 있다.
이러한 본 발명에 있어서,
① 충전 바이어 홀과 내층 도체회로(내층패드)는, 밀착성을 개선하기 위해 내층 도체회로 표면에 설치한 조화층을 매개로 하여 전기적으로 접속되어 있는 것,
② 외층의 층간수지 절연층과의 밀착성을 개선하기 위해서, 충전 바이어 홀 및 도체회로 표면은 조화처리되어 있는 것,
③ 상기 도체회로의 측면에도 조화층이 형성되어 있는 것,
④ 상기 도체회로의 표면에 형성되는 조화층의 두께는, 1∼10㎛의 범위로 하는 것, ⑤ 이 발명에 있어서의 조화처리는, 상기 제1발명과 같은 방법으로 하는 것,
⑥ 상기 충전 바이어 홀 위에, 다른 바이어 홀을 더 형성하는 것,
⑦ 상기 층간수지 절연층 개구부의 내벽면을 포함한 표면에는, 조화면이 형성되어 있는 것,
⑧ 상기 층간수지 절연층으로서는, 열경화성 수지, 열가소성 수지, 또는 열경화성 수지와 열가소성 수지의 복합체를 사용하는 것, 특히, 열경화성 수지와 열가소성 수지의 복합체, 또는 열가소성 수지를 사용하는 것이 바람직하다.
또한, 상기 열경화성 수지, 열가소성 수지 및 열경화성 수지와 열가소성 수지의 복합체 등의 종류는, 제1발명과 동일하기에 설명을 생략한다.
다음에, 이 제2발명의 다층프린트 배선판의 제조방법에 대해서, 제1도 및 제2도를 참조로 하여 설명한다.
실질적으로는, 상술한 제1발명의 다층프린트 배선판의 제조방법과 동일하여, 상술한 공정 (1) 내지 (14)에 따라 제조된다.
이들 공정 중 공정 (7)에 있어서, 도금 레지스트 비형성부에 전해 도금처리를 하여, 회로를 형성해야 할 도체층을 설치함과 동시에 개구부 내에 도금층을 충전하여 바이어 홀을 형성할 때에, 전해 도금막의 두께는, 5∼20㎛의 범위가 되도록 형성되는 것이 바람직하고, 도체회로로서의 두께가 바이어 홀지름의 1/2 미만이고, 또한 25㎛ 미만이 되도록 한다.
(C) 다음에, 상기 제3발명은, 도체회로와 수지절연층이 번갈아 적층된 다층프린트 배선판에 있어서, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 하여, 상기 개구부의 내벽면은 조화되고, 그 조화면은 요철을 갖는 무전해 도금막으로 피복되어, 그 무전해 도금막에 의해 규정되는 내부공간에는, 전해 도금막이 충전되어 있는 점에 특징이 있다.
이러한 구성에 의하면, 전해 도금막에 비해 딱딱한 무전해 도금막이 개구의 내벽면에 형성되어 있기 때문에, 그 무전해 도금막이 조화면 내에서 앵커로 되어 파고들어, 떼는 힘이 가해지더라도 금속파괴하기 어려워진다. 그 결과, 바이어 홀과 층간수지 절연층의 밀착성이 개선된다. 또한, 무전해 도금막에 비해 전성이 큰 전해 도금막이, 개구부의 대부분을 충전하기 때문에, 열충격이나 열순환시에 있어서, 층간수지가 팽창수축하여 균열의 발생을 억제할 수 있다.
상기 개구부를 형성하는 층간수지 절연층의 내벽면에는, 조화면이 형성되어 있기 때문에, 바이어 홀과 층간수지 절연층의 밀착성이 향상된다. 무전해 도금막은 이러한 조화면을 따라 형성되고, 또한, 무전해 도금막은 얇은 막으로 형성되기 때문에, 그 표면이 요철로 되고, 그 요철이 앵커로 되어 전해 도금막과 강고하게 밀착된다. 또한, 무전해 도금막과 전해 도금막의 계면에서는, 열순환이나 열충격에 의해서도 박리가 생기는 일은 없다.
또, 상술한 조화면은 개구부의 내벽면 뿐만 아니라, 개구부 이외의 표면에도 형성되어, 이 조화면 상에 무전해 도금막이 형성되고, 또한, 이 무전해 도금막 상 에 형성되는 도금 레지스트는, 무전해 도금막의 요철표면에 밀착하기 때문에, 무전해 도금막과의 계면에서 박리가 생기기 어려워진다. 이 때문에, 세미어디티브법에 의한 프린트 배선판의 제조과정에서 도체회로 사이의 단락이 발생하는 일은 없다.
이러한 도체회로를 구성하는 무전해 도금막은, 그 두께를 0.1∼5㎛의 범위, 보다 바람직하게는 1∼5㎛의 범위로 하는 것이 바람직하다. 이 이유는, 지나치게 두꺼우면 층간수지 절연층의 조화면과의 추종성(追從性)이 저하되고, 반대로 지나치게 얇으면, 필강도(peeling strength)의 저하를 초래하거나, 또한 전해 도금을 하는 경우에 저항값이 커져, 도금막 두께가 일정치 않게 되어버리기 때문이다.
또한, 도체회로를 구성하는 전해 도금막은, 그 두께를 5∼30㎛의 범위, 보다 바람직하게는 10∼20㎛의 범위로 하는 것이 바람직하다. 이 이유는, 지나치게 두꺼우면 필강도의 저하를 초래하고, 지나치게 얇으면 저항값이 커져, 전해 도금의 석출얼룩이 생겨버리기 때문이다.
다음에, 이 제3발명의 다층프린트 배선판의 제조방법에 대해서, 제1도 및 제2도를 참조로 하여 설명한다.
실질적으로는, 제1의 특징을 갖는 발명에 의한 다층프린트 배선판의 제조방법과 동일하여, 상술한 공정 (1) 내지 (14)에 따라 제조된다.
이들 공정 중 (7)에 있어서, 도금 레지스트 비형성부에 전해 도금처리를 하여, 회로를 형성해야 할 도체도금층을 설치하는 동시에 개구부에 도금층을 충전하여 바이어 홀을 형성할 때에, 전해 도금막의 두께는 5∼20㎛의 범위가 되도록 형성하는 것이 바람직하고, 도체회로로서의 두께가 바이어 홀 지름의 1/2 미만이 되도 록 한다.
또한, 이 발명에서는, 특히, 도금액조성, 도금온도, 침지시간, 교반조건을 제어함으로써, 바이어 홀을 형성하고 있고, 개구로부터 노출된 도금막의 중앙부에 함몰을 설치하는 것이 바람직하다. 이 함몰은, 도체회로의 두께 이하의 크기로 20㎛ 이하인 것이 바람직하다. 이 이유는, 함몰이 지나치게 크면, 이 위에 형성되는 층간수지 절연층의 두께가 다른 도체회로 상에 형성되는 것 보다도 두꺼워져, 노광, 현상처리나 레이저가공한 경우에, 바이어 홀의 함몰 위에 수지가 잔존하기 쉬워, 바이어 홀의 접속신뢰성이 저하되어 버리기 때문이다.
(D) 다음에, 상기 제4발명은 도체회로와 수지절연층이 번갈아 적층된 다층프린트 배선판에 있어서, 층간수지 절연층 내에 개구부가 설치되고, 그 개구부에 도금층이 충전되어 바이어 홀이 형성되어 있는 것을 전제로 하여, 상기 층간수지 절연층이, 플루오르 수지와 내열성의 열가소성 수지의 복합체, 플루오르 수지와 열경화성 수지의 복합체, 또는 열경화성 수지와 내열성 수지의 복합체 중 어느 하나로 형성되는 점에 특징이 있다.
이러한 구성에 의하면, 층간수지 절연층을 형성하는 수지재료로서, 파괴인성값이 높은 플루오르 수지와 내열성의 열가소성 수지의 복합체, 또는 플루오르 수지와 열경화성 수지의 복합체 중 어느 하나를 사용했기 때문에, 개구부를 도금으로 충전한 바이어 홀을 채용하더라도, 열순환시에 금속이 열팽창하여, 바이어 홀을 기점으로 한 균열이 생기는 일도 없다. 또, 플루오르 수지는 유전율이 낮아 전파지연 등이 발생하기 어렵다.
이 발명에 있어서는, 바이어 홀이 형성되는 층간수지 절연층으로서, 플루오르 수지와 내열성의 열가소성 수지의 복합체, 또는 플루오르 수지와 열경화성 수지의 복합체를 사용하는 것이 바람직하다.
이 경우의 플루오르 수지로서는, 폴리테트라플루오르에틸렌인 것이 바람직하다. 가장 널리 사용되는 플루오르 수지이기 때문이다.
내열성의 열가소성 수지로서는, 열분해온도가 250℃ 이상의 것이 바람직하여, 폴리테트라플루오르에틸렌(PTFE) 등의 플루오르 수지, 폴리에틸렌텔레프탈레이트(PET), 폴리술폰(PSF), 폴리페닐렌술피드(PPS), 열가소형 폴리페닐렌에테르 (PPE), 폴리에테르술폰(PES), 폴리에테르이미드(PEI), 폴리페닐렌술폰(PPES), 사불화에틸렌육불화프로필렌공중합체(FEP), 사불화에틸렌퍼플루오로알콕시공중합체 (PFA), 폴리에틸렌나프탈레이트(PEN), 폴리에테르에테르케톤(PEEK), 폴리올레핀계 수지 등을 사용할 수 있다.
또, 열경화성 수지로서는 에폭시 수지, 폴리이미드 수지, 페놀 수지, 열경화성 폴리페닐렌에테르(PPE) 등을 사용할 수 있다.
상기 플루오르 수지와 열경화 수지의 복합체로서, 보다 바람직하게는 플루오르 수지섬유의 천과 그 천의 공극에 충전된 열경화성 수지의 복합체를 사용한다.
이 경우의 플루오르 수지섬유의 천으로서는, 그 섬유를 짠 천이나 부직포 등을 사용하는 것이 바람직하다. 부직포는, 플루오르수지 섬유의 단섬유 또는 장섬유를 바인더와 함께 초조(抄造)하여 시트를 만들고, 이 시트를 가열하여 섬유끼리를 융착시켜 제조한다.
또, 열경화성 수지로서는 에폭시 수지, 폴리이미드 수지, 폴리아미드 수지, 페놀 수지로부터 선택되는 적어도 1종을 사용하는 것이 바람직하다.
열경화성 수지와 열가소성 수지의 복합체로서는, 에폭시 수지-PES, 에폭시 수지-PSF, 에폭시 수지-PPS, 에폭시 수지-PPES 등을 사용할 수 있다.
다음에, 이 제4발명의 다층프린트 배선판의 제조방법에 대해서, 제3도 및 제4도를 참조로 하여 설명한다.
실질적으로는, 제1발명의 다층프린트 배선판의 제조방법과 동일하여, 상술한 공정 (1) 내지 (14)에 따라 제조된다.
이 발명에 있어서는, 공정 (2)에 있어서 층간수지 절연재로서, 플루오르 수지와 내열성의 열가소성 수지의 복합체, 플루오르 수지와 열경화성 수지의 복합체, 또는 열경화성 수지와 열가소성 수지의 복합체를 사용한다. 특히, 이들 복합체를 수지매트릭스로 한 무전해 도금용 접착제를 사용하는 것이 바람직하다.
또한, 공정 (3)에 있어서는 무전해 도금용 접착제층을 건조한 후, 바이어 홀 형성용 개구를 설치한다.
이 때, 아크릴화 등으로 감광화된 수지인 경우는, 노광, 현상하고 나서 열경화함으로써, 또, 플루오르 수지와 내열성의 열가소성 수지의 복합체, 플루오르 수지와 열경화성 수지의 복합체, 감광화되지 않은 열경화성 수지와 열가소성 수지의 복합체인 경우는, 열경화한 후 레이저가공함으로써, 상기 접착제층에 바이어 홀 형성용 개구부를 설치한다. 이 때, 바이어 홀지름 D와 층간수지 절연층의 두께 T1의 비가 1 내지 4의 범위인 것이 바람직하다. 이 이유는, 비 D/T1이 1 미만인 경우는, 개구부에 전해 도금액이 들어가지 않아 개구부에 도금이 석출되지 않기 때문이고, 한편, 비 D/T1이 4를 넘는 경우는, 개구부의 도금 충전의 정도가 나빠지기 때문이다.
또한, 공정 (4)에 있어서 층간수지 절연층을 플라스마처리 등으로 조화하는 것이 바람직하다. 도금막과의 밀착성을 개선할 수 있기 때문이다.
층간수지 절연층으로서 무전해 도금용 접착제를 사용한 경우는, 경화한 접착제층의 표면에 존재하는 에폭시 수지입자를 산 또는 산화제로 분해 또는 용해하여 제거하여 접착제층 표면을 조화처리한다.
실시예
본 발명의 제1 내지 제4의 특징으로부터 각각 얻어지는 유익성을 확인하기 위해, 실시예 1 내지 9 및 비교예 1 내지 8에 의한 다층프린트 배선판은, 상기 제조방법의 처리공정 (1) 내지 (14) 중, 땜납 범프를 형성하기 전까지의 처리공정 (1) 내지 (11)에 따라 제조되고, 실시예 11에 의한 다층프린트 배선판은 처리공정 (1) 내지 (14)에 따라 제조되었다. 이하, 구체적으로 설명한다.
(실시예 1)
(1) 하기 ① 내지 ③으로 얻은 조성물을 혼합 교반하여, 무전해 도금용 접착제를 조제했다.
① 크레졸 노볼락형 에폭시 수지(니혼카야쿠제, 분자량 2500)의 25% 아크릴화물을 35중량부(고형분 80%), 감광성 단량체(도아고우세이제, 아로닉스 M315) 4중량부, 소포제(산노푸코제, S-65) 0.5중량부, NMP 3.6중량부를 교반 혼합했다.
② 폴리에테르술폰(PES) 8중량부, 에폭시 수지입자(산요카세이제, 폴리머폴)의 평균입경 0.5㎛인 것을 7.245중량부를 혼합한 후, NMP20중량부를 더 첨가하여 교반 혼합했다.
③ 이미다졸경화제(시코쿠카세이제, 2E4MZ-CN) 2중량부, 광개시제(치바가이기제, 이루가큐아 I-907) 2중량부, 광증감제(니혼카야쿠제, DETX-S) 0.2중량부, NMP 1.5중량부를 교반 혼합했다.
(2) 표면에 도체회로(2)를 형성한 비스말레이미드-트리아진(BT) 수지기판(1) (도1(a) 참조)을, 황산동 8g/ℓ, 황산니켈 0.6g, 구연산 15g/ℓ, 차아인산나트륨 29g/ℓ, 붕산 31g/ℓ, 계면활성제 0.1g/ℓ로 된 pH=9의 무전해 도금액에 침지하여, 그 도체회로(2) 표면에 두께 3㎛의 동-니켈-인으로 된 조화층(3)을 형성했다. 이어서, 그 기판을 물로 씻고, 0.1mol/ℓ붕소불화주석-1.0 mol/ℓ 티오요소액으로 된 무전해 주석치환 도금욕에 50℃에서 1시간 침지하고, 상기 조화층(3)의 표면에 0.3㎛의 주석층을 설치했다(도1(b) 참조, 단, 주석층에 대해서는 도시하지 않는다).
(3) 상기 (1)에서 제조한 무전해 도금용 접착제를 상기 (2)의 처리를 한 기판(1)에 도포하고(도1(c) 참조), 건조시킨 후, 포토마스크필름을 올려놓고 노광, 현상처리하고, 또한 열경화처리함으로써, 지름 60㎛(저부 61㎛, 상부 67㎛)의 바이어 홀 형성용 개구부(5)를 갖는 두께 20㎛인 층간수지 절연층(4)을 형성했다(도1(d) 참조).
(4) 층간수지 절연층(4)을 형성한 기판(1)을 크롬산에 19분간 침지하여, 그 표면에 깊이 4㎛의 조화면(6)을 형성했다(도1(e) 참조).
(5) 조화면(6)을 형성한 기판(1)을 무전해 도금액에 침지하여, 조화면 전체에 두께 0.6㎛의 무전해 동도금막(7)을 형성했다(도1(f) 참조).
(6) 도금 레지스트(8)를 일상적인 방법에 따라 형성했다(도2(a) 참조).
(7) 다음에, 이하의 조건으로 도금 레지스트 비형성부분에 전해 도금처리하여, 두께 20㎛의 전해 도금막(9)을 만들어, 도체회로(12)를 형성해야 할 도체층을 만드는 동시에, 개구부 내를 도금막(9)으로 충전하여 바이어 홀(10)을 형성했다(도2(b) 참조).
〔전해 도금수용액〕
황산동 ·오수화물 : 60g/ℓ
레벨링제(아토텍제, HL) : 40㎖/ℓ
황산 : 190g/ℓ
광택제(아토텍제, UV) : 0.5㎖/ℓ
염소이온 : 40ppm
〔전해 도금 조건〕
버블링 : 3.0ℓ/min
전류밀도 : 0.5A/dm2
설정 전류값 : 0.18A
도금 시간 : 130분
(8) 도금 레지스트(8)를 박리, 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트 아래의 무전해 도금막(7)을 용해, 제거하여, 무전해 도금막(7)과 전해 동도금막(9)으로 된 두께 약 20㎛, L/S=25㎛/25㎛인 도체회로(12)를 형성했다.
이 때, 바이어 홀(10)의 표면은 평탄하여, 도체회로 표면과 바이어 홀 표면의 레벨은 동일했다.
또한, 발명자들이 알아낸 바, 층간수지 절연층(4)의 두께 T가 20㎛인 경우, 바이어 홀(10)의 지름 D를 25㎛, 40㎛, 60㎛, 80㎛로 하면, 각각 충전에 필요한 도금막의 두께는, 10.2㎛, 11.7㎛, 14.8㎛, 23.8㎛이다.
(9) 이 기판에 상기 (2)와 같이 하여 조화층(3)을 형성하고, 또한 상기 (3) 내지 (8)의 순서를 반복하여 다층프린트 배선판을 제조했다(도2(c) 참조).
(실시예 2)
층간수지 절연층을 두께 20㎛의 플루오르 수지필름을 열압착시킴으로써 형성하고, 자외선레이저를 조사하여 지름 60㎛의 개구를 설치한 것 이외에는, 실시예 1과 동일하게 하여 다층프린트 배선판을 제조했다.
(실시예 3)
(1) W. L. 고어사(W. L. Gore & Associates, Inc.)의 고어텍스(등록상표 GORE-TEX:직물용 섬유로서 입수할 수 있는 연신 테트라플루오르에틸렌 수지(PTFE)의 섬유)를 사용하여 천을 짠 것이다. 이 천의 구조는, 장방향 2.54㎝당 53올의 400데니어의 섬유 및 가로방향 2.54㎝당 52올의 400데니어의 섬유를 갖음)를, 층간수지 절연층을 구성하는 플루오르 수지섬유천으로서 사용했다.
(2) 이 플루오르 수지섬유천을, 15.24㎝×15.24㎝의 시트로 재단하고, 마찬가지로 W.L.고어사의 테트라에칭(등록상표 TETRA-ETCH)으로서 입수할 수 있는 알칼리금속-나프탈렌용액 속에 침지했다. 이 처리 후, 천을 온수로 빨아 아세톤으로 더 헹궜다. 이 때, 섬유는 테트라에칭에 의해 암갈색이 되고, 천은 장방향 및 가로방향으로 20% 수축했다. 따라서, 이 천을, 테두리를 손으로 잡고 원래 치수로 늘렸다.
한편, 상기 플루오르 수지섬유천에 함침시키는 열경화성 수지로서, 다우에폭시 수지 521-A80용 다우케미컬사 제품 카타로그의 #296-396-783의 가이드라인을 따라 액상 에폭시 수지를 제조했다.
(3) 이 액상 에폭시 수지를 상기 (2)에서 얻은 플루오르 수지섬유천에 함침시켜, 그 수지함침천을 160℃로 가열 건조시켜 B스테이지의 시트로 했다. 이 때, 시트의 두께는 0.3556㎝이고, 시트 중 함침수지량은 5g이었다.
(4) 이 B스테이지의 시트를 실시예 1의 순서 (2)에서의 기판에 적층하고, 175℃에서 80kg/cm2의 압력으로 눌러 층간수지 절연층을 형성했다. 또한, 이 층간수지 절연층에 파장 220nm의 자외선레이저를 조사하여 지름 60㎛의 바이어 홀 형성용 개구를 설치했다. 이후, 실시예 1의 순서 (4) 내지 (9)에 따라 다층프린트 배선판을 제조했다.
(비교예 1)
특개평2-188992호 공보에 준하여, 황산동: 0.06mol/ℓ, 포르말린: 0.3mol/ℓ, NaOH: 0.35mol/ℓ, EDTA: 0.35mol/ℓ, 첨가제: 약간, 온도: 75℃, pH=12.4의 무전해 도금수용액에 11시간 침지하여, 두께 25㎛의 무전해 도금막만으로 된 도체회로와 바이어 홀을 형성한 것 이외에는, 실시예 1과 동일하게 하여 다층프린트 배선판을 제조했다.
이 배선판에 있어서는, 층간수지 절연층의 개구부는 도금으로 충전되어 있더라도 그 중앙부에는, 20∼25㎛ 정도의 함몰이 관찰되었다.
(비교예 2)
특개평9-312472호 공보에 준하여 다층프린트 배선판을 제조했다.
즉, 실시예 1의 (1) 내지 (5)까지를 실시하고, 이어서 황산동 0.05mol/ℓ, 포르말린 0.3mol/ℓ, 수산화 나트륨 0.35mol/ℓ, 에틸렌디아민사초산(EDTA) 0.35mol/ℓ의 수용액으로 된 무전해 도금액에 침지하여, 두께 40㎛의 도금막을 형성했다.
더욱이 드라이필름을 접착하고, 노광, 현상하여 L/S=25㎛/25㎛의 에칭 레지스트를 형성하여, 황산과 과산화수소의 혼합액으로 에칭한 바, 도체회로가 언더컷트에 의해 박리되어 버렸다.
이와 같이 제조한 실시예 1, 2, 3 및 비교예 1의 다층프린트 배선판에 대해서, ① 층간수지 절연층의 표면 평탄성 및 ② 바이어 홀의 접속신뢰성을 조사하여 각각의 평가를 얻었다. 단, 비교예 2에 대해서는, 제조 중에 도체회로가 박리되어 버렸기 때문에, 대상에서 제외했다.
①에 대해서는, 1회의 도포 후에 층간수지 절연층에 함몰이 생기는지의 여부로 판단했다. 또한, ②에 대해서는, 바이어 홀 위에 바이어 홀을 더 형성한 경우에, 윗쪽 바이어 홀에 도통불량이 존재하느지의 여부에 대해서 프로브로 조사했다. 그 결과를 표1에 나타낸다.
이 표1에 나타낸 결과로부터 명확하듯이, 실시예 1, 2, 3의 다층프린트 배선판은, 층간수지 절연층의 표면 평탄성이 우수하기 때문에, 바이어 홀 위에 바이어 홀을 더 형성한 경우에도, 함몰에 기인한 패턴의 단선불량이 없어 접속신뢰성이 우수하고, 또한 IC칩 등의 마운트성도 우수하다. 더욱이, 본 발명의 실시예 1, 2, 3의 다층프린트 배선판은, 양산하는 경우에도 바이어 홀의 접속신뢰성이 우수한 것이었다.
또, 실시예 1, 2, 3의 다층프린트 배선판에 의하면, L/S=25/25㎛와 같은 미세한 패턴을 형성할 수 있다.
이상 설명한 바와 같이, 제1발명에 의하면 미세 패턴을 형성할 수 있는 필드 바이어 구조를 갖아, 표면 평활성 및 접속신뢰성이 우수한 다층프린트 배선판을 제공할 수 있다.
층간수지 절연층의 표면 평탄성 도통불량의 유무
실시예 1 함몰 없음
실시예 2 -
실시예 3 -
비교예 1 함몰 있음
(실시예 4)
이 실시예는 실시예 1의 순서 (1) 내지 (5)에 따라 실시되고, 그 후, 이하와 같은 순서로 실시되었다.
(6) 두께 15㎛, L/S=25/25㎛의 도금 레지스트(8)를 일상적인 방법에 따라 형성했다(도2(a) 참조).
(7) 다음에, 이하의 조건으로 도금 레지스트 비형성부분에 전해 도금을 해, 두께 15㎛의 전해 도금막(9)을 설치하여 도체회로를 형성하는 동시에, 개구부내를 도금으로 충전하여 바이어 홀(10)을 형성했다(도2(b) 참조).
〔전해 도금수용액〕
황산동 ·오수화물 : 60g/ℓ
레벨링제(아트텍제, HL) : 40㎖/ℓ
황산 : 190g/ℓ
광택제(아트텍제, UV) : 0.5㎖/ℓ
염소이온 : 40ppm
〔전해 도금 조건〕
버블링 : 3.0ℓ/min
전류밀도 : 0.5A/dm2
설정전류값 : 0.18A
도금시간 : 100분
(8) 도금 레지스트(8)를 박리 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트 아래의 무전해 도금막(7)을 용해 제거하여, 무전해 도금막(7)과 전해 동도금막(9)으로 된 두께 약 15㎛의 도체회로 (11)를 형성했다.
이 때, 바이어 홀(10)의 표면에는 깊이 5㎛ 정도의 함몰이 보였다.
(9) 이 기판에 상기 실시예 1의 순서 (2)와 동일하게 하여 조화층(3)을 형성하고, 더욱이 상기 실시예 1의 순서 (3) 내지 (8)을 반복하여 다층프린트 배선판을 제조했다(도2(c) 참조).
본 실시예에서는 바이어 홀의 표면 중앙부에 함몰을 설치하고 있기 때문에, 박막화에 의한 도체의 박리를 야기하지 않고, L/S=25/25㎛의 미세 패턴을 확실하게 형성할 수 있었다.
(실시예 5)
이 실시예는 실시예 3의 순서 (1) 내지 (3)에 따라 실시하고, 그 후, 이하와 같은 순서로 실시되었다.
(4) 이 B스테이지의 시트를 실시예 4의 순서 (2)에서의 기판에 적층하고, 175℃에서 80kg/cm2의 압력으로 눌러 층간수지 절연층을 형성했다. 또한, 이 층간수지 절연층에 파장 220nm의 자외선레이저를 조사하여 지름 60㎛의 바이어 홀 형성용 개구를 설치했다. 이후, 실시예 4의 순서 (4) 내지 (9)에 따라 다층프린트 배선판을 제조했다.
(비교예 3)
특개평2-188992호 공보의 실시예 1과 동일하게 하여 다층프린트 배선판을 제조했다. 그 결과, 바이어 홀용 개구부는 도금에 의해 충전되었지만, L/S=25/25㎛의 패턴을 형성하고자 에칭한 바, 오버코트 에칭에 의해 단선되어 버렸다.
(비교예 4)
특개평9-312472호 공보에 준하여 다층프린트 배선판을 제조했다.
즉, 실시예 5의 순서 (1) 내지 (5)까지를 실시하고, 이어서, 황산동 0.05mol/ℓ, 포르말린 0.3mol/ℓ, 수산화나트륨 0.35mol/ℓ, 에틸렌디아민사초산 (EDTA) 0.35mol/ℓ의 수용액으로 된 무전해 도금액에 침지하여, 두께 40㎛의 도금막을 형성했다.
더욱이 드라이필름을 접착하여, 노광, 현상하여 L/S=25㎛/25㎛의 에칭 레지스트를 형성하여, 황산과 과산화수소의 혼합액으로 에칭한 바, 도체회로가 언더컷트에 의해 박리되어 버렸다.
이상 설명한 바와 같이, 본 발명의 제2특징에 의하면, 배선판의 단선불량을 확실하게 방지할 수 있고, 또한 L/S=25/25㎛의 초미세 패턴을 실현할 수 있는, 필드 바이어 구조를 갖는 다층프린트 배선판을 제공할 수 있다.
(실시예 6)
이 실시예는, 실시예 1의 순서 (1) 내지 (5)에 따라 실시되고, 그 후, 이하의 순서로 실시된다.
(6) 두께 15㎛, L/S=25/25㎛의 도금 레지스트(8)를 일반적인 방법에 따라 형성했다(도2(a) 참조).
(7) 다음에, 이하의 조건으로 도금 레지스트 비형성부분에 전해 도금을 해, 두께 15㎛의 전해 도금막(9)을 설치하여 도체회로를 형성하는 동시에, 개구부내를 도금으로 충전하여 바이어 홀(10)을 형성했다(도2(b) 참조).
〔전해 도금수용액〕
황산동 ·오수화물 : 60g/ℓ
레벨링제(아트텍제, HL) : 40㎖/ℓ
황산 : 190g/ℓ
광택제(아트텍제, UV) : 0.5㎖/ℓ
염소이온 : 40ppm
〔전해 도금 조건〕
버블링 : 3.0ℓ/min
전류밀도 : 0.5A/dm2
설정전류값 : 0.18A
도금시간 : 100분
(8) 도금 레지스트(8)를 박리 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트 아래의 무전해 도금막(7)을 용해 제거하여, 무전해 도금막(7)과 전해 동도금막(9)으로 된 두께 약 15㎛의 도체회로(11)를 형성했다. 이 때, 바이어 홀(10)의 표면은 평탄했다.
(9) 이 기판에 상기 (2)와 동일하게 하여 조화층(3)을 형성하고, 더욱이 상기 (3) 내지 (8)의 공정을 반복하여 다층프린트 배선판을 제조했다(도2(c) 참조).
본 실시예에서는, 바이어 홀의 표면 중앙부에 함몰을 설치하고 있기 때문에, 박막화에 의한 도체의 박리를 야기하지 않고, L/S= 25/25㎛의 미세 패턴을 확실하게 형성할 수 있었다.
(실시예 7)
이 실시예에 있어서는, 실시예 2의 순서 (1) 내지 (3)에 따라 실시하고, 그 후, 이하와 같은 순서로 실시된다.
(4) 이 B스테이지의 시트를 실시예 6의 순서 (2)에서의 기판에 적층하고, 175℃에서 80kg/cm2의 압력으로 눌러 층간수지 절연층을 형성했다. 또한, 이 층간수지 절연층에 파장 220nm의 자외선레이저를 조사하여 지름 60㎛의 개구(바이어 홀 형성용 개구부)를 설치하고, 이후, 실시예 6의 순서 (4) 내지 (9)에 따라 다층프린트 배선판을 제조했다.
(비교예 5)
특개평2-188992호 공보에 준하여 다층프린트 배선판을 제조했다. 이 경우, 바이어 홀 형성용 개구에 무전해 도금막만을 충전하여 바이어 홀을 형성했다.
(비교예 6)
실시예 6의 순서 (1) 내지 (3)까지를 실시하고, 이어서, 황산동 0.05mol/ℓ, 포르말린 0.3mol/ℓ, 수산화나트륨 0.35mol/ℓ, 에틸렌디아민사초산(EDTA) 0.35mol/ℓ의 수용액으로 된 무전해 도금액에 침지하여, 두께 1㎛의 도금막을 형성했다.
또한, 실시예 6의 순서 (6) 내지 (9)를 실시하여 다층프린트 배선판을 제조했다.
또한, 이 다층프린트 배선판의 바이어 홀개구에는 조화면은 없다.
이렇게 하여 제조한 실시예 6, 7 및 비교예 5, 6의 다층프린트 배선판에 대해서, 128℃에서 48시간의 가열시험, -55℃∼125℃ 사이에서 1000회의 열순환 시험을 실시하여, 바이어 홀부분의 벗겨짐, 균열 발생의 유무를 확인했다. 그 결과를 표2에 나타낸다. 이 표에 나타내는 결과로부터 명확하듯이, 비교예 5의 다층프린트 배선판에서는, 바이어 홀부분에 균열이 발생하고, 또한 비교예 6의 다층프린트 배선판에서는, 바이어 홀부분의 박리가 보였다. 이에 대해, 실시예의 다층프린트 배선판에서는, 바이어 홀부분의 박리나 균열은 모두 발생하지 않았다.
이상 설명한 바와 같이, 제3발명에 의하면 바이어 홀이 박리되기 어렵고, 또한 열충격이나 열순환시에도 균열이 발생하지 않고, 필드 바이어 구조를 갖는 다층프린트 배선판을 안정하게 제공할 수 있다.
바이어 홀부분의 박리 바이어 홀부분의 균열
실시예 6
실시예 7
비교예 5
비교예 6
(실시예 8)
이 실시예는 층간수지 절연층으로서, 플루오르 수지와 내열성의 열가소성 수지와의 복합체를 사용한 예이다. 실시순서는 이하와 같다.
(1) 폴리에테르술폰(PES) 8중량부, 플루오르 수지(듀폰사제, 테프론) 92중량부를 350℃에서 가열 용융시켜 혼합하여 층간수지액을 제조했다.
(2) 표면에 내층 도체회로(2)를 형성한 비스말레이미드트리아진(BT) 수지기판(1) (도3(a) 참조)을, 황산동 8g/ℓ, 황산니켈 0.6g, 구연산 15g/ℓ, 차아인산나트륨 29g/ℓ, 붕산 31g/ℓ, 계면활성제 0.1g/ℓ로 된 pH=9의 무전해 도금액에 침지하여, 그 도체회로(2)의 표면에 두께 3㎛의 동-니켈-인으로 된 조화층(3)을 형성했다. 이어서, 그 기판을 물로 씻고 O.1mol/ℓ붕소불화 주석-1.Omol/ℓ 티오요소액으로 된 무전해 주석치환 도금욕에 50℃에서 1시간 침지하고, 상기 조화층(3)의 표면에 0.3㎛의 주석층을 설치했다(도3(b) 참조, 단, 주석층에 대해서는 도시하지 않음).
(3) 상기 (1)에서 제조한 층간수지액을 상기 (2)의 처리를 한 기판(1)에 도포하고 (도3(c) 참조), 냉각시켜 두께 20㎛의 층간수지 절연층(4)을 형성했다. 또한, 층간수지 절연층(4)에 파장 220nm의 자외선레이저를 조사하여 지름 60㎛의 바이어 홀 형성용 개구부(5)를 설치했다(도3(d) 참조).
(4) Pd를 타겟으로서, 200W, 1분간의 조건으로 스퍼터링(sputtering)하여, Pd 핵을 층간수지 절연층(4)에 집어넣었다.
(5) 상기 (4)의 처리를 한 기판을 무전해 도금액에 침지하여, 개구부를 포함하는 층간수지 절연층(4)의 표면 전체에 두께 0.6㎛의 무전해 동도금막(7)을 형성했다(도3(e) 참조).
(6) 도금 레지스트(8)를 일반적인 방법에 따라 형성했다(도4(a) 참조).
(7) 다음에, 이하의 조건으로 도금 레지스트 비형성부분에 전해 도금을 해, 두께 15㎛의 전해 도금막(9)을 설치하여 도체회로를 형성하는 동시에, 개구부내를 전해 도금막(9)으로 충전하여 바이어 홀(10)을 형성했다(도4(b) 참조).
〔전해 도금수용액〕
황산동 ·오수화물 : 60g/ℓ
레벨링제(아트텍제, HL) : 40㎖/ℓ
황산 : 190g/ℓ
광택제(아트텍제, UV) : 0.5㎖/ℓ
염소이온 : 40ppm
〔전해 도금 조건〕
버블링 : 3.0ℓ/min
전류밀도 : 0.5A/dm2
설정전류값 : 0.18A
도금시간 : 130분
(8) 도금 레지스트(8)를 박리 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트 아래의 무전해 도금막을 용해 제거하여, 무전해 도금막(7)과 전해 동도금막(9)으로 된 두께 약 15㎛의 도체회로(11)를 형성했다.
이 때, 바이어 홀 표면은 평탄하여, 도체회로 표면과 바이어 홀의 표면레벨은 동일했다.
(9) 이 기판에 상기 (2)와 동일하게 하여 조화층(3)을 형성하고, 더욱이 상기 (3) 내지 (8)의 순서를 반복하여 다층프린트 배선판을 제조했다(도4(c) 참조).
(실시예 9)
이 실시예는 층간수지 절연층으로서, 플루오르 수지와 열경화성 수지의 복합체를 사용한 예이다. 이 실시예는 실시예 3의 순서 (1) 내지 (3)에 따라 실시되고, 그 후, 이하와 같은 순서로 실시되었다.
(4) 이 B스테이지의 시트를 실시예(8)의 순서 (2)에서의 기판에 적층하고, 175℃에서 80kg/cm2의 압력으로 눌러 층간수지 절연층을 형성했다. 또한, 이 층간수지 절연층에 파장 220nm의 자외선레이저를 조사하여 지름 60㎛의 바이어 홀 형성용 개구를 만들었다. 이후, 실시예 8의 순서 (4) 내지 (9)에 따라 다층프린트 배선판을 제조했다.
(실시예 10)
이 실시예는 층간수지 절연층으로서, 열경화성 수지와 열가소성 수지의 복합체를 사용한 예이다. 이 실시예는 실시예 1의 순서 (1) 내지 (6)에 따라 실시되고, 그 후, 이하와 같은 순서에 따라 실시되었다.
(7) 실시예 8의 순서 (7)과 동일한 조건으로, 도금 레지스트 비형성부분에 전해 도금을 해, 두께 15㎛의 전해 도금막(9)을 만들어 도체회로를 형성하는 동시에, 개구부내를 도금으로 충전하여 바이어 홀(10)을 형성했다.
(8) 도금 레지스트(8)를 박리 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트 아래의 무전해 도금막을 용해 제거하여, 무전해 도금막(7)과 전해 동도금막(9)으로 된 두께 약 15㎛의 도체회로 (11)를 형성했다.
이 때, 바이어 홀 표면은 평탄하여, 도체회로 표면과 바이어 홀의 표면레벨은 동일했다.
(9) 이 기판에 상기 (2)와 동일하게 하여 조화층을 형성했다. 또한, 상기 순서 (3) 내지 (8)을 반복하여, 다층프린트 배선판을 제조했다.
(비교예 7)
이 비교예는 층간수지 절연층으로서, 열경화성 수지만을 사용한 예이다. 실시순서는 이하와 같다.
(1) 하기 ①~③에서 얻은 조성물을 혼합 교반하여 무전해 도금용 접착제를 제조했다.
①크레졸 노볼락형 에폭시 수지(니혼카야쿠제, 분자량 2500)의 25% 아크릴화합물을 35중량부(고형분 80%), 감광성 단량체(도아카세이제, 아로닉스 M315) 4중량부, 소포제(산노푸코제, S-65) 0.5중량부, NMP 3.6중량부를 교반 혼합했다.
② 에폭시 수지입자(산요카세이제, 폴리머폴)의 평균입경이 0.5㎛인 것 7.245중량부에 NMP 20중량부를 첨가하여 교반 혼합했다.
③ 이미다졸경화제(시코쿠카세이제, 2E4MZ-CN) 2중량부, 광개시제(치바가이기제, 이루가큐아 I-907) 2중량부, 광증감제(니혼카야쿠제, DETX-S) 0.2중량부, NMP 1.5중량부를 교반 혼합했다.
그 후, 실시예 1O의 순서 (2) 내지 (9)에 따라 실시하여, 다층프린트 배선판을 얻었다.
(비교예 8)
전해 도금액 중에, 레벨링제 및 광택제를 첨가하지 않은 것 이외에는, 실시예 8과 동일한 순서로 다층프린트 배선판을 제조했다. 그 결과, 바이어 홀 형성용 개구내에 도금막이 충분히 충전되지 않았다.
이렇게 하여 제조한 실시예 8 내지 10, 비교예 7, 8의 다층프린트 배선판에 있어서, -55℃∼125℃의 열순환 시험을 500회, 1000회 실시하여, 바이어 홀 기점의 균열 유무, 바이어 홀을 구성하는 도금막의 벗겨짐이나 균열 유무에 대해서, 광학현미경으로 조사했다. 그 결과를 표3에 나타낸다.
이 표3에 나타내는 결과로부터 명확하듯이, 실시예 8의 다층프린트 배선판은, 특히 층간수지 절연층이 플루오르 수지나 열가소성 수지를 포함하기 때문에, 열순환특성이 우수했다.
이상 설명한 바와 같이, 제4발명에 의하면 배선판의 단선불량을 확실하게 방지할 수 있고, 또한 내열순환특성을 향상시킨, 필드 바이어 구조를 갖는 다층프린터 배선판을 제공할 수 있다.
바이어 홀 기점의 균열 유무 도금막의 벗겨짐이나 균열 유무
열순환시험수 500회 열순환시험수 1000회 열순환시험수 500회 열순환시험수 1000회
실시예 8
실시예 9
실시예10
비교예 7
비교예 8
(실시예 11)
이 실시예는 실시예 1의 순서 (1) 내지 (9)에 따라 실시되고, 그 후, 이하와 같은 순서에 의해 실시되었다.
(10) 실시예 1의 순서 (2)에 따라, 동-니켈-인으로 된 조화층(3)을 만들었다.
한편, DMDG(디에틸렌글리콜디메틸에테르)에 용해시킨 60중량%의 크레졸 노볼락형 에폭시 수지(니혼카야쿠제)의 에폭시기 50%를 아크릴화한 감광성 부여의 올리고머(분자량 4000) 46.67중량부, MEK(메틸에틸케톤)에 용해시킨 80중량%의 비스페놀 A형 에폭시 수지(유화쉘제:에피코트 1OO1) 6.666중량부, 동일 비스페놀 A형 에폭시 수지(유화쉘제, 에피코트 E-1001-B80) 6.666중량부, 이미다졸경화제 (시코쿠카세이제:2E4MZ-CN) 1.6중량부, 감광성 단량체인 다가아크릴단량체 (니혼카야쿠제:R6O4) 1.5중량부, 동일 다가아크릴 단량체(교에이샤카세이제: DPE6A) 3.0중량부, 아크릴산에스테르중합물로 된 레벨링제(교에이샤제:폴리플로우 No.75) 0.36중량부를 혼합하고, 또한, 이들 혼합물에 대해 광개시제로서의 이루가큐아 I-907(치바가이기사제)을 2.0중량부, 광증감제로서의 DETX-S(니혼카야쿠제) 0.2중량부를 가하고, DMDG 0.6중량부를 더 가하여, 점도를 25℃에서 1.4±0.3 Pa ·s로 조정한 솔더-레지스트 조성물을 얻었다.
또한, 점도측정은 B형 점도계(도쿄계기제, DVL-B 형)로 60rpm의 경우는 로터 No.4, 6rpm의 경우는 로터 No.3에 의했다.
(11) 상기 (10)에서 얻어진 다층프린트 배선기판의 양면에, 상기 솔더-레지스트 조성물을 20㎛의 두께로 도포했다. 이어서, 70℃에서 20분간, 70℃에서 30분간의 건조처리를 행한 후, 원패턴(마스크패턴)이 그려진 두께 5mm의 포토마스크필름을 밀착시켜 올려놓고, 100OmJ/cm2의 자외선으로 노광하여, DMDG 현상처리했다.
또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 가열 처리하여, 땜납패드부분이 개구된(개구경 200㎛) 솔더-레지스트층(두께 20㎛) (120)을 형성했다(도5(a) 참조).
(12) 다음에, 솔더-레지스트층(120)을 형성한 기판을, 염화니켈 30g/ℓ, 차아인산나트륨 1Og/ℓ, 구연산나트륨 1Og/ℓ의 수용액으로 된 pH=5의 무전해 니켈도금액에 20분간 침지하여, 개구부에 두께 5㎛의 니켈도금층(150)을 형성했다. 또한, 그 기판을 시안화금칼륨 2g/ℓ, 염화암모늄 75g/ℓ, 구연산나트륨 50g/ℓ, 차아인산나트륨 10g/ℓ의 수용액으로 된 무전해 금도금액에, 93℃의 조건으로 23초간 침지하고, 니켈도금층(140)상에 두께 0.03㎛의 금도금층(150)을 형성했다.
(13) 그리고, 솔더-레지스트층(120)의 개구부에 인쇄마스크를 올려놓고, 땜납페이스트를 인쇄하고 200℃에서 리플로우함으로써, 땜납 범프(땜납체) (160)를 형성하여, 땜납 범프를 갖는 프린트 배선판을 제조했다(도5(b) 참조).
종래의 프린트 배선판에서는 바이어 홀이 충전되어 있지 않기 때문에, 평탄한 땜납패드의 땜납 범프와 같은 높이의 땜납 범프를 형성하기 위해서는, 땜납페이스트량을 많게 하는, 즉 인쇄마스크의 개구를 크게 할 필요가 있었지만, 본 발명에서는 바이어 홀이 충전 형성되어 있기 때문에, 땜납페이스트량을 균일하게 할 수 있고, 인쇄마스크의 개구 크기도 균일하여 좋다.
도1은 본 발명에 의한 실시예 1에 의해 제조되는 다층프린트 배선판의 각 제조공정을 나타내는 도이다.
도2는 본 발명에 의한 실시예 1에 의해 제조되는 다층프린트 배선판의 각 제조공정을 나타내는 도이다.
도3은 본 발명에 의한 실시예 8에 의해 제조되는 다층프린트 배선판의 각 제조공정을 나타내는 도이다.
도4는 본 발명에 의한 실시예 8에 의해 제조되는 다층프린트 배선판의 각 제조공정을 나타내는 도이다.
도5는 본 발명에 의한 실시예 11에 의해 제조되는 다층프린트 배선판의 제조공정의 일부를 나타내는 도이다.

Claims (8)

  1. 도체회로와 층간수지 절연층이 번갈아 적층되고, 그 층간수지 절연층에는 개구부가 설치되어, 그 개구부에 도금층이 충전되어서 바이어 홀(viahole)이 형성되어 되는 다층 프린트 배선판에 있어서,
    상기 층간수지 절연층 중 가장 바깥쪽의 층간수지 절연층에 형성된 바이어 홀은, 개구부의 내부에 도금층이 충전되어 되고, 그 개구부로부터 노출되는 도금층의 표면은 평탄하게 형성되며, 가장 바깥쪽의 층간수지 절연층 상에 형성되어 있는 도체회로와, 가장 바깥쪽의 층간수지 절연층에 형성되어 있는 개구부를 충전하고 있는 바이어 홀 상에 솔더-레지스트층이 형성되고, 이 솔더-레지스트층에는 가장 바깥쪽의 층간수지 절연층 상에 형성되어 있는 도체회로와, 가장 바깥쪽의 층간수지 절연층에 형성되어 있는 개구부를 충전하고 있는 바이어 홀을 노출시키는 개구가 형성되며, 상기 솔더-레지스트층의 개구로부터 노출되는 바이어 홀의 표면 및 도체회로에는 땜납체가 형성되어 있어, 가장 바깥쪽의 층간수지 절연층 상에 형성된 도체회로의 표면과, 가장 바깥쪽의 층간수지 절연층에 형성된 개구부를 충전하고 있는 바이어 홀의 표면은 동일한 레벨(즉, 동일한 높이)인 것을 특징으로 하는 다층프린트 배선판.
  2. 제1항에 있어서, 상기 개구부의 내벽에는 조화면(粗化面)이 형성되고, 그 조화면 상에는 무전해 도금막이 파고들어 형성되는 동시에, 그 무전해 도금막에 의해 규정된 내부공간에 전해 도금막이 충전되어 바이어 홀이 형성되어 있는 것을 특징으로 하는 다층프린트 배선판.
  3. 제1항 또는 제2항에 있어서, 상기 개구부로부터 노출되는 도금층의 표면은, 조화처리되어 있는 것을 특징으로 하는 다층프린트 배선판.
  4. 제1항 또는 제2항에 있어서, 상기 바이어 홀이 접속되는 내층측의 도체회로의 표면은, 조화처리되어 있는 것을 특징으로 하는 다층프린트 배선판.
  5. 제1항 또는 제2항에 있어서, 상기 바이어 홀의 지름(D)과 층간수지 절연층의 두께(T1)의 비(D/T1)는 1 ∼ 4인 다층프린트 배선판.
  6. 제2항에 있어서, 상기 무전해 도금막의 두께는 0.1~5 ㎛인 다층프린트 배선판.
  7. 제1항에 있어서, 가장 바깥쪽의 층간수지 절연층 상에 형성되어 있는 도체회로와, 가장 바깥쪽의 층간수지 절연층에 형성되어 있는 개구부를 충전하고 있는 바이어 홀이 땜납패드로서 기능하고, 상기 땜납패드의 가장자리 둘레부는 솔더-레지스트에 의해 피복되어 있는 것을 특징으로 하는 다층프린트 배선판.
  8. 제1항에 있어서, 상기 도금층은 동(銅; 구리)인 것을 특징으로 하는 다층프린트 배선판.
KR1020087014200A 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판 KR100906931B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-1998-00045398 1998-02-26
JPJP-P-1998-00045399 1998-02-26
JPJP-P-1998-00045396 1998-02-26
JPJP-P-1998-00045397 1998-02-26
JP10045397A JPH11243277A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
JP10045399A JPH11243279A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
JP10045398A JPH11243278A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
JP10045396A JPH11243280A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
KR1020067015985A KR20060095785A (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015985A Division KR20060095785A (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판

Publications (2)

Publication Number Publication Date
KR20080059680A KR20080059680A (ko) 2008-06-30
KR100906931B1 true KR100906931B1 (ko) 2009-07-10

Family

ID=27461693

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020007009363A KR100633678B1 (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판
KR1020087003146A KR20080017496A (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판
KR1020087014200A KR100906931B1 (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판
KR1020067015985A KR20060095785A (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020007009363A KR100633678B1 (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판
KR1020087003146A KR20080017496A (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020067015985A KR20060095785A (ko) 1998-02-26 1999-02-05 필드 바이어 구조를 갖는 다층프린트 배선판

Country Status (8)

Country Link
US (6) US7071424B1 (ko)
EP (4) EP1583407B1 (ko)
KR (4) KR100633678B1 (ko)
CN (2) CN1168361C (ko)
DE (3) DE69928518T2 (ko)
MY (1) MY129801A (ko)
TW (1) TW404158B (ko)
WO (1) WO1999044403A1 (ko)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69928518T2 (de) 1998-02-26 2006-03-30 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte mit einer struktur von gefüllten kontaktlöchern
WO2000076281A1 (fr) 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
EP1207730B1 (en) * 1999-08-06 2009-09-16 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
TW200521171A (en) 2003-12-26 2005-07-01 Toshiba Kk Resin particles and resin layer containing metal micro particles, its forming method and circuit base board
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
KR100845534B1 (ko) * 2004-12-31 2008-07-10 엘지전자 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
CN101271890B (zh) * 2005-02-14 2010-06-02 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7701071B2 (en) * 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7650694B2 (en) * 2005-06-30 2010-01-26 Intel Corporation Method for forming multilayer substrate
JP2007042666A (ja) * 2005-07-29 2007-02-15 Victor Co Of Japan Ltd プリント配線板及びその製造方法
KR101266564B1 (ko) * 2005-08-03 2013-05-22 제이에스알 가부시끼가이샤 도금 조형물 제조용 포지티브형 감방사선성 수지 조성물,전사 필름 및 도금 조형물의 제조 방법
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
KR100797692B1 (ko) 2006-06-20 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7570082B2 (en) * 2006-08-15 2009-08-04 International Business Machines Corporation Voltage comparator apparatus and method having improved kickback and jitter characteristics
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP2009010276A (ja) * 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
KR100811620B1 (ko) 2007-07-02 2008-03-07 에스티주식회사 인쇄회로기판의 제조방법
US8192815B2 (en) 2007-07-13 2012-06-05 Apple Inc. Methods and systems for forming a dual layer housing
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
CN101409982B (zh) * 2007-10-09 2010-06-16 南亚电路板股份有限公司 电路板的制造方法
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
USPP19906P2 (en) * 2007-10-31 2009-04-14 Tai-Ling Biotech Inc. Phalaenopsis plant named ‘Queen V6’
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
US8533942B2 (en) * 2007-11-22 2013-09-17 Ajinomoto Co., Inc. Production method of multilayer printed wiring board and multilayer printed wiring board
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8315043B2 (en) * 2008-01-24 2012-11-20 Apple Inc. Methods and systems for forming housings from multi-layer materials
JP2009182272A (ja) * 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
US8646637B2 (en) * 2008-04-18 2014-02-11 Apple Inc. Perforated substrates for forming housings
US8367304B2 (en) 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
KR100962369B1 (ko) * 2008-06-26 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100999918B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
EP2200413A4 (en) * 2008-09-30 2011-12-14 Ibiden Co Ltd MULTI-LAYER PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING MULTI-LAYER PRINTED CIRCUIT BOARD
US20100159273A1 (en) 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
FR2940879B1 (fr) * 2009-01-06 2012-12-21 Thales Sa Procede de realisation d'une carte imprimee et carte imprimee correspondante
CN101790288B (zh) * 2009-01-22 2012-08-29 上海美维科技有限公司 一种印制电路板的制造方法
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
US9884342B2 (en) * 2009-05-19 2018-02-06 Apple Inc. Techniques for marking product housings
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8663806B2 (en) * 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
EP2461659A4 (en) * 2009-09-02 2014-08-20 Panasonic Corp FITTED PCB, MULTILAYER BUILT-UP PCB AND MANUFACTURING PROCESS THEREFOR
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
CN102118925A (zh) * 2009-12-30 2011-07-06 深圳富泰宏精密工业有限公司 电子装置外壳及其制作方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
TW201132246A (en) * 2010-03-09 2011-09-16 Nan Ya Printed Circuit Board Side packaged type printed circuit board
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
US8489158B2 (en) 2010-04-19 2013-07-16 Apple Inc. Techniques for marking translucent product housings
TWI381780B (zh) * 2010-04-28 2013-01-01 Wus Printed Circuit Co Ltd 可辨識印刷電路板之製造方法
US8724285B2 (en) 2010-09-30 2014-05-13 Apple Inc. Cosmetic conductive laser etching
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
DE102011006899A1 (de) 2011-04-06 2012-10-11 Tyco Electronics Amp Gmbh Verfahren zur Herstellung von Kontaktelementen durch mechanisches Aufbringen von Materialschicht mit hoher Auflösung sowie Kontaktelement
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
CA2917871A1 (en) 2013-07-09 2015-01-15 United Technologies Corporation Plated tubular lattice structure
EP3019710A4 (en) 2013-07-09 2017-05-10 United Technologies Corporation Plated polymer fan
WO2015017095A2 (en) 2013-07-09 2015-02-05 United Technologies Corporation Plated polymer nosecone
CA2917967A1 (en) 2013-07-09 2015-01-15 United Technologies Corporation Plated polymer compressor
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
TWM470379U (zh) * 2013-09-05 2014-01-11 Ibis Innotech Inc 陶瓷電路板及具有該陶瓷電路板的led封裝模組
CN103732011B (zh) * 2013-12-24 2016-06-08 广州兴森快捷电路科技有限公司 印制线路板盲孔的制作方法
US9398703B2 (en) * 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
KR20170038535A (ko) * 2015-09-30 2017-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6816722B2 (ja) * 2015-10-22 2021-01-20 Agc株式会社 配線基板の製造方法
TWI574595B (zh) 2015-10-28 2017-03-11 財團法人工業技術研究院 多層線路的製作方法與多層線路結構
US9633924B1 (en) 2015-12-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US10177131B2 (en) 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
JP2017191894A (ja) * 2016-04-14 2017-10-19 イビデン株式会社 プリント配線基板及びその製造方法
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
WO2017212742A1 (ja) 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
KR20190043536A (ko) * 2016-09-01 2019-04-26 에이지씨 가부시키가이샤 배선 기판 및 그 제조 방법
CN106535506A (zh) * 2016-12-15 2017-03-22 泰和电路科技(惠州)有限公司 过电孔的填孔方法、焊盘的制作方法、焊盘及线路板
US10163847B2 (en) 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
JP6894289B2 (ja) * 2017-05-17 2021-06-30 新光電気工業株式会社 配線基板及びその製造方法
US11257748B2 (en) 2017-06-30 2022-02-22 Intel Corporation Semiconductor package having polymeric interlayer disposed between conductive elements and dielectric layer
TWI658767B (zh) 2017-09-28 2019-05-01 欣興電子股份有限公司 電路板的製造方法以及應用於製造其之堆疊結構
CN109600928B (zh) * 2017-09-30 2021-04-02 欣兴电子股份有限公司 电路板的制造方法以及应用于制造其的堆叠结构
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
KR20190130749A (ko) 2018-05-15 2019-11-25 정지성 영업용 운동용품 건조기 및 이를 이용한 건조방법
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board
US10999917B2 (en) 2018-09-20 2021-05-04 Apple Inc. Sparse laser etch anodized surface for cosmetic grounding
US11829211B2 (en) * 2018-09-28 2023-11-28 Sharp Kabushiki Kaisha Display device
KR102124324B1 (ko) * 2018-11-14 2020-06-18 와이엠티 주식회사 도금 적층체 및 인쇄회로기판
KR20200067453A (ko) 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US11039540B2 (en) * 2019-01-01 2021-06-15 Catlam, Llc Multi-layer circuit board with traces thicker than a circuit board layer
TWI706705B (zh) * 2019-06-21 2020-10-01 唐虞企業股份有限公司 電路板及其製造方法
KR20210065530A (ko) * 2019-11-27 2021-06-04 삼성전기주식회사 인쇄회로기판
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
US20220077046A1 (en) * 2020-09-09 2022-03-10 Ibiden Co., Ltd. Wiring substrate and method for manufacturing wiring substrate
US20220408567A1 (en) * 2021-06-22 2022-12-22 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN114293056B (zh) * 2021-12-20 2022-12-23 富联裕展科技(深圳)有限公司 金属工件、金属制品、蚀刻液以及金属工件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260766A (ja) * 1993-03-03 1994-09-16 Hitachi Ltd 多層配線板の製法
JPH0818239A (ja) * 1994-07-04 1996-01-19 Hitachi Ltd 多層プリント配線板の製法
JPH0983138A (ja) * 1995-09-07 1997-03-28 Nippon Polytec Kk 多層プリント配線板の製造方法
KR970705331A (ko) * 1995-06-06 1997-09-06 프린트배선판(printed wiring board)

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
US3536546A (en) * 1968-10-07 1970-10-27 North American Rockwell Method of improving adhesion of copperepoxy glass laminates
JPS5516394B2 (ko) * 1973-01-11 1980-05-01
JPS56100497A (en) 1980-01-11 1981-08-12 Mitsumi Electric Co Ltd Ceramic circuit board
JPS5851436B2 (ja) 1980-02-29 1983-11-16 株式会社東芝 プリント回路板の製造方法
US4747897A (en) 1985-02-26 1988-05-31 W. L. Gore & Associates, Inc. Dielectric materials
US4680220A (en) 1985-02-26 1987-07-14 W. L. Gore & Associates, Inc. Dielectric materials
US4715894A (en) * 1985-08-29 1987-12-29 Techno Instruments Investments 1983 Ltd. Use of immersion tin and tin alloys as a bonding medium for multilayer circuits
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
JPS62256496A (ja) 1986-04-30 1987-11-09 株式会社日立製作所 多層配線基板の製造方法
JPH07105577B2 (ja) 1986-06-02 1995-11-13 ジヤパンゴアテツクス株式会社 プリント配線基板の製造法
US4937132A (en) 1987-12-23 1990-06-26 Mitsubishi Gas Chemical Company, Inc. Laminating material for printed circuit board of low dielectric constant
JPH0632386B2 (ja) 1988-01-19 1994-04-27 イビデン株式会社 多層プリント配線板及びその製造方法
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0254599A (ja) 1988-08-18 1990-02-23 Fujitsu Ltd 多層プリント基板の製造方法
MY104191A (en) 1988-09-06 1994-02-28 Mitsubishi Gas Chemical Co Process for producing multilayer printed wiring board
JPH0734505B2 (ja) 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JP3069356B2 (ja) 1989-05-31 2000-07-24 イビデン株式会社 多層プリント配線板およびその製造方法
JP2776886B2 (ja) * 1989-05-31 1998-07-16 イビデン株式会社 多層プリント配線板およびその製造方法
JPH06101627B2 (ja) 1989-10-04 1994-12-12 日本電気株式会社 多層プリント配線板及びその製造方法
JP2688446B2 (ja) * 1990-03-26 1997-12-10 株式会社日立製作所 多層配線基板およびその製造方法
JP2621634B2 (ja) 1990-10-24 1997-06-18 日本電気株式会社 ポリイミド樹脂多層配線基板の製造方法
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JPH053388A (ja) 1991-06-25 1993-01-08 Fujitsu Ltd 多層プリント基板の製造方法及び多層プリント基板用絶縁層
JPH0590761A (ja) * 1991-09-25 1993-04-09 Hitachi Ltd 配線基板の製造方法
JPH05218646A (ja) 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
JPH05218645A (ja) 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
JP3204545B2 (ja) 1992-08-20 2001-09-04 イビデン株式会社 多層プリント配線板およびその製造方法
JPH06196856A (ja) 1992-09-29 1994-07-15 Matsushita Electric Ind Co Ltd めっき方法及びその方法を用いた多層プリント配線板の製造方法並びに多層プリント配線板
US5406034A (en) * 1992-12-21 1995-04-11 Motorola, Inc. Circuit board having stepped vias
JPH06244556A (ja) 1993-02-19 1994-09-02 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造法
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH06310856A (ja) 1993-04-26 1994-11-04 Hitachi Kasei Ceramics Kk 多層配線板の製造法
JP3290529B2 (ja) 1993-05-19 2002-06-10 イビデン株式会社 無電解めっき用接着剤、無電解めっき用接着剤層およびプリント配線板
EP0629867B1 (en) 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
JPH0745948A (ja) 1993-07-28 1995-02-14 Ibiden Co Ltd 多層配線板及びその製造方法
JPH0779078A (ja) 1993-09-08 1995-03-20 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH07147483A (ja) 1993-09-30 1995-06-06 Ibiden Co Ltd プリント配線板及びその製造方法
JP3527766B2 (ja) 1993-11-30 2004-05-17 京セラ株式会社 積層回路基板の製造方法及び積層回路基板
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
JPH07235768A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 薄膜多層配線基板の製造方法
JP3602565B2 (ja) 1994-03-04 2004-12-15 イビデン株式会社 Icチップを搭載した多層プリント配線板及びそのための多層プリント配線板の製造方法
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH07283539A (ja) 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
JPH07336017A (ja) 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
US5652055A (en) 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JPH0846079A (ja) 1994-07-28 1996-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JPH08139452A (ja) 1994-11-14 1996-05-31 Hitachi Ltd 多層配線基板の製造方法
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08250857A (ja) 1995-03-07 1996-09-27 Murata Mfg Co Ltd 多層配線基板の製造方法
US6294744B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
TW323432B (ko) * 1995-04-28 1997-12-21 Victor Company Of Japan
US5816478A (en) 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
US6444919B1 (en) * 1995-06-07 2002-09-03 International Business Machines Corporation Thin film wiring scheme utilizing inter-chip site surface wiring
KR970004029A (ko) 1995-06-12 1997-01-29 김주용 반도체 소자 제조시 전하저장 전극 형성방법
JPH098458A (ja) 1995-06-16 1997-01-10 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5699613A (en) 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3261314B2 (ja) 1995-11-10 2002-02-25 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
JPH09214141A (ja) 1995-11-29 1997-08-15 Nec Corp 配線構造
JPH09214140A (ja) 1995-11-29 1997-08-15 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP3202936B2 (ja) 1996-03-04 2001-08-27 イビデン株式会社 多層プリント配線板
JPH09266375A (ja) 1996-03-27 1997-10-07 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH09307239A (ja) 1996-05-10 1997-11-28 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH09312472A (ja) 1996-05-23 1997-12-02 Kyocera Corp 多層配線基板及びその製造方法
JPH09331140A (ja) 1996-06-07 1997-12-22 Ibiden Co Ltd プリント配線板の製造方法
JPH104254A (ja) 1996-06-14 1998-01-06 Ibiden Co Ltd プリント配線板の製造方法
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JPH1046119A (ja) * 1996-08-08 1998-02-17 Hitachi Chem Co Ltd Ivh付多層配線板製造用粘着フィルム
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
WO2000070925A1 (fr) * 1998-01-28 2000-11-23 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication correspondant
DE69928518T2 (de) * 1998-02-26 2006-03-30 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte mit einer struktur von gefüllten kontaktlöchern
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
KR20080111567A (ko) * 1999-09-02 2008-12-23 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260766A (ja) * 1993-03-03 1994-09-16 Hitachi Ltd 多層配線板の製法
JPH0818239A (ja) * 1994-07-04 1996-01-19 Hitachi Ltd 多層プリント配線板の製法
KR970705331A (ko) * 1995-06-06 1997-09-06 프린트배선판(printed wiring board)
JPH0983138A (ja) * 1995-09-07 1997-03-28 Nippon Polytec Kk 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
MY129801A (en) 2007-04-30
US7071424B1 (en) 2006-07-04
EP1075172A1 (en) 2001-02-07
CN1585593A (zh) 2005-02-23
KR20010041267A (ko) 2001-05-15
EP1075172A4 (en) 2003-08-13
CN1294835A (zh) 2001-05-09
DE69936235D1 (de) 2007-07-12
EP1075172B1 (en) 2005-11-23
EP1505859A2 (en) 2005-02-09
US20050100720A1 (en) 2005-05-12
DE69928518T2 (de) 2006-03-30
KR20060095785A (ko) 2006-09-01
DE69936892T2 (de) 2007-12-06
KR20080017496A (ko) 2008-02-26
EP1811825A1 (en) 2007-07-25
US20120103680A1 (en) 2012-05-03
US8115111B2 (en) 2012-02-14
CN100475005C (zh) 2009-04-01
KR20080059680A (ko) 2008-06-30
CN1168361C (zh) 2004-09-22
EP1583407B1 (en) 2007-05-30
EP1505859A3 (en) 2005-02-16
KR100633678B1 (ko) 2006-10-11
US7390974B2 (en) 2008-06-24
TW404158B (en) 2000-09-01
DE69936235T2 (de) 2007-09-13
US7622183B2 (en) 2009-11-24
US20080264686A1 (en) 2008-10-30
US20060159885A1 (en) 2006-07-20
WO1999044403A1 (fr) 1999-09-02
EP1505859B1 (en) 2007-08-15
US8987603B2 (en) 2015-03-24
EP1583407A1 (en) 2005-10-05
DE69936892D1 (de) 2007-09-27
DE69928518D1 (de) 2005-12-29
US20100101852A1 (en) 2010-04-29
US7737366B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
KR100906931B1 (ko) 필드 바이어 구조를 갖는 다층프린트 배선판
USRE40947E1 (en) Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
KR100361565B1 (ko) 인쇄 배선판 및 이의 제조방법
JP2007235165A (ja) 多層プリント配線板
KR100629400B1 (ko) 다층 프린트 배선판
JP4159136B2 (ja) 多層プリント配線板
KR100452256B1 (ko) 다층 프린트 배선판
JPH11243279A (ja) フィルドビア構造を有する多層プリント配線板
JPH11243280A (ja) フィルドビア構造を有する多層プリント配線板
JPH11243277A (ja) フィルドビア構造を有する多層プリント配線板
JPH11243278A (ja) フィルドビア構造を有する多層プリント配線板
JPH11266082A (ja) 多層プリント配線板
JP4812065B2 (ja) フィルビア構造を有する多層プリント配線板
JP2009038390A (ja) 多層プリント配線板の製造方法
JP2009055059A (ja) フィルビア構造を有する多層プリント配線板
JP2003179353A (ja) フィルビア構造を有する多層プリント配線板
JP2003152339A (ja) フィルビア構造を有する多層プリント配線板
JP2001085841A (ja) 多層プリント配線板の製造方法
JP2007201509A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 9

EXPY Expiration of term