CN101790288B

CN101790288B - 一种印制电路板的制造方法

Info

Publication number: CN101790288B
Application number: CN200910045924A
Authority: CN
Inventors: 任潇璐; 付海涛; 程凡雄; 罗永红; 陈培峰
Original assignee: SHANGHAI MEADVILLE ELECTRONICS CO Ltd
Current assignee: SHANGHAI MEADVILLE ELECTRONICS CO Ltd
Priority date: 2009-01-22
Filing date: 2009-01-22
Publication date: 2012-08-29
Anticipated expiration: 2029-01-22
Also published as: CN101790288A

Abstract

一种印制电路板的制造方法，基于改良型半加成法与图形电镀下填孔工艺形成精细线路和层间互连，具体步骤是：a）制备一介质层，在介质层上层压一导电层，形成包含介质层与导电层的复合结构的基板；b）在介质层与导电层上制作出导通盲孔；c）在导电层及导通盲孔的孔壁进行导电化处理，形成种子层；d）在基板表面贴感光薄膜，通过图形转移在基板上形成电镀阻挡层；e）对上述含电镀阻挡层的基板进行电镀，在形成导体图形的同时，导通盲孔由电镀填充形成实心导电柱；f）去除上述电镀阻挡层；g）去除裸露的种子层和其下的导电层，保留电镀形成的导体图形和线路，形成线路板；h）在线路板上重复以上步骤a）~g），实现多层叠加。

Description

一种印制电路板的制造方法

技术领域

本发明涉及一种印制电路板的制造方法，具体是指一种基于图形电镀填孔的方法来实现层间互连，并利用改良半加成法形成精细线路的制作方法。

背景技术

随着电子产品向轻薄短小的方向发展，对产品精细化程度的要求也越来越高。在印制电路板的制作中，除了减小导通孔孔径外，缩小线路尺寸也是提高产品密度，减小完成板尺寸的一个重要方向。

目前在线路板制造工艺中，三种典型的图形转移技术为：减成法、全加成法与半加成法工艺。在普通减成法工艺中，一般采用光敏性抗蚀材料来完成图形转移，并利用该材料来保护不需蚀刻去除的区域，随后采用酸性或碱性蚀刻药水将未保护区域的铜层去除。对于减成法工艺，其最大的缺点在于：在蚀刻过程中，裸露铜层在往下蚀刻的过程中也往侧面蚀刻，在被蚀刻铜层厚度较大的情况下侧蚀也较大，线路断面形似梯形，限制了减成法工艺在精细线路制作中的应用。如图1a~图1d所示，其为减成法的一般做法。在减成法中先在介质层11上层压导电层12（图1a）；然后在其上形成光敏抗蚀刻薄膜13，并经过图形转移后形成抗蚀刻图形（图1b）；进行蚀刻，去除裸露铜层（图1c）；最后去掉抗蚀薄膜（图1d）。

对于全加成法工艺，是指采用含光敏催化剂的绝缘基板，在按线路图形曝光后，通过选择性化学沉铜得到导体图形的工艺。参照图2a~图2c，（21-感光树脂，22-不抗镀区域，23-化学厚铜铜层），工艺流程为：首先选择感光树脂（图2a）含光敏催化剂；其次曝光形成不抗镀图形（图2b）；最后进行选择性化学镀厚铜形成线路（图2c）。全加成法工艺比较适合制作精细线路，但由于其对基材的特殊要求，制造成本较高，同时又由于工艺目前还不成熟，因此至今未在线路板产业中广泛采用。

半加成法工艺，是指在基板上进行化学铜，参见图3a，在其上形成抗蚀图形（图3b），经过电镀工艺将基板上图形加厚（图3c），去除抗蚀图形（图3d），然后再经过快速蚀刻将多余的化学铜层去除（图3e），其中，31-基板，32-化学铜层，33-光敏抗蚀薄膜，34-电镀铜层。

半加成法目前是生产精细线路的主要方法，它的特点在于图形形成主要靠电镀和快速蚀刻。在快速蚀刻时，由于蚀刻的化学铜层非常薄，因此蚀刻时间非常短，对线路侧向的蚀刻很小。与减成法相比，线路的宽度不会受到电镀铜厚的影响，比较容易控制，而且不易出现蚀刻未净等缺陷，提高了成品率。但是同时，半加成法也有致命的缺陷。在半加成法中介质层上的导电层是通过化学镀的方法形成化铜层，然后在化铜层上用电镀加厚的方法得到的。化学铜层与介质材料之间的结合力一般比较差，特别是对于目前普遍使用的FR4材料更是如此。在进行元器件贴装时，线路板一般要经过230-260摄氏度左右的高温，如果结合力比较差非常容易出现铜层与介质层之间的分离，最终造成完成后的线路板热可靠性表现不佳。

总之，对线路制作而言，减成法是传统且应用最多的成熟工艺，其局限性是加工细线条的能力有限。全加成法虽然也适合制作精细线路，但成本高且该工艺目前还不成熟。半加成法虽然可以进行精细线路的加工，但也存在化铜层与介质层间结合力较差，热可靠性表现不佳的缺点。

在线路板制造工艺中，另一个非常关键的问题是通过一定的手段实现层间的互连。除了在先的采用机械钻孔和沉铜电镀方式加工导电通孔的工艺，随着高密度互连技术的发展，先采用激光加工盲孔，再沉铜电镀的方式也被大范围地使用。

在盲孔排布上，既可以采用错孔设计的方式（如图4a所示），也可以采用叠孔设计的方式（如图4b所示），其中，41-第1-2层间普通电镀后的导电过孔，42-第2-3层间普通电镀后的导电过孔，43-第1-2层间电镀填孔后的导电过孔，44-第2-3层间电镀填孔后的导电过孔。对于这两种联通方式，由于叠孔形式节约了布线空间，同时在高频传输时可以减少电磁干扰，是目前高端高密度印制电路板产品所采用的导通方式。为了实现这种结构，关键的一点是要采用电镀填孔的方式将盲孔电镀填平。目前线路板制造行业都是采用整板电镀填孔的工艺来实现该目的。

针对精细线路制作与层间叠孔结构的实现，在先的研究提出了不同的解决方法。比如中国专利号03139675.5公开了一种可以形成导电过孔的细线路半加成制作方法。其方法为在绝缘基材上贴附薄膜，在薄膜上对应的实心铜导电过孔的位置形成孔型；通过电镀方法形成铜柱，整板面再涂敷上绝缘介质层；再按照半加成法的方法制作线路，完成半加成法的导电过孔及细线路制作。这种方法既可以基于半加成法制作精细线路，也可以实现叠孔形式的层间互连。但其增层方法与传统的层压方式不同，无法使用原有的设备进行制作；同时，对于线路板行业目前普遍使用的FR4介质材料无法进行增层时的涂敷，在材料的选择上有很大的限制。

综上所述，立足于如何克服减成法、加成法与半加成法在精细线路制作上各自存在的问题，同时又能实现层间叠孔结构的连接方式，本发明提供了可靠的解决方案。

发明内容

本发明的目的在于针对上述在先技术中的缺陷，提供一种印制电路板的制造方法，区别于线路板行业内通常采用的整板面电镀填孔的工艺，提出了图形电镀下的填孔工艺，即在完成导体生长的同时完成盲孔电镀，盲孔由电镀填充形成实心导电柱；同时本发明采用改良型半加成法工艺来制作精细线路，在改良型半加成法中，介质层上的导电层采用热压合方式形成，因此可以有效避免导电层与介质层间结合力比较差、热可靠性表现不佳的问题。

本发明所采用的技术方案是，一种印制电路板的制造方法，基于改良型半加成法制作精细线路，并使用图形电镀的方法将导通盲孔填平，实现层间叠孔结构，其具体步骤是：

a)制备一介质层，在介质层上层压一导电层，形成包含介质层与导电层的复合结构的基板；

b)在上述介质层与导电层上制作出导通盲孔；

c)在上述导电层及导通盲孔的孔壁进行导电化处理，形成种子层；

d)在上述基板表面贴感光薄膜，通过图形转移在上述基板上形成电镀阻挡层；

e)对上述含电镀阻挡层的基板进行电镀，在形成导体图形的同时，导通盲孔由电镀填充形成实心导电柱；

f)去除上述电镀阻挡层；

g)去除裸露的种子层和其下的导电层，保留电镀形成的导体图形和线路；

h)在上述基板上重复以上步骤a）~g），实现多层叠加。

进一步，步骤a）形成基板后，采用机械、化学或两者相结合的方法将导电层的厚度降低。

所述的基板导电层厚度降低到0.1-10um。

另外，步骤a）中所述介质层制作在包含绝缘载体和表面导电层的复合基板上或者直接制备在导电层上。

步骤a）中所述的基板表面的导电层为铜层，铝层，镍层或其它导电金属层，也可以是两种或两种以上金属的复合层。

步骤a）中介质层上的导电层采用压合的方式来制备。

步骤a）中所述的基板表面的导电层厚度为0.1-50um。

步骤c）中，优选采用机械或激光钻孔的方式形成导通盲孔。

步骤d）中，采用化学沉积或物理沉积的方法在导通盲孔的孔壁上形成导电层；在沉积之前优选对孔壁进行清洁处理。

步骤f）中，电镀只在裸露的导电层上发生，为图形电镀方式。

步骤f）中，在图形电镀中同时完成导体生长与导通盲孔填充电镀，导通盲孔由电镀填充形成实心导电柱，实心导电柱可用以实现叠孔。

步骤h）中，采用化学蚀刻、电解或等离子体蚀刻的方式去除裸露的种子层和其下的导电层，优先选择化学蚀刻工艺。

本发明与前述在先技术相比具有下述优点：

本发明采用了改良型半加成法制作线路，在本发明中基板上的导电层是通过层压的方式压合到介质层上的，随后通过机械或化学的方法减薄而得到，不同于现有半加成法中采用在介质层上通过化学沉铜形成导电层的工艺，有效避免了导电层与介质层间结合力较低的问题；

其次，本发明采用了图形电镀下的电镀填孔工艺，有别于背景技术中所述的目前业界所采用的整板电镀情况下的电镀填孔工艺，可以在电镀形成导体图形的同时完成盲孔的实心填孔，将图形生长与电镀填孔两个工艺目标在同一制程中完成。

采用上述工艺后，有利于形成不同层之间导通的叠孔结构以及精细线路制作，从而有效增加线路板制作中的布线密度以及改善高频信号传输时信号的完整性。

附图说明

图1a~图1d是减成法的制作流程图；

其中，图1a为介质层11和导电层12的剖面示意图；图1b为形成光敏抗蚀薄膜13后的介质层11和导电层12的剖面示意图；图1c为蚀刻后的介质层11和导电层12的剖面示意图；图1d为去除光敏抗蚀薄膜后的介质层11和导电层12的剖面示意图。

图2a~图2c是全加成法的制作工艺流程图；

其中，图2a为感光树脂层21（抗镀基材）的剖面示意图；图2b为曝光形成不抗镀区域22的剖面示意图；图2c为化学厚铜后铜层23和感光树脂层的剖面示意图。

图3a~图3e是半加成法的制作工艺流程图；

其中，图3a为化学铜层32和基材31的剖面示意图；图3b为形成光敏抗蚀薄膜33后的化学铜层和基材的剖面示意图；图3c为图形电镀加厚后的化学铜层和基材的剖面示意图；图3d为去抗蚀薄膜后的化学铜层和基材剖面示意图；图3e为去除多余化学铜层后的导体图形和基材的剖面示意图。

图4a、图4b显示了两种层间连通方式，含普通导电过孔41、42；电镀填孔后的导电过孔43、44；介质层45。其中图4a为错孔设计，图4b为叠孔设计。

图5a~图5h是本发明制作工艺一实施实例的流程图；

其中，51为导电层，51’为薄化后的导电层，52为介质层，53为基板，54为导通盲孔，55为导通通孔，56为种子层，57为电镀阻挡层，58为实心导电柱，59为电镀层。

具体实施方式

以下结合附图对本发明的制作方法进一步地说明。

参见图5a~图5h，本发明采用改良型半加成法与图形电镀下填孔工艺相结合的方法来制造印制电路板的具体步骤是：

第1步，如图5a所示，首先制备一介质层52，在介质层上热压合一导电层51。所述介质层可以制作在包含绝缘载体和表面导电层的复合基板上，也可以直接制备在导电层上。在本实施例中，选用在包含介质层与导电层的基板53上层压形成介质层52与导电层51。其中介质层52为含玻璃布的环氧树脂材料，导电层51为厚度是18um的铜箔。

第2步，参见图5b，将上述的导电层51进行厚度薄化处理，形成薄化后的导电层51’。本步骤中，薄化处理可以采用机械研磨工艺，化学蚀刻工艺或两者相结合的方法。本实施例中采用化学蚀刻的方法将厚度降低为2um。

第3步，参见图5c，在上述的导电层51’与介质层52上形成导通盲孔54。形成导通盲孔的方法可以采用激光钻孔的方式也可以采用机械钻孔的方式，或者采用等离子体蚀刻或者感光成孔的方式。本实施例中采用激光钻孔的方式形成导通盲孔。在本实施例中，该步骤也采用机械钻孔的方式形成导通通孔55。

第4步，参见图5d，在上述导通孔的孔壁进行导电化处理，形成种子层56。该制程中的种子层可以采用化学沉积的方式，或者使用溅射方式；该种子层可以是以铜为主要成分的导电载体，也可以是其它金属导电体的结构。在本实施例中，优先采用化学沉积铜层的方法制成导电的种子层56。

第5步，参见图5e，在上述导电种子层上贴附感光薄膜（抗镀基材），通过图形转移形成电镀阻挡层57，显露出线路图形。在本实施例中采用感光薄膜材料，并经过贴膜、曝光与显影形成所需要的电镀阻挡图形。

第6步，对上述含电镀阻挡层的基板进行电镀，在形成导体图形的同时，盲孔由电镀填充形成实心导电柱58，如图5f所示，其中59为图形与导通孔的电镀层。

第7步，参见图5g，去掉电镀阻挡层57。

第8步，参见图5h，去除裸露的种子层和多余的导电层，保留加厚线路和导电过孔，形成所需要的导电图形。去除裸露的种子层与导电层的方法可以采用化学蚀刻、电解和等离子体蚀刻的方式。在本实施例中，优先采用化学蚀刻的方法去除裸露的种子层和导电层，

第9步，根据叠层的需要，重复以上步骤1-8制作上一层线路，实现叠孔结构的层间互连和精细线路制作。

Claims

1.一种印制电路板的制造方法，采用改良型半加成法与图形电镀下填孔工艺相结合的方法，其包括如下制作步骤：

a)制备一介质层，在介质层上层压一导电层，形成包含介质层与导电层的复合结构的基板；其中介质层为含玻璃布的环氧树脂材料；

b)在上述介质层与导电层上制作出导通盲孔；

f)去除上述电镀阻挡层；

g)去除裸露的种子层和其下的导电层，保留电镀形成的导体图形和线路，形成线路板；

h)在上述线路板上重复以上步骤a）~g），实现多层叠加。

2.如权利要求1所述的印制电路板的制造方法，其特征是，步骤a）中所述的基板表面的导电层厚度为0.1-50μm。

3.如权利要求1所述的印制电路板的制造方法，其特征是，步骤a）形成基板后，采用机械、化学或两者相结合的方法将导电层的厚度降低。

4.如权利要求3所述的印制电路板的制造方法，其特征是，所述的基板导电层厚度降低到0.1-10μm。

5.如权利要求1所述的印制电路板的制造方法，其特征是，步骤a）中所述介质层制作在包含绝缘载体和表面导电层的复合基板上或者直接制备在导电层上。

6.如权利要求1所述的印制电路板的制造方法，其特征是，步骤a）项中所述的基板表面的导电层为铜层，铝层，镍层或其它导电金属层，或是两种或两种以上金属的复合层。

7.如权利要求1所述的印制电路板的制造方法，其特征是，步骤a）中介质层上的导电层采用压合的方式来制备。

8.如权利要求1所述的印制电路板的制造方法，其特征是，步骤b）中，采用机械或激光钻孔的方式形成导通盲孔。

9.如权利要求1所述的印制电路板的制造方法，其特征是，步骤d）中，采用化学沉积或物理沉积的方法在导通盲孔的孔壁上形成导电层。

10.如权利要求9所述的印制电路板的制造方法，其特征是，步骤d）中，在沉积之前对孔壁进行清洁处理。

11.如权利要求1所述的印制电路板的制造方法，其特征是，步骤e）中，电镀只在裸露的导电层上发生，为图形电镀方式。

12.如权利要求1所述的印制电路板的制造方法，其特征是，步骤e）中，在图形电镀中同时完成导体生长与导通盲孔填充电镀，导通盲孔由电镀填充形成实心导电柱，实心导电柱可用以实现叠孔。

13.如权利要求1所述的印制电路板的制造方法，其特征是，步骤g）中，采用化学蚀刻、电解或等离子体蚀刻的方式去除裸露的种子层和其下的导电层。