TWI574595B - 多層線路的製作方法與多層線路結構 - Google Patents

多層線路的製作方法與多層線路結構 Download PDF

Info

Publication number
TWI574595B
TWI574595B TW104135354A TW104135354A TWI574595B TW I574595 B TWI574595 B TW I574595B TW 104135354 A TW104135354 A TW 104135354A TW 104135354 A TW104135354 A TW 104135354A TW I574595 B TWI574595 B TW I574595B
Authority
TW
Taiwan
Prior art keywords
multilayer wiring
layer
colloid layer
trigger
fabricating
Prior art date
Application number
TW104135354A
Other languages
English (en)
Other versions
TW201715927A (zh
Inventor
王裕銘
林聖玉
王凱駿
陳威遠
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW104135354A priority Critical patent/TWI574595B/zh
Priority to US14/981,878 priority patent/US9468095B1/en
Priority to CN201610033586.0A priority patent/CN106658935B/zh
Application granted granted Critical
Publication of TWI574595B publication Critical patent/TWI574595B/zh
Publication of TW201715927A publication Critical patent/TW201715927A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1136—Conversion of insulating material into conductive material, e.g. by pyrolysis
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層線路的製作方法與多層線路結構
本發明是有關於一種多層線路的製造技術，且特別是有關於一種多層線路的製作方法與多層線路結構。
許多市調報告顯示，印刷電子產品在未來具有很大的市場潛力，然而這些產品的共通點在於體積不斷的微型化。為了滿足產品更輕、更小或更薄的設計需求，產品內的各個部件所佔的體積都受到嚴格的限制。以印刷電子產品中最常用的導線為例，導線線寬由過去的百微米級，已縮小到只剩數十個微米等級，衍生而出的是製程能力與製程成本的拉鋸。此外，在電子元件的功能不斷增加之下，線路密度不斷提升，因此需要更多空間，故而衍生雙層甚至多層印刷電路板的需求。
然而，若要進行多層印刷電路板的製作，以目前的技術仍須將印刷製程搭配黃光製程，以進行導電通孔及導電層的製作。而使用黃光製程不可避免地將面臨三大議題：一為環保問題，黃光製程在製作雙/多層印刷電路板的過程中需要使用多種化學藥品，包括：化鍍液、電鍍液、光阻、顯影液及蝕刻液等汙染物質，被視為高耗能及高汙染產業；二為產品良率問題，目前黃光製程在製作細微導線大都採用金屬蝕刻技術，其在蝕刻過程中容易產生細微線路下層出現切口(undercut)現象，線路截面形成倒梯形結構，導致產品良率下降，此外在通孔技術中，因基板往往採用聚醯亞胺(polyimide，PI)基板，因此需上黑膠(碳膠)使其可形成導電層；三為生產成本問題，目前在電子產品市場多半以「低價策略」搶攻市場，無法承擔黃光製程的高生產成本。
另一方面，印刷製程在搭配黃光製程使用時，其在製程整合上仍有困難，如：印刷後的成品易有高分子材料或其他混合物，易影響黃光製程設備的效能，而上述高分子材料與光阻間的搭配也不易解決。
本發明提出一種多層線路的製造方法，可以非黃光製程製作雙/多層印刷電路板，解決黃光製程所衍生的環保、良率、成本及製程整合問題。
本發明提出一種多層線路結構，具有導電率良好的細微線路。
本發明提供一種多層線路的製作方法，包括提供一基材，於基材上形成線路層以及導電通孔。其中形成線路層的方法包括於基材上形成圖案化膠體層，其中圖案化膠體層包括60wt%~90wt%的高分子材料與10wt%~40wt%的第一觸發子，接著活化第一觸發子並藉由一化學鍍液與活化的第一觸發子反應，以在圖案化膠體層之表面成長導電層。形成導電通孔的步驟，包括於基材與導電層上形成絕緣膠體層，此絕緣膠體層包括絕緣膠體與第二觸發子，第二觸發子佔絕緣膠體層的比例為0.1wt%~10wt%之間，再利用雷射於絕緣膠體層中形成至少一開口，暴露出導電層並活化部分第二觸發子，然後藉由被活化的第二觸發子進行無電鍍，以於開口內形成導電通孔。
在本發明的一實施例中，上述圖案化膠體層的表面張力小於等於45mN/m。
在本發明的一實施例中，上述形成圖案化膠體層的方法包括凹版轉印、柔版印刷、凸版轉印、網版印刷或噴印。
在本發明的一實施例中，上述活化第一觸發子的方法包括照射UV光、加熱製程或電漿製程。
在本發明的一實施例中，上述形成絕緣膠體層的方法包括塗佈、噴塗或刮塗。
在本發明的一實施例中，上述雷射之波長介於200nm-1100nm。
在本發明的一實施例中，上述多層線路的製作方法還可包括重複上述形成線路層以及上述形成導電通孔之步驟。
本發明另提供一種多層線路結構，包括基材、位於基材上的線路層、覆蓋基材與線路層的絕緣膠體層以及至少一導電通孔。其中，線路層由圖案化膠體層與導電層構成，而圖案化膠體層與導電層之間具有一界面，所述圖案化膠體層包括60wt%~90wt%的高分子材料與10wt%~40wt%的第一觸發子。所述絕緣膠體層則具有絕緣膠體與第二觸發子，所述第二觸發子佔絕緣膠體層的比例為0.1wt%~10wt%之間。至於導電通孔是形成於絕緣膠體層中並與導電層電性連接。
在本發明的另一實施例中，上述的界面實質上平行於基材的表面。
在本發明的各個實施例中，上述圖案化膠體層的線寬小於等於30微米。
在本發明的各個實施例中，上述圖案化膠體層的厚度小於等於3微米。
在本發明的各個實施例中，上述高分子材料包括壓克力系、環氧樹脂、酚類樹脂或其混合物。
在本發明的各個實施例中，上述絕緣膠體包括聚苯醚(Polyphenylene Oxide, PPO)、雙馬來醯亞胺三嗪(Bismaleimide Triazine, BT)、環烯烴共聚物(Cyclo Olefin Copolymer, COC)、液晶高分子聚合物(Liquid Crystal Polymer, LCP)或環氧樹脂。
在本發明的各個實施例中，上述第一觸發子包括離子化合物、金屬粒子或其混合物。
在本發明的各個實施例中，上述金屬粒子包括銅粒子、銀粒子或鈀粒子。
在本發明的各個實施例中，上述金屬粒子包括奈米金屬粒子。
在本發明的各個實施例中，上述第二觸發子包括有機金屬化合物、離子化合物、金屬螯合物、或能隙大於等於3電子伏特(eV)的半導體材料。
在本發明的各個實施例中，上述離子化合物包括CuCl 2、Cu(NO 3) 2、CuSO 4、Cu(OAc) 2、AgCl、AgNO 3、Ag 2SO 4、Ag(OAc)、Pd(OAc)、PdCl 2、Pd(NO 3) 2、PdSO 4、Pd(OAc) 2、FeCl 2、Fe(NO 3) 2、FeSO 4或[Fe 3O(OAc) 6(H 2O) 3]OAc。在本發明的各個實施例中，上述半導體材料是選自由氮化鎵、硫化鋅、碳化矽、氧化鋅、二氧化鈦、氮化鋁鎵、氮化鋁、氧化鋁、氮化硼、氮化矽及二氧化矽所組成的群組中之一種或其組合。
在本發明的各個實施例中，上述有機金屬化合物的結構為R-M-R’或R-M-X，其中R與R’各自獨立為烷基、芳香烴、環烷、鹵烷、雜環或羧酸；M是選自由銀、鈀、銅、金、錫、鋁、鎳及鐵中之一或其所組成的群組；X為鹵素化合物或胺類。
在本發明的各個實施例中，上述有機金屬化合物的結構中的R與R’中至少一個的碳數≧3。
在本發明的各個實施例中，上述金屬螯合物是由一螯合劑螯合一金屬所組成，所述螯合劑例如吡咯烷二硫代氨基甲酸銨(Ammonium pyrrolidine dithiocarbamate, APDC)、乙二胺四乙酸(ehtylenediaminetetraacetic acid, EDTA)、N,N’-雙(羧基甲基)甘氨酸氨三乙酸(nitrilotriacetate acid, NTA)或二乙烯三胺五乙酸(diethylenetriamine pentaacetic acid, DTPA)。
在本發明的各個實施例中，上述金屬螯合物中的所述金屬可選自由銀、鈀、銅、金、錫、鋁、鎳及鐵中之一或其所組成的群組。
基於上述，在本發明的多層線路製造方法中，藉由在基材上形成具有第一觸發子的圖案化膠體層，將第一觸發子活化後與化學鍍液反應，因此能直接在圖案化膠體層之表面成長緻密的導電層，並且當圖案化膠體層上的線路微縮時，其所形成之導電層仍保有良好的導電特性，也不會出現黃光製程的切口(undercut)現象，所以元件的良率得以提升。此外，在本發明的多層線路製造方法中，還包括利用雷射形成微小導電通孔的步驟，因此本發明可採取非黃光製程製作多層線路結構，解決黃光製程所衍生的環保、良率、成本及製程整合問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下是參照所附圖式詳細敘述實施態樣。需注意的是，說明書和圖式內容僅作敘述實施例之用，而非作為限縮本發明範圍之用；並且為方便說明，圖式並沒有依照真正的比例繪示。
圖1是依照本發明之一實施例的一種多層線路的製作流程之步驟圖。圖2A至圖2G是圖1的製作流程之剖面示意圖。
請先參照圖1與圖2A，在步驟100中提供一基材200。基材200並沒有特別地限制，可為硬質基材或可撓式基材，例如玻璃、藍寶石、矽、矽鍺、碳化矽、氮化鎵、高分子材料(如：聚對苯二甲酸乙二醇酯(polyethylene terephthalate，PET)、雙馬來醯亞胺-三氮雜苯樹脂(bismaleimide-triazine resin，BT)、聚醯亞胺或聚醯胺)或前述之組合。
然後，進行步驟102，在基材上形成線路層。首先，請再度參照圖2A，於基材200上形成圖案化膠體層202，且圖案化膠體層202的形成方法可為印刷技術，例如網板印刷、柔版印刷、凸版轉印、凹版轉印或噴印等，但不限於此；以凹版轉印為例，所印製的圖案化膠體層202線寬可小於等於30微米，厚度可小於等於3微米。此外，圖案化膠體層202的表面張力例如小於等於45mN/m，可避免印刷的圖形失真，這是因為轉印介質的表面能較低，所以當圖案化膠體層202的表面張力不夠小時，圖案化膠體層202會在轉印介質表面收縮形成液滴狀，導致所轉印出的圖形失真的現象產生，或者轉印出的線路容易形成斷線。而在本實施例的圖案化膠體層202包括有60wt%~90wt%的高分子材料與10wt%~40wt%的第一觸發子，其中如要製作1~3微米的細線，第一觸發子的含量較佳為小於20wt%；一般而言，需要印製的圖案化膠體層202的線寬愈細，所需的第一觸發子的含量愈少，但為了不影響後續在化鍍時的鍍膜成長速率，第一觸發子的含量較佳是在10wt%以上，以免延長化鍍的反應時間。
在本實施例中，第一觸發子例如離子化合物、金屬粒子或其混合物。其中金屬粒子可為銅粒子、銀粒子、鈀粒子等，且金屬粒子較佳是奈米金屬粒子；離子化合物則可列舉，CuCl 2、Cu(NO 3) 2、CuSO 4、Cu(OAc) 2、AgCl、AgNO 3、Ag 2SO 4、Ag(OAc)、Pd(OAc)、PdCl 2、Pd(NO 3) 2、PdSO 4、Pd(OAc) 2、FeCl 2、Fe(NO 3) 2、FeSO 4或[Fe 3O(OAc) 6(H 2O) 3]OAc。上述高分子材料例如壓克力系材料、環氧樹脂、酚類樹脂或其混合物。
然後，請繼續參照圖2A，可藉由UV光、加熱製程或電漿製程方式活化第一觸發子，而使被活化的第一觸發子201沉積在圖案化膠體層202表面。再者，圖案化膠體層202可視選用的活化處理方式或第一觸發子的特性等因素，適當加入其他添加物；例如選用UV光活化第一觸發子時，可先在圖案化膠體層202內添加光起始劑。
接著，請參照圖2B，被活化後的第一觸發子201可與化學鍍液反應，以在圖案化膠體層202之表面成長緻密的第一導電層204，以完成線路層的製作。而成長第一導電層204的方法例如但不限於化鍍。
接著，執行形成導電通孔的步驟104。首先請參照圖2C，於基材200與第一導電層204上形成絕緣膠體層206，其中絕緣膠體層206的形成可利用塗佈(例如但不限於狹縫式塗佈)、噴塗或刮塗等技術。絕緣膠體層206則包括絕緣膠體與第二觸發子，其中第二觸發子佔絕緣膠體層206的比例為0.1wt%~10wt%之間。絕緣膠體例如聚苯醚(Polyphenylene Oxide, PPO)、雙馬來醯亞胺三嗪(Bismaleimide Triazine, BT)、環烯烴共聚物(Cyclo Olefin Copolymer, COC)、液晶高分子聚合物(Liquid Crystal Polymer, LCP)或環氧樹脂。所述絕緣膠體層206還可包括色料，譬如無機色料或有機色料，無機色料例如是碳黑或鈦白；有機色料例如是偶氮顏料(-N=N-)、菁銅蘭(C 32H 16N 8Cu)或菁綠(C 32HCl 15N 8Cu)。
在本實施例中，第二觸發子例如有機金屬化合物、離子化合物、金屬螯合物、或能隙大於或等於3電子伏特(eV)的半導體材料。能隙大於或等於3電子伏特(eV)的半導體材料例如氮化鎵(GaN)、硫化鋅(ZnS)、碳化矽(SiC)、氧化鋅(ZnO)、二氧化鈦(TiO 2)及氮化鋁鎵(AlGaN)等；其中半導體材料還可為能隙大於或等於4eV的半導體材料，包括氮化鋁(AlN)、氧化鋁(Al 2O 3)、氮化硼(BN)、氮化矽(Si 3N 4)及二氧化矽(SiO 2)等，上述半導體材料可單獨使用或使用兩種以上。
有機金屬化合物的結構包括R-M-R’或R-M-X，其中的R與R’各自獨立為烷基、芳香烴、環烷、鹵烷、雜環或羧酸，且R與R’較佳是其中至少一個的碳數≧3；M是選自由銀、鈀、銅、金、錫及鐵中之一或其所組成的群組；X為鹵素化合物或胺類。當金屬M被有機官能基R、R’所包圍時，電子無法自由移動，因此不具有導電性。也就是說，第二觸發子在進行後續的活化步驟之前皆不具有導電性。
金屬螯合物譬如是由螯合劑螯合金屬所組成；所述螯合劑例如吡咯烷二硫代氨基甲酸銨(Ammonium pyrrolidine dithiocarbamate, APDC)、乙二胺四乙酸(ehtylenediaminetetraacetic acid, EDTA)、N,N’-雙(羧基甲基)甘氨酸氨三乙酸(nitrilotriacetate acid, NTA)或二乙烯三胺五乙酸(diethylenetriamine pentaacetic acid, DTPA)，上述螯合劑可單獨使用或使用兩種以上。金屬螯合物中的金屬例如選自由銀、鈀、銅、金、錫、鋁、鎳及鐵中之一或其所組成的群組。
本發明不對螯合劑及金屬的種類做限制。而當金屬被螯合劑所包圍時，電子無法自由移動，因此不具有導電性。也就是說，本發明的第二觸發子在進行後續的活化步驟之前皆不具有導電性。
第二觸發子如為離子化合物，則可列舉CuCl 2、Cu(NO 3) 2、CuSO 4、Cu(OAc) 2、AgCl、AgNO 3、Ag 2SO 4、Ag(OAc)、Pd(OAc)、PdCl 2、Pd(NO 3) 2、PdSO 4、Pd(OAc) 2、FeCl 2、Fe(NO 3) 2、FeSO 4或[Fe 3O(OAc) 6(H 2O) 3]OAc。
然後，請參照圖2D，利用雷射於絕緣膠體層206中形成至少一開口208，暴露出第一導電層204並活化絕緣膠體層206中的部分第二觸發子，使被活化的第二觸發子209沉積在開口208的側壁上。上述雷射可使用高能量雷射(例如YAG雷射)或氬氣雷射進行，雷射光的波長例如介於200nm-1100nm，但並不以此為限。
之後，請參照圖2E，藉由被活化的第二觸發子209進行無電鍍，以在開口208內形成導電通孔210。導電通孔210可如本圖所示，未填滿開口208，但本發明並不限於此，還可藉由調整製程參數來使導電通孔210完全填滿開口208。而上述開口208的深度、寬度及形狀可根據產品需求改變，其後所形成的導電通孔210例如圖中的單一通孔或者由溝渠與介層窗構成的雙重金屬鑲嵌結構(未繪示)。
另一方面，可藉由重複上述形成線路層之步驟102以及形成導電通孔之步驟104，製造出具有更多層別的多層線路。如圖2F至圖2G所示。
請參照圖2F，在基材200上的絕緣膠體層206上再形成另一圖案化膠體層212，其形成方式與材料均可參照圖案化膠體層202。所述圖案化膠體層212的位置可調整，只要能使後續形成的線路與導電通孔210電性接觸即可，較佳是圖案化膠體層212的側壁與導電通孔210的側壁齊平，以增進多層線路的良率。
然後，請參照圖2G，活化圖案化膠體層212內的第一觸發子，再以化鍍形成第二導電層214，因此能通過導電通孔210連接上、下層的第二導電層214與第一導電層204，而形成多層線路。
圖3是依照本發明之另一實施例的多層線路結構之剖面示意圖。
請參照圖3，本實施例的多層線路結構300包括基材302、位於基材302上的線路層304、覆蓋基材302與線路層304的絕緣膠體層306以及至少一導電通孔308。其中，線路層304由圖案化膠體層310與導電層312構成，而圖案化膠體層310與導電層312之間具有一界面314，且界面314例如實質上平行於基材302的表面。而導電通孔308則形成於絕緣膠體層306中並與所述導電層312電性連接。所述基材302、絕緣膠體層306、圖案化膠體層310、導電層312、導電通孔308等均可自上一實施例提到的材料、製程、尺寸等選擇適合的，故在此不再贅述。
以下，列舉幾個實驗來驗證本發明的功效，但本發明之範圍並不侷限於以下內容。
<實驗例一>
實驗例一是以凹版轉印製程為例，製作線路層。首先，使用凹板轉印的方式在聚亞醯胺(polyimide，PI)基材表面轉印圖案化膠體層，其組成為1g聚丙烯酸-環氧樹脂(polyacrylate-epoxy resin)(型號395購自chembridge)、0.1g苯酚(phenol)(型號：3760購自chembridge)及0.3g醋酸銀(購自SIGMA)及0.1克20nm二氧化鈦；組成中添加少量二氧化鈦可使圖案化膠體層的表面張力從23.8mN/m改變為25mN/m，進而減少金屬沉積所需時間。
接著，經加熱UV光照射5分鐘及烘烤5分鐘活化圖案化膠體層內的第一觸發子，其中第一觸發子即為醋酸銀。然後，以化學電鍍銅製程在圖案化膠體層表面成長一緻密銅層，其中化學電鍍銅製程所用的化學鍍液的成分為14.9g/L的硫酸銅(copper sulfate)、35.1g/L的EDTA以及10mL/L的甲醛(formaldehyde)，且化鍍時間為50分鐘。最終得到的線路層經SEM觀察可知，圖案化膠體層與銅層之間具有明顯的界面(如圖4)，且線路層的線寬僅8.9微米(如圖5)。
<實驗例二>
首先，在聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)基材表面印製線寬3微米的圖案化膠體層，此圖案化膠體層的組成為1克的聚丙烯酸酯-環氧樹脂 (polyacrylate-epoxy resin，型號395購自ChemBridge)、0.1克的苯酚(phenol，型號3760購自ChemBridge)、0.5克的醋酸銀(購自SIGMA)及作為表面張力調整劑BYK378(藥品型號)0.21克，以控制此圖案化膠體層的表面張力為37.6mN/m。
接著，以能量1.84J/cm2、波長365奈米的UV光源活化圖案化膠體層內的第一觸發子後，將基材浸入跟實驗例一相同的化學電鍍銅溶液中約30分鐘，完成線路層的製作。最終得到的線路層經SEM觀察，其線寬在3微米以下，如圖6所示。，且實測片電阻(sheet resistance)約為5Ω/□，基材穿透率(transmission)約為87.8%。
<實驗例三>
根據實驗例一的步驟製作線路層，然後在PI基材與銅層上塗佈絕緣膠體，其中絕緣膠體之製備是將0.5wt%的CuCl2溶解於甲醇中，再與50wt%的環氧樹脂均勻混合，其中還添加1wt%的色料(碳黑)。然後，通過加熱固化形成厚度為100μm的絕緣膠體層。
之後，以波長1064nm的氬氣雷射當作雷射源，直接在絕緣膠體層燒出開口，並暴露銅層以及活化絕緣膠體層內的部分的二觸發子(即CuCl2)，並藉由被活化的第二觸發子進行無電鍍銅製程，以於開口內形成導電通孔。最終得到的多層線路結構經SEM觀察，導電通孔明顯與銅層連接(如圖7)。
<實驗例四>
根據實驗例三的步驟製作線路層與導電通孔之後，重複實驗例一的步驟。然後經由SEM觀察，得到其中的導電通孔可進一步與上層的銅層連接，如圖8所示，並經實測第一層銅層經導電通孔至第二層銅層804的電阻僅0.007Ω。
綜上所述，本發明之多層線路的製作方法，是在基材上形成具有第一觸發子的圖案化膠體層，由於第一觸發子被活化後可藉由化鍍方式直接在圖案化膠體層上成長緻密的導電層，使得在線路微縮的情況下，導電層仍保有良好的導電特性，也不會出現黃光製程的切口(undercut)現象，良率得以提升。而且，在本發明的多層線路的製作方法中，還包括利用雷射在具有第二觸發子的絕緣膠體層中形成微小開口，並藉由被活化的第二觸發子形成導電通孔，絕緣膠體層內含0.1wt%~10wt%的第二觸發子，使得該絕緣膠體層的介電常數D k與介電損失D f仍保持絕緣材料的原來特性，因此在製作線路期間，可同時成為多層線路中的絕緣層並藉由搭配雷射鑽孔以及無電鍍製程，而能形成導線與微小導電通孔。因此本發明可以非黃光製程製作多層線路結構，解決黃光製程所衍生的環保、良率、成本及製程整合問題。另一方面，由於本發明的多層線路製作方法沒有需要高溫製程，因此相較於傳統多層線路的製作方法，還能避免因為熱而產生的漲縮問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100~104‧‧‧步驟
200、302‧‧‧基材
201‧‧‧被活化的第一觸發子
202、212、310‧‧‧圖案化膠體層
204‧‧‧第一導電層
206、306‧‧‧絕緣膠體層
208‧‧‧開口
209‧‧‧被活化的第二觸發子
210、308‧‧‧導電通孔
214‧‧‧第二導電層
300‧‧‧多層線路結構
304‧‧‧線路層
312‧‧‧導電層
314‧‧‧界面
圖1是依照本發明之一實施例的一種多層線路的製作流程之步驟圖。 圖2A至圖2G是圖1的製作流程之剖面示意圖。 圖3是依照本發明之另一實施例的多層線路結構之剖面示意圖。 圖4為實驗例一的線路層剖面SEM圖。 圖5是實驗例一的線路層俯視SEM圖。 圖6是實驗例二的導電層俯視SEM圖。 圖7是實驗例三的導電通孔之剖面SEM圖。 圖8是實驗例四的多層線路之剖面SEM圖。
300‧‧‧多層線路結構
302‧‧‧基材
304‧‧‧線路層
306‧‧‧絕緣膠體層
308‧‧‧導電通孔
310‧‧‧圖案化膠體層
312‧‧‧導電層
314‧‧‧界面

Claims (36)

  1. 一種多層線路的製作方法，包括：提供一基材；於該基材上形成線路層，包括：於該基材上形成圖案化膠體層，其中該圖案化膠體層包括60wt%~90wt%的高分子材料與10wt%~40wt%的第一觸發子，且該圖案化膠體層的表面張力小於等於45mN/m；活化該第一觸發子；以及藉由一化學鍍液與活化的該第一觸發子反應，以在該圖案化膠體層之表面成長導電層；以及形成導電通孔，包括：於該基材與該導電層上形成絕緣膠體層，其中該絕緣膠體層包括絕緣膠體與第二觸發子，該第二觸發子佔該絕緣膠體層的比例為0.1wt%~10wt%之間；利用雷射於該絕緣膠體層中形成至少一開口，暴露該導電層並活化部分該第二觸發子；以及藉由被活化的該第二觸發子進行無電鍍，以於該開口內形成該導電通孔。
  2. 如申請專利範圍第1項所述的多層線路的製作方法，其中形成該圖案化膠體層的方法包括凹版轉印、網版印刷、柔版印刷、凸版轉印或噴印。
  3. 如申請專利範圍第1項所述的多層線路的製作方法，其中該圖案化膠體層的線寬小於等於30微米。
  4. 如申請專利範圍第1項所述的多層線路的製作方法，其中該圖案化膠體層的厚度小於等於3微米。
  5. 如申請專利範圍第1項所述的多層線路的製作方法，其中該高分子材料包括壓克力系、環氧樹脂、酚類樹脂或其混合物。
  6. 如申請專利範圍第1項所述的多層線路的製作方法，其中該第一觸發子包括離子化合物、金屬粒子或其混合物。
  7. 如申請專利範圍第6項所述的多層線路的製作方法，其中該金屬粒子包括銅粒子、銀粒子或鈀粒子。
  8. 如申請專利範圍第6項所述的多層線路的製作方法，其中該金屬粒子包括奈米金屬粒子。
  9. 如申請專利範圍第1項所述的多層線路的製作方法，其中該第二觸發子包括有機金屬化合物、離子化合物、金屬螯合物、或能隙大於等於3電子伏特(eV)的半導體材料。
  10. 如申請專利範圍第6項或第9項所述的多層線路的製作方法，其中該離子化合物包括CuCl2、Cu(NO3)2、CuSO4、Cu(OAc)2、AgCl、AgNO3、Ag2SO4、Ag(OAc)、Pd(OAc)、PdCl2、Pd(NO3)2、PdSO4、Pd(OAc)2、FeCl2、Fe(NO3)2、FeSO4或[Fe3O(OAc)6(H2O)3]OAc。
  11. 如申請專利範圍第9項所述的多層線路的製作方法，其中該半導體材料是選自由氮化鎵、硫化鋅、碳化矽、氧化鋅、二 氧化鈦、氮化鋁鎵、氮化鋁、氧化鋁、氮化硼、氮化矽及二氧化矽所組成的群組中之一種或其組合。
  12. 如申請專利範圍第9項所述的多層線路的製作方法，其中該有機金屬化合物的結構為R-M-R’或R-M-X，其中R與R’各自獨立為烷基、芳香烴、環烷、鹵烷、雜環或羧酸；M是選自由銀、鈀、銅、金、錫、鋁、鎳及鐵中之一或其所組成的群組；X為鹵素化合物或胺類。
  13. 如申請專利範圍第12項所述的多層線路的製作方法，其中該有機金屬化合物的該結構中的R與R’中至少一個的碳數≧3。
  14. 如申請專利範圍第9項所述的多層線路的製作方法，其中該金屬螯合物是由一螯合劑螯合一金屬所組成，該螯合劑為吡咯烷二硫代氨基甲酸銨(Ammonium pyrrolidine dithiocarbamate,APDC)、乙二胺四乙酸(ehtylenediaminetetraacetic acid,EDTA)、N,N’-雙(羧基甲基)甘氨酸氨三乙酸(nitrilotriacetate acid,NTA)或二乙烯三胺五乙酸(diethylenetriamine pentaacetic acid,DTPA)。
  15. 如申請專利範圍第14項所述的多層線路的製作方法，其中該金屬選自由銀、鈀、銅、金、錫、鋁、鎳及鐵中之一或其所組成的群組。
  16. 如申請專利範圍第1項所述的多層線路的製作方法，其中該絕緣膠體包括聚苯醚(Polyphenylene Oxide,PPO)、雙馬來醯亞胺三嗪(Bismaleimide Triazine,BT)、環烯烴共聚物(Cyclo Olefin Copolymer,COC)、液晶高分子聚合物(Liquid Crystal Polymer,LCP)或環氧樹脂。
  17. 如申請專利範圍第1項所述的多層線路的製作方法，其中活化該第一觸發子的方法包括照射UV光、加熱製程或電漿製程。
  18. 如申請專利範圍第1項所述的多層線路的製作方法，其中形成該絕緣膠體層的方法包括塗佈、噴塗或刮塗。
  19. 如申請專利範圍第1項所述的多層線路的製作方法，其中該雷射之波長介於200nm-1100nm。
  20. 如申請專利範圍第1項所述的多層線路的製作方法，更包括重複形成該線路層以及形成該導電通孔之步驟。
  21. 一種多層線路結構，包括：基材；線路層，位於該基材上，該線路層由圖案化膠體層與導電層構成，該圖案化膠體層與該導電層之間具有一界面，其中該圖案化膠體層包括60wt%~90wt%的高分子材料與10wt%~40wt%的第一觸發子；絕緣膠體層，覆蓋該基材與該線路層，其中該絕緣膠體層具有絕緣膠體與第二觸發子，該第二觸發子佔該絕緣膠體層的比例為0.1wt%~10wt%之間；以及至少一導電通孔，形成於該絕緣膠體層中並與該導電層電性連接。
  22. 如申請專利範圍第21項所述的多層線路結構，其中該圖案化膠體層的線寬小於等於30微米。
  23. 如申請專利範圍第21項所述的多層線路結構，其中該圖案化膠體層的厚度小於等於3微米。
  24. 如申請專利範圍第21項所述的多層線路結構，其中該界面實質上平行於該基材的表面。
  25. 如申請專利範圍第21項所述的多層線路結構，其中該高分子材料包括壓克力系、環氧樹脂、酚類樹脂或其混合物。
  26. 如申請專利範圍第21項所述的多層線路結構，其中該絕緣膠體包括聚苯醚(PPO)、雙馬來醯亞胺三嗪(BT)、環烯烴共聚物(COC)、液晶高分子聚合物(LCP)或環氧樹脂。
  27. 如申請專利範圍第21項所述的多層線路結構，其中該第一觸發子包括離子化合物、金屬粒子或其混合物。
  28. 如申請專利範圍第27項所述的多層線路結構，其中該金屬粒子包括銅粒子、銀粒子或鈀粒子。
  29. 如申請專利範圍第27項所述的多層線路結構，其中該金屬粒子包括奈米金屬粒子。
  30. 如申請專利範圍第27項所述的多層線路結構，其中該第二觸發子包括有機金屬化合物、離子化合物、金屬螯合物、或能隙大於等於3電子伏特(eV)的半導體材料。
  31. 如申請專利範圍第27項或第30項所述的多層線路結構，其中該離子化合物包括CuCl2、Cu(NO3)2、CuSO4、Cu(OAc)2、AgCl、AgNO3、Ag2SO4、Ag(OAc)、Pd(OAc)、PdCl2、Pd(NO3)2、 PdSO4、Pd(OAc)2、FeCl2、Fe(NO3)2、FeSO4或[Fe3O(OAc)6(H2O)3]OAc。
  32. 如申請專利範圍第30項所述的多層線路結構，其中該半導體材料是選自由氮化鎵、硫化鋅、碳化矽、氧化鋅、二氧化鈦、氮化鋁鎵、氮化鋁、氧化鋁、氮化硼、氮化矽及二氧化矽所組成的群組中之一種或其組合。
  33. 如申請專利範圍第30項所述的多層線路結構，其中該有機金屬化合物的結構為R-M-R’或R-M-X，其中R與R’各自獨立為烷基、芳香烴、環烷、鹵烷、雜環或羧酸；M是選自由銀、鈀、銅、金、錫、鋁、鎳及鐵中之一或其所組成的群組；X為鹵素化合物或胺類。
  34. 如申請專利範圍第33項所述的多層線路結構，其中該有機金屬化合物的該結構中的R與R’中至少一個的碳數≧3。
  35. 如申請專利範圍第30項所述的多層線路結構，其中該金屬螯合物是由一螯合劑螯合一金屬所組成，該螯合劑為吡咯烷二硫代氨基甲酸銨(APDC)、乙二胺四乙酸(EDTA)、N,N’-雙(羧基甲基)甘氨酸氨三乙酸(NTA)或二乙烯三胺五乙酸(DTPA)。
  36. 如申請專利範圍第35項所述的多層線路結構，其中該金屬選自由銀、鈀、銅、金、錫、鋁、鎳及鐵中之一或其所組成的群組。
TW104135354A 2015-10-28 2015-10-28 多層線路的製作方法與多層線路結構 TWI574595B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104135354A TWI574595B (zh) 2015-10-28 2015-10-28 多層線路的製作方法與多層線路結構
US14/981,878 US9468095B1 (en) 2015-10-28 2015-12-28 Manufacturing method of multilayer wiring and multilayer wiring structure
CN201610033586.0A CN106658935B (zh) 2015-10-28 2016-01-19 多层线路的制作方法与多层线路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104135354A TWI574595B (zh) 2015-10-28 2015-10-28 多層線路的製作方法與多層線路結構

Publications (2)

Publication Number Publication Date
TWI574595B true TWI574595B (zh) 2017-03-11
TW201715927A TW201715927A (zh) 2017-05-01

Family

ID=57046409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135354A TWI574595B (zh) 2015-10-28 2015-10-28 多層線路的製作方法與多層線路結構

Country Status (3)

Country Link
US (1) US9468095B1 (zh)
CN (1) CN106658935B (zh)
TW (1) TWI574595B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643534B (zh) * 2018-02-07 2018-12-01 欣興電子股份有限公司 線路板結構及其製作方法
US11205642B2 (en) 2019-07-04 2021-12-21 National Taipei University Of Technology Twistable light emitting diode display module

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661947B (zh) 2017-11-17 2019-06-11 財團法人工業技術研究院 凹版轉印機台
CN108099358B (zh) * 2017-12-28 2020-11-24 广州云普电子科技有限公司 一种能够提高电气性能的覆铜板加工方法
US20200263056A1 (en) * 2019-02-19 2020-08-20 AGC Inc. Polishing composition and polishing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201519724A (zh) * 2013-11-01 2015-05-16 Ind Tech Res Inst 形成金屬線路的方法、用以形成金屬線路的液態觸發材料及金屬線路結構
TW201526051A (zh) * 2013-10-22 2015-07-01 Samsung Electro Mech 多層陶瓷電子組件及具有該電子組件的印刷電路板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ID19337A (id) * 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
WO1999044403A1 (fr) 1998-02-26 1999-09-02 Ibiden Co., Ltd. Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins
US6471805B1 (en) 1998-11-05 2002-10-29 Sarnoff Corporation Method of forming metal contact pads on a metal support substrate
CA2430253C (en) 2000-12-15 2011-04-26 The Arizona Board Of Regents Method for patterning metal using nanoparticle containing precursors
WO2006085669A1 (en) 2005-02-08 2006-08-17 Fujifilm Corporation Metallic pattern forming method, metallic pattern obtained thereby, printed wiring board using the same, and tft wiring board using the same
JP4903479B2 (ja) * 2006-04-18 2012-03-28 富士フイルム株式会社 金属パターン形成方法、金属パターン、及びプリント配線板
US8156645B2 (en) 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
JP5129077B2 (ja) * 2008-09-30 2013-01-23 富士フイルム株式会社 配線形成方法
KR100983219B1 (ko) 2008-12-05 2010-09-20 조근호 직접인쇄방식에 의한 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
TWI466604B (zh) 2008-12-08 2014-12-21 Unimicron Technology Corp 線路板及其製程
KR20100090628A (ko) 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
TW201352095A (zh) 2012-06-11 2013-12-16 Unimicron Technology Corp 線路板及其製作方法
CN103635035B (zh) 2012-08-29 2016-11-09 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
TWI489342B (zh) 2012-12-26 2015-06-21 Ind Tech Res Inst 凹版轉印組合物及凹版轉印製程

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201526051A (zh) * 2013-10-22 2015-07-01 Samsung Electro Mech 多層陶瓷電子組件及具有該電子組件的印刷電路板
TW201519724A (zh) * 2013-11-01 2015-05-16 Ind Tech Res Inst 形成金屬線路的方法、用以形成金屬線路的液態觸發材料及金屬線路結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643534B (zh) * 2018-02-07 2018-12-01 欣興電子股份有限公司 線路板結構及其製作方法
US11205642B2 (en) 2019-07-04 2021-12-21 National Taipei University Of Technology Twistable light emitting diode display module

Also Published As

Publication number Publication date
CN106658935B (zh) 2019-04-19
US9468095B1 (en) 2016-10-11
TW201715927A (zh) 2017-05-01
CN106658935A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
TWI574595B (zh) 多層線路的製作方法與多層線路結構
TWI737852B (zh) 以催化積層或黏著劑整合積體電路晶圓
US10806029B2 (en) Catalytic circuit board with traces and vias
US8071887B2 (en) Printed circuit board and method for manufacturing same
EP2869309A1 (en) Method for forming metal circuit, liquid trigger material for forming metal circuit and metal circuit structure
US10051737B2 (en) Multilayer circuit structure
US11406024B2 (en) Multi-layer circuit board with traces thicker than a circuit board
US20200008306A1 (en) UV curable Catalytic Adhesive for Circuit Boards with Traces and Vias
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
US20240215150A1 (en) Package component
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
US11924965B2 (en) Package component and forming method thereof
US20240179847A1 (en) Palladium plating catalyst layer by laser induced forward transfer
WO2018089798A1 (en) Integrated circuit wafer integration with catalytic laminate or adhesive
TW200845333A (en) Method for manufacturing high density core layer of thin plate