KR100811620B1 - 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 미세회로 형성을 위한 인쇄회로기판의 제조공정에 관한 것으로서, 보다 상세하게는 제조공정이 복잡하고 비효율적이며 제조원가 및 제조경비가 많이 소비될 뿐만 아니라 12~18㎛의 넓은 두께를 갖는 동(Cu) 박판과 환경오염의 문제가 있는 무전해 화학 동(Cu)을 이용하여 미세회로 형성이 어려운 문제점을 해결하기 위하여 진공이온보조반응방법으로 소수성을 띠는 인쇄회로기판의 표면을 친수성으로 개질함과 동시에 진공피막증착방법을 적용하여 친수성으로 개질된 인쇄회로기판에 0.15~0.5㎛ 두께, 전기저항 0.5Ω/m이하의 동 피막을 증착한 후 그 위에 미세회로 구현을 위한 전기 동(Cu)도금 함으로써, 제조원가 및 제조경비를 대폭 절감하고, Line/Space가 10㎛이하의 고밀도 미세회로를 형성할 수 있는 인쇄회로기판 제조방법에 관한 것이다.

인쇄회로기판, 세미 어디티브, 빌드 업, 블라인드 홀, 미세회로, 파인패턴, 파인피치, 플라스마 스퍼터링, 이온 플래팅, 이온보조반응

Description

인쇄회로기판의 제조방법{Manufacturing method of Printed circuit board}

도 1은 종래의 빌드업(Build Up)제조공법에 의한 제조공정을 나타낸 순서도

도 2a는 종래의 빌드업(Build Up)제조공법으로 새로운 층을 쌓아서 기판을 만들어 가는 과정으로 이미 제작되어진 내층 회로를 나타내는 도면

도 2b는 종래의 제조공정에서 절연 층과 동(Cu) 박판을 형성한 도면

도 2c는 종래의 제조공정에서 윈도우를 형성한 도면

도 2d는 종래의 제조공정에서 비아 홀과 관통 홀을 형성한 도면

도 2e는 종래의 제조공정에서 무전해 화학 동(Cu) 도금이 형성된 도면

도 2f는 종래의 제조공정에서 전기(전해)동(Cu) 도금이 형성된 도면

도 2g는 종래의 제조공정에서 감광성 드라이 필름을 마스킹한 도면

도 2h는 종래의 제조공정에서 불필요한 동(Cu) 박판과 동(Cu) 도금을 부식시켜 회로를 형성한 도면

도 2i는 종래의 제조공정에서 감광성 드라이 필름을 제거하여 완성된 도면

도 3a는 종래의 제조공정에서 형성된 다층 인쇄회로기판의 숏트 불량을 보여주는 사진

도 3b는 종래의 제조공정에서 형성된 다층 인쇄회로기판에서 비워져 있는 비아 홀의 모습을 보여주는 사진

도 4는 본 발명의 실시 예로 다층 인쇄회로기판의 공정 순서를 나타내는 순서도

도 5a는 본 발명에 의한 제조공정에서 새로운 층을 쌓아서 기판을 만들어 가는 과정으로 이미 제작된 내층 회로를 나타내는 도면

도 5b는 본 발명에 의한 제조공정에서 내층 기판 양면에 절연 층만을 적층한 도면

도 5c는 본 발명에 의한 제조공정에서 관통 홀과 비아 홀을 형성한 도면

도 5d는 본 발명에 의한 제조공정에서 표면개질 처리 후 동(Cu) 피막을 형성한 도면

도 5e는 본 발명에 의한 제조공정에서 감광성 드라이 필름을 마스킹한 도면

도 5f는 본 발명에 의한 제조공정에서 관통 홀, 비아 홀과 회로 부분에 전기(전해)동(Cu) 도금한 도면

도 5g는 본 발명에 의한 제조공정에서 감광성 드라이 필름을 제거한 도면

도 5h는 본 발명에 의한 제조공정에서 동 피막을 제거하여 미세회로를 형성한 도면

도 6a는 본 발명에 의해 형성된 미세회로 패턴의 사진

도 6b는 본 발명에 의해 형성된 블라인드 홀의 섹션사진

도 7은 인쇄회로기판 표면개질 진공실의 기술적 구성을 도시한 도면

도 8a는 본 발명에 의한 진공이온보조반응방법으로 PVDF표면을 전 처리한 실시 예에서 접촉각 변화를 나타낸 그래프

도 8b는 본 발명에 의한 진공이온보조반응방법으로 PVDF표면을 전 처리한 실시 예에서 표면에너지, 극성에너지 및 분산에너지 변화를 나타낸 그래프

도 8c는 본 발명에 의한 진공이온보조반응방법으로 PVDF표면을 전 처리한 실시 예의 (a)O1s 궤도 전자에 의한 XPS스펙트럼과 (b)C1s 궤도에 대한 XPS결과를 나타낸 그래프

도 9a는 본 발명에 의한 플라스마 이온 스퍼터링(Plasma ion sputtering)법에 의한 전도성금속 피막진공증착 진공실의 기술적 구성을 도시한 도면

도 9b는 본 발명에 의한 플라스마 이온이 타겟가격에 의한 피막증착 작용원리를 도시한 도면

도 10은 본 발명에 의한 이온 빔에 의한 이온도금방법에 의한 전도성금속 피막진공증착 진공실의 기술적 구성을 도시한 도면

도 11은 본 발명에 의한 플라스마 이온 스퍼터링 후 전기(전해)동(Cu) 도금된 블라인드 홀의 도금 검사 사진

도 12는 본 발명에 의한 플라스마 이온 스퍼터링 후 전기(전해)동(Cu) 도금된 관통 홀의 도금 검사 사진

도 13은 본 발명의 플라스마 이온 스퍼터링 방법에 의한 접착력 시험 사례를 나타낸 그래프

도 14는 본 발명의 이온 빔에 의한 이온도금방법에 의한 접착력 시험 사례를 나타낸 그래프

도 15는 관통 홀 및 블라인드 홀이 구성된 절연 층과 인쇄회로기판 위에 본 발명에 의한 진공이온보조반응방법과 진공피막증착방법으로 동(Cu)을 비롯한 전도성금속 피막을 형성하여 인쇄회로기판 위에 접착 적층한 도면

도 16은 본 발명에 의한 방법으로 동(Cu) 피막을 형성한 절연 층과 인쇄회로기판에 전기(전해)동(Cu) 도금한 도면

<도면의 주요 부분에 대한 부호의 설명>

A:회로기판 1:절연 층

2:동(Cu) 박판 3:윈도우

4:비아 홀(Via Hole) 4a:블라인드 홀(Blind Hole)

5:관통 홀(Through Hole) 6:무전해 화학 동(Cu)

6a:동(Cu) 피막 7:전기(전해)동(Cu) 도금

8:감광성 드라이 필름(Dry Film Resistor) 9:회로패턴

10, 20, 30:진공실 11, 31:RF 또는 DC전원

12, 32: RF 또는 DC 이온 빔 13, 33:반응가스 공급 부

14, 24:전원 공급 부 25, 35:타겟

26, 36:자성캐소드 17, 27, 37:회로기판

18: 가스 이온 28:Plasma & Ar+ 이온

29:전도성금속이온

본 발명은 미세회로 형성을 위한 인쇄회로기판의 제조공정에 관한 것으로서, 보다 상세하게는 진공이온보조반응방법으로 소수성을 띠는 인쇄회로기판의 표면을 친수성으로 개질함과 동시에 진공피막증착방법을 적용하여 친수성으로 개질된 인쇄회로기판에 0.15~0.5㎛ 두께, 전기저항 0.5Ω/m이하의 동 피막을 증착시킴으로써, 제조원가 및 제조경비를 대폭 절감하고, Line/Space가 10㎛이하의 고밀도 미세회로를 형성할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.

일반적으로 인쇄회로기판(PCB:Printed Circuit Board)이란 여러 종류의 부품을 탑재하기 위해 페놀수지 또는 에폭시 수지로 된 평판 위에 도체 회로를 형성시킨 것으로서 전자부품을 전기적으로 연결하여 전원 등을 공급하는 배선의 역할과 전자부품을 기계적으로 고정시켜 주는 역할을 동시에 담당하는 전자부품이다.

이러한 인쇄회로기판은 TV, 냉장고, 컴퓨터 등의 모든 전자제품에 기본적으로 장착되는 것은 물론이고 최근 사용이 급격히 늘고 있는 이동전화 등의 모바일 제품과 IC패케지 등의 분야에서도 필수적으로 사용되고 있으며, 전자기술의 발달로 전자제품의 추세가 '중후장대'에서 '경/박/단/소/화'로 소형화, 경량화 됨에 따라 여기에 들어가는 인쇄회로기판 또한 경/박/단/소화 되어가고 있다.

이러한 상황에 따라 회로 도체를 중첩하여 만드는 다층 인쇄회로기판이 개발된 이래, 최근에는 다층 인쇄회로기판의 라인/스페이스(Line/Space), 및 홀(Hole)의 크기를 축소하여 고밀도화 시키는 연구가 활발하게 진행되고 있으며, 그 중에서도 빌드업(Build-Up), 세미어디티브 다층 인쇄회로기판이 개발되어 널리 사용되고 있다.

현재 일반적으로 실시하고 있는 다층 인쇄회로기판 제조방법의 하나인 빌드업(Build Up)공정에 대한 세부제조방법을 도 1 내지 도 2i를 참조하여 설명한다.

우선, 도 2a에 도시된 바와 같이 다층 인쇄회로기판의 빌드 업(Build Up)제조 공법으로 새로운 층을 쌓아서 기판을 만들어 가는 과정으로 이미 제작된 내층 회로에 도 2b에 도시된 바와 같이 기존에 만들어진 내층기판(A) 양면에 새로운 절연 층(1)과 동(Cu) 박판(2)을 합치하여 Hot Press M/C로 적층하고, 도 2c에 도시된 바와 같이 비아 홀(4)을 가공하기 위한 자리의 동(Cu) 박판(2)을 화학약품으로 부식시켜 윈도우(3)를 형성한 뒤, 도 2d에 도시된 바와 같이 메카니칼 CNC Drill로 관통 홀(5)을 가공하고 레이저 드릴로 비아 홀(4)을 가공하며, 도 2e에 도시된 바와 같이 가공된 관통 홀(5)과 비아 홀(4) 내벽에 무전해 화학 동(6)(Cu)을 도금하고, 도 2f에 도시된 바와 같이 기판표면 전체에 전기(전해)동(Cu) 도금(7)을 한 뒤, 도 2g에 도시된 바와 같이 회로 형성을 위해 필요한 부분만을 감광성 드라이 필름(8)으로 마스킹하여 도 2h에 도시된 바와 같이 화학약품으로 불필요한 동(Cu) 박판(2)과 전기(전해)동(Cu) 도금(7)을 부식시켜 회로를 형성하고, 마지막으로 도 2i에 도시된 바와 같이 마스킹 되어진 감광성 드라이 필름(8)을 제거하여 회로패턴(9)을 완성한다.

그러나, 상기와 같은 종래의 다층 인쇄회로기판의 구조는 회로연결을 위한 비아 홀(4)이 비워져 있고, 회로를 연결하기 위해서는 비아 홀(4) 주변으로 랜드가 필요하게 되며, φ150㎛인 비아 홀(4)의 크기에 비해 φ250㎛인 랜드가 더 크기 때문에 랜드가 최 외층의 공간을 많이 차지하는 문제점이 있다.

나아가 이러한 문제점으로 인해 인쇄회로기판에 회로를 설계할 공간이 줄어들게 되고 결국 회로의 고밀도화, 고집적화, 일체화 및 소형화에 부합한 미세회로를 형성하기 어렵게 되는 문제점이 있다.

그리고 상기한 종래 제조방법에서는 다음과 같은 문제점을 더 가지고 있다.

먼저, 내층 기판에 절연 층(1)과 동(Cu) 박판(2)을 적층하는 과정(도 2a참조)에서 새로운 층을 형성하기 위해서 절연 층(1) 위에 12~18㎛두께의 두꺼운 동(Cu) 박판(2)을 올려놓고 Hot Press M/C에서 진공상태로 높은 온도(190℃)와 압력에 의해 절연 층(1)이 녹으면서 동(Cu) 박판(2)과 결합시켜 새로운 층을 형성하기 때문에 최 외층의 공간을 많이 차지하여 라인/스페이스가 25㎛이상이 되는 문제점이 있다.

또한, 비아 홀(4)을 가공하기 위한 자리의 동(Cu) 박판(2)을 화학약품으로 부식시키는 과정(도 2b참조)에서 관통 홀(5)은 보통 φ0.2mm이상 되는 홀로써 100,000rpm이상으로 고속 회전하는 메카니칼 CNC 드릴 M/C로 홀을 가공하며, 비아 홀(4)은 φ100㎛이하의 작은 크기의 홀로 층간 결합만을 목적으로 레이저 빔으로 홀을 형성하는바, 레이저 빔의 특성상 레진 및 에폭시 및 폴리이미드 등 소수성 내열, 내약품성의 고분자계열의 절연 층(1)은 홀 가공이 가능하나, 동(Cu) 박판(2)은 홀 가공이 불가능하므로 이미지공법으로 레이저 홀이 가공될 부분에 미리 동(Cu) 박판(2)을 에칭(부식)하여 절연 층(1)을 노출하는 과정을 더 실시해야 하는 문제점이 있다.

그리고, 무전해 화학 동(6)(Cu)을 도금하는 과정(도 1d참조)에서, 에폭시 및 폴리이미드 등 소수성 내열, 내약품성의 고분자계열의 절연 층(1)에는 전기가 통하지 않기 때문에 전기(전해)동(Cu) 도금(7)이 형성될 수 없기에 (탈지-소프트에칭-프리 팁-화학환원촉매제(엑셀레이터), 화학 동(6)(Cu) 도금 순으로)그 공정이 매우 복잡한 무전해 화학 동(6)(Cu) 도금과정을 더 실시해야할 뿐만 아니라, 이 과정에서 사용되는 화학환원촉매반응으로 인해 환경오염을 야기하고, 국제회로협회(IPC) 표준규격기준에 미달하는 매우 낮은 화학 동(6)(Cu)의 접착력으로 인해 전기전자제품회로에 적용하기에는 제품의 수명과 직결한 회로의 손상이 우려되고 신뢰성이 떨어지는 문제점이 있다.

또한, 기판표면 전체에 전기(전해)동(Cu) 도금(7)하는 과정(도 1e참조)에서 유산동액에 인쇄회로기판을 넣고 직류전원을 인가하여 기판표면과 홀 내부에 필요 한 두께로 전기(전해)동(Cu) 도금(7)을 실시하는데, 통상적으로 기판 홀 내부 도금두께는 20㎛정도를 요구하나, 기판표면은 기존 동(Cu) 박판(2) 위에 도금되기 때문에 보통 32~38㎛의 두꺼운 기판표면두께를 형성할 수밖에 없어 에칭 공정의 특징상 상하부위의 불균형 에칭으로 인하여 미세회로 형성 인쇄회로기판 제조가 불가능한 문제점이 있다. 즉, 회로형성을 위해서는 회로 외의 불필요한 도금부분을 에칭(Etching)방법으로 제거해야 하는데, 기판표면 두께가 32㎛이상으로 너무 두꺼워 회로 상부와 하부의 에칭 량이 서로 달라짐으로 인해 상부는 에칭 량이 많아 회로 폭이 많이 제거되어 감소하나, 하부의 바닥부분은 에칭 조건이 어려워 미 에칭 부분이 발생하게 되어 회로 하단부의 숏트 불량을 발생시키는 문제점이 있다.

실제로 도면 3a와 3b는 회로 하단부의 숏트 불량이 발생한 부분을 도시한 것으로 이는 미세회로를 형성하는데 있어서 가장 큰 문제점으로 나타나고 있다.

특히, 종래 제조방법에 있어서 패널(Panel)공법으로 기판전체를 전기(전해)동(Cu) 도금(7)하여 회로가 형성되지 아니한 부분까지 동(Cu) 도금한 뒤 다시 에칭으로 불필요한 동(Cu) 도금부위를 제거하는 과정은 복잡하고 비효율적일 뿐만 아니라 제조원가의 상승으로 인해 가격경쟁력을 떨어뜨리는 문제점이 있고, 무전해 화학 동(6)(Cu) 도금을 사용하기 때문에 이로 인해 환경오염의 문제를 동반하는 문제점이 발생한다.

더욱이 상기에서 언급한 제조공정은 비단 빌드 업공법의 다층 인쇄회로기판 에 국한된 것이 아니라 단면, 양면 및 다층(MLB:Multi Layer Board)등 대부분의 인쇄회로기판 제조공정에 보편적으로 실시하고 있는 방법으로서 인쇄회로기판을 제조하는 다양한 종류의 회로기판에 해당하는 문제점이다.

따라서, 전기전자제품의 '경/박/단/소' 및 고밀도화, 고집적화, 일체화로 발전하는 인쇄회로 기술추세(Technology Trend)에 부응하도록 인쇄회로기판을 파인패턴(Fine Pattern)화, 파인피치(Fine Pitch)화 할 수 있는 제조방법의 필요성이 절실히 요구되고 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 제조공정을 대폭축소 하여 제조원가 및 제조경비를 대폭 절감하는 한편, 고밀도 미세회로를 형성하여 회로를 소형화 고밀도화 고집적화하는 인쇄회로기판 제조방법을 제공하는데 제1목적이 있다.

그리고, 플라스마 이온(Plasma Ion Sputtering) 또는 이온 빔으로 발생시킨 이온(Ion Plating by Ion Beam)을 응용한 "진공피막증착방법"을 적용하여 0.15~0.5㎛의 얇은 동(Cu) 피막을 형성함으로써, 라인/스페이스를 10㎛이하로 제조하여 미세회로 형성 가능한 설계자유도의 폭을 대폭 넓게 하는데 제2목적이 있다.

또한, 회로연결을 위한 비아 홀(4) 주변으로 랜드를 좁게 형성하여도 회로를 충분히 연결할 수 있도록 비아 홀(4)의 가운데 부분의 공간을 전기(전해)동(Cu) 도 금(7)으로 메워 블라인드 홀을 형성하는데 제3목적이 있다.

그리고, 'Green PCB인증제도(RoHS)'에 부합한 무공해 친환경적 기술방법과 공법 중의 하나인 "진공이온보조반응방법"을 응용하여 인쇄회로기판의 표면을 개질하여 접착력을 획기적으로 향상하여 접착력이 강한 얇은 동(Cu) 피막을 형성함으로써, 환경오염을 방지하고 국제회로협회(IPC), 선진국의 표준규격의 기준을 만족하는 매우 높은 접착력으로 이를 전기전자제품회로에 적용하여 제품의 수명과 신뢰성을 향상시키는데 제4목적이 있다.

또한, 패턴(Pattern)도금으로 홀과 회로부분을 전기(전해)동(Cu) 도금함으로써, 회로가 필요한 부분만 동(Cu) 도금할 수 있어 파인패턴(Fine Pattern), 파인피치(Fine Pitch)가 가능하도록 하는데 제5목적이 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 회로기판에 전기(전해)동(Cu) 도금이 가능하도록 인쇄회로기판과 홀의 표면에 진공 이온보조반응방법에 의한 표면개질 처리를 하고 진공피막증착방법으로 동시 일괄공정으로 인쇄회로기판 표면 및 홀 내부에 얇은 동(Cu) 피막을 접착하여 0.15~0.5㎛의 동(Cu) 피막을 형성하는 단계와; 회로형성을 위해 감광성 드라이 필름으로 마스킹 하는 단계와; 패턴도금으로 회로부분과 비아 홀을 전기(전해)동(Cu) 도금하는 단계와; 감광성 드라이 필름을 제거하여 회로패턴을 형성하는 단계; 및 절연 층 표면에 진공증착된 동(Cu) 피막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명의 목적 달성을 위한 실시 예를 첨부된 도면에 따라 상세히 설명하다.

도 4는 본 발명의 실시 예로 다층 인쇄회로기판의 공정 순서를 나타내는 순서도 이고, 도 5a 내지 도 5h는 본 발명에 의한 실시 예로 다층 인쇄회로기판의 제조 공정을 단계별로 도시한 도면이다.

도 5a에 도시된 기존에 만들어진 내층 기판(A) 양면에 도 5b에 도시된 바와 같이 새로운 절연 층(1)만을 적층 하는 단계와; 도 5c에 도시된 바와 같이 층간 전기적 연결을 위하여 관통 홀(5)(Through Hole)과 비아 홀(4)(Via Hole)을 가공하는 단계와; 도 5d에 도시된 바와 같이 회로기판(A)의 표면과 홀(4, 5) 내벽에 '진공이온보조반응방법'으로 기판을 표면개질 처리한 후 동시 일괄공정으로 '진공피막증착방법'으로 기판표면과 홀 내부에 얇은 동(Cu) 피막(6a)을 접착하여 0.15~0.5㎛의 동(Cu) 피막(6a)을 형성하는 단계와; 도 5e에 도시된 바와 같이 회로패턴(9) 형성을 위해 필요한 부분에만 감광성 드라이 필름(8)으로 마스킹 하는 단계와; 도 5f에 도시된 바와 같이 패턴도금으로 회로부분과 관통 홀(5), 및 비아 홀(4)을 전기(전해)동(Cu) 도금(7)하는 단계와; 도 5g에 도시된 바와 같이 상기 감광성 드라이 필름(8)을 제거하는 단계; 및 도 5h에 도시된 바와 같이 절연 층(1) 표면에 진공 증착된 동(Cu) 피막(6a)을 제거하는 단계를 포함하여 이루어진다.

인쇄회로기판 소재로 많이 사용되는 에폭시 및 폴리이미드 등 소수성 고분자 계열의 소재는 내열성, 내약품성에 강한 소재로서 신축성의 변화가 거의 없으며, 화학구조상 매우 안정한 소수성의 전기적 부도체이다. 특히, 극성을 띠지 않는 소수성이기 때문에 접착력이 매우 불량하다. 하지만, 물과 친한 성질을 의미하는 접착력이 우수한 친수성은 물이 극성물질임을 고려할 때 회로기판 표면이 극성 그룹을 포함하고 있는 화학구조이어야 기판표면 에너지가 최소화되어 전도성금속 등 이종 간 접착력이 우수하게 된다.

따라서, 회로기판과 그 기판에 형성된 홀 내부표면이 동(Cu) 을 비롯한 전도성금속과의 접착력 향상을 위해 소수성의 회로기판 표면과 홀 내부를 친수성 소재로 표면개질 처리하여 다층 회로기판과 홀 내부에 증착된 동(Cu)을 비롯한 전도성금속과 이들 소재 간의 접착력(Peel Strength)이 국제회로협회(IPC) 및 선진국의 표준규격기준이상으로 향상시키기 위해 '진공이온보조반응방법'으로 회로기판의 표면을 개질처리 한다.

이러한 '진공이온보조반응방법'을 실시하기 위한 진공실(11)의 기술적 구성과 작용 원리를 도 7을 참조하여 설명한다.

내열성, 내약품성이 우수한 에폭시(Epoxy), 폴리이미드(Poly-imide), 실리콘(Silicone),세라믹(Ceramics), 알루미늄(Aluminium), 아크릴(Acryl), PVC, 페놀(Phenol), 비트레진(Bitresin), 폴리에스테르, 절연 및 접착제 등 고분자계열의 소수성소재로 구성된 다층 인쇄회로기판(17)을 진공실(10) 내에 두고, 상기 다층 인쇄회로기판(17)과 대향 하는 위치에 이온 빔(12)을 설치하며, 반응가스 공급부(13)를 상기 이온 빔(12)에 연결한 뒤, 진공실(11)의 진공도를 10^-4Torr로 하고 이온 밀도와 파워, 이온조사량과 시간 등을 조정하여 이온 빔(12)을 통해 발생되는 반응가스 이온(18)들이 대향 방향에 위치한 상기 다층 인쇄회로기판(17)으로 균일하게 조사 되도록 설치 구성한다.

이렇게 구성된 진공도 10^-4Torr의 진공실(11)에서 소수성 소재의 다층인쇄회로기판(17)의 화학적 구성에 따라 적합한 가스 이온을 선택하여 사용할 수 있게 연결 배치하면, 선택된 가스 이온(18)들의 조사량과 밀도 및 인가하는 에너지 등에 의하여 소수성의 다층 인쇄회로기판(17)의 표면이 -C-0-, 카르보닐기 [-(C=O)-] 혹은 카르복실기 [-(C=O)-O-]등과 같은 극성그룹 (혹은 친수성 작용기)을 형성시켜 친수성 소재기판으로 균일한 표면개질을 얻어 이종 간의 물질과 강한 접착력을 나타내게 된다.

그리고, 건식(진공) 표면개질 처리방법인 상기 이온보조 반응법을 사용함으로써 다른 표면개질 처리방법과는 달리, 낮은 에너지 사용으로 기판에 손상 없이 아주 얇은 표면만을 개질하고, 공정 후에도 추가적인 부산물이 없을 뿐만 아니라 매우 환경 친화적이며, 이종 간 접착력이 우수하게 된다.

본 발명의 진공이온보조반응방법에 의한 친수성 표면개질 실시 사례를 도 8a 내지 8c를 참조하여 살펴본다.

화학 구조적으로 매우 안정한 물질이며 고분자 화합물로서 가장 접착력이 약한 소수성의 특성을 갖는 PVDF 필름에 이온 빔을 사용한 이온보조반응법으로 필름 표면을 처리하고, 친수성 혹은 소수성의 특성을 판별하는 가장 간단하고 쉬운 방법 중의 하나인 물의 접촉각을 측정(Water Drop Contact Angle Test)하여 표면개질을 확인하였다.

그 결과 도 8a에서와 같이 표면개질 처리된 PVDF 필름의 물에 대한 접촉 각이 당초 75°이던 것이 이온조사량(1×10¹⁵ions/cm²)에서 접촉각 30°이하로 최적의 표면처리 효과를 얻을 수 있음을 확인할 수 있고, 도 8b에서는 접촉 각이 가장 낮은 이온조사량(1×10¹⁵ions/cm²)지점에서 표면에너지 그래프와 극성에너지 그래프는 각각 64mJ/m²와 38mJ/m²로 최대가 됨을 확인할 수 있다.

특히, 도 8a에서는 산소 분위기에서 아르곤 이온조사의 경우는 이온만을 조사한 경우에 비해 거의 모든 이온 조사량에서 PVDF의 접촉각은 20°정도 작게 나타나 더욱 효과적인 것을 알 수 있다.

이러한 사실을 확인하기 위해 표면개질 처리하지 않은 PVDF시료와 이온 빔을 응용하여 표면개질 처리된 PVDF시료를 XPS실험으로 관찰한 결과 도 8c와 같이 표면 전 처리하지 않은 PVDF시료에서는 산소가 검출되지 않았지만, 이온빔으로 표면개질 처리된 PVDF 표면에서는 다량의 산소가 검출되었고, 이온보조반응법으로 표면개질 처리된 PVDF시료에서 검출된 산소는 접촉각의 감소와 표면에너지의 증가에 크게 기여하는 것을 알 수 있다.

한편, 상기 "진공피막증착방법"의 물리적 진공증착기술 방법에는 크게 ①'플라스마 이온 응용 스파터링(Plasma Ion Sputtering)방법', ②'이온 빔에 의한 이온도금(Ion Plating by Ion Beam)방법', 및 ③'진공증기증착(Evaporation by Ion Beam)방법'이 있다.

여기서, 상기 ①'플라스마 이온 스파터링방법'은 상기 표면개질 진공실(11)과 별도의 피막증착 진공실(21)의 두 개의 진공실을 필요로 하는 반면 가장 우수한 접착력을 갖는 다층 인쇄회로기판을 제조할 수 있는 장점이 있고, 상기 ②'이온 빔에 의한 이온도금방법'은 증착 피막간의 접착력이 상기 ①'플라스마 이온 스파터링방법'에 의한 접착력(Peel Strength Results)에 미치지 못하지만 상기 표면개질 진공실(11)없이 피막증착 진공실(21) 하나만으로 RF 또는 DC전원(21)설치 연결한 이온 빔(23)을 설치 구성하여 이온 빔(13)에 의한 이온 도금방법으로 다층 인쇄회로기판(27)에 얇은 피막을 형성할 수 있다.

하지만, 이온 빔(13)에 의하여 증발시킨 금속증발 증기가 인쇄회로기판에 증착되도록 하는 ③'진공증기증착방법'은 금속 증착 층이 두꺼운 층을 형성하는 단점과 접착력이 아주 약한 단점 및 피막의 표면의 불균일한 층 형성으로 인쇄회로기판 의 제조방법으로 적용하기에 부적합한 단점이 있다.

따라서, 다층 인쇄회로기판 표면에 전기(전해)동(Cu) 도금(7)을 하기 위한 상기 방법들 중 최적의 기술과 방법은 ①'플라스마 이온 스파터링방법'이고, 차선의 방법은 ②'이온 빔에 의한 이온 도금방법'임을 확인할 수 있으며, 본 발명에서는 상기 두 방법(①, ②) 중 어느 방법으로 실시하여도 본 발명의 제4목적(인쇄회로기판의 표면개질을 통한 접착력을 획기적으로 향상함)을 이룰 수 있는 것이다.

이어서, 진공피막증착 진공실(21)의 기술적 구성과 방법을 상기 ①'플라스마 이온 스파터링방법'과 ②'이온 빔에 의한 이온 도금방법'의 실시 예를 도 9a 내지 도 10을 참조하여 설명한다.

상기 ①'플라스마 이온 스파터링방법'은 인라인(In Line)방식에 인쇄회로기판을 수평(Horizontal Type)또는 수직(Vertical Type)형으로 각각 구분하여 구성하고 진공도 10-^-3Torr로 조정된 진공실(21)에서 발생시킨 플라스마 방전에 의해 발생된 플라스마 이온들(28)이, 동(Cu)을 비롯한 전도성금속판들로 구성되고 자성캐소드(26)에 부착된 전도성금속판 타겟(25)을 가격토록 하여 전도성금속이온(29)들이 상기 타겟(25)으로부터 튀어나와 대향한 회로기판(27)의 표면과 그 회로기판(27)의 홀 내부에 얇은 피막형태로 증착된다.

다음으로 ②'이온 빔에 의한 이온 도금방법'은 상기 표면개질 진공실(11)과 플라스마 이온 스파터링방법의 피막증착 진공실(21)을 각각 구성하거나, 상기 피막증착 진공실(21) 하나만으로 구성하되, 상기 피막증착 진공실(21)에는 RF 또는 DC전원 또는 반응가스 공급 부(33)의 공급선과 연결한 이온 빔(32)을 설치 구성하며 이렇게 구성된 진공실(31)의 진공도를 10^-4Torr로 하고, 인쇄회로기판(37)에 증착하고자 하는 전도성금속판으로 구성된 타겟을 상기 인쇄회로기판의 길이, 폭 보다 크게 배치하며, 자성캐소드위에 상기 타겟을 연결 부착하여 상기 인쇄회로기판과 대향 하도록 하여 반응가스 이온(38)들이 부착된 전도성금속판 타겟(35)을 가격토록 하여 금속이온(39)들이 상기 타겟(35)으로부터 뛰어나와 대향한 회로기판(37)의 표면과 그 회로기판(37)의 홀 내부에 동시 일괄 공정(One Stop Process)으로 피막을 형성토록 한다.

여기서, 상기 두 실시 예에서 상기 타겟(25, 35)을 이루는 전도성금속판의 종류는 전도성이 우수한 백금(At), 금(Au), 은(Ag), 동(Cu), 알루미늄(Al), 니켈(Ni), 크롬(Cr) 및 니켈-크롬합금(Ni-Cr Alloy)을 판형으로 일정 길이로 형성하되, 대향 설치한 회로기판에 증착피막을 형성하고자 하는 순서대로 전도성금속판의 폭과 길이가 회로기판의 폭과 길이를 충분히 커버할 수 있도록 구성하여 배치하고, 상기 자성캐소드(26, 36)는 상기 타겟(25, 35)의 순서대로 배치된 전도성금속판 중에서 임의로 하나, 또는 둘 이상을 선택하여 회로기판에 전도성금속 피막을 증착시 킬 수 있도록 구성한다.

따라서, 본 발명에 의한 진공증착방법에 따르면 타겟(25, 35)과 자성캐소드(26, 36)는 필요에 따라 다수의 전도성금속을 임의로 선택하여 피막 층을 형성할 수 있어 최 외층 피막이 동(Cu) 피막(6a)이거나 그 이상의 전도성이 우수한 전도성금속을 선택하여 피막 층을 형성할 수 있게 된다.

그리고, 종래의 두께 0.3~0.6㎛의 무전해 화학 동(6)(Cu) 도금공정을 실행하지 않고도 층간 전기적 결합을 위한 홀 내벽과 회로형성에 필요한 부분만 피막을 증착하여 전도성금속피막의 형성두께가 0.15~0.5㎛이하로 최 외층 피막을 동(Cu)으로 구성하거나, 동(Cu) 피막(6a)이상의 전도성이 우수한 전도성금속 피막으로 구성할 수 있어 피막표면 전기저항이 0.5Ω/m 이하로 형성된다.

한편, 상기 패턴도금으로 회로부분과 비아 홀(4)을 전기(전해)동(Cu) 도금(7)하는 단계에서 비아 홀(4)을 메우기 위한 적당한 도금조건은 도금액의 동(Cu) 농도를 150gr/L이상으로 하고, 황산농도를 100gr/L이하로 하며, 전류밀도를 1.5A/dcm²이하로 하고, 도금시간을 60분-120분으로 한다. 또한 도금액인 유산동은 CuSO₄ & H₂SO₄로 조성하여 전기(전해)동(Cu) 도금(7)함이 바람직하다.

도 6a는 본 발명에 의해 형성된 미세회로 패턴의 사진이고, 도 6b는 블라인드 홀의 섹션사진이며, 도 11은 플라스마 이온 스파터링방법으로 동(Cu) 피막(6a)을 형성한 후 전기(전해)동(Cu) 도금(7)을 실시한 블라인드 홀(4a)(Blind hole)의 도금검사 사진이고, 도 12는 플라스마 이온 스파터링방법으로 동(Cu) 피막(6a)을 형성한 후 전기(전해)동(Cu) 도금(7)을 실시한 관통 홀(5)(Through hole)의 도금 검사 사진이다.

이처럼 비아 홀(4)을 동(Cu) 도금(7)으로 메워 형성되는 블라인드 홀(4a)은 상기 전기(전해)동(Cu) 도금(7)으로 완전히 메워짐으로 미세회로 설계 자유도의 폭을 크게 넓힐 수 있기 때문에 Landless 다층 인쇄회로기판을 제공할 수 있다.

이와 같이 두께 0.15um-0.5um, 표면저항이 0.5Ω/m 이하로 얇은 동(Cu) 피막(6a)을 형성하는 기술과 방법은 다른 기술과 방법과는 비교가 될 수 없을 정도로 가장 친환경적이고, 회로기판의 표면과 그 회로기판의 홀 내부를 일괄공정(One Stop Process)으로 동(Cu) 피막(6a)을 증착할 수 있고, 진공증착기술에 의하여 얇은 동(Cu) 피막(6a)이 부착된 인쇄회로기판과 홀 및 절연 층(1)에 전기(전해) 동(Cu) 도금(7)이 가능하여 필요한 부분만 도금할 수 있으며, 비아 홀(4)(Via Hole)을 블라인드 홀(4a)(Blind hole)로 만들 수 있고, Landless 및 부품소자 실장을 비아 홀(4) 위에 직접 실장 할 수 있어 미세회로 설계가 가능하게 된다.

본 발명에 의해 제작된 다층 인쇄회로기판의 접착력을 시험한 결과를 다음의 도면을 통해 살펴본다.

도 13은 '플라스마 이온 스파터링방법'에 의한 접착력 시험 사례를 나타낸 그래프로서, 인쇄회로기판소재로 많이 사용되는 에폭시 기판과 폴리이미드 기판 위에 동(Cu) 피막(6a)의 접착력 향상을 위해 진공도 10^-4Torr에서 이온보조반응법에 의한 산소(O₂)전 처리를 실행하여 접착력이 향상될 수 있도록 이들 기판 표면을 친수성으로 개질한 후 진공도 10^-3Torr에서 플라스마 이온을 응용한 진공증착방법으로 이들 기판 위에 0.15um-0.5um 두께, 전기저항 0.5Ω/m 이하의 전도성금속 특히 동(Cu) 피막(6a)을 실행하고, 이들 기판(Sputtered Substrates)위에 8um 두께의 전기(전해) 동(Cu) 도금(7)하고 이들 기판(Sputtered & Electro-Plated Substrates)에 폭 1mm 길이 10cm의 회로를 형성한 시편을 후 접착력 시험기(Peel Strength Tester)로 90°각도로 인장하여 실험한 결과이고,

도 14는 '이온 빔에 의한 이온도금방법'에 의한 접착력 시험 사례를 나타낸 그래프로서, 인쇄회로기판소재로 많이 사용되는 에폭시 기판과 폴리이미드 기판 위에 동(Cu) 피막(6a)의 접착력 향상을 위해 진공도 10^-4Torr에서 이온보조반응법에 의한 산소(O₂)전 처리를 실행하여 접착력이 향상될 수 있도록 이들 기판 표면을 친수성으로 개질한 후 진공도 10^-4Torr에서 '이온 빔에 의한 이온 도금방법'으로 이들 기판 위에 0.15um-0.5um 두께, 전기저항 0.5Ω/m 이하의 전도성금속 특히 동(Cu) 피막(6a)을 실행하고, 이들 기판(Sputtered Substrates)위에 8um 두께의 전기(전해)동(Cu) 도금(7)하고 이들 기판(Sputtered & Electro-Plated Substrates)에 폭 1mm 길이 10cm의 회로를 형성한 시편을 후 접착력 시험기(Peel Strength Tester)로 90°각도로 인장하여 실험한 결과이다.

특히, 연성회로기판의 소재로 FPCB(Flexible Printed Circuit Board)기판으로 사용되는 폴리이미드 필름 기판의 시험은 관련 기업연구소를 통하여 균일성과 일관성 및 평가를 받기 위해 10차에 걸친 데이터들의 평균치를 기재하였고, 관련 공인시험연구기관의 시험 성적까지 받은바 있다.

이상에서 설명한 바와 같이 본 발명은 절연 층 위에 동(Cu) 피막을 형성하기 위해 동시 일괄공정으로 진공이온보조반응방법과 진공피막증착방법을 적용한 것이므로, 비록 발명의 상세한 설명에서는 다층 인쇄회로기판의 제조공정을 설명하고 도시하였지만, 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 본 발명의 기술적 사상의 범주를 일탈함이 없이 단면, 양면, 다층(MLB), 및 빌드 업 등의 다양한 종류의 인쇄회로기판 공정에 적용할 수 있고, 도 15와 같이 종래의 인쇄회로기판 공정에서 도 2e에 도시된 무전해 화학 동(Cu) 도금 단계를 대신하여 도 15에 도시된 바와 같이 본 발명의 진공이온보조반응방법과 진공피막증착방법을 적용하여 동(Cu) 피막을 증착한 뒤 동(Cu) 도금하여 도 16에 도시된 바와 같이 다층 인쇄회로기판을 완성할 수도 있음을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범주에 속하는 것으로 간주 되어야 할 것이다.

이상과 같이 본 발명에 의하면, 내열성, 내약품성에 강해 회로의 신축성 변화가 비교적 적은 에폭시(Epoxy), 폴리이미드(Poly-imide), 실리콘(Silicone), 세라믹(Ceramics), 알루미늄(Aluminium), 아크릴(Acryl), PVC, 페놀(Phenol), 비트레진(Bitresin), 폴리에스테르, 절연 및 접착제 등의 소수성 고분자계열인 인쇄회로기판 표면을 진공이온보조반응방법을 이용하여 친수성으로 표면개질 처리하여 국제회로협회(IPC) 및 선진국 표준규격기준 이상으로 접착력(Peel Strength)을 향상시킬 수 있다.

그리고, 플라스마 이온 스파터링방법과 이온 빔에 의한 이온도금방법으로 인쇄회로기판 표면과 그 회로기판의 홀 내부에 전기적 통전이 가능하도록 일괄공정(One Stop Process)함으로써, 전도성금속 피막 두께가 0.15um내지 0.5um이하 이고 피막의 표면전기저항을 0.5Ω/m 이하로 하는 아주 얇은 동(Cu) 피막(6a)을 형성하여 Line/Space 10㎛이내로 미세회로 형성에 필요한 설계 자유도의 폭을 확보할 수 있도록 함으로써 인쇄회로기판에 미세회로 형성이 가능할 수 있을 뿐만 아니라, 필요에 따라 다수의 피막을 선택적으로 형성할 수 있어 최 외층 피막이 동(Cu) 피막(6a)이거나 그 이상의 전도성이 우수한 전도성금속 피막을 선택하여 형성할 수 있는 효과가 있다.

또한, 비아 홀(4)을 전기(전해)동(Cu) 도금(7)으로 완전히 메움으로써 블라인드 홀(4a)로 만들 수 있어 미세회로 설계 자유도의 폭을 크게 넓힐 수 있어 Landless 회로가 가능함으로 홀로 인한 불필요한 공간을 최소화할 수 있고, 비아 홀(4)위에 직접 부품소자(Chip)를 실장 할 수 있어 기판 공간 활용이 매우 우수하며, 비아 홀(4)에 다시 홀을 쌓는 스텍 비아 홀(Steak Via Hole)기술을 가능하게 하는 효과가 있다.

그리고, 새로운 층을 적층 할 때 12㎛이상의 동(Cu) 박판(2) 대신 절연 층(1) 필름만을 사용하므로 원가를 절감할 수 있는 효과가 있으며, 레이저 홀 가공을 위해 동(Cu) 박판(2)을 오픈하는 윈도우(3) 공정과 동(Cu) 박판(2)을 에칭하는 공정 등의 종래의 복잡한 제조공정을 대폭 축소함으로써 제조경비를 대폭 절감할 수 있는 효과가 있다.

또한, 동(Cu) 박판(2)을 에칭하는 공정 중에 발생하는 회로 하단 부 언더 컷(Under Cut)으로 인한 회로 숏트불량이 발생하지 않는 효과가 있다.

그리고, 전 세계적으로 시행하고 있는 Green PCB 인증제도 하에서 친환경적인 진공이온보조반응방법과 진공증착방법을 활용함으로써 환경오염을 야기하고 공 정이 복잡한 무전해 화학 동(6)(Cu) 도금공정을 완전 탈피할 수 있게 된 효과가 있다.

또한, 패턴(Pattern)도금으로 홀과 회로부분을 전기(전해)동(Cu) 도금함으로써, 회로형성이 필요한 부분만 동(Cu) 도금(7)함으로써, 파인패턴(Fine Pattern), 파인피치(Fine Pitch)가 가능한 효과가 있다.

Claims (19)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 회로기판에 절연 층만을 적층 한 뒤 관통 홀(Through Hole)과 비아 홀(Via Hole)을 가공하고, 인쇄회로기판의 표면을 진공이온보조반응방법을 응용하여 친수성으로 표면개질 처리한 후, 하나 이상의 진공실에 이온 빔을 설치구성하여 이온 빔에 의해 발생된 이온들을 응용하여 인쇄회로기판 및 홀 내부에 스퍼터링 공법으로 동시 일괄적 동(Cu) 피막을 형성하여 전기(전해)동(Cu)도금이 가능하도록 하는 통상의 인쇄회로기판의 제조방법에 있어서,

   상기 스퍼터링 방법으로는 두 개의 진공실을 인라인(In Line)방식에 인쇄회로기판을 수평(Horizontal Type)또는 수직(Vertical Type)형으로 각각 구분하여 구성하고 플라스마 방전 이온들을 이용하여 우수한 접착력을 갖도록 동(Cu) 피막을 증착하는 플라스마 이온 스파터링 방법으로 함을 특징으로 하는 인쇄회로기판의 제조방법.
6. 제5항에 있어서,

   상기 플라스마 이온 스파터링 방법은 표면개질을 위한 진공실과 동(Cu) 피막(6a) 증착을 위한 진공실로 구성하되, 상기 진공실은 작업진공도 10^-3Torr 내지 10^-5Torr에 아르곤 가스를 응용하여 자유로이 조정할 수 있도록 구성하고, 인쇄회로기판에 증착하고자 하는 전도성금속판으로 구성된 타겟을 상기 인쇄회로기판의 길이, 폭 보다 크게 배치하며, 자성캐소드 위에 상기 타겟을 연결 부착하여 상기 인쇄회로기판과 대향 하도록 구성함을 특징으로 하는 인쇄회로기판의 제조방법
7. 제6항에 있어서,

   상기 전도성금속판으로 구성된 타겟과 자성캐소드는 인쇄회로기판에 다수의 전도성금속 피막을 선택적으로 증착할 수 있도록 구성함을 특징으로 하는 인쇄회로기판의 제조방법
8. 삭제
9. 제7항에 있어서,

   친수성으로 표면개질된 상기 인쇄회로기판 위에 동(Cu) 피막 또는 동(Cu) 이상의 전기전도도를 갖는 전도성금속 피막을 최 외층 피막으로 구성하여 전체 피막 두께가 0.15~0.5㎛으로 형성하여 구성함을 특징으로 하는 인쇄회로기판의 제조방법
10. 제7항에 있어서,

    친수성으로 표면개질된 상기 인쇄회로기판 위에 니켈-크롬 또는 니켈-크롬합금으로 타이 층(Base Metal Layer)으로 피막을 형성하고 그 위에 동(Cu) 피막을 형성하여 전체 피막 두께가 0.15~0.5㎛을 형성하여 구성함을 특징으로 하는 인쇄회로기판의 제조방법
11. 제7항에 있어서,

    친수성으로 표면개질된 상기 인쇄회로기판 위에 니켈-크롬합금으로 타이 층(Base Metal Layer)으로 피막을 형성하고 그 위에 동(Cu) 이상의 전기전도도를 갖는 전도성금속을 최 외층 피막으로 구성하여 전체 피막 두께가 0.15~0.5㎛으로 구성함을 특징으로 하는 인쇄회로기판의 제조방법
12. 제5항에 있어서,

    상기 이온 빔에 의한 이온 도금방법은 표면개질 진공실과 플라스마 이온 스파터링방법의 피막증착 진공실을 각각 구성하거나, 또는 상기 피막증착 진공실 하나만으로 구성하되, 상기 피막증착 진공실에는 RF 또는 DC전원 또는 반응가스 공급 부의 공급선과 연결한 이온 빔을 설치 구성하며 이 진공실의 진공도를 10^-4Torr로 하고, 인쇄회로기판에 증착하고자 하는 전도성금속판으로 구성된 타겟을 상기 인쇄회로기판의 길이, 폭 보다 크게 배치하며, 자성캐소드위에 상기 타겟을 연결 부착하여 상기 인쇄회로기판과 대향 하도록 구성함을 특징으로 하는 인쇄회로기판의 제조방법
13. 제12항에 있어서,

    상기 전도성금속판으로 구성된 타겟과 자성캐소드는 인쇄회로기판에 다수의 전도성금속을 선택적으로 증착할 수 있도록 구성함을 특징으로 하는 인쇄회로기판의 제조방법
14. 삭제
15. 제13항에 있어서,

    상기 친수성으로 표면개질 처리된 상기 인쇄회로기판 위에 동(Cu) 피막 또는 동(Cu) 이상의 전기전도도를 갖는 전도성금속 하나만을 최 외층 피막으로 하여 전체 피막 두께가 0.15~0.5㎛으로 형성하여 구성함을 특징으로 하는 인쇄회로기판의 제조방법
16. 제13항에 있어서,

    친수성으로 표면 개질된 상기 인쇄회로기판 위에 니켈-크롬합금으로 타이 층(Base Metal Layer)의 피막을 형성하고 그 위에 동(Cu) 이상의 전도도를 갖는 금속 피막을 최 외층으로 하여 전체 피막 두께가 0.15~0.5㎛으로 형성하여 구성함을 특징으로 하는 인쇄회로기판의 제조방법
17. 삭제
18. 삭제
19. 삭제

Images