WO1999044403A1 - Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins - Google Patents

Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins Download PDF

Info

Publication number
WO1999044403A1
WO1999044403A1 PCT/JP1999/000504 JP9900504W WO9944403A1 WO 1999044403 A1 WO1999044403 A1 WO 1999044403A1 JP 9900504 W JP9900504 W JP 9900504W WO 9944403 A1 WO9944403 A1 WO 9944403A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
via hole
wiring board
multilayer printed
resin
Prior art date
Application number
PCT/JP1999/000504
Other languages
English (en)
French (fr)
Inventor
Seiji Shirai
Kenichi Shimada
Motoo Asai
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10045398A external-priority patent/JPH11243278A/ja
Priority claimed from JP10045396A external-priority patent/JPH11243280A/ja
Priority claimed from JP10045399A external-priority patent/JPH11243279A/ja
Priority claimed from JP10045397A external-priority patent/JPH11243277A/ja
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to DE1999628518 priority Critical patent/DE69928518T2/de
Priority to US09/600,890 priority patent/US7071424B1/en
Priority to EP19990902842 priority patent/EP1075172B1/en
Publication of WO1999044403A1 publication Critical patent/WO1999044403A1/ja
Priority to US11/020,035 priority patent/US7390974B2/en
Priority to US11/385,904 priority patent/US7622183B2/en
Priority to US12/164,710 priority patent/US7737366B2/en
Priority to US12/646,517 priority patent/US8115111B2/en
Priority to US13/348,708 priority patent/US8987603B2/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0278Polymeric fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • Y10T428/31681Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Definitions

  • the present invention relates to a multilayer printed wiring board having a filled via structure, and more particularly, to a multilayer printed wiring board having excellent adhesion between a conductor layer and an interlayer resin insulating layer and suitable for forming a fine conductor circuit pattern.
  • Multi-layer printed wiring includes a built-up multi-layer wiring board in which conductive circuits and resin insulating layers are alternately laminated, and an inner conductive circuit and an outer conductive circuit are connected and electrically connected by a via hole or the like.
  • a via hole in such a multilayer printed wiring board is generally formed by attaching a metal plating film to an inner wall of a fine opening provided in an interlayer insulating layer.
  • the multilayer printed wiring board having such a via hole has problems such as poor deposition and breakage due to heat cycle.
  • via holes having a structure in which the openings are filled with holes (hereinafter referred to as “filled via structures”) have been adopted.
  • filled via structures such a filled via structure is disclosed in Japanese Unexamined Patent Application Publication No. Hei 2-188992, Japanese Unexamined Patent Publication No. Heisei 3-32898, and Japanese Unexamined Patent Publication No. Hei 7-34048.
  • the via hole surface the surface of the plating layer exposed to the outside of the via hole forming opening (hereinafter simply referred to as the via hole surface) tends to have a depression. is there. If an interlayer resin insulation layer is further formed on the outer layer despite the presence of such a depression, a depression will also be formed on the surface of the interlayer resin insulation layer, which may lead to disconnection or defective mounting. It becomes. It is possible to flatten the surface of via holes where dents exist or are thought to exist by applying the interlayer resin material several times. The thickness of the interlayer resin insulating layer immediately above the recess becomes larger than the thickness of the interlayer resin insulating layer on the conductor circuit.
  • a build-up multi-layer printed wiring board proposed to solve such a problem of residual resin is disclosed in Japanese Patent Application Laid-Open No. 9312472/1993.
  • This multilayer printed wiring board is filled with a plated conductor film in the opening for forming the via hole so that the thickness of the conductor circuit is 1 Z 2 or more of the via hole diameter, and the via hole and the surface of the conductor circuit are closed.
  • the hole surface is set to the same level.
  • plating filling of the opening for forming the via hole was performed by electroless plating, but this electroless plating film is harder and less malleable than the electrolytic plating film, so thermal shock During heat cycle and cracks easily occur 7 ⁇ -o
  • Japanese Patent Application Laid-Open No. 9-312472 discloses a technique for forming a filled bit by using both an electroless plating film and an electrolytic plating film.
  • Such a filled via has a problem in that the interface between the electroless plating film and the electrolytic plating film becomes flat, and the two are separated from each other by a thermal shock or a heat cycle.
  • a plating resist In order to form this plating resist on a flat electroless plating film, a plating resist must be formed. There was a new problem of short circuit between patterns.
  • a main object of the present invention is to eliminate the above problems of the prior art, and particularly to a multilayer printed wiring board having a filled via structure which is advantageous for forming a fine pattern and which has excellent connection reliability. Is to provide.
  • Another object of the present invention is to provide a multilayer printed wiring board having a filled via structure which has excellent adhesion between a conductor circuit and an interlayer resin insulating layer and does not crack even under thermal shock or heat cycle. It is in. Disclosure of the invention
  • a first feature of the present invention (hereinafter, referred to as a first invention) is a build-up multilayer printed wiring board in which a conductor circuit and a resin insulating layer are alternately laminated, and an interlayer resin insulating layer is provided. On the assumption that an opening is provided in the inside, and the opening is filled with a plating layer to form a via hole.
  • the surface of the plating layer exposed from the opening for forming the via hole (hereinafter, referred to as the via hole surface) is formed substantially flat and located in the same interlayer resin insulating layer as the via hole. And the thickness of the conductor circuit is less than one half of the via hole diameter.
  • the via hole diameter in the present invention means an opening diameter at the upper end of the via hole forming opening.
  • the surface of the interlayer resin insulating layer is excellent in flatness, and the disconnection due to the depression and poor mounting of the IC chip and the like are less likely to occur.
  • the thickness of the conductor circuit is reduced by reducing the thickness of the conductor circuit to less than the via hole diameter of 1 Z2, so that the opening for forming the via hole is filled with plating. Therefore, the plating resist can be made thinner, and as a result, a fine conductor circuit pattern can be formed.
  • a second feature of the present invention is a build-up multilayer printed wiring board in which a conductor circuit and a resin insulating layer are alternately laminated. An opening is provided in the layer, and the opening is filled with a plating layer to cover the opening. On the assumption that a via hole is formed.
  • the thickness of the conductor circuit should be less than 1/2 of the hole diameter and less than 25 ⁇ .
  • the thickness of the conductive plating film forming the conductive circuit can be made less than 1/2 of the via hole diameter and less than 25 m, so that the thickness of the plating resist can be reduced.
  • the resolution can be improved by reducing the thickness, and the formation of a conductor circuit by etching can be facilitated, and the circuit pattern can be made ultra-fine.
  • the first and second inventions preferably have the following configuration.
  • the surface of the via hole and the surface of the conductor circuit must be roughened. Thereby, the via hole and the adhesion between the conductor circuit and the interlayer resin insulating layer are improved.
  • the surface of the interlayer resin insulation layer including the inner wall surface of the via hole formation opening shall be formed with a roughened surface.
  • the surface of the conductor circuit (inner pad) to which the bottom of the via hole is connected shall be roughened and shall be connected to the via hole via the roughened surface. This improves the adhesion between the via hole and the inner layer pad (the inner layer conductor circuit), and prevents separation at the interface between the via hole and the conductor circuit even under high-temperature and high-humidity conditions such as PCT or heat cycle conditions. It becomes.
  • the inner layer pad adheres to the interlayer resin insulation layer, and the via hole also adheres to the interlayer resin insulation layer. Therefore, the inner layer pad is interposed through the interlayer resin insulation layer. And the hole are completely integrated.
  • a roughened layer is also formed on the side surface of the conductor circuit, so that the roughened layer is formed due to insufficient adhesion between the side surface of the conductor circuit and the interlayer resin insulating layer. It is possible to suppress cracks that occur vertically from the interface of No. 0504 toward the green interlayer of the interlayer resin.
  • the interlayer resin insulation layer is preferably formed of a composite of a thermoplastic resin and a thermosetting resin or a thermoplastic resin. Even if a large stress is generated in the filling via hole during the heat cycle, cracks can be reliably suppressed because the resin or resin composite having high toughness is filled.
  • the ratio between the diameter of the via hole and the thickness of the interlayer resin green layer is preferably in the range of 1 to 4.
  • the thickness of the conductor circuit is less than 25 ⁇ m, and it is desirable that the thickness be 20 m or less in order to facilitate formation of a fine circuit pattern.
  • a recess is formed in the via hole surface from the opening for forming the via hole, that is, in the center of the exposed surface of the via hole. Is desirably roughened.
  • the edge of the contact surface between the upper and lower via end holes becomes an obtuse angle, and the stress on the edge is dispersed, The generation of cracks from the edge of the contact surface toward the interlayer resin insulation layer can be suppressed.
  • the adhesion between the conductive layer forming the via hole and the conductive circuit and the interlayer resin insulating layer is improved, so that separation of the conductive layer is reliably suppressed. Can be.
  • a third feature of the present invention is a build-up multilayer printed wiring board in which conductor circuits and resin insulating layers are alternately laminated.
  • a third invention is a build-up multilayer printed wiring board in which conductor circuits and resin insulating layers are alternately laminated.
  • At least the inner wall surface of the opening of the interlayer resin insulating layer is roughened, and the electroless plating film is coated along the roughened surface of the opening, and the inside of the opening formed by the electroless plating film is formed. It is said that via-holes are formed by filling the electrolytic plating
  • the electroless plating film which is harder than the electrolytic plating film, is formed on the entire inner wall surface of the opening, so that the electroless plating film is formed within the roughened surface. It is difficult to break metal even if the force of bow I kegashi is applied. As a result, the adhesion between the via hole and the interlayer resin insulation layer is improved.
  • the electroplating film which has a higher malleability than the electroless plating film, fills most of the openings, and follows the expansion and shrinkage of the interlayer resin during thermal shock and heat cycling. Generation can be suppressed.
  • the plating resist adheres to the uneven electroless plating film having an uneven surface. Separation at the interface with the hardly occurs. Therefore, there is no short circuit between the conductor circuits in the process of manufacturing a printed wiring board by the semi-additive method.
  • a fourth feature of the present invention (hereinafter, referred to as a fourth invention) is a build-up multilayer printed wiring board in which conductive circuits and resin insulating layers are alternately laminated.
  • a fourth invention is a build-up multilayer printed wiring board in which conductive circuits and resin insulating layers are alternately laminated.
  • the interlayer resin insulating layer is formed of a composite of a fluororesin and a heat-resistant thermoplastic resin, a composite of a fluororesin and a thermosetting resin, or a composite of a thermosetting resin and a heat-resistant thermoplastic resin. It consists of the body's misalignment or one.
  • the interlayer resin insulating layer in which the via hole is formed has a high fracture toughness “composite of fluororesin and heat-resistant thermoplastic resin”, “composite of fluororesin and thermosetting resin”. Or a composite of a thermosetting resin and a heat-resistant thermoplastic resin, so that the metal layer thermally expands during the heat cycle and cracks originating from the via holes Will not occur. Further, since the fluororesin has a low dielectric constant, signal propagation delay and the like hardly occur.
  • the interlayer resin insulating layer in the present invention is formed of a composite of a fluororesin fiber cloth and a thermosetting resin filled in voids of the cloth. Further, in the present invention, it is preferable to involve the above-described configurations (1) to (6) and the configurations (1) to (6).
  • FIG. 1 is a diagram showing each manufacturing process of a multilayer printed wiring board manufactured by a first embodiment according to the present invention
  • FIG. 2 is a diagram showing each manufacturing process of a multilayer printed wiring board manufactured by the first embodiment according to the present invention
  • FIG. 3 is a diagram showing each manufacturing process of a multilayer printed wiring board manufactured according to an eighth embodiment of the present invention.
  • FIG. 4 is a view showing each manufacturing process of a multilayer printed wiring board manufactured according to an eighth embodiment of the present invention.
  • FIG. 5 is a view showing a part of the manufacturing process of the multilayer printed wiring board manufactured by the eleventh embodiment according to the present invention.
  • P 00504 BEST MODE FOR CARRYING OUT THE INVENTION
  • the thickness of the via hole and the interlayer resin insulating layer on the conductor circuit become uniform, and the resin residue when the opening is formed is reduced. Furthermore, since the thickness of the conductor circuit is less than 1/2 of the via hole diameter, even if the via hole is formed by filling the via hole formation opening with a plating layer, if the thickness of the conductor circuit is large, In addition, the plating resist can be thinned, and a fine pattern can be formed.
  • a roughened surface is formed on the inner wall surface of the opening of the interlayer resin insulation layer.
  • the adhesion between the hole and the interlayer resin insulation layer is improved.
  • the via holes are connected via a roughened layer provided on the surface of the inner conductor circuit. Since the roughened layer improves the adhesion between the conductor circuit and the via hole, it is beneficial that separation does not occur at the interface between the conductor circuit and the via hole even under conditions of high temperature and humidity or heat cycle. There is.
  • the thickness of the roughened layer formed on the surface of such a conductor circuit is preferably 1 to 10 m. The reason for this is that if it is too thick, it will cause interlayer short-circuiting, and if it is too thin, the adhesion to the adherend will be low.
  • the surface of the conductor circuit is subjected to oxidation (blackening) or reduction treatment, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, or copper treatment.
  • oxidation blackening
  • reduction treatment spray treatment with a mixed aqueous solution of an organic acid and a cupric complex
  • copper treatment A method of treating with nickel-phosphorus needle-like alloy is preferred.
  • A is a complexing agent (acting as a chelating agent), and n is a coordination number.
  • the cupric complex used in this treatment is preferably a cupric complex of a zole.
  • This cupric complex of azoles acts as an oxidizing agent for oxidizing metallic copper and the like.
  • azoles diazole, trisol and tetrazole are preferred.
  • imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethylimidazole, 2-methylimidazole, 2-fumidylmidazole, and 2-phenyldecylmidazole are preferred.
  • the content of the cupric complex of the azole is preferably 1 to 15% by weight. This is because, when it is within this range, solubility and stability are excellent.
  • Organic acids are added to dissolve copper oxide, and specific examples include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, and oxalic acid. , Malonic acid, succinic acid, daltaric acid, maleic acid, At least one selected from benzoic acid, dalicholic acid, lactic acid, lingic acid, and sulfamic acid is preferred.
  • the content of the organic acid is preferably 0.1 to 30% by weight. This is for maintaining the solubility of oxidized copper and ensuring the stability of dissolution.
  • the generated cuprous complex dissolves under the action of an acid and combines with oxygen to form a cupric complex, which again contributes to copper oxidation.
  • a halogen ion for example, a fluorine ion, a chlorine ion, or a bromide ion is added to the etching solution containing the organic acid-cupric acid complex.
  • a halogen ion for example, a fluorine ion, a chlorine ion, or a bromide ion is added to the etching solution containing the organic acid-cupric acid complex.
  • the halogen ions can be supplied by adding hydrochloric acid, sodium chloride, or the like.
  • the amount of halogen ions is preferably 0.01 to ⁇ % by weight. This is because if it is within this range, the formed roughened layer has excellent adhesion with the interlayer resin green layer.
  • the etching solution composed of the cupric organic acid-copper complex is prepared by dissolving a cupric complex of azoles and an organic acid (optionally a halogen ion) in water.
  • a cupric complex of azoles and an organic acid optionally a halogen ion
  • in the plating of needle-like alloys consisting of copper-nickel-phosphorus copper sulfate 1-40 g / K nickel sulfate 0.1-6.0 g / cyanic acid 10-20 g / 1, hypophosphorous acid It is desirable to use a plating bath having a solution composition of 10 to 100 g, boric acid 10 to 40 g / l, and surfactant 0.01 to 10 g Zl.
  • the multilayer printed wiring board of the present invention it is preferable that another via hole is formed on the filled via hole, and this configuration eliminates the dead space of the wiring due to the via hole. Therefore, it is possible to realize a high-density wiring.
  • thermosetting resin a thermoplastic resin, or a composite of a thermoplastic resin and a thermosetting resin can be used as the interlayer resin insulating layer.
  • thermosetting resin a thermosetting resin
  • thermoplastic resin a thermoplastic resin
  • Thermosetting resins include epoxy resin, polyimide resin, phenolic resin, Thermosetting polyphenylene ether (PPE) can be used.
  • thermoplastic resin examples include fluorine resins such as polytetrafluoroethylene (PTFE), polyethylene terephthalate (PET), polysulfone (PSF), polyphenylene sulfide (FPS), and thermoplastic polyphenylene ether.
  • FPE polyester sulphone
  • PEI polyester imide
  • PEI polyphenylene sulfone
  • FPE S tetrafluoroethylene
  • FEP tetrafluoroethylene Perfluoroalkoxy copolymer
  • PEN polyethylene naphthalate
  • PEEK polyetheretherketone
  • epoxy resin-PES epoxy resin-PSF, epoxy resin-PSP, epoxy resin PPES, etc.
  • epoxy resin-PES epoxy resin-PSF, epoxy resin-PSP, epoxy resin PPES, etc.
  • the interlayer resin insulating layer a composite composed of a fluororesin fiber cloth and a thermosetting resin filled in the voids of the cloth. This is because such a composite has a low dielectric constant and excellent properties in shape stability.
  • thermosetting resin Wepokishi resin, Poryi Mi de resin, Poria Mi de resin
  • thermosetting resin Wepokishi resin, Poryi Mi de resin, Poria Mi de resin
  • the cloth made of fluororesin fibers it is preferable to use a cloth woven from the fibers or a nonwoven fabric.
  • the nonwoven fabric is manufactured by forming a sheet by making short fibers or long fibers of fluororesin together with a binder to form a sheet, and heating the sheet to fuse the fibers together.
  • an adhesive for electroless plating can be used as the interlayer resin insulating layer.
  • heat-resistant resin particles that are soluble in a cured acid or oxidizing agent become hardly soluble in an acid or oxidizing agent by the curing treatment. What is dispersed in an uncured heat-resistant resin is optimal. The reason for this is that by treating with an acid or an oxidizing agent, the heat-resistant resin particles are dissolved and removed, and a roughened surface like an octopus pot-like anchor can be formed on the surface.
  • the cured heat-resistant resin particles include a heat-resistant resin powder having an average particle diameter of 10 m or less and a heat-resistant resin powder having an average particle diameter of 2 m or less. Aggregated agglomerated particles, heat-resistant resin with average particle size of 2 to 10 ⁇ m Mixture of heat-resistant resin powder with average particle size of 2 m or less, heat-resistant resin with average particle size of 2 to 10 ⁇ m Pseudo-particles made by adhering at least one of heat-resistant resin powder or inorganic powder with an average particle diameter of 2 ⁇ ⁇ or less to the surface of the powder, heat-resistant resin powder with an average particle diameter of 0.1 to 0.8 m A mixture with heat-resistant resin powder having an average particle diameter of more than 0.8 um and less than 2 jm, at least one selected from heat-resistant resin powder of 0.1 to 1. ⁇ ; um; It is desirable to use By using these, more complex anchors can be formed.
  • thermosetting resin thermoplastic resin
  • thermoplastic resin a composite of the thermosetting resin and the thermoplastic resin
  • a double-sided copper-clad laminate is employed, and the front and back surfaces thereof are etched to form the inner-layer conductor circuit pattern 2.
  • a glass epoxy board ⁇ polyimide is used as the core board 1.
  • a substrate, ceramic substrate, metal substrate, etc. is used, an adhesive layer for electroless plating is formed on the substrate 1, and the surface of the adhesive layer is roughened to a roughened surface.
  • a method of forming the inner conductor circuit pattern 2 by applying a plating process, or a so-called semi-additive method electroless plating is performed on the entire roughened surface to form a plating resist, and a plating resist non-form After the electrolytic plating is applied to the component, the plating resist is removed, and an etching process is performed to form a conductive circuit pattern consisting of an electrolytic plating film and an electroless plating film).
  • a roughened layer 3 made of copper-nickel-phosphorus is formed on the surface of the inner conductor circuit 2 of the wiring board (FIG. 1 (b)).
  • the roughened layer 3 is formed by electroless plating.
  • a complexing agent or an additive may be added to the electroless plating ice solution in addition to the above compounds.
  • a method for forming the roughened layer a method of forming a roughened surface by a treatment by copper-nickel-phosphorus needle-like alloy plating, an oxidation-reduction treatment, and a treatment of etching the copper surface along grain boundaries. and so on.
  • a through hole is formed in the core substrate 1, and through this through hole, the inner conductor circuit on the front surface and the back surface can be electrically connected.
  • resin may be filled between the through-holes and the respective conductor circuits on the core substrate 1 to ensure flatness.
  • an adhesive for electroless plating using a resin matrix of a composite of a thermosetting resin and a thermoplastic resin as an interlayer resin insulating material for forming a via hole 9 described later.
  • the ratio DZT between the diameter (D) of the via hole and the thickness ( ⁇ ,) of the interlayer resin insulating layer is preferably in the range of 1 to 4. The reason for this is that if DZT, is less than 1, no electrolytic plating solution is present in the opening and plating does not precipitate in the opening, while if DZT, exceeds 4, plating plating in the opening is not sufficient. This is because the degree of ⁇ becomes worse.
  • examples of the acid include phosphoric acid, hydrochloric acid, sulfuric acid, and organic acids such as formic acid and acetic acid, and it is particularly preferable to use organic acids. This is because when the roughening treatment is performed, it is difficult to corrode the metal conductor layer exposed from the via hole.
  • humic acid or permanganate such as permanganate lime
  • a noble metal ion or a noble metal colloid for providing the catalyst nucleus.
  • palladium chloride or palladium colloid is used. It is desirable to perform a heat treatment to fix the catalyst core. Palladium is preferred as such a catalyst core.
  • the thickness of the electroless plating film 7 is preferably in the range of 0.1 to 5 ⁇ m, and more preferably 0.5 to 3 ⁇ m.
  • a plating resist 8 is formed on the electroless plating film 7 (FIG. 2 (a)).
  • the plating resist composition it is particularly desirable to use a composition comprising a cresol novolac epoxy resin or a phenol novolac epoxy resin and an imidazole curing agent, but a commercially available dry film is also used. You can also.
  • the electroless plating is applied to the portion of the electroless plating film 7 where the plating resist is not formed to provide a conductor layer on which the upper conductor circuit 12 is to be formed, and the electrolytic plating film 9 is formed inside the opening 5.
  • the thickness of the electrolytic plating film 9 exposed outside the opening 5 is desirably 5 to 30 m, and the thickness T 2 of the upper conductor circuit 12 is less than 1 ⁇ 2 of the via hole diameter D (T 2 D / 2).
  • the electroless plating film under the plating resist is dissolved with an etching solution such as a mixed solution of sulfuric acid and hydrogen peroxide or sodium persulfate or ammonium persulfate. Removed to make independent upper layer conductor circuit 12 and charge-by-end hole 10.
  • an etching solution such as a mixed solution of sulfuric acid and hydrogen peroxide or sodium persulfate or ammonium persulfate.
  • Methods for forming the roughened layer 1 include etching, polishing, oxidation-reduction, and plating.
  • the roughened layer made of a copper-nickel-phosphorus alloy layer is formed by deposition by electroless plating.
  • the electroless plating solution for this alloy includes copper sulfate l ⁇ 40g / l, nickel sulfate 0.1 ⁇ 6.0g / 1.taenoic acid 10 ⁇ 20g Z1, hypophosphite 10 ⁇ 100g / 1. It is desirable to use a plating bath with a liquid composition of 10 to 40 g / 1 of acid and a surfactant of 10 to 10 g / 1.
  • the surface of the roughened layer 14 is covered with a layer of a metal or a noble metal having an ionization tendency larger than copper and equal to or smaller than titanium.
  • tin use tin borofluoride or tin thiourea liquid You. At this time, a Sn layer of about 0.1 to 2 m is formed by the substitution reaction of Cu—Sn.
  • a method such as sputtering or vapor deposition can be adopted.
  • an electroless plating adhesive layer 16 is formed on the substrate as an interlayer resin insulating layer.
  • a solder resist composition is applied to the outer surface of the wiring board thus obtained, and the coating film is dried. Then, a photomask film having an opening is drawn on the coating film. Then, exposure and development are performed to form openings that expose the solder pads (including conductor pads and via holes) of the conductor layer.
  • the opening diameter of the exposed opening can be larger than the diameter of the solder pad, and the solder pad may be completely exposed. Conversely, the opening diameter of the opening can be smaller than the diameter of the solder pad, and the periphery of the solder pad can be covered with a solder resist layer. In this case, the solder pad can be suppressed by the solder-resist layer, and the separation of the solder pad can be prevented.
  • the nickel layer is desirably 1 to 7 ⁇ , and the gold layer is preferably 0.01 to 0.06 ⁇ .
  • the reason for this is that if the nickel layer is too thick, the resistance value will increase, and if it is too thin, it will easily separate. On the other hand, if the gold layer is too thick, the cost increases, and if it is too thin, the adhesion effect with the solder body decreases.
  • solder transfer method As a method for supplying the solder body, a solder transfer method or a printing method can be used.
  • solder transfer method a solder foil is attached to a pre-preda and this solder foil is A solder pattern is formed by leaving only the portion corresponding to the opening to form a solder carrier film.
  • the solder carrier film is coated with a flux at the solder resist opening portion of the substrate, and then the solder is removed.
  • the patterns are stacked so that they come into contact with the pad, and this is heated and transferred.
  • the printing method is a method in which a print mask (metal mask) having a through hole at a location corresponding to a pad is placed on a substrate, and a solder paste is printed and heated.
  • the solder bump is formed on the filled via hole.
  • via holes are not filled, so in order to form solder bumps of the same height as flat solder pads, the amount of solder paste must be increased.
  • the amount of solder paste can be made uniform, and the size of the opening of the print mask can be made uniform.
  • the thickness of the plating film on which the conductor circuit is to be formed can be less than 1/2 of the via hole diameter and less than 25 m, so that the thickness of the plating resist can be reduced.
  • the resolution can be improved, and eventually, the formation of the conductor circuit by the etching process is facilitated, and the pattern can be miniaturized.
  • the thickness of the conductor circuit is reduced to less than 1/2 and less than 25 tm of the by-hole hole, the contact area between the side of the conductor circuit and the resin between the eyebrows will be reduced, so the hollow at the center of the surface of the by-hole hole
  • the surface is roughened, whereby the adhesion between the conductor layer and the interlayer resin layer is improved, and the separation thereof can be suppressed. That is, separation is suppressed by dispersing the stress received during the heat cycle. can do.
  • the filled via hole and the inner conductor circuit must be electrically connected via a roughened layer provided on the surface of the inner conductor circuit in order to improve adhesion.
  • the thickness of the roughened layer formed on the surface of the conductor circuit should be in the range of 1 to 10 im,
  • a roughened surface is formed on the surface including the inner wall surface of the opening of the interlayer resin insulating layer,
  • thermosetting resin a thermoplastic resin
  • thermoplastic resin a composite of a thermosetting resin and a thermoplastic resin
  • thermosetting resin the thermoplastic resin
  • composite of the thermosetting resin and the thermoplastic resin are the same as those in the first invention, and thus the description thereof is omitted.
  • a method for manufacturing a multilayer printed wiring board according to the second invention will be described with reference to FIGS. 1 and 2.
  • FIG. 1 The types of the thermosetting resin, the thermoplastic resin, and the composite of the thermosetting resin and the thermoplastic resin are the same as those in the first invention, and thus the description thereof is omitted.
  • the method is substantially the same as the method for manufacturing a multilayer printed wiring board according to the first aspect described above, and is manufactured according to the above-described steps) to (# 4).
  • step (7) a portion where no plating resist is formed is subjected to electrolytic plating to provide a conductor layer on which a circuit is to be formed and to fill a plating layer in the opening to form a via hole.
  • the thickness of the electroplating film be in the range of 5 to 20.
  • the hole diameter should be less than 1 Z 2 and less than 25 mm.
  • the electroless plating film which is harder than the electrolytic plating film, is formed on the inner wall surface of the opening, the electroless plating film serves as an anchor in the roughened surface. Even if biting or peeling force is applied, it is difficult to break metal. As a result, the adhesion between the via hole and the interlayer resin insulation layer is improved.
  • the electroplating film which has higher malleability than the electroless plating film, fills most of the openings, it follows the expansion and shrinkage of the interlayer resin during thermal shock and heat cycling. The occurrence of cracks can be suppressed.
  • the roughened surface is formed on the inner wall surface of the interlayer resin insulating layer forming the opening, the adhesion between the via hole and the interlayer resin insulating layer is improved.
  • the electroless plating film is formed following such a roughened surface, and furthermore, since the electroless plating film is formed in a thin film, the surface becomes uneven, and the M protrusion serves as an anchor, thereby forming an electroless plating film. It adheres firmly to the film. Therefore, separation does not occur at the interface between the electroless plating film and the electrolytic plating film due to a heat cycle or thermal shock.
  • the above-mentioned roughened surface is formed not only on the inner wall surface of the opening but also on a surface other than the opening, and an electroless plating film is formed on the roughened surface.
  • the plating resist formed thereon adheres to the uneven surface of the electroless plating film, so that the interface at the interface with the electroless plating film is less likely to occur. For this reason, there is no short circuit between the conductor circuits during the manufacturing process of the printed wiring board by the semi-active method.
  • the thickness of the electroless plating film that forms such a conductor circuit is 0.1 to 5 mm. And more preferably in the range of 1 to 5 ⁇ m. The reason for this is that if the thickness is too large, the ability to follow the roughened surface of the interlayer resin insulation layer is reduced.If the thickness is too small, the peel strength is reduced, and the resistance value is increased when electrolytic plating is performed. This is because if the thickness increases, the thickness of the plating film varies.
  • the thickness of the electrolytic plating film forming the conductor circuit is preferably in the range of 5 to 3 Om, more preferably in the range of 10 to 20 m. The reason for this is that if it is too thick, the peel strength will be reduced, and if it is too thin, the resistance value will increase, causing uneven deposition due to electrolytic plating.
  • FIG. 1 a method for manufacturing a multilayer printed wiring board according to the third invention will be described with reference to FIGS. 1 and 2.
  • FIG. 1 a method for manufacturing a multilayer printed wiring board according to the third invention will be described with reference to FIGS. 1 and 2.
  • the method is substantially the same as the method of manufacturing the multilayer printed wiring board according to the invention having the first feature, and is manufactured according to the above-described steps (1) to ⁇ 4).
  • the plating resist non-formed portion is subjected to electrolytic plating to provide a conductor plating layer for forming a circuit and fill the opening with a plating layer to form a via hole.
  • the thickness of the electroplating film is in the range of 5 to 20 ⁇ m, and the thickness of the conductor circuit is less than 1 Z To be.
  • the present invention in particular, by controlling the plating solution composition, the plating temperature, the immersion time, and the stirring conditions, it is possible to form a via hole, and to form a depression in the center of the film exposed from the opening and attached.
  • the size of the depression is not more than 20 m, which is not more than the thickness of the conductor circuit. The reason is that if the dent is too large, the thickness of the interlayer resin insulation layer formed on it will be thicker than that formed on other conductor circuits, and if exposure, development processing or laser processing is performed, This is because the resin tends to remain on the recess of the via hole and the connection reliability of the via hole decreases.
  • an opening is provided in the interlayer resin green layer, and 504
  • the opening is filled with a plating layer to form a via hole
  • the interlayer resin insulating layer is made of a composite of a fluororesin and a heat-resistant thermoplastic resin, a fluororesin. It is characterized by being formed of either a composite with a thermosetting resin or a composite with a thermosetting resin and a heat-resistant resin.
  • a resin material forming the interlayer resin insulating layer a composite of a fluororesin and a heat-resistant thermoplastic resin or a composite of a fluororesin and a thermosetting resin having a high fracture toughness value Either body was used, so even if a by-pass hole filled with an opening was used, the metal would not thermally expand during the heat cycle and cracks starting from the by-pass hole would not occur. .
  • fluororesin has a low dielectric constant, and is unlikely to cause propagation delay and the like.
  • a composite of a fluororesin and a heat-resistant thermoplastic resin or a composite of a fluororesin and a thermosetting resin may be used as an interlayer resin insulating layer in which a via hole is formed. preferable.
  • the fluororesin is desirably polytetrafluoroethylene. This is because it is the most general-purpose fluororesin.
  • thermoplastic resin those having a thermal decomposition temperature of 250 ° C or more are desirable.
  • Fluororesins such as polytetrafluoroethylene (PTFE), polyethylene terephthalate (PET), polysulfone (PSF), Polyphenylene sulfide (PPS), thermoplastic polyphenylene ether (PPE), polyether sulfone (PES), polyesterimide (PEI), polyphenylene sulfide (PPES) ), Tetrafluoroethylene hexafluoropropylene copolymer (FEP), tetrafluoroethylene perfluoroalkoxy copolymer (PFA), polyethylene naphthalate (PEN), polyether ether ketone (PEEK), polyolefin A resin or the like can be used.
  • PTFE polytetrafluoroethylene
  • PET polyethylene terephthalate
  • PSF polysulfone
  • PPS Polyphenylene sulfide
  • PPE thermo
  • thermosetting resin epoxy resin, polyimide resin, phenol resin, thermosetting polyphenylene ether (PPE), and the like can be used.
  • thermosetting resin As the composite of the fluororesin and the thermosetting resin, more preferably, A composite of a fatty fiber cloth and a thermosetting resin filled in voids of the cloth is used.
  • the cloth made of fluororesin fibers it is desirable to use a cloth woven of the fibers or a nonwoven fabric.
  • Nonwoven fabrics are produced by making sheets of fluororesin short fibers or long fibers together with a binder to make a sheet, and then heating this sheet to fuse the fibers together.
  • thermosetting resin it is desirable to use at least one selected from an epoxy resin, a polyimide resin, a polyamide resin and a funo resin.
  • an epoxy resin e.g., a polyimide resin
  • a polyamide resin e.g., a polyamide resin
  • a funo resin e.g., a thermoplastic resin
  • epoxy resin PES epoxy resin PSF
  • epoxy resin PPS epoxy resin PPES
  • the like can be used as a composite of a thermosetting resin and a thermoplastic resin.
  • FIG. 3 a method for manufacturing a multilayer printed wiring board according to the fourth invention will be described with reference to FIGS. 3 and 4.
  • FIG. 3 a method for manufacturing a multilayer printed wiring board according to the fourth invention will be described with reference to FIGS. 3 and 4.
  • the method is substantially the same as the method for manufacturing a multilayer printed wiring board according to the first invention, and is manufactured according to the above-described steps (1) to (14).
  • a composite of a fluororesin and a heat-resistant thermoplastic resin, a composite of a fluororesin and a thermosetting resin, or a thermosetting resin is used as an interlayer resin insulating material.
  • a composite with a thermoplastic resin is used.
  • step (3) after drying the adhesive layer for electroless plating, An opening for forming is provided.
  • the ratio between the via hole diameter D and the thickness T 1 of the interlayer resin insulating layer is preferably in the range of 1 to 4. The reason for this is that if the ratio is less than 1, the electroplating liquid will enter the openings. This is because plating does not precipitate in the openings, whereas when the ratio DZT exceeds 4, the degree of plating filling in the openings becomes poor.
  • step (4) it is desirable to roughen the interlayer resin insulating layer by plasma treatment or the like. This is because the adhesion to the plating film can be improved.
  • the epoxy resin particles present on the surface of the cured adhesive layer are removed with an acid or decomposed or dissolved by an oxidizing agent, and adhered.
  • the surface of the agent layer is roughened.
  • the multilayer printed wiring boards according to Examples 1 to 9 and Comparative Examples 1 to 8 were processed in the above-described manufacturing method.
  • the multilayer printed wiring board according to Example 11 is manufactured according to the processing steps (1) to (14) according to the processing steps (1) to (11) before the formation of the solder bumps. Was done.
  • a specific description will be given.
  • compositions obtained in 1 to 3 below were mixed and stirred to prepare an adhesive for electroless plating.
  • the substrate 1 on which the interlayer resin insulating layer 4 was formed was immersed in humic acid for 19 minutes, and a roughened surface 6 having a depth of 4 im was formed on the surface thereof (see FIG. 1 (e)).
  • a plating resist 8 was formed according to a conventional method (see FIG. 2 (a)).
  • a conductive layer for forming the conductive circuit 12 was formed by providing an electrolytic plating film 9 having a thickness of 20; «m, and the opening was filled with the plating film 9 to form a via hole 10 (FIG. 2). (See (b)).
  • the electroless plating film 7 under the plating resist is etched with an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, and sulfuric acid.
  • an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, and sulfuric acid.
  • the surface of the via hole 10 was flat, and the levels of the conductor circuit surface and the via hole surface were the same.
  • the thickness T of the interlayer resin insulating layer 4 is 20 ⁇ m
  • the diameter D of the via hole 10 is 25 m, 40 ⁇ m, 60 ttm, and 80 ⁇ m
  • the respective The thickness of the plating film required for filling is 10.2 ⁇ m, 11.7 ⁇ m, 14.8 ⁇ m, 23.8JUm.
  • An interlayer resin insulating layer was formed in the same manner as in Example 1 except that a 20 ⁇ m-thick fluororesin film was formed by thermocompression bonding, and an ultraviolet laser was irradiated to form an opening having a diameter of 60 ⁇ m. To produce a multilayer printed wiring board.
  • This fluororesin fiber cloth is cut into a 15.24 cm x 15.24 cm sheet, which is also available as WL. Goa's tetraetch (registered trademark TETRA-ETCH). It was immersed in a metal-naphthalene solution. After this treatment, the cloth was washed with warm water and rinsed with acetone. At this time, the fibers turned dark brown due to the tetraetch and the fabric shrank by 20% in the longitudinal and transverse directions. Therefore, this cloth was stretched to its original size by grasping the edges by hand.
  • Goa's tetraetch registered trademark TETRA-ETCH
  • thermosetting resin to be immersed in the fluororesin fiber cloth a liquid epoxy resin was prepared according to the guidelines of # 296-396-783 of Dow Chemical's product catalog for Dawepoxy resin 521-A80.
  • the B-stage sheet was laminated on the substrate in the procedure (2) of Example 1, and pressed at 175 t under a pressure of 80 kgZcm 2 to form an interlayer resin insulating layer.
  • the interlayer resin insulation layer was irradiated with an ultraviolet laser having a wavelength of 220 nm to form an opening for forming a via hole having a diameter of 60 m. Thereafter, a multilayer printed wiring board was manufactured according to the procedures (4) to (9) of Example 1.
  • a multilayer printed wiring board was manufactured according to Japanese Patent Application Laid-Open No. 9312472/1993.
  • steps (1) to (1) of Example 1 were carried out, followed by 0.05 mol / liter of copper sulfate, 0.3 mol / liter of formalin, 0.35 mol / liter of sodium hydroxide, It was immersed in an electroless plating solution consisting of 0.335 molZ liter of ethylenediaminetetraacetic acid (EDTA) aqueous solution to form a 40- ⁇ m-thick plating film.
  • EDTA ethylenediaminetetraacetic acid
  • the multilayer printed wiring boards of Examples 1, 2, and 3 have excellent surface flatness of the interlayer resin insulating layer, a further via hole is formed on the via hole. In this case, there is no disconnection failure of the pattern raised in the recess, and the connection reliability is excellent, and the strength and the mountability of IC chips and the like are excellent. Further, the multilayer printed wiring boards of Examples 1, 2, and 3 according to the present invention were excellent in connection reliability of the through-hole even when mass-produced.
  • the first invention it is possible to provide a multilayer printed wiring board having a field via structure capable of forming a fine pattern and having excellent surface smoothness and connection reliability.
  • a plating resist 8 with a thickness of 15 ⁇ m and L / S 25/25 ⁇ m was formed according to a conventional method (see Fig. 2 (a)).
  • Repelling agent manufactured by Tototec, HL 40 ml / 1
  • the electroless plating film 7 under the plating resist is dissolved and removed with an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, or persulfuric acid. Then, a conductor circuit 11 having a thickness of about 15 and comprising the electroless plating film 7 and the electrolytic copper plating film 9 was formed.
  • an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, or persulfuric acid.
  • the roughened layer 3 is formed on the substrate in the same manner as in the procedure (2) of the first embodiment, and the procedures (3) to (8) of the first embodiment are further repeated to obtain a multilayer printed wiring board. It was manufactured (see Fig. 2 (c)).
  • This example was performed according to the procedures (1) to (3) of the example 3, and then performed according to the following procedure.
  • the B-stage sheet was laminated on the substrate in the procedure (2) of Example 4, and pressed at 175 ° C. under a pressure of 80 kg / cm 2 to form an interlayer resin insulating layer. Further, the interlayer resin insulating layer was irradiated with an ultraviolet laser having a wavelength of 220 nm to form an opening for forming a via hole having a diameter of 60111. Thereafter, a multilayer printed wiring board was manufactured in accordance with the procedures (4) to (9) of Example 4.
  • Example 5 That is, the procedures (1) to (5) of Example 5 were carried out, followed by copper sulfate 0.05 mol / liter, formalin 0.3 molZ liter, sodium hydroxide 0.35 molZ liter, ethylenediamine It was immersed in an electroless plating solution composed of an aqueous solution of 0.35 mol / liter of tetraacetic acid (BDTA) to form a plating film having a thickness of 40 ⁇ m.
  • BDTA tetraacetic acid
  • a wiring board can be provided.
  • This embodiment is performed according to the procedures (1) to (5) of the first embodiment, and then performed according to the following procedure.
  • a plating resist 8 with a thickness of 15 ⁇ m and an LZS thickness of 25Z25Um was formed according to a conventional method (see FIG. 2 (a)).
  • the procedure is performed according to the procedures (1) to (3) of the second embodiment, and thereafter, the procedure is performed as follows.
  • the B-stage sheet was laminated on the substrate in the procedure (2) of Example 6, and pressed at 1.5 to 5 ° C under a pressure of 80 kgZcm 2 to form an interlayer resin insulating layer. Further, the interlayer resin insulation layer was irradiated with an ultraviolet laser having a wavelength of 220 nm to form an opening having a diameter (opening for forming a via hole). Thereafter, the procedures (4) to (9) of Example 6 were followed. A multilayer printed wiring board was manufactured.
  • a multilayer printed wiring board was manufactured according to Japanese Patent Application Laid-Open No. 188992/1990.
  • the opening for forming the via hole is filled with only the electroless plating film to form the via hole.
  • Steps ⁇ ) to (3) of Example 6 were performed, and then 0.05 molZ lit of copper sulfate was added.
  • 0.3 mol liter, sodium hydroxide, 35 mol Z sodium hydroxide, ethylenediamine tetraacetic acid (BDTA) 0.3 mm immersion in electroless plating solution consisting of 35 mol / liter aqueous solution It was crushed to form a 1 ⁇ m thick plating film.
  • BDTA ethylenediamine tetraacetic acid
  • steps (6) to (9) of Example 6 were performed to manufacture a multilayer printed wiring board.
  • the via hole opening of this multilayer printed wiring board has no roughened surface.
  • Example 6 thus manufactured. 128 for the multilayer printed wiring boards of Comparative Examples 5 and 6.
  • a 48-hour heating test at C and a 1000-cycle heat cycle test between 55t and 125 ° C were conducted to check for cracks and cracks in the via holes.
  • the results are shown in Table 2. As is clear from the results shown in this table, in the multilayer printed wiring board of Comparative Example 5, cracks were generated in the via hole portion, and in the multilayer printed wiring board of Comparative Example 6, the via hole portion was observed. Was. On the other hand, in the multilayer printed wiring board of the example, no crack was generated for the via hole.
  • This embodiment is an example in which a composite of a fluororesin and a heat-resistant thermoplastic resin is used as an interlayer resin insulating layer.
  • the implementation procedure is as follows. (1) 8 parts by weight of polyethersulfone (PES) and 92 parts by weight of a fluororesin (manufactured by DuPont, Teflon) were heated and melted at 350 ° C. and mixed to prepare a layered resin solution.
  • PES polyethersulfone
  • a fluororesin manufactured by DuPont, Teflon
  • the substrate was washed with water, immersed in an electroless tin displacement bath composed of 0.1 mol / 1 tin borofluoride- 1.OmolZ 1 thiourea solution at 50 ° C. for 1 hour, and the roughened layer 3 A 0.3 / im tin layer was provided on the surface (see Fig. 3 (b), but the tin layer is not shown).
  • the interlayer resin solution prepared in (1) is applied to the substrate 1 which has been treated in (2) (see FIG. 3 (c)), and cooled to cool the interlayer resin insulation layer 4 having a thickness of 2 ⁇ . Was formed. Further, the interlayer resin insulating layer 4 was irradiated with an ultraviolet laser having a wavelength of 220 nm to form an opening 5 for forming a via hole having a diameter of m (see FIG. 3 (d)).
  • the substrate subjected to the above treatment was immersed in an electroless plating solution to form an electroless copper plating film 7 having a thickness of 0.6 m on the entire surface of the layer including the openings and the resin insulating layer 4 ( (See Fig. 3 (e)).
  • a plating resist 8 was formed according to a conventional method (see ⁇ in FIG. 4).
  • Repelling agent manufactured by Atotech, HL 40 ml / 1
  • the electroless plating film under the plating resist is dissolved and removed with an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, or ammonium persulfate.
  • an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, or ammonium persulfate.
  • the surface of the via hole was flat, and the level of the conductor circuit surface and the surface of the via hole were the same.
  • This embodiment is an example in which a composite of a fluororesin and a thermosetting resin is used as an interlayer resin insulating layer. This example was performed according to the procedures (1) to (3) of the example 3, and then performed according to the following procedure.
  • the B-stage sheet was laminated on the substrate in the procedure (2) of Example 8, and pressed at 175 ° C. under a pressure of 80 kgZcm 2 to form an interlayer resin insulating layer. Further, the interlayer resin insulating layer was irradiated with an ultraviolet laser having a wavelength of 220 nm to form an opening for forming a via hole having a diameter of 6 ⁇ . Thereafter, a multilayer printed wiring board was manufactured in accordance with the procedures (4) to (9) of Example 8.
  • thermosetting resin a thermosetting resin
  • thermoplastic resin a thermoplastic resin
  • This embodiment follows the procedures (1) to (6) of the first embodiment. After that, it was implemented by the following procedure.
  • step (7) of Example 8 Under the same conditions as in step (7) of Example 8, electrolytic plating is applied to the portion where no plating resist is formed, and a 15-atm-thick electrolytic plating film 9 is provided to form a conductor circuit at the same time. Then, a via hole 10 was formed by filling the inside of the opening with plating.
  • the electroless plating film under the plating resist is dissolved and removed with an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, or ammonium persulfate.
  • an etching solution such as a mixture of sulfuric acid and hydrogen peroxide, sodium persulfate, or ammonium persulfate.
  • the surface of the via hole was flat, and the level of the conductor circuit surface and the surface of the via hole were the same.
  • This comparative example is an example using only a thermosetting resin as the interlayer resin insulating layer.
  • the implementation procedure is as follows.
  • compositions obtained in the following 1 to 3 were mixed and stirred to prepare an adhesive for electroless plating.
  • Epoxy resin particles manufactured by Sanyo Chemical Industries, Polymer Pole
  • NMP NMP
  • Midazol curing agent (Shikoku Chemicals, 2B4MZ-CN) 2 parts by weight, photoinitiator (Ciba Geigy, Irgakuru 1 — 907) 2 parts by weight, photosensitizer (Nippon Kayaku, DBTX) -S) 0.2 parts by weight and 1.5 parts by weight of NMP were mixed with stirring.
  • a multilayer printed wiring board was manufactured in the same procedure as in Example 8, except that the leveling agent and the brightener were not added to the electrolytic plating solution. As a result, the plating film was not sufficiently filled in the opening for forming the via hole.
  • the heat cycle characteristics were excellent because the interlayer resin insulation layer contained a fluororesin or thermoplastic resin.
  • the examples are steps (1) 'thus exemplary embodiment 1, was then carried out by the following procedure c (10) According to the procedure (2) of Example 1, the roughened layer 3 made of copper, nickel, and phosphorus was provided.
  • a photosensitized oligomer (molecular weight 4000) obtained by acrylate-forming 50% of the epoxy groups of a 60 wt% cresol novolac epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG (diethylene glycol dimethyl ether).
  • the viscosity was measured using a B-type viscometer (manufactured by Tokyo Keiki Co., Ltd., DV B-type) with rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • the solder resist composition was applied to both surfaces of the multilayer printed wiring board obtained in the above (10) in a thickness of 20 ⁇ m. Next, after performing a drying process at 70 ° C for 20 minutes and at 70 ° C for 30 minutes, a 5-mask photomask film with a circular pattern (mask pattern) drawn on it is placed in close contact with It was exposed to ultraviolet light of J / cm 2 and developed with DMDG.
  • the substrate was electrolessly plated with an aqueous solution of 2 g Z1 of potassium gold cyanide, 75 gZ1 of ammonium chloride, 50 gZ1 of sodium citrate, and 1 g of sodium hypophosphite. The plating solution was immersed in the solution at 23 ° C. for 23 seconds to form a gold plating layer 150 having a thickness of 0.03 mm on the nickel plating layer 140.
  • the via holes are not filled, in order to form a solder bump having the same height as the solder bump of the flat solder node, the amount of solder paste is increased, that is, printing is performed.
  • the solder paste amount can be made uniform, and the size of the opening of the print mask may be made uniform.
  • the present invention is suitable for forming a fine circuit pattern, has excellent adhesion between the conductor circuit and the resin insulating layer between the eyebrows, and is resistant to cracking during a heat cycle. It is possible to stably provide a multilayer printed wiring board having excellent performance.
  • the multilayer printed wiring board according to the present invention exhibits excellent application suitability in many fields where high performance and high density of electronic components are required.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

明 細 書 フィルドビア構造を有する多層プリント配線板 技術分野
本発明は、 フィルドビア構造を有する多層プリ ント配線板に関し、 特に、 導 体層と層間樹脂絶縁層との間の密着性に優れ、 かつ微細な導体回路バターンの 形成に好適な多層プリント配線板を提供するものである。 背景技術
多層プリント配線には、 導体回路と樹脂絶縁層とを交互に積層し、 バイァホ —ルなどによって内層導体回路と外層導体回路を接続、 導通させてなるビルド 了ップ多層配線板がある。 このような多層プリント配線板におけるバイァホー ルは、 層間絶縁層に設けた微細な開口の内壁に金属めつき膜を付着させること によって形成されるのが一般的である。
しかしながら、 このようなバイ了ホールを備える多層プリント配線板には、 めつき析出不良やヒートサイクルによる断線が発生しゃすいという問題があつ た。 そのため最近では、 その開口部をめつきで充塡した構造のバイァホール (以下、 フィルドビア構造と称する) が採用されるようになった。 例えば、 特 開平 2— 188992号公報、 特開平 3— 3 2 9 8号公報、 特開平 7 -34048 号公報 には、 そのようなフィルドビア構造が開示されている。
このようなフィルドビア構造を備える多層プリント配線板においては、 バイ 了ホール形成用開口の外側に露出するめつき層の表面 (以下、 単にバイァホー ル表面と称する) に窪みが生じ易いという他の間題がある。 そのような窪みが 存在するにもかかわらず、 さらに外層に層間樹脂絶縁層を形成した場合には、 その層間樹脂絶縁層の表面にも窪みが形成されることとなり、 ひいては断線や 実装不良の原因になったりする。 窪みが存在する、 あるいは存在すると思われるバイァホール表面に、 層間樹 脂材料を複数回塗布することで平坦化することが可能であるが、 そのような処 理を行った場合には、 バイ了ホールの窪み直上部分の層間樹脂絶縁層の厚みが、 導体回路上の層間樹脂絶縁層の厚みより厚くなる。 そのため、 露光、 現像処理 やレーザ光照射によって層間樹脂絶縁層にバイァホール形成用の開口を設ける 工程において、 開口内に樹脂残りが発生して、 バイァホールの接続信頼性を低 下させてしまうという問題があった。 特に、 多層プリント配線板を量産する場 合には、 バイァホール表面と導体回路表面とで露光、 現像条件を変更すること が困難であるため、 このような樹脂残りが発生しゃすかつた。
このような樹脂残りの発生という問題を解決すベく提案されたビルド了ップ 多層プリント配線板が、 特開平 9 312472号公報等に開示されている。
この多層プリント配線板は、 導体回路の厚さがバイ了ホール径の 1 Z 2以上 になるように、 バイァホール形成用の開口にめっき導体膜を充塡して、 導体回 路の表面とバイ了ホール表面が同じレベルになるようにしたものである。
ところ力 このようなビルド了ップ多層プリ ント配線板では、 層間絶縁層に 設けた開口部をめつき充塡するために、 そのめつき導体膜を厚く形成する必要 があり、 このめつき膜と同時に形成される導体回路の厚さも必然的に厚くなる。 したがって、 めっき膜を厚く しょうとすると、 その分、 めっきレジス トも厚く しなければならず、 その結果、 フォ トマスクフィルムのパターンの内側に光が 回折して回り込み、 めっきレジストにテーパーが発生してしまう。 すなわち、 導体パターンは、 下部ほど細くなる形状となる。 このような現象は、 L Z S = 50Z50 m程度であれば間題ないが、 L Z S =25725 mのような微細バタ― ンでは、 パターン剝離の原因となっていた。
さらに、 特開平 2— 188992号公報に開示されるように、 めっき膜を形成して からエツチングによって導体回路を形成する場合は、 めつき膜を厚くすると、 ェッチングによりアンダー力ッ トが発生して、 微細バタ一ンを形成しようとす ると断線してしまうという問題が見られた。 さらに、 上述したようなフィルドビア構造は、 開口内部にめっき膜を充塡し たものであるため、 その開口部の内壁面およぴ底面にめつき膜を被覆しただけ のバイァホールとは異なり、 ヒ一 トサイクル時に発生する応力が大きく、 バイ 了ホール部を起点として、 層間樹脂絶縁層にクラックが発生しやすいという間 題があった。
また、 バイ了ホール形成用開口のめっき充塡を無電解めつき処理によって行 つていたが、 この無電解めつき膜は、 電解めつき膜に比べて硬く、 展性も低い ため、 熱衝撃やヒートサイクル時に、 クラックが発生しやすいという間題もあ つ 7^- o
このような問題を解決するために、 特開平 9 -312472 号公報では、 無電解め つき膜と電解めつき膜を併用してフィルドビ了を形成する技術が開示されてい る。
ところ力く、 このようなフィルドビアでは、 無電解めつき膜と電解めつき膜と の界面が平坦となり、 その両者が熱衝撃やヒートサイクルなどで剝離するとい う問題があった。 また、 開口内を電解めつき膜で充塡する前にめつきレジス ト を形成する必要があるが、 このめつきレジストを平坦な無電解めつき膜上に形 成するために、 めっきレジストが剝がれやすく、 パタ一ン間のショートという 新たな間題があった。
本発明の主たる目的は、 従来技術が抱える上記間題点を解消することにあり、 特に、 微細パターンの形成に有利であり、 しかも接続信頼性に優れたフィルド ビア構造を有する多層プリン ト配線板を提供することにある。
本発明の他の目的は、 導体回路と層間樹脂絶縁層との間の密着性に優れ、 熱 衝撃やヒートサイ クルでもクラックが生じないようなフィルドビア構造を有す る多層プリント配線板を提供することにある。 発明の開示
発明者らは、 上記目的の実現に向け鋭意研究した結果、 層間樹脂絶縁層に挟 P99/00504 まれた導体層上に、 層間樹脂絶縁層と導体層との密着性に優れた微細な回路パ タ一ンを形成することを可能にする幾つかの条件を見出し、 それらの条件を満 たして構成される以下のような発明に想到した。
すなわち、 本発明の特徴の第 1のもの (以下、 第 1の発明と称する) は、 導 体回路と樹脂絶縁層とが交互に積層されたビルドアップ多層プリント配線板で あり、 層間樹脂絶縁層内に開口部が設けられ、 その開口部にめっき層が充塡さ れてバイァホールが形成されていることを前提としたうえで、
上記バイ了ホール形成用の開口部から露出するめつき層の表面 (以下、 バイ ァホール表面と称する) は、 実質的に平坦に形成されると共に、 上記バイァホ ールと同じ層間樹脂絶縁層内に位置する導体回路の表面と実質的に同じレベル にあり、 さらに、 導体回路の厚さをバイァホール径の 1 / 2未満にすることに あ 。
ここで、 本発明におけるバイ了ホール径とは、 バイァホール形成用開口部の 上端における開口径を意味する。
このような本発明の構成によれば、
( 1 ) バイァホール表面に窪みがないので、 層間樹脂絶縁層の表面平坦性に優 れ、 窪みに起因する断線や I Cチップ等の実装不良が発生しにく くなる。
( 2 ) バイァホールおよび導体回路上の層間樹脂絶縁層の厚みが実質的に均一 であるため、 層間樹脂絶縁層にバイ了ホール形成用の開口部を設ける場合の樹 脂残りが少なくなり、 接続信頼性が向上する。
( 3 ) 導体回路の厚さをバイ了ホール径の 1 Z 2未満にすることによって、 バ ィァホール形成用の開口部にめっきを充塡した構造としたにもかかわらず、 導 体回路の厚さを薄くできるので、 めっきレジス トを薄くすることができ、 ひい ては、 微細な導体回路パタ一ンの形成が可能となる。
次に、 本発明の特徴の第 2のもの (以下、 第 2の発明と称する) は、 導体回 路と樹脂絶縁層とが交互に積層されたビルドアップ多層プリント配線板であり、 層間樹脂絶縁層内に開口部が設けられ、 その開口部にめっき層が充填されてバ ィァホールが形成されていることを前提としたうえで、.
上記導体回路の厚さを、 バイ了ホール径の 1 / 2未満でかつ 2 5 ί τη未満に す しとにめる。
このような構成によれば、 導体回路を形成する導体めつき膜の厚さをバイァ ホール径の 1 / 2未満で、 かつ 2 5〃m未満にすることができるので、 めっき レジストの厚さを薄く してその解像度を向上させることができ、 ひいてはエツ チングによる導体回路の形成が容易になり、 回路パタ一ンの超微細化を図るこ とができる。
なお、 上記第 1および第 2の発明においては、 以下のような構成を伴うこと が好ましい。
① バイァホール表面および導体回路の表面は粗化処理されていること。 これ によって、 バイ了ホール並びに導体回路と層間樹脂絶縁層との密着性が改善さ れる。
② バイァホール形成用開口部の内壁面を含んだ層間樹脂絶縁層の表面は、 粗 化面に形成されていること。 これによつて、 充塡めっき層からなるバイ了ホー ルと層間樹脂絶縁層との間、 および導体回路と層間樹脂絶縁層との間の密着性 が向上する。
③ バイァホールの底部が接続する導体回路 (内層パッ ド) は、 その表面が粗 化処理され、 その粗化面を介して前記バイ了ホールに接続していること。 これ によって、 バイァホールと内層パッ ド (内層の導体回路) との密着性が向上し、 P C Tのような高温多湿条件下やヒートサイクル条件下でも、 バイァホールと 導体回路の界面で剝離が発生しにく くなる。
特に、 上記②と③を組合せた構成とすることで、 内層パッ ドが層間樹脂絶縁 層に密着し、 かつバイァホールも層間樹脂絶縁層に密着するので、 層間樹脂絶 縁層を介して、 内層パッ ドとバイ了ホ一ルとが完全に一体化する。
④ なお、 前記導体回路の側面にも粗化層が形成されていることが望ましく、 これによつて、 導体回路側面と層間樹脂絶縁層との密着不足に起因してこれら 0504 の界面を起点として層間樹脂絶緑層に向けて垂直に発生するクラックを抑制す ることができる。
⑤ バイァホール上に、 さらに他のバイ了ホールが形成されていることが好ま しい。 これによつて、 バイ了ホールによる配線のデッ ドスペースを無く し、 よ り一層の配線の高密度化が達成できる。
⑥ 層間樹脂絶縁層は、 熱可塑性樹脂と熱硬化性樹脂との複合体または熱可塑 性樹脂から形成されることが好ましい。 ヒートサイクル時に、 充塡バイ了ホ一 ル内で大きな応力が発生しても、 靱性が高い樹脂または樹脂複合体が充塡され ているので、 クラックの発生を確実に抑制することができる。
⑦ バイ了ホール径と層間樹脂絶緑層の厚みとの比が 1〜 4の範囲であること が好ましく、 このように調整することによって、 微細パターンが形成し易くな る。
⑧ とくに、 第 1の発明については、 導体回路の厚さを 25 u m未満とすること が好しく、 微細な回路パターンをより形成し易くするためには、 20 m以下に するのが望ましい。
⑨ また、 第 2の発明については、 バイ了ホール形成用の開口部からバイァホ —ル表面、 すなわち、 バイ了ホールの露出表面の中央部に窪みが形成されるこ とが好ましく、 さらに、 その窪みの表面が粗化されることが望ましい。
このような窪みを設けることによって、 バイ了ホール上にさらに他のバイァ ホールを形成する場合に、 上下のバイ了ホールどうしの接触面のェッジが鈍角 となり、 エッジへの応力が分散されるため、 接触面のエッジから層間樹脂絶縁 層に向けてのクラックの発生を抑制できる。
また、 窪みの表面を粗化面とすることで、 バイァホールおよび導体回路を形 成する導体層と層間樹脂絶縁層との間の密着性が向上するので、 導体層の剝離 を確実に抑制することができる。
次に、 本発明の特徴の第 3のもの (以下、 第 3の発明と称する) は、 導体回 路と樹脂絶縁層とが交互に積層されたビルド了ップ多層プリ ント配線板であり、 層間樹脂絶縁層内に開口部が設けられ、 その開口部にめっき層が充塡されてバ ィァホールが形成されていることを前提としたうえで、
上記層間樹脂絶縁層の少なくとも前記開口部の内壁面は粗化され、 その開口 部の粗化面に沿つて無電解めつき膜が被覆され、 その無電解めつき膜によって 形造られる開口内部に電解めつきが充塡されてバイァホールが形成されている と ある
このような構成によれば、 電解めつき膜に比べて硬い無電解めつき膜が開口 部の内壁面全体に形成されているので、 その無電解めつき膜が、 粗化面内で了 ンカ一となって食い込み、 弓 Iき剝がしの力が加わっても金属破壊しにく くなる。 その結果、 バイァホールと層間樹脂絶縁層との密着性が改善される。 また、 無電解めつき膜に比べて展性が大きい電解めつき膜が、 開口部の大部分を充塡 するので、 熱衝撃やヒートサイクル時において、 層間樹脂の膨張収縮と追従し、 クラックの発生を抑制することができる。
このように絶縁層の開口部の内壁面を含む表面に粗化面が形成されていると、 この粗化面に追従して無電解めつき膜が形成され、 その無電解めつき膜は、 そ の表面が凹凸となるため、 その凹凸が了ン力一となつて電解めつき膜と強固に 密着する。 それ故に、 無電解めつき膜と電解めつき膜との界面における、 熱衝 撃やヒートサイクル時の剝離を阻止できる。
また、 層間樹脂絶縁層の開口部の内壁面を含む表面に粗化面が形成されてい ると、 めっきレジストは、 表面が凹凸状の無電解めつき膜に密着するので、 無 電解めつき膜との界面での剝離が生じにく くなる。 このため、 セミアディティ ブ法によるプリント配線板の製造過程で導体回路間のショートが発生すること はない。
このような第 3の特徴を有する発明においては、 上述した①〜⑨の構成を伴 うことが好ましい。
さらに、 本発明の特徴の第 4のもの (以下、 第 4の発明と称する) は、 導体 回路と樹脂絶縁層が交互に積層されたビルドアップ多層プリント配線板であり、 層間樹脂絶縁層内に開口部が設けられ、 その開口部にめっき層が充塡されてバ ィァホールが形成されていることを前提としたうえで、
上記層間樹脂絶縁層は、 フッ素樹脂と耐熱性の熱可塑性樹脂との複合体、 フ ッ素樹脂と熱硬化性樹脂との複合体、 または熱硬化性樹脂と耐熱性の熱可塑性 樹脂との複合体の 、ずれか 1から構成されることにある。
このような構成によれば、 バイァホールが形成される層間樹脂絶縁層が、 破 壊靱性値が高い 「フッ素樹脂と耐熱性の熱可塑性樹脂との複合体」、 「フッ素 樹脂と熱硬化性樹脂との複合体」、 または 「熱硬化性樹脂と耐熱性の熱可塑性 樹脂との複合体」 のいずれかで形成されるので、 ヒートサイクル時に金属層が 熱膨張して、 バイァホールを起点としたクラックが生じることがない。 また、 フッ素樹脂は誘電率が低いので、 信号の伝播遅延などが発生しにくい。
この発明における層間樹脂絶縁層は、 フッ素樹脂繊維の布と、 その布の空隙 に充塡された熱硬化性樹脂との複合体から形成することが、 特に、 好ましい。 また、 この発明においては、 上記①〜④の構成、 および⑥〜⑨の構成を伴う ことが好ましい。 図面の簡単な説明
第 1図は本発明による第 1の実施例によって製造される多層プリント配線板 の各製造工程を示す図、
第 2図は本発明による第 1の実施例によって製造される多層プリント配線板 の各製造工程を示す図、
第 3図は本発明による第 8の実施例によつて製造される多層プリント配線板 の各製造工程を示す図、
第 4図は本発明による第 8の実施例によつて製造される多層プリント配線板 の各製造工程を示す図である。
第 5図は本発明による第 11の実施例によって製造される多層プリント配線板 の製造工程の一部を示す図である。 P 00504 発明を実施するための最良の形態
以下、 本発明を実施するための最良の形態について、 具体的に説明する。
( A ) まず、 上記第 1の発明は、 導体回路と樹脂絶縁層とが交互に積層され た多層プリ ント配線板において、 層間樹脂絶縁層内に開口部が設けられ、 その 開口部にめっき層が充塡されてバイァホールが形成されていることを前提とし たうえで、 上記開口部にめっき層を充塡してなるバイ了ホールの表面が実質的 に平坦であると共に、 バイ了ホールと同じ層間樹脂絶縁層内に位置する導体回 路の表面と実質的に同じレベルにあり、 かつ導体回路の厚さがバイァホール径 の 1 / 2未満である点に特徴がある。
このような構成によれば、 バイ了ホールの表面に窪みがなく、 層間樹脂絶縁 層の表面平坦性に優れるので、 窪みに起因する断線や I Cチップ等の実装不良 が発生しにく くなる。 また、 バイ了ホールおよび導体回路上の層間樹脂絶縁層 の厚みが均一になり、 開口部を形成した場合の樹脂残りが少なくなる。 さらに、 導体回路の厚さがバイ了ホール径の 1 / 2未満であるため、 バイァホール形成 用の開口部にめっき層を充塡してバイァホールを形成した場合でも、 導体回路 の厚さが厚くならず、 めっきレジス トを薄くすることができ、 微細なパタ一ン の形成が可能となる。
このように構成された多層プリント配線板においては、 層間樹脂絶縁層の開 口部の内壁面には、 粗化面が形成されていることが好ましく、 それによつて、 充塡めつきからなるバイ了ホ一ルと層間樹脂絶縁層との密着性が向上する。 さらに、 上記バイァホールは、 内層の導体回路の表面に設けた粗化層を介し て接続されていることが好ましい。 粗化層が導体回路とバイァホールの密着性 を改善しているので、 高温多湿条件下やヒートサイクル条件下でも、 その導体 回路とバイ了ホールとの界面で剝離が発生しにく くなるという有益性がある。 なお、 前記導体回路の側面にも粗化層が形成されていると、 導体回路側面と 層間樹脂絶縁層との界面を起点として層間樹脂絶縁層に向けて垂直に発生する クラックを抑制することができる点で有利である。 このような導体回路の表面に形成される粗化層の厚さは、 1〜 10 mがよい。 この理由は、 厚すぎると層間ショートの原因となり、 薄すぎると被着体との密 着力が低くなるからである。
この粗化層を形成する粗化処理としては、 導体回路の表面を酸化 (黒化) 一 還元処理するか、 有機酸と第二銅錯体の混合水溶液でスプレー処理するか、 あ るいは銅一ニッケル一リン針状合金めつきで処理する方法がよい。
これらの処理のうち、 酸化 (黒化) 一還元処理による方法では、 NaOH (20 g Z l ) 、 aCID, (50g/ 1 ) 、 a3P04 (15. Og/ 1 ) を酸化浴 (黒化浴) 、 Na OH (2.7 g/1 ) 、 aBH4 (1. Og/1 ) を還元浴とする。
また、 有機酸一第二銅錯体の混合水溶液を用いた処理では、 スプレーゃバブ リングなどの酸素共存条件下で次のように作用し、 下層導体回路である銅など の金属箔を溶解させる。 ·
Cu + Cu (II) An→2 Cu ( I ) An/a
2 C u ( I ) An/2 +n/ 402 +n AH (ェ了レ一シヨン)
→2 C u (II) An +n/2 H2
Aは錯化剤 (キレート剤として作用) 、 nは配位数である。
この処理で用いられる第二銅錯体は、 了ゾ―ル類の第二銅錯体がよい。 この ァゾ—ル類の第二銅錯体は、 金属銅などを酸化するための酸化剤として作用す る。 了ゾール類としては、 ジァゾ一ル、 ト リ了ゾ一ル、 テ トラゾールがよい。 なかでもィ ミダゾ一ル、 2—メチルイ ミダゾール、 2—ェチルイ ミダゾ一ル、 2—ェチルー 4一メチルイ ミダゾ一ル、 2—フユ二ルイ ミダゾ—ル、 2—ゥン デシルイ ミダゾ一ルなどがよい。
このァゾ—ル類の第二銅錯体の含有量は、 1~15重量%がよい。 この範囲内 にあれば、 溶解性および安定性に優れるからである。
また、 有機酸は、 酸化銅を溶解させるために配合させるものであり、 具体例 としては、 ギ酸、 酢酸、 プロピオン酸、 酪酸、 吉草酸、 カブロン酸、 アク リル 酸、 クロ ト ン酸、 シユウ酸、 マロン酸、 コハク酸、 ダルタル酸、 マレイ ン酸、 安息香酸、 ダリコール酸、 乳酸、 リ ンゴ酸、 スルファ ミ ン酸から選ばれるいず れか少なくとも 1種がよい。
この有機酸の含有量は、 0. 1〜30重量%がよい。 酸化された銅の溶解性を維 持し、 かつ溶解安定性を確保するためである。
なお、 発生した第一銅錯体は、 酸の作用で溶解し、 酸素と結合して第二銅錯 体となって、 再び銅の酸化に寄与する。
この有機酸一第二銅錯体からなるエツチング液には、 銅の溶解やァゾ一ル類 の酸化作用を補助するために、 ハロゲンイオン、 例えば、 フッ素イオン、 塩素 イオン、 臭素イオンなどを加えてもよい。 このハロゲンイオンは、 塩酸、 塩化 ナト リゥムなどを添加して供給できる。
ハロゲンイオン量は、 0. 01〜^重量%がよい。 この範囲内にあれば、 形成さ れた粗化層は層間樹脂絶緑層との密着性に優れるからである。
この有機酸一第二銅錯体からなるヱッチング液は、 ァゾール類の第二銅錯体 および有機酸 (必要に応じてハロゲンイオン) を、 水に溶解して調製する。 また、 銅一ニッケルーリンからなる針状合金のめっき処理では、 硫酸銅 1〜 40 g / K 硫酸ニッケル 0. 1〜6. 0 g / クェン酸 10〜20 g / 1、 次亜リ ン 酸塩 10〜100 g 、 ホウ酸 10〜40 g / l、 界面活性剤 0. 01~ 10 g Z lからな る液組成のめっき浴を用いることが望ましい。
さらに、 本発明の多層プリント配線板においては、 充塡バイァホールの上に、 さらに他のバイァホールが形成されることが好ましく、 このような構成とする ことによって、 バイァホールによる配線のデッ ドスペースをなくすることがで きるので、 配線の高密度化を実現できる。
本発明においては、 層間樹脂絶縁層としては、 熱硬化性樹脂、 熱可塑性樹脂、 または熱可塑性樹脂と熱硬化性樹脂との複合体を用いることできる。
特に本発明では、 充塡バイァホールが形成される層間樹脂絶縁層として、 熱 硬化性樹脂と熱可塑性樹脂との複合体を用いることがより好ましい。
熱硬化性樹脂としては、 エポキシ樹脂、 ポリイ ミ ド樹脂、 フエノール樹脂、 熱硬化性ポリフヱニレンエーテル (P PE) などが使用できる。
熱可塑性樹脂としては、 ポリテトラフルォロエチレン (PTFE) 等のフッ 素樹脂、 ポリエチレンテレフタレート (PET) 、 ポリスルフォン (P S F) 、 ポリフヱニレンスルフイ ド (F P S) 、 熱可塑型ポリフエ二レンエーテル (F P E) 、 ポリェ一テルスルフオン (PE S) 、 ポリェ一テルイ ミ ド (P E I ) 、 ポリフヱニレンスルフォン (PPE S) 、 4フッ化工チレン 6フッ化プロピレ ン共重合体 (FEP) 、 4フッ化工チレンパーフロロアルコキシ共重合体 (P FA) 、 ポリエチレンナフタレート (PEN) 、 ポリエーテルエーテルケ トン (PEEK) 、 ポリオレフイ ン系樹脂等が使用できる。
熱硬化性樹脂と熱可塑性樹脂の複合体としては、 エポキシ樹脂一 PE S、 ェ ポキシ樹脂一 P S F、 ェポキシ樹脂一 P P S、 ェポキシ樹脂 P P E S等が使 用できる。
また本発明では、 層間樹脂絶縁層として、 フッ素樹脂繊維の布とその布の空 隙に充塡された熱硬化性樹脂とからなる複合体を用いることが望ましい。 この ような複合体は、 低誘電率であり、 形状安定性に優れた特性を有するからであ る
この場合、 熱硬化性樹脂としては、 ヱポキシ樹脂、 ポリィ ミ ド樹脂、 ポリァ ミ ド樹脂、 フユノール樹脂から選ばれる少なくとも 1種を用いることが望まし い 0
フッ素樹脂繊維の布としては、 その繊維を織った布ゃ不織布などを用いるこ とが望ましい。 不織布は、 フッ素樹脂繊維の短繊維または長繊維をバインダー とともに抄造してシートを作り、 このシ一トを加熱して繊維同士を融着させて 製造する。
また本発明において、 層間樹脂絶縁層としては、 無電解めつき用接着剤を用 いることができる。
この無電解めつき用接着剤としては、 硬化処理された酸あるいは酸化剤に可 溶性の耐熱性樹脂粒子が、 硬化処理によつて酸あるいは酸化剤に難溶性となる 未硬化の耐熱性樹脂中に分散されてなるものが最適である。 この理由は、 酸や 酸化剤で処理することにより、 耐熱性樹脂粒子が溶解除去されて、 表面に蛸つ ぼ状のァンカ一力、らなる粗化面を形成できるからである。
上記無電解めつき用接着剤において、 特に硬化処理された前記耐熱性樹脂粒 子としては、 平均粒径が 10 m以下の耐熱性樹脂粉末、 平均粒径が 2 m以下 の耐熱性樹脂粉末を凝集させた凝集粒子、 平均粒径が 2〜10 ^ mの耐熱性樹脂 粉末と平均粒径が 2 m以下の耐熱性樹脂粉末との混合物、 平均粒径が 2〜10 ^ mの耐熱性樹脂粉末の表面に平均粒径が 2 ί ΐη以下の耐熱性樹脂粉末または 無機粉末の少なくとも 1種を付着させてなる疑似粒子、 平均粒径が 0. 1〜0. 8 mの耐熱性樹脂粉末と平均粒径が 0. 8 u mを超え 2 j m未満の耐熱性樹脂粉 末との混合物、 平均粒径が 0. 1〜1. ϋ ; u mの耐熱性樹脂粉末、 から選ばれる少 なくとも 1種を用いることが望ましい。 これらを用いることによって、 より複 雑なアンカ一を形成できるからである。
この無電解めつき用接着剤で使用される耐熱性樹脂は、 前述の熱硬化性樹脂、 熱可塑性樹脂、 熱硬化性樹脂と熱可塑性樹脂の複合体を使用できる。 特に本発 明では、 熱硬化性樹脂と熱可塑性樹脂の複合体を用いることが好ましい。
次に、 上記第 1の発明にかかる多層プリント配線板の製造方法について、 第 1図および第 2図を参照して説明する。
(1) まず、 コア基板 1の表面に内層導体回路パターン 2を形成した配線基板を 作製する (第 1図 (a ) ) 。
このコァ基板 1としては、 両面銅張積層板を採用し、 その表面および裏面を エッチング処理して内層導体回路パターン 2を形成するか、 あるいは、 コア基 板 1として、 ガラスエポキシ基板ゃポリィ ミ ド基板、 セラ ミ ツク基板、 金属基 板などを採用し、 その基板 1に無電解めつき用接着剤層を形成し、 この接着剤 層表面を粗化して粗化面とし、 ここに無電解めつき処理を施して内層導体回路 パターン 2を形成する方法、 もしくはいわゆるセミアディティブ法 (その粗化 面全体に無電解めつきを施し、 めっきレジス トを形成し、 めっきレジス ト非形 成部分に電解めつきを施した後、 めっきレジス トを除去し、 エツチング処理し て、 電解めつき膜と無電解めつき膜とからなる導体回路バタ一ンを形成する方 法) により形成される。
さらに必要に応じて、 上記配線基板の内層導体回路 2の表面に銅 ニッケル —リンからなる粗化層 3を形成する (第 1図 (b ) ) 。
この粗化層 3は、 無電解めつきにより形成される。 この無電解めつき水溶液 の液組成は、 銅ィォン濃度、 二ッケルイォン濃度、 次亜リン酸ィォン濃度が、 それぞれ 2. 2 x 10- 2〜 4. 1 x 10- 2 mo l/ 1、 2. 2 x 10- 3〜 4. 1 x 10- 3 mo l , 1、 0. 20〜0. 25 mo l / 1であることが望ましい。
この範囲で析出する被膜の結晶構造は針状構造になるため、 アンカー効果に 優れるからである。 この無電解めつき氷溶液には上記化合物に加えて錯化剤や 添加剤を加えてもよい。
粗化層の形成方法としては、 前述したように、 銅 ニッケルーリン針状合金 めっきによる処理、 酸化一還元処理、 銅表面を粒界に沿ってエッチングする処 理にて粗化面を形成する方法などがある。
なお、 コア基板 1には、 スル一ホールが形成され、 このスルーホールを介し て表面と裏面の内層導体回路を電気的に接続することができる。
また、 スルーホールおよびコア基板 1上の各導体回路間には樹脂が充塡され て、 平坦性を確保してもよい。
(2) 次に、 前記(1) で作製した配線基板の上に、 層問樹脂絶縁層 4を形成する (第 1図 (c ) ) 。
特に本発明では、 後述するバイ了ホール 9を形成する層間樹脂絶縁材として、 熱硬化性樹脂と熱可塑性樹脂の複合体を樹脂マト リ ックスとした無電解めつき 用接着剤を用いることが望ましい。
(3) 前記 (2) で形成した無電解めつき用接着剤層 4を乾燥した後、 バイ了ホー ル形成用の開口部 5を設ける (第 1図 (d ) ) 。
感光性樹脂の場合は、 露光, 現像してから熱硬化することにより、 また、 熱 硬化性樹脂の場合は、 熱硬化したのちレーザ一加工することにより、 前記接着 剤層 4にバイ了ホール形成用の開口部 5を設ける。 このとき、 バイァホールの 直径 (D ) と層間樹脂絶縁層の厚み (Τ , )との比 D Z T が 1〜4の範囲内で あることが好ましい。 この理由は、 D Z T , が 1未満であると、 開口部に電解 めっき液が人らず、 開口部にめっきが析出しないからであり、 一方、 D Z T , が 4を超えると、 開口部のめっき充塡の程度が悪くなるからである。
(4) 次に、 硬化した前記接着剤層 4の表面に存在するエポキシ樹脂粒子を酸あ るいは酸化剤によって分解または溶解して除去し、 接着剤層表面に粗化処理を 施して粗化面 6とする (第 1図 (e ) ) 。
ここで、 上記酸としては、 リン酸、 塩酸、 硫酸、 あるいは蟻酸や酢酸などの 有機酸があるが、 特に有機酸を用いることが望ましい。 粗化処理した場合に、 バイ了ホールから露出する金属導体層を腐食させ難いからである。
一方、 上記酸化剤としては、 ク nム酸、 過マンガン酸塩 (過マンガン酸力 リ ゥムなど) を用いることが望ましい。
(5) 次に、 接着剤層表面 4の粗化面 6に触媒核を付与する。
触媒核の付与には、 貴金属イオンや貴金属コロイ ドなどを用いることが望ま しく、 一般的には、 塩化パラジウムやパラジウムコロイ ドを使用する。 なお、 触媒核を固定するために加熱処理を行うことが望ましい。 このような触媒核と してはパラジゥムがよい。
(6) さらに、 (無電解めつき用) 接着剤層の表面 6に無電解めつきを施し、 粗 化面全域に追従するように、 無電解めつき膜 7を形成する (第 1図 ( f ) ) 。 このとき、 無電解めつき膜 7の厚みは、 0. 1〜5〃mの範囲が好ましく、 より 望ましくは 0. 5〜3〃mとする。
次に、 無電解めつき膜 7上にめっきレジスト 8を形成する (第 2図 (a ) )。 めっきレジスト組成物としては、 特にクレゾ一ルノボラック型エポキシ樹脂や フエノ一ルノボラック型ェポキシ樹脂の了クリレートとィ ミダゾール硬化剤か らなる組成物を用いることが望ましいが、 他に市販品のドライフィルムを使用 することもできる。
(7) さらに、 無電解めつき膜 7上のめっきレジス ト非形成部に電解めつきを施 して、 上層導体回路 1 2を形成すべき導体層を設けると共に開口 5内部に電解 めっき膜 9を充塡してバイァホ一ル 1 0を形成する (第 2図 (b) ) 。 この時、 開口 5の外側に露出する電解めつき膜 9の厚みは、 5~30 mが望ましく、 上 層導体回路 1 2としての厚み T 2 がバイァホール径 Dの 1ノ 2未満 (T2 く D /2) となるようにする。
ここで、 上記電解めつきとしては、 銅めつきを用いることが望ましい。
(8) さらに、 めっきレジスト 8を除去した後、 硫酸と過酸化水素の混合液や過 硫酸ナト リ ウム、 過硫酸ァンモニゥ厶などのェッチング液でめつきレジス ト下 の無電解めつき膜を溶解除去して、 独立した上層導体回路 1 2と充塡バイ了ホ ール 1 0とする。
(9) 次に、 上層導体回路 1 2の表面に粗化層 1 4を形成する。
粗化層 1の形成方法としては、 エッチング処理、 研磨処理、 酸化還元処理、 めっき処理がある。
これらの処理のうち、 酸化還元処理は、 aOll (20gX 1 ) 、 aC102 (50 g/ 1 ) 、 Na3PQ4 (15.0g/l ) を酸化浴 (黒化浴) とし、 NaOH (2.7 g/1 ) 、 NaBH4 (1.0g/l ) を還元浴とする。
また、 銅一ニッケルーリン合金層からなる粗化層は、 無電解めつき処理によ る析出により形成される。
この合金の無電解めつき液としては、 硫酸銅 l~40g/l、 硫酸ニッケル 0.1 〜6.0 g/1. タエン酸 10〜20 g Z 1、 次亜リン酸塩 10〜100 g/1. ホ ゥ酸 10〜40g/ 1、 界面活性剤 01〜10g/ 1からなる液組成のめっき浴を用 いることが望ましい。
さらに、 この粗化層 1 4の表面をイオン化傾向が銅より大きくチタン以下で ある金属もしくは貴金属の層にて被覆する。
スズの場合は、 ホウフッ化スズーチォ尿素、 塩化スズーチォ尿素液を使用す る。 このとき、 Cu— Snの置換反応により 0. 1〜2 m程度の Sn層が形成される。 貴金属の場合は、 スパッタや蒸着などの方法が採用できる。
(10) 次に、 この基板上に層間樹脂絶縁層として、 無電解めつき用接着剤層 1 6を形成する。
(11) さらに、 前記工程 (3)〜(8) を繰り返して、 バイ了ホール 1 0の真上に 他のバイァホール 2 ϋを設けると共に上記導体回路 1 2よりもさらに外側に上 層導体回路 2 2を設ける。 このバイ了ホール 2 0の表面は、 はんだパッ ドとし て機能する導体パッ ドに形成される。
(12) 次に、 こうして得られた配線基板の外表面に、 ソルダーレジス ト組成物 を塗布し、 その塗膜を乾燥した後、 この塗膜に、 開口部を描画したフォ トマス クフィルムを載置して露光、 現像処理することにより、 導体層のうちはんだパ ッ ド (導体パッ ド、 バイァホールを含む) 部分を露出させた開口を形成する。 ここで、 露出する開口の開口径は、 はんだパッ ドの径よりも大きくすることが でき、 はんだパッ ドを完全に露出させてもよい。 また、 逆に前記開口の開口径 は、 はんだパッ ドの径よりも小さくすることができ、 はんだパッ ドの縁周をソ ルダーレジス ト層で被覆することができる。 この場合、 はんだパッ ドをソルダ —レジスト層で抑えることができ、 はんだパッ ドの剝離を防止できる。
(13) 次に、 前記開口部から露出した前記はんだパッ ド部上に 「ニッケル 金」 の金属層を形成する。
ニッケル層は 1〜7 πιが望ましく、 金層は 0. 01~0. 06 Χ ΙΏがよい。 この理 由は、 ニッケル層は、 厚すぎると抵抗値の増大を招き、 薄すぎると剝離しやす いからである。 一方金層は、 厚すぎるとコス ト増になり、 薄すぎるとはんだ体 との密着効果が低下するからである。
(14) 次に、 前記開口部から露出した前記はんだパッ ド部上にはんだ体を供給 して、 6層の多層プリント配線板が製造される。
はんだ体の供給方法としては、 はんだ転写法や印刷法を用いることができる。 ここで、 はんだ転写法は、 プリプレダにはんだ箔を貼合し、 このはんだ箔を 開口部分に相当する箇所のみを残してエッチングすることにより、 はんだパタ ーンを形成してはんだキヤ リアフィル厶とし、 このはんだキヤ リァフィルムを、 基板のソルダ一レジスト開口部分にフラックスを塗布した後、 はんだパターン がパッ ドに接触するように積層し、 これを加熱して転写する方法である。 一方、 印刷法は、 パッ ドに相当する箇所に貫通孔を設けた印刷マスク (メタルマスク) を基板に載置し、 はんだペーストを印刷して加熱処理する方法である。
本発明のプリント配線板では、 充塡されたバイ了ホール上にはんだバンプを 形成する。 従来のプリント配線板では、 バイァホールが充塡されていないため、 平坦なはんだパッ ドのはんだバンプと同じ高さのはんだバンプを形成するため には、 はんだペースト量を多くする、 即ち、 印刷マスクの開口を大きくする必 要があつたが、 本発明ではバイ了ホールが充塡形成されているため、 はんだべ —スト量を均一にすることができ、 印刷マスクの開口の大きさも均一でよい。
( B ) 次に、 上記第 2の発明は、 導体回路と樹脂絶縁層とが交互に積層され た多層プリ ント配線板において、 層間樹脂絶縁層内に開口部が設けられ、 その 開口部にめっき層が充塡されてバイァホールが形成されていることを前提とし たうえで、 前記導体回路は、 その厚さがバイ了ホール径の 1 Z 未満でかつ 25 j m未満であるように形成されている点に特徴がある。
このような構成によれば、 導体回路を形成すべきめっき膜の厚さがバイァホ 一ル径の 1 / 2未満でかつ 25〃 m未満とすることができるため、 めっきレジス トの厚さを薄く してその解像度を向上させることができ、 ひいては、 エツチン グ処理による導体回路の形成が容易になり、 バタ一ンの微細化を図ることがで きる。
さらに、 導体回路の厚さをバイ了ホール怪の 1 / 2未満でかつ 25 t m未満と 薄くすると、 導体回路側面と眉間樹脂との接触面積が少なくなるので、 バイ了 ホールの表面中央部に窪みを設け、 その表面を粗化するが好ましく、 それによ つて、 導体層と層間樹脂層との間の密着性が向上し、 それらの剝離を抑制でき る。 すなわち、 ヒートサイクル時に受ける応力を分散させることで剝離を抑制 することができる。
このような本発明において、
①充塡バイァホールと内層導体回路 (内層パッ ド) とは、 密着性を改善するた めに、 内層導体回路の表面に設けた粗化層を介して電気的に接続されているこ と、
②外層の層間樹脂絶縁層との密着性を改善するため、 充塡バイァホールおよび 導体回路の表面は粗化処理されていること、
③上記導体回路の側面にも粗化層が形成されていること、
④上記導体回路の表面に形成される粗化層の厚さは、 1〜 10 i mの範囲にする こと、
⑤この発明における粗化処理は、 上記第 1 の発明と同様の方法で行うこと、
⑥上記充塡バイァホールの上に、 さらに他のバイ了ホ一ルを形成すること、
⑦上記層間樹脂絶縁層の開口部の内壁面を含んだ表面には、 粗化面が形成され ていること、
⑧上記層間樹脂絶縁層としては、 熱硬化性樹脂、 熱可塑性樹脂、 あるいは熱硬 化性樹脂と熱可塑性樹脂の複合体を用いること、 特に、 熱硬化性樹脂と熱可塑 性樹脂の複合体、 もしくは熱可塑性樹脂を用いること、 が好ましい。
また、 上記熱硬化性樹脂、 熱可塑性樹脂、 および熱硬化性樹脂と熱可塑性樹 脂の複合体等の種類は、 第 1の発明と同様であるから、 説明を省略する。 次に、 この第 2の発明にかかる多層プリ ン ト配線板の製造方法について、 第 1図および第 2図を参照にして説明する。
実質的には、 上述した第 1の発明にかかる多層プリント配線板の製造方法と 同様であり、 上述した工程 ) 〜(ΐ4)にしたがって製造される。
これらの工程のうち、 工程(7) において、 めっきレジス ト非形成部に電解め つき処理を施して、 回路を形成すべき導体層を設けると共に開口部内にめっき 層を充塡してバイァホールを形成する際に、 電解めつき膜の厚さは、 5〜2 0 の範囲になるように形成されるのが望ましく、 導体回路としての厚みがバ ィァホール径の 1 Z 2未満で、 かつ 2 5〃m未満となるようにする。
( C ) 次に、 上記第 3の発明は、 導体回路と樹脂絶縁層とが交互に積層され た多層プリ ント配線板において、 層間樹脂絶縁層内に開口部が設けられ、 その 開口部にめっき層が充塡されてバイァホ一 Jレが形成されていることを前提とし、 上記開口部の内壁面は粗化され、 その粗化面は、 凹凸を有する無電解めつき膜 で被覆され、 その無電解めつき膜によって規定される内部空間には、 電解めつ き膜が充塡されている点に特徴がある。
このような構成によれば、 電解めつき膜に比べて硬い無電解めつき膜が開口 の内壁面に形成されているので、 その無電解めつき膜が、 粗化面内でアンカー となって食い込み、 引き剥がしの力が加わっても金属破壊しにく くなる。 その 結果、 バイァホールと層間樹脂絶縁層との密着性が改善される。 また、 無電解 めっき膜に比べて展性が大きい電解めつき膜が、 開口部の大部分を充塡するの で、 熱衝撃やヒートサイクル時において、 層間樹脂の膨張収縮と追従し、 クラ ックの発生を抑制することができる。
上記開口部を形成する層間樹脂絶縁層の内壁面には、 粗化面が形成されてい るので、 バイァホールと層間樹脂絶縁層との密着性が向上する。 無電解めつき 膜はこのような粗化面に追従して形成され、 さらに、 無電解めつき膜は薄膜に 形成されるので、 その表面が凹凸となり、 その M凸がアンカーとなって電解め つき膜と強固に密着する。 それゆえに、 無電解めつき膜と電解めつき膜との界 面では、 ヒートサイクルや熱衝撃によっても剝離が生じることはない。
また、 上述した粗化面は開口部の内壁面だけでなく、 開口部以外の表面にも 形成され、 この粗化面上に無電解めつき膜が形成され、 さらに、 この無電解め つき膜上に形成されるめつきレジストは、 無電解めつき膜の凹凸な表面に密着 するので、 無電解めつき膜との界面での剝雜が生じにく くなる。 このため、 セ ミ了ディティブ法によるプリント配線板の製造過程で導体回路間のショートが 発生することはない。
このような導体回路を構成する無電解めつき膜は、 その厚みを 0. 1〜 5 Ι ΙΉ の範囲、 より好ましくは 1〜5〃mの範囲とすることが好ましい。 この理由は、 厚すぎると層間樹脂絶縁層の粗化面との追従性が低下し、 逆に薄すぎると、 ピ ール強度の低下を招いたり、 また電解めつきを施す場合に抵抗値が大きくなつ て、 めっき膜の厚さにバラツキが発生してしまうからである。
また、 導体回路を搆成する電解めつき膜は、 その厚みを 5〜3 O mの範囲、 より好ましくは 10〜20〃mの範囲とすることが望ましい。 この理由は、 厚すぎ るとピール強度の低下を招き、 薄すぎると抵抗値が大きくなり、 電解めつきの 析出むらが生じてしまうからである。
次に、 この第 3の発明にかかる多層プリ ント配線板の製造方法について、 第 1図および第 2図を参照にして説明する。
実質的には、 第 1の特徴を有する発明による多層プリント配線板の製造方法 と同様であり、 前述した工程(1) 〜α4)にしたがって製造される。
これらの工程のうち、 (7) において、 めっきレジス ト非形成部に電解めつき 処理を施して、 回路を形成すべき導体めつき層を設けると共に開口部にめっき 層を充塡してバイァホールを形成する際に、 電解めつき膜の厚さは、 5 ~ 2 0 〃mの範囲になるように形成されるのが望ましく、 導体回路としての厚みがバ ィ了ホール怪の 1 Z 2未満となるようにする。
さらに、 この発明では、 特に、 めっき液組成、 めっき温度、 浸潰時間、 攪拌 条件を制御することによって、 バイァホールを形成している、 開口から露出し ためつき膜の中央部に窪みを設けることが好ましい。 この窪みは、 導体回路の 厚さ以下の大きさで 2 0 m以下であることが望ましい。 この理由は、 窪みが 大きすぎると、 この上に形成される層間樹脂絶縁層の厚さが他の導体回路上に 形成されるものよりも厚くなり、 露光、 現像処理やレーザ加工した場合に、 バ ィ了ホールの窪みの上に樹脂が残存しやすく、 バイ了ホールの接続信頼性が低 下してしまうからである。
( D ) 次に、 上記第 4の発明は、 導体回路と樹脂絶縁層とが交互に積層され た多層プリ ント配線板において、 層間樹脂絶緑層内に開口部が設けられ、 その 504 開口部にめっき層が充塡されてバイァホ一 jレが形成されていることを前提とし、 前記層間樹脂絶縁層が、 フッ素樹脂と耐熱性の熱可塑性樹脂との複合体、 フッ 素樹脂と熱硬化性樹脂との複合体、 または熱硬化性樹脂と耐熱性樹脂との複合 体のいずれかで形成される点に特徴がある。
このような構成によれば、 層間樹脂絶縁層を形成する樹脂材料として、 破壊 靭性値が高い、 フッ素樹脂と耐熱性の熱可塑性樹脂との複合体、 またはフッ素 樹脂と熱硬化性樹脂との複合体のいずれかを使用したので、 開口部をめつきで 充塡したバイ了ホールを採用しても、 ヒートサイクル時に金属が熱膨張して、 バイ了ホールを起点としたクラックが生じることもない。 また、 フッ素樹脂は 誘電率が低く、 伝搬遅延などが発生しにくい。
この発明においては、 バイァホールが形成される層間樹脂絶縁層として、 フ ッ素樹脂と耐熱性の熱可塑性樹脂との複合体、 またはフッ素樹脂と熱硬化性樹 脂との複合体を使用することが好ましい。
この場合のフッ素樹脂としては、 ポリテトラフルォロエチレンであることが 望ましい。 最も汎用のフッ素樹脂だからである。
耐熱性の熱可塑性樹脂としては、 熱分解温度が 250°C以上のものが望ましく、 ポリテ トラフルォロエチレン (PTFE) 等のフッ素樹脂、 ポリエチレンテレ フタレ一 ト (PET) 、 ポリスルフォン (P S F) 、 ポリフヱニレンスルフィ ド (P P S) 、 熱可塑型ポリフヱニレンエーテル (PPE) 、 ポリエーテルス ルフォン (PE S) 、 ポリエ一テルイ ミ ド (PE I ) 、 ポリフヱニレンスルフ オン (P PE S) 、 4フッ化工チレン 6フッ化プロピレン共重合体 (FEP) 、 4フッ化工チレンパーフロロアルコキシ共重合体 (PFA) 、 ポリエチレンナ フタレー ト (PEN) 、 ポリエーテルエーテルケ トン (PEEK) 、 ポリオレ フィン系樹脂などが使用できる。
また、 熱硬化性樹脂としては、 エポキシ樹脂、 ポリイ ミ ド樹脂、 フヱノール 樹脂、 熱硬化性ポリフ 二レンエーテル (PPE) などが使用できる。
前記フッ素樹脂と熱硬化樹脂との複合体として、 より望ましくは、 フッ素樹 脂繊維の布とその布の空隙に充塡された熱硬化性樹脂との複合体を用いる。 この場合のフッ素樹脂繊維の布としては、 その繊維を織った布ゃ不織布など を用いることが望ましい。 不織布は、 フッ素樹脂繊維の短繊維または長繊維を バインダーとともに抄造してシートを作り、 このシートを加熱して繊維同士を 融着させて製造する。
また、 熱硬化性樹脂としては、 エポキシ樹脂、 ポリィ ミ ド樹脂、 ポリァミ ド 樹脂、 フユノ ール樹脂から選ばれる少なくとも 1種を用いることが望ましい。 熱硬化性樹脂と熱可塑性樹脂の複合体としては、 ェポヰシ樹脂 P E S、 ェ ポキシ樹脂 P S F、 エポキシ樹脂一 P P S、 ェポキシ樹脂 P P E Sなどが 使用できる。
次に、 この第 4の発明にかかる多層プリント配線板の製造方法について、 第 3図および第 4図を参照にして説明する。
実質的には、 第 1の発明にかかる多層プリント配線板の製造方法と同様であ り、 前述した工程(1) 〜(14)にしたがって製造される。
この発明においては、 工程(2) において、 層間樹脂絶縁材として、 フッ素樹 脂と耐熱性の熱可塑性樹脂との複合体、 フッ素樹脂と熱硬化性樹脂との複合体、 あるいは熱硬化性樹脂と熱可塑性樹脂との複合体を用いる。 特に、 これらの複 合体を樹脂マト リ ックスとした無電解めつき用接着剤を用いることが望ましい また、 工程(3) においては、 無電解めつき用接着剤層を乾燥した後、 バイ了 ホール形成用開口を設ける。
この際、 アク リル化などで感光化した樹脂の場合は、 露光, 現像してから熱 硬化することにより、 また、 フッ素樹脂と耐熱性の熱可塑性樹脂との複合体、 フッ素樹脂と熱硬化性樹脂との複合体、 感光化してない熱硬化性樹脂と熱可塑 性樹脂との複合体の場合は、 熱硬化したのちレーザー加工することにより、 前 記接着剤層にバイ了ホール形成用の開口部を設ける。 このとき、 バイァホール 径 Dと層間樹脂絶縁層の厚み T , の比が 1〜 4の範囲であることが好ましい。 この理由は、 比 が 1未満である場合は、 開口部に電解めつき液が入ら 05 4 ず、 開口部にめっきが析出しないからであり、 一方、 比 D Z T が 4を超える 場合は、 開口部のめっき充塡の程度が悪くなるからである。
さらに、 工程(4) において、 層間樹脂絶縁層をプラズマ処理などで粗化する ことが望ましい。 めっき膜との密着性を改善できるからである。
層間樹脂絶縁層として、 無電解めつき用接着剤を使用した場合は、 硬化した 接着剤層の表面に存在するェポキシ樹脂粒子を酸あるし、は酸化剤によって分解 または溶解して除去し、 接着剤層表面を粗化処理する。 実施例
本発明の第 1〜第 4の特徴からそれぞれ得られる有益性を確認するために、 実施例 1〜 9および比較例 1〜 8による多層プリント配線板は、 上記製造方法 の処理工程(1) 〜(14)のうち、 はんだバンプを形成する前までの処理工程(1) 〜 (11) にしたがって製造され、 実施例 1 1による多層プリント配線板は処理 工程(1) 〜(14)にしたがって製造された。 以下、 具体的に説明する。
(実施例 1 )
(1) 下記①〜③で得た組成物を混合撹拌して、 無電解めつき用接着剤を調製し た。
①クレゾ一ルノボラック型エポキシ樹脂 (日本化薬製、 分子量 2500) の 25% 了ク リル化物を 35重量部 (固形分 80%) 、 感光性モノマー (東亜合成製、 ァロ ニックス M 315 ) 4重量部、 消泡剤 (サンノプコ製、 S— 65) 0. 5 重量部、 N M P 3. 6重量部を撹拌混合した。
②ポリエーテルスルフォン (P E S ) 8重量部、 エポキシ樹脂粒子 (三洋化 成製、 ポリマ—ポール) の平均粒径 0. 5 ί ΐτιのものを 7. 245重量部、 を混合し た後、 さらに Ν Μ Ρ 20重量部を添加し撹拌混合した。
③ィ ミダゾール硬化剤 (四国化成製、 2B4MZ-CN) 2重量部、 光開始剤 (チバ ガイギー製、 ィルガキュア 1 一 907 ) 2重量部、 光増感剤 (日本化薬製、 TX-S) 2重量部、 Ν Μ Ρ 1. 5重量部を撹拌混合した。 - 1
5
(2) 表面に導体回路 2を形成したビスマレイ ミ ドート リアジン (BT) 樹脂基 板 1 (図 1 (a) 参照) を、 硫酸銅 8 gZ l、 硫酸ニッケル 0.6g、 クェン酸 15 g Z 1、 次亜リン酸ナト リウム 29 g Z 1、 ホウ酸 31 g / 1、 界面活性剤 0.1 g / 1からなる P H = 9の無電解めつき液に浸漬し、 該導体回路 2の表面に厚さ 3 mの銅一ニッケル一リンからなる粗化層 3を形成した。 次いで、 その基板 を水洗いし、 0. lmol/ 1ホウふつ化スズー 1. Omol/ 1チォ尿素液からなる無電 解スズ置換めつき浴に 50°Cで 1時間浸漬し、 前記粗化層 3の表面に 0.3 tmの スズ層を設けた (図 1 (b) 参照、 但し、 スズ層については図示しない) 。
(3) 前記(1) で調製した無電解めつき用接着剤を前記 (2)の処理を施した基板
10 1に塗布し (図 1 (c) 参照) 、 乾燥させた後、 フォ トマスクフィルムを載置し て、 露光、 現像処理し、 さらに熱硬化処理することにより、 直径 60^m (底部 61〃m、 上部 67〃m) のバイァホール形成用開口部 5を有する厚さ 20〃mの層 間樹脂絶縁層 4を形成した (図 1 (d) 参照) 。
(4) 層間樹脂絶縁層 4を形成した基板 1をク αム酸に 19分間浸漬し、 その表面 に深さ 4 imの粗化面 6を形成した (図 1 (e) 参照) 。
(5) 粗化面 6を形成した基板 1を無電解めつき液に浸漬し、 粗面全体に厚さ 0. 6 mの無電解銅めつき膜 7を形成した (図 1 (f) 参照) 。
(6) めっきレジスト 8を常法に従い形成した (図 2 (a) 参照) 。
(7) 次に、 以下の条件にて、 めっきレジス ト非形成部分に電解めつきを施し、
20 厚さ 20;«mの電解めつき膜 9を設けて導体回路 12を形成すべき導体層を設ける と同時に、 開口部内をめつき膜 9で充塡してバイァホール 10を形成した (図 2 (b) 参照) 。
〔電解めつき水溶液〕
硫酸銅 · 5水和物 60g/ l
25 レべリング剤 (了トテック製、 HL) 40ml/ 1
硫酸 190 g/ 1
光沢剤 (了ト亍ック製、 UV) 0.5 ml/ 1 塩素ィオン : 4ϋ ppm .
〔電解めつき条件〕
ノ、'ブリ ング : 3.0リ ッ トル Z分
電流密度 : ΰ.5AZdm2
設定電流値 : ϋ.18 A
めっき時間 : 130分
(8) めっきレジス ト 8を剝離、 除去した後、 硫酸と過酸化水素の混合液ゃ過硫 酸ナト リウム、 過硫酸了ンモニゥムなどのエッチング液でめっきレジス ト下の 無電解めつき膜 7を溶解、 除去して、 無電解めつき膜 7と電解銅めつき膜 9か らなる厚さ約 20〃m、 L/S =25〃ni/25 mの導体回路 12を形成した。
このとき、 バイ了ホール 10の表面は平坦であり、 導体回路表面とバイァホール 表面のレベルは同一であった。
なお、 発明者らの知見によれば、 層間樹脂絶縁層 4の厚さ Tが 20umの場合、 バイァホール 10の直径 Dを 25 m、 40〃m、 60ttm、 80〃mにすると、 それぞ れの充塡に必要なめっき膜の厚さは、 10.2〃m、 11.7〃m、 14.8〃m、 23.8JU mである。
(9) この基板に前記 (2) と同様にして粗化層 3を形成し、 さらに前記 (3)〜(8) の手順を繰り返して多層プリ ン ト配線板を製造した (図 2 (c) 参照) 。
(実施例 2 )
層間樹脂絶縁層を、 厚さ 20umのフッ素樹脂フィルムを熱圧着させることに より形成し、 紫外線レ一ザを照射して直径 60;umの開口を設けたこと以外は、 実施例 1と同様にして多層プリント配線板を製造した。
(実施例 3 )
(1) W. L. ゴァ社 (HL. Gore & Associates, Inc. ) のゴ了テックス (登 録商標 GORE— TEX :織物用繊維として入手できる延伸テトラフルォロ エチレン樹脂 (PTFE) の繊維) を用いて布を織ったものである。 この布の 構造は、 長手方向 2.54センチメー トル当たり 53本の 400デニールの繊維、 およ ぴ橫方向 2. 54センチメートル当たり 52本の 400デニールの繊維を有する) を、 層間樹脂絶縁層を構成するフッ素樹脂繊維布として用いた。
(2) このフッ素樹脂繊維布を、 15. 24 センチメートル X 15. 24 センチメートル のシートに裁断し、 同じく W. L . ゴァ社のテトラエッチ (登録商標 T E T R A— E T C H ) として入手できるアルカ リ金属一ナフタレン溶液中に浸漬し た。 この処理の後、 布を温水で洗ってアセ トンによりすすぎ洗いをした。 この とき、 繊維は、 テトラエッチによって暗褐色になり、 布は、 長手方向および横 方向に 20%収縮した。 そこで、 この布を、 縁を手でつかんで元の寸法に引延ば し 。
一方、 上記フッ素樹脂繊維布に舍浸させる熱硬化性樹脂として、 ダウェポキ シ樹脂 521— A 80用のダウケミカル社製品カタログの #296-396 - 783 のガイ ド ラインに従って液状エポキシ樹脂を調製した。
(3) この液状エポキシ樹脂を前記(2) で得たフッ素樹脂繊維布に含浸させ、 そ の樹脂舍浸布を 160°cで加熱乾燥させて Bステージのシートとした。 このとき、 シートの厚さは 0. 3556センチメートルで、 シート中の含浸樹脂量は 5 gであつ た。
(4) この Bステージのシートを実施例 1の手順(2) における基板に積層し、 17 5 tで 80kgZcm2 の圧力でプレスして層間樹脂絶縁層を形成した。 さらに、 こ の層間樹脂絶縁層に波長 220鬧の紫外線レ一ザを照射して直径 60 mのバイ了 ホール形成用開口を設けた。 以後、 実施例 1の手順 (4)〜(9) に従って多層プ リント配線板を製造した。
(比較例 1 )
特開平 2— 188992号公報に準じ、 硫酸銅: 0. 06 mol/ 1、 ホルマリン : 0. 3m ol/ 1 、 aOH : 0. 35 mol/ 1 、 E D T A : 0. 35 mol/ 1、 添加剤:少々、 温度 : 75 :、 p H 二 12. 4の無電解めつき水溶液に 11時間浸漬し、 厚さ 25 u mの無電 解めつき膜のみからなる導体回路とバイ了ホールを形成したこと以外は、 実施 例 1と同様にして多層プリント配線板を製造した。 この配線板においては、 層 5fi樹脂絶縁層の開口部はめつきで充塡されていて もその中央部には、 2(]〜25 m程度の窪みが観察された。
(比較例 2 )
特開平 9 312472号公報に準じて多層プリント配線板を製造した。
即ち、 実施例 1の (1)〜 ) までを実施し、 次いで、 硫酸銅 0. 05mol /リッ トル、 ホルマリ ン 0. 3mol/リ ッ トル、 水酸化ナト リゥ厶 0. 35mol /リ ッ トル、 エチレンジアミン四酢酸(EDTA) 0. 35mo lZリッ トルの水溶液からなる無電解め つき液に浸漬し、 厚さ 40〃mのめつき膜を形成した。
さらにドライフィルムを貼着し、 露光、 現像して L / S = 25 τηΖ25 τηの エッチングレジストを形成し、 硫酸と過酸化水素の混合液によりエッチングし たところ、 導体回路がアンダーカツ トにより剝離してしまった。
このように製造した実施例 1, 2 , 3および比較例 1の多層プリント配線板 について、 ①層間樹脂絶縁層の表面平坦性、 ならびに②バイ了ホールの接続信 頼性を調べ、 それぞれの評価を得た。 ただし、 比較例 2については、 製造中に 導体回路が剝離してしまったので、 対象から除外した。
①については、 1回の塗布後で層間樹脂絶縁層に窪みが生じるか否かで判断 した。 また、 ②については、 バイァホール上にさらにバイァホールを形成した 場合に、 上側のバイァホールに導通不良が存在するか否かについてプローブに て調べた。 その結果を表 1に示す。
この表 1に示す結果から明らかなように、 実施例 1, 2, 3の多層プリント 配線板は、 層間樹脂絶縁層の表面平坦性に優れるので、 バイ了ホール上にさら にバイ了ホールを形成した場合にも、 窪みに起面したパターンの断線不良がな く接続信頼性に優れ、 し力、も、 I Cチップ等の実装性にも優れる。 さらに、 本 発明にかかる実施例 1, 2 , 3の多層プリ ント配線板は、 量産した場合でも、 バイ了ホールの接続信頼性に優れるものであった。
また、 実施例 1 , , 3の多層プリ ント配線板によれば、 L / S = 25Z25 / mのような微細なパタ一ンを形成できる。 5 以上説明したように、 第 1の発明によれば、 微細パターンを形成できるフィル ドビア構造を有し、 表面平滑性および接続信頼性に優れた多層プリント配線板 を提供することができる。
表 1
Figure imgf000031_0001
2
9
(実施例 4 )
この実施例は、 実施例 1の手順(1) (5) にしたがって実施され、 その後、 以 下のような手順で実施された。
(6) 厚さ 15〃m、 L/S =25/25〃mのめつきレジス ト 8を常法に従い形成し た (図 2 (a) 参照) 。
(7) 次に、 以下の条件にて、 めっきレジス ト非形成部分に電解めつきを施し、 厚さ の電解めつき膜 9を設けて導体回路を形成すると同時に、 開口部内 をめつきで充塡してバイ了ホール 10を形成した (図 2 (b) 参照) 。
〔電解めつき水溶液〕
硫酸銅 · 5水和物 : 60 g/ 1
レペリ ング剤 (了 トテック製、 HL) 40 ml/ 1
硫酸 : 190 g/ l
光沢剤 (アトテック製、 UV) 0.5 ml /
塩素ィォン 40 ppm
〔電解めつき条件〕
バブリ ング: 3.0リ ッ トル Ζ分
: 0.5A/dm2 設定電流値: 0. 18 A
めっき時間: 100分
(8) めっきレジスト 8を剝離除去した後、 硫酸と過酸化水素の混合液や過硫酸 ナト リウム、 過硫酸了ンモニゥムなどのエッチング液でめっきレジスト下の無 電解めつき膜 7を溶解除去して、 無電解めつき膜 7と電解銅めつき膜 9からな る厚さ約 15 の導体回路 11を形成した。
このとき、 バイァホール 10の表面には深さ 5 « πι程度の窪みが見られた。
(9) この基板に前記実施例 1の手順 (2)と同様にして粗化層 3を形成し、 さら に前記実施例 1の手順(3) 〜(8) を繰り返して多層プリント配線板を製造した (図 2 (c) 参照) 。
本実施例では、 バイァホールの表面中央部に窪みを設けているので、 薄膜化 による導体の剝雜を引き起こすことなく、 L / S = 25/ 25〃 mの微細パターン を確実に形成することができた。
(実施例 5 )
この実施例は、 実施例 3の手順(1) 〜(3) にしたがって実施し、 その後、 以 下のような手順で実施された。
(4) この Bステージのシートを実施例 4の手順(2) における基板に積層し、 17 5 °Cで 80kg/cm 2 の圧力でプレスして層間樹脂絶縁層を形成した。 さらに、 こ の層間樹脂絶縁層に波長 220nmの紫外線レーザを照射して直径 60 111のバイ了 ホール形成用開口を設けた。 以後、 実施例 4の手順 (4)〜(9) に従って多層プ リント配線板を製造した。
(比較例 3 )
特開平 2— 188992号公報の実施例 1と同様にして多層プリント配線板を製造 した。 その結果、 バイ了ホール用の開口部は、 めっきにより充塡されたが、 L / S = 25Z25〃mのパターンを形成しようとエッチングしたところ、 オーバ一 エッチングにより断線してしまった。
(比較例 4 ) 特開平 9—312472号公報に準じて多層プリント配線板を製造した。
即ち、 実施例 5の手順(1) 〜(5) までを実施し、 次いで、 硫酸銅 0.05mol / リ ッ トル、 ホルマリン 0.3molZリ ッ トル、 水酸化ナト リゥム 0.35mol Zリ ッ ト ル、 エチレンジアミ ン四酢酸(BDTA)0.35mol /リ ッ トルの水溶液からなる無電 解めつき液に浸漬し、 厚さ 40〃 mのめつき膜を形成した。
さらにドライフィルムを貼着し、 露光、 現像して LZS
Figure imgf000033_0001
エッチングレジストを形成し、 硫酸と過酸化水素の混合液によりエッチングし たところ、 導体回路がアンダ一カツ トにより剝離してしまった。
以上説明したように、 本発明の第 2の特徴によれば、 配線板の断線不良を確 実に防止でき、 しかも LZS =25Z25〃mの超微細パターンを実現できる、 フ ィルドビア構造を有する多層プリ ント配線板を提供することができる。
(実施例 6 )
この実施例は、 実施例 1の手順(1) 〜(5) にしたがつて実施され、 その後、 以下の手順で実施される。
(6) 厚さ 15um、 LZS二 25Z25Umのめつきレジス ト 8を常法に従い形成し た (図 2 (a) 参照) 。
(7) 次に、 以下の条件にて、 めっきレジスト非形成部分に電解めつきを施し、 厚さ 15 mの電解めつき膜 9を設けて導体回路を形成すると同時に、 開口部内 をめつきで充塡してバイァホール 10を形成した (図 2 (b) 参照) 。
〔電解めつき水溶液〕
硫酸銅 · 5水和物 : 60 g/1
レべリ ング剤 (アトテック製、 HL) : 40 ml/ 1
硫酸 190 g/1
光沢剤 (アトテック製、 UV) 0.5 ml / 1
塩素ィォン 40 ppm
:電解めつき条件〕
バブリ ング: 3.0リ ッ トル Z分 JP99/00504
: 0. 5A/dm2
設定電流値: 0. 18 A
めっき時間: 100分
(8) めっきレジスト 8を剥離除去した後、 硫酸と過酸化水素の混合液や過硫酸 ナト リウム、 過硫酸ァンモニゥ厶などのェッチング液でめつきレジス ト下の無 電解めつき膜 7を溶解除去して、 無電解めつき膜 7と電解銅めつき膜 9からな る厚さ約 15〃mの導体回路 11を形成した。 このとき、 バイァホール 10の表面は 平坦であった。
(9) この基板に前記(2) と同様にして粗化層 3を形成し、 さらに前記 (3)〜(8) の工程を繰り返して多層プリント配線板を製造した (図 2 (c) 参照) 。
本実施例では、 バイァホールの表面中央部に窪みを設けているので、 薄膜化 による導体の剝離を弓 Iき起こすことなく、 L Z S == 25Z25〃 mの微細パターン を確実に形成することができた。
(実施例 7 )
この実施例においては、 実施例 2の手順(1) 〜(3) にしたがって実施し、 そ の後、 以下のような手順で実施される。
(4) この Bステージのシートを実施例 6の手順(2) における基板に積層し、 1? 5 °Cで 80kgZcm2 の圧力でプレスして層間樹脂絶縁層を形成した。 さらに、 こ の層間樹脂絶縁層に波長 220nmの紫外線レーザを照射して直径 の開口 (バイ了ホール形成用開口部) を設け、 以後、 実施例 6の手順(4) ~ (9) に従 つて多層プリント配線板を製造した。
(比較例 5 )
特開平 2— 188992号公報に準じて多層プリント配線板を製造した。 この場合、 バイ了ホール形成用開口に無電解めつき膜のみを充塡してバイ了ホールを形成 し 7 0
(比較例 6 )
実施例 6の手順 α) 〜(3) までを実施し、 次いで、 硫酸銅 0. 05molZリッ ト ル、 ホルマリ ン 0. 3mol リ ッ トル、 水酸化ナト リゥム 35mol Zリ ッ トル、 ェ チレンジ了ミ ン四酢酸(BDTA) 0. 35mol/リ ッ トルの水溶液からなる無電解めつ き液に浸潰し、 厚さ 1〃mのめつき膜を形成した。
さらに、 実施例 6の手順(6) 〜(9) を実施して多層プリ ント配線板を製造し なお、 この多層プリント配線板のバイァホ—ル開口には粗化面はない。 このようにして製造した実施例 6、 ?、 比較例 5、 6の多層プリ ント配線板 について、 128。Cで 48時間の加熱試験、 55t〜 125 °Cの間で 1000回のヒート サイクル試験を実施し、 バイァホール部分の剝がれ、 亀裂の発生の有無を確認 した。 その結果を表 2に示す。 この表に示す結果から明らかなように、 比較例 5の多層プリント配線板では、 バイ了ホール部分に亀裂が発生し、 また比較例 6の多層プリント配線板では、 バイァホール部分の剝雜が見られた。 これに対 して、 実施例の多層プリント配線板では、 バイ了ホール分の剝雜ゃ亀裂はとも に発生しなかった。
以上説明したように、 第 3の発明によれば、 バイァホールが剝離しにく く、 かつ熱衝撃ゃヒ一トサイクル時においてもクラックが発生しない、 フィルドビ 了構造を有する多層プリント配線板を安定して提供することができる。
表 2
Figure imgf000035_0001
(実施例 8 )
この実施例は、 層間樹脂絶縁層として、 フッ素樹脂と耐熱性の熱可塑性樹脂 との複合体を使用した例である。 実施手順は以下の通りである。 (1) ポ リエーテルスルフォ ン (PES ) 8重量部、 フッ素樹脂 (デュポン社製、 テフロン) 92重量部を 350°Cで加熱溶融させて混合して層問樹脂液を調製した。
(2) 表面に内層導体回路 2を形成したビスマレイ ミ ド ト リアジン (BT) 樹脂 基板 1 (図 3 (a) 参照) を、 硫酸銅 8 gZ l、 硫酸ニッケル 0.6g、 クェン酸 15 g Z 1、 次亜リン酸ナト リウム 29 g Z 1、 ホウ酸 31 g / 1、 界面活性剤 0.1 gZ lからなる pH= 9の無電解めつき液に浸潰し、 該導体回路 2の表面に厚 さ 3〃mの銅一ニッケル一リンからなる粗化層 3を形成した。 次いで、 その基 板を水洗いし、 0. lmol/ 1ホウふつ化スズー 1. OmolZ 1チォ尿素液からなる無 電解スズ置換めつき浴に 50°Cで 1時間浸漬し、 前記粗化層 3の表面に 0.3/im のスズ層を設けた (図 3 (b) 参照、 但し、 スズ層については図示しない) 。
(3) 前記(1) で調製した層間樹脂液を前記(2) の処理を施した基板 1に塗布し (図 3 (c) 参照) 、 冷却させて厚さ 2θ ίΐΏの層間樹脂絶縁層 4を形成した。 さ らに、 その層間樹脂絶縁層 4に波長 220nmの紫外線レーザを照射して直径 mのバイァホール形成用開口部 5を設けた (図 3 (d) 参照) 。
(4) P dをダ一ゲッ トとして、 200W、 1分間の条件でスパッタ リ ングし、 P d核を層間樹脂絶縁層 4に打ち込んだ。
(5) 前記 ) の処理を施した基板を無電解めつき液に浸漬し、 開口部を含む層 樹脂絶縁層 4の表面全体に厚さ 0.6 mの無電解銅めつき膜 7を形成した (図 3 (e) 参照) 。
(6) めっきレジスト 8を常法に従い形成した (図 4 ω 参照) 。
(7) 次に、 以下の条件にて、 めっきレジスト非形成部分に電解めつきを施し、 厚さ 15 mの電解めつき膜 9を設けて導体回路を形成すると同時に、 開口部内 を電解めつき膜 9で充塡してバイァホール 1 0を形成した (図 4 (b) 参照) 。
〔電解めつき水溶液〕
硫酸銅 · 5水和物 60 g/ 1
レペリング剤 (アトテック製、 HL) 40 ml/ 1
硫酸 190 g/ 1 光沢剤 (了トテック製、 U V ) 0. 5 m
塩素イオン 40 ppm
〔電解又几めつき条件〕
バブリ ング 3. 0リ ッ トル Z分
0. 5 A /dm 2
0. 18 A
めっき時間 130分
(8) めっきレジスト 8を剝離除去した後、 硫酸と過酸化水素の混合液や過硫酸 ナト リウム、 過硫酸アンモニゥムなどのエッチング液でめっきレジス ト下の無 電解めつき膜を溶解除去して、 無電解めつき膜 7と電解銅めつき膜 9からなる 厚さ約 15 mの導体回路 1 1を形成した。
このとき、 バイァホール表面は平坦であり、 導体回路表面とバイ了ホールの 表面のレベルは同一であった。
(9) この基板に前記 (2) と同様にして粗化層 3を形成し、 さらに前記 (3)〜(8) の手順を繰り返して多層プリント配線板を製造した (図 4 (c) 参照) 。
(実施例 9 )
この実施例は、 層間樹脂絶縁層として、 フッ素樹脂と熱硬化性樹脂との複合 体を使用した例である。 この実施例は、 実施例 3の手順(1) 〜(3) に従って実 施され、 その後、 以下のような手順で実施された。
(4) この Bステージのシートを実施例 8の手順(2) における基板に積層し、 17 5 °Cで 80kgZcm2 の圧力でプレスして層間樹脂絶縁層を形成した。 さらに、 こ の層間樹脂絶縁層に波長 220nmの紫外線レーザを照射して直径 6θ ί ΐηのバイ了 ホール形成用開口を設けた。 以後、 実施例 8の手順(4) 〜(9) に従って多層プ リント配線板を製造した。
(実施例 1 0 )
この実施例は、 層間樹脂絶縁層として、 熱硬化性樹脂と熱可塑性樹脂の複合 体を使用した例である。 この実施例は、 実施例 1の手順(1) 〜(6) にしたがつ て実施され、 その後、 以下のような手順によって実施された。
(7) 実施例 8の手順(7) と同じ条件にて、 めっきレジス ト非形成部分に電解め つきを施し、 厚さ 15 At mの電解めつき膜 9を設けて導体回路を形成すると同時 に、 開口部内をめつきで充塡してバイァホール 1 0を形成した。
(8) めっきレジスト 8を剝雜除去した後、 硫酸と過酸化水素の混合液や過硫酸 ナト リウム、 過硫酸アンモニゥ厶などのエッチング液でめっきレジス ト下の無 電解めつき膜を溶解除去して、 無電解めつき膜 7と電解銅めつき膜 9からなる 厚さ約 15 mの導体回路 1 1を形成した。
このとき、 バイ了ホール表面は平坦であり、 導体回路表面とバイァホールの 表面のレベルは同一であった。
(9) この基板に前記(2) と同様にして粗化層を形成した。 さらに、 前記手順(3) 〜(8) を繰り返して、 多層プリ ント配線板を製造した。
(比較例 Ί )
この比較例は、 層間樹脂絶縁層として、 熱硬化性樹脂のみを使用した例であ る。 実施手順は以下の通りである。
( 1) 下記①〜③で得た組成物を混合撹拌し無電解めつき用接着剤を調製した。
① . クレゾ一ルノポラック型エポキシ樹脂 (日本化薬製、 分子量 2500) の 25 %ァク リル化物を 35重量部 (固形分 80%) 、 感光性モノマー (東亜合成製、 了 口ニックス M315 ) 4重量部、 消泡剤 (サンノプコ製、 S— 65) 0. 5 重量部、 N M P 3. 6 重量部を撹拌混合した。
② . エポキシ樹脂粒子 (三洋化成製、 ポリマーポール) の平均粒径 0. 5 m のものを 7. 245重量部に N M P 20重量部を添加し撹拌混合した。
③ . ィ ミダゾ—ル硬化剤 (四国化成製、 2B4MZ-CN) 2重量部、 光開始剤 (チ バガイギー製、 ィルガキュ了 1 —907 ) 2重量部、 光増感剤 (日本化薬製、 DBTX-S) 0. 2重量部、 N M P 1. 5重量部を撹拌混合した。
その後、 実施例 1 0の手順(2) 〜(9) にしたがって実施され、 多層プリント 配線板を得た。
- 1
(比較例 8 )
電解めつき液中に、 レベリ ング剤および光沢剤を添加しなかったこと以外は、 実施例 8と同様の手順にて多層プリン ト配線板を製造した。 その結果、 バイァ ホ一リレ形成用の開口内にめっき膜が十分に充塡されなかった。
このようにして製造した実施例 8〜 1 0、 比較例 7、 8の多層プリ ント配線 板について、 一 55° (:〜 125 tのヒートサイクル試験を 500 回、 1000回実施し、 バイァホール起点のクラックの有無、 バイァホールを構成するめつき膜の剝が れゃクラックの有無について、 光学顕微鏡で調べた。 その結果を表 3に示す。 この表 3に示す結果から明らかなように、 実施例 8の多層プリント配線板は、
10 特に層間樹脂絶縁層がフッ素樹脂や熱可塑性樹脂を含むため、 ヒートサイクル 特性に優れていた。
Q:.
1上説明したように、 第 4の発明によれば、 配線板の断線不良を確実に防止 でき、 しかも耐ヒートサイクル特性を向上した、 フィルドビア構造を有する多 層プリント配線板を提供することができる。
表 3
20
Figure imgf000039_0001
25 (実施例 1 1 )
この実施例は、 実施例 1の手順(1) ' したがって実施され、 その後、 以下のような手順によって実施された c (10) 実施例 1の手順(2) にしたがって、 銅 ニッケル リンからなる粗化層 3を設けた。
一方、 DMDG (ジエチレングリコールジメチルェ一テル) に溶解させた 60 wt%のクレゾ一ルノボラック型エポキシ樹脂 (日本化薬製) のエポキシ基 50% をァク リル化した感光性付与のォリゴマー (分子量 4000) を 46.67重量部、 M EK (メチルェチルケトン) に溶解させた 80wt%のビスフヱノール A型ェポキ シ樹脂 (油化シエル製:ェピコ一ト 1 0 0 1 ) 6.666 重量部、 同ビスフニノー ル A型エポキシ樹脂 (油化シヱル製、 ェピコート E— 1001— B80) 6.666 重量 部、 ィ ミダゾール硬化剤 (四国化成製: 2 E 4 MZ—CN) 1.6 重量部、 感光 性モノマ一である多価アク リルモノマー (日本化薬製: R 6 0 4) 1.5 重量部、 同じく多価アク リルモノマー (共栄社化学製: DP E 6 A) 3.0重量部、 ァク リル酸エステル重合物からなるレべリング剤 (共栄社製:ポリフロ -No. 75) 0.36重量部を混合し、 さらに、 これらの混合物に対して光開始剤としてのィル ガキュア I 9 0 7 (チバガイギ一社製) を 2.0 重量部、 光増感剤としての D ETX-S (日本化薬製) を 0.2 重量部を加え、 さらに DMDG 0.6重量部を 加えて、 粘度を 25。Cで 1.4 ±0.3 Pa ' sに調整したソルダ一レジス ト組成物を 得た。
なお、 粘度測定は、 B型粘度計 (東京計器製、 DVし B型) で 60rpmの場合は ロータ一 No.4、 6 rpm の場合はロータ一 No.3によった。
(11) 上記(10)で得られた多層プリ ント配線基板の両面に、 上記ソルダ—レジ ス ト組成物を 20 umの厚さで塗布した。 次いで、 70°Cで 20分間、 70°Cで 30分間 の乾燥処理を行ったのち、 円パターン (マスクパターン) が描画された厚さ 5 隱のフォ トマスクフィルムを密着させて載置し、 1000m J/ cm 2 の紫外線で露光 し、 DMDG現像処理した。
そしてさらに、 80°cで 1時間、 100°cで 1時間、 120°cで 1時間、 150°cで 3時間の条件で加熱処理し、 はんだパッ ド部分が開口した (開口径 20θ ίπι) ソルダ一レジス ト層 (厚み 20 im) 120 を形成した (図 5 (a) 参照) 。 JP99/00504
(12) 次に、 ソルダ一レジス ト層 120 を形成した基板を、 塩化ニッケル 30 g / 1、 次亜リ ン酸ナ ト リウム 10 g Z 1、 クェン酸ナ ト リウム 10 1 の水溶液か らなる p H = 5の無電解ニッケルめっき液に 20分間、 浸漬して、 開口部に厚さ 5〃mのニッケルめっき層 140 を形成した。 さらに、 その基板を、 シアン化金 カ リウム 2 g Z 1、 塩化アンモニゥム 75 g Z 1、 クェン酸ナト リウム 50 g Z 1、 次亜リン酸ナト リゥム lO g Z lの水溶液からなる無電解金めつき液に、 93°Cの 条件で 23秒間浸漬して、 ニッケルめっき層 140 上に厚さ 0. 03 « ΙΤΙの金めつき層 150 を形成した。
(13) そして、 ソルダ一レジスト層 120 の開口部に、 印刷マスクを載置し、 は んだペーストを印刷して 200°cでリフローすることにより、 はんだバンプ (は んだ体) 160 を形成し、 はんだバンプを有するプリ ント配線板を製造した (図 5 (b) 参照) 。
従来のプリント配線板では、 バイ了ホールが充塡されていないため、 平坦な はんだノヾッ ドのはんだバンプと同じ高さのはんだバンプを形成するためには、 はんだペースト量を多くする、 即ち印刷マスクの開口を大きくする必要があつ たが、 本発明ではバイ了ホールが充塡形成されているため、 はんだペース ト量 を均一にでき、 印刷マスクの開口の大きさも均一でよい。 産業上の利用可能性
以上説明したように本発明によれば、 微細な回路バタ―ンを形成するのに好 適であり、 しかも導体回路と眉間樹脂絶縁層との密着性に優れると共に、 ヒー トサイクル時の耐クラック性に優れた多層プリント配線板を安定して提供する ことができる。
従って、 本発明にかかる多層プリント配線板は、 電子部品の高性能化や高密 度化が要求される多くの分野において優れた用途適正を示すものである。

Claims

請求の範画
1 . 導体回路と樹脂絶縁層とが交互に積層され、 その層間樹脂絶縁層には、 開 口部が設けられ、 その開口部にめっき層が充塡されてバイァホールが形成さ れてなる多層プリント配線板において、
上記バイァホール形成用の開口部から露出するめつき層の表面は、 実質的 に平坦に形成されると共に、 その露出するめつき層と同じ層間樹脂絶縁層内 に位置する導体回路の表面と実質的に同じレベルにあり、 さらに、
上記導体回路の厚さは、 前記バイ了ホール径の 1 / 2未満であることを特 徴とする多層プリン ト配線板。
2 . 上記開口部の内壁面は、 粗化処理されていることを特徴とする請求の範囲
1に記載の多層プリント配線板。
3 . 上記バイァホール形成用の開口部から露出するめつき層表面および導体回 路の表面は、 粗化処理されていることを特徴とする請求の範囲 1または 2に 記載の多層プリン ト配線板。
4 . 上記バイァホールが接続する内層側の導体回路の表面は、 粗化処理されて いることを特徴とする請求の範囲 1〜 3のいずれか 1に記載の多層プリ ント 配線板。
5 . 上記バイ了ホール上には、 他のバイァホールが形成されていることを特徴 とする請求の範囲 1〜4のいずれか 1に記載の多層プリン ト配線板。
6 . 上記バイァホールが形成された層間樹脂絶縁層は、 熱可塑性樹脂または熱 可塑性樹脂と熱硬化性樹脂との複合体からなることを特徴とする請求の範囲 1〜 5のいずれか 1に記載の多層プリント配線板。
7 . 上記バイァホール径と層間樹脂絶縁層の厚みとの比は、 1〜4の範囲であ ることを特徴とする請求の範囲 1〜6のいずれか 1に記載の多層プリント配 線板。
8 . 上記導体回路の厚さは 2 5 未満であることを特徴とする請求の範囲 1 〜 7のいずれか 1に記載の多層プリント配線板。
. 導体回路と樹脂絶縁層とが交互に積層され、 その層間樹脂絶縁層には、 開 口部が設けられ、 その開口部にめっき層が充塡されてバイ了ホールが形成さ れてなる多層プリント配線板において、
前記導体回路の厚さは、 前記バイ了ホール径の 1 Z 2未満であり、 かつ 2 5〃m未満であることを特徴とする多層プリント配線板。
0 . 上記開口部の内壁面は、 粗化処理されていることを特徴とする請求の範 囲 9に記載の多層プリ ン ト配線板。
1 . 上記バイァホール形成用の開口部から露出するめつき層の表面中央部に は、 窪みが形成されていることを特徴とする請求の範囲 9または 1 Qに記載 の多層プリ ント配線板。
2 . 上記バイ了ホール形成用の開口から露出するめつき層表面および導体回 路の表面は、 粗化処理されていることを特徴とする請求の範囲 9〜 1 1のい ずれか 1に記載の多層プリント配線板。
3 . 上記バイァホールが接続する内層側の導体回路の表面は、 粗化処理され ていることを特徴とする請求の範囲 9 ~ 1 2のいずれか 1に記載の多層プリ ント配線板。
1 4 . 上記バイ了ホール上には、 他のバイ了ホールが形成されていることを特 徴とする請求の範囲 9〜 1 3のいずれか 1に記載の多層プリント配線板。
1 5 . 上記バイァホールが形成された層間樹脂絶縁層は、 熱可塑性樹脂または 熱可塑性樹脂と熱硬化性樹脂との複合体からなることを特徴とする請求の範 囲 9〜 1 4のいずれか 1に記載の多層プリント配線板。
1 6 . 上記バイ了ホール怪と層間樹脂絶縁層の厚みとの比は 1〜4の範囲であ ることを特徴とする請求の範囲 9〜1 5のいずれか 1に記載の多層プリン ト 配線板。
1 7 . 導体回路と樹脂絶縁層とが交互に積層され、 その層間樹脂絶縁層には、 開口部が設けられ、 その開口部にめっき層が充塡されてバイ了ホールが形成 されてなる多層プリント配線板において、 上記開口部の内壁面は粗化処理され、 その粗化面は、 凹凸を有する無電解 めっき膜で被覆され、 その無電解めつき膜によつて規定される内部空間には、 電解めつき膜が充塡されていることを特徴とする多層プリント配線板。
1 8 . 上記バイァホール形成用の開口部から露出するめつき層の表面中央部に は、 窪みが形成されていることを特徴とする請求の範囲 1 7に記載の多層プ リント配線板。
1 9 . 上記バイァホール形成用の開口部から露出するめつき層の表面および導 体回路の表面は、 粗化処理されていることを特徴とする請求の範囲 1 7また は 1 8に記載の多層プリント配線板。
2 0 . 上記バイァホールが接続する内層側の導体回路の表面は、 粗化処理され ていることを特徴とする請求の範囲 1 7〜1 9のいずれか 1に記載の多層プ リント配線板。
2 1 . 上記バイァホール上には、 他のバイァホールが形成されていることを特 徴とする請求の範囲 1 7 ~ 2 0のいずれか 1に記載の多層プリント配線板。 2 2 . 上記バイァホールが形成された層間樹脂絶縁層は、 熱可塑性樹脂または 熱可塑性樹脂と熱硬化性樹脂との複合体からなることを特徴とする請求の範 囲 1 7〜2 1のいずれか 1に記載の多層プリント配線板。
2 3 . 上記バイ了ホール径と層間樹脂絶縁層の厚みとの比は 1〜4の範囲であ ることを特徴とする請求の範囲 1 7〜2 2のいずれか 1に記載の多層プリン ト配線板。
2 4 . 上記導体回路の厚さは 2 5 m未満であることを特徴とする請求の範囲
1 7 - 2 3のいずれか 1に記載の多層プリント配線板。
2 5 . 導体回路と樹脂絶縁層とが交互に積層され、 その層間樹脂絶縁層には、 開口部が設けられ、 その開口部にめっき層が充塡されてバイァホールが形成 されてなる多層プリント配線板において、 '
上記層間樹脂絶緑層は、 フッ素樹脂と耐熱性の熱可塑性樹脂との複合体、 フッ素樹脂と熱硬化性樹脂との複合体、 または熱硬化性樹脂と耐熱性の熱可 塑性樹脂との複合体から形成されることを特徵とする多層プリン ト配線板。
2 6 . 上記層間樹脂絶縁層は、 フッ素樹脂繊維の布とその布の空隙に充塡され た熱硬化性樹脂との複合体からなることを特徴とする請求の範囲 2 5に記載 の多層プリン ト配線板。
2 7 . 上記開口部の内壁面は、 粗化処理されていることを特徵とする請求の範 画 2 5または 2 6に記載の多層プリ ント配線板。
8 . 上記バイァホール形成用の開口部から露出するめつき層の表面中央部に 窪みが形成されていることを特徴とする請求の範囲 2 5〜2 7のいずれか 1 に記載の多層プリント配線板。
2 9 . 上記バイァホール形成用の開口部から露出するめつき層の表面および導 体回路の表面は、 粗化処理されていることを特徴とする請求の範囲 2 5〜2
8のいずれか 1に記載の多層プリント配線板。
3 0 . 上記バイァホールが接続する内層側の導体回路の表面は、 粗化処理され ていることを特徴とする請求の範圃 2 5 - 2 9のいずれか 1に記載の多層プ リ ン ト配線板。
3 1 . 上記バイ了ホール上には、 他のバイ了ホールが形成されていることを特 徴とする請求の範囲 2 5〜 3 0のいずれか 1に記載の多層プリント配線板。 3 2 . 上記バイァホール怪と層間樹脂絶縁層の厚みとの比は 1〜4の範囲であ ることを特徴とする請求の範囲 2 5〜 3 1のいずれか 1に記載の多層プリン ト配線板。
3 3 . 上記導体回路の厚さは 2 5 u m未満であることを特徴とする請求の範囲
2 5〜 3 2のいずれか 1に記載の多層プリン ト配線板。
3 4 . 導体回路と樹脂絶縁層とが交互に積層され、 その層間樹脂絶縁層には、 開口部が設けられ、 その開口部にめっき層が充塡されてバイァホールが形成 されてなる多層プリント配線板であって、
前記バイァホール上にはんだ体が形成されてなることを特徴とする多層プ リ ン ト配線板。
PCT/JP1999/000504 1998-02-26 1999-02-05 Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins WO1999044403A1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE1999628518 DE69928518T2 (de) 1998-02-26 1999-02-05 Mehrschichtige leiterplatte mit einer struktur von gefüllten kontaktlöchern
US09/600,890 US7071424B1 (en) 1998-02-26 1999-02-05 Multilayer printed wiring board having filled-via structure
EP19990902842 EP1075172B1 (en) 1998-02-26 1999-02-05 Multilayer printed wiring board having filled-via structure
US11/020,035 US7390974B2 (en) 1998-02-26 2004-12-23 Multilayer printed wiring board with filled viahole structure
US11/385,904 US7622183B2 (en) 1998-02-26 2006-03-22 Multilayer printed wiring board with filled viahole structure
US12/164,710 US7737366B2 (en) 1998-02-26 2008-06-30 Multilayer printed wiring board with filled viahole structure
US12/646,517 US8115111B2 (en) 1998-02-26 2009-12-23 Multilayer printed wiring board with filled viahole structure
US13/348,708 US8987603B2 (en) 1998-02-26 2012-01-12 Multilayer printed wiring board with filled viahole structure

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP10/45396 1998-02-26
JP10045397A JPH11243277A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
JP10045399A JPH11243279A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
JP10045396A JPH11243280A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
JP10045398A JPH11243278A (ja) 1998-02-26 1998-02-26 フィルドビア構造を有する多層プリント配線板
JP10/45399 1998-02-26
JP10/45397 1998-02-26
JP10/45398 1998-02-26

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09/600,890 A-371-Of-International US7071424B1 (en) 1998-02-26 1999-02-05 Multilayer printed wiring board having filled-via structure
US09600890 A-371-Of-International 1999-02-05
US11/020,035 Continuation US7390974B2 (en) 1998-02-26 2004-12-23 Multilayer printed wiring board with filled viahole structure

Publications (1)

Publication Number Publication Date
WO1999044403A1 true WO1999044403A1 (fr) 1999-09-02

Family

ID=27461693

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/000504 WO1999044403A1 (fr) 1998-02-26 1999-02-05 Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins

Country Status (8)

Country Link
US (6) US7071424B1 (ja)
EP (4) EP1583407B1 (ja)
KR (4) KR20060095785A (ja)
CN (2) CN100475005C (ja)
DE (3) DE69928518T2 (ja)
MY (1) MY129801A (ja)
TW (1) TW404158B (ja)
WO (1) WO1999044403A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1207730A4 (en) * 1999-08-06 2006-08-02 Ibiden Co Ltd GALVANOPLASTY SOLUTION, METHOD FOR MANUFACTURING MULTILAYER PRINTED CARD USING THE SAME, AND MULTILAYER PRINTED CARD
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69928518T2 (de) * 1998-02-26 2006-03-30 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte mit einer struktur von gefüllten kontaktlöchern
US6828510B1 (en) 1999-06-02 2004-12-07 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
TW200521171A (en) 2003-12-26 2005-07-01 Toshiba Kk Resin particles and resin layer containing metal micro particles, its forming method and circuit base board
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
KR100845534B1 (ko) * 2004-12-31 2008-07-10 엘지전자 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
CN100423254C (zh) * 2005-02-14 2008-10-01 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7701071B2 (en) * 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7650694B2 (en) * 2005-06-30 2010-01-26 Intel Corporation Method for forming multilayer substrate
JP2007042666A (ja) * 2005-07-29 2007-02-15 Victor Co Of Japan Ltd プリント配線板及びその製造方法
US20070031758A1 (en) * 2005-08-03 2007-02-08 Jsr Corporation Positive-type radiation-sensitive resin composition for producing a metal-plating formed material, transcription film and production method of a metal-plating formed material
IL171378A (en) 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
KR100797692B1 (ko) 2006-06-20 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7570082B2 (en) * 2006-08-15 2009-08-04 International Business Machines Corporation Voltage comparator apparatus and method having improved kickback and jitter characteristics
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP2009010276A (ja) * 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
KR100811620B1 (ko) 2007-07-02 2008-03-07 에스티주식회사 인쇄회로기판의 제조방법
US8192815B2 (en) * 2007-07-13 2012-06-05 Apple Inc. Methods and systems for forming a dual layer housing
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
CN101409982B (zh) * 2007-10-09 2010-06-16 南亚电路板股份有限公司 电路板的制造方法
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
USPP19906P2 (en) * 2007-10-31 2009-04-14 Tai-Ling Biotech Inc. Phalaenopsis plant named ‘Queen V6’
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
TWI450666B (zh) * 2007-11-22 2014-08-21 Ajinomoto Kk 多層印刷配線板之製造方法及多層印刷配線板
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8315043B2 (en) * 2008-01-24 2012-11-20 Apple Inc. Methods and systems for forming housings from multi-layer materials
JP2009182272A (ja) * 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
US8646637B2 (en) * 2008-04-18 2014-02-11 Apple Inc. Perforated substrates for forming housings
US8367304B2 (en) 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
KR100962369B1 (ko) * 2008-06-26 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100999918B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
KR101111932B1 (ko) * 2008-09-30 2012-03-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
US20100159273A1 (en) 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
FR2940879B1 (fr) * 2009-01-06 2012-12-21 Thales Sa Procede de realisation d'une carte imprimee et carte imprimee correspondante
CN101790288B (zh) * 2009-01-22 2012-08-29 上海美维科技有限公司 一种印制电路板的制造方法
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
US9884342B2 (en) * 2009-05-19 2018-02-06 Apple Inc. Techniques for marking product housings
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
US8866022B2 (en) * 2009-09-02 2014-10-21 Panasonic Corporation Printed wiring board, build-up multi-layer board, and production method therefor
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
CN102118925A (zh) * 2009-12-30 2011-07-06 深圳富泰宏精密工业有限公司 电子装置外壳及其制作方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
TW201132246A (en) * 2010-03-09 2011-09-16 Nan Ya Printed Circuit Board Side packaged type printed circuit board
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
US8489158B2 (en) 2010-04-19 2013-07-16 Apple Inc. Techniques for marking translucent product housings
TWI381780B (zh) * 2010-04-28 2013-01-01 Wus Printed Circuit Co Ltd 可辨識印刷電路板之製造方法
US8724285B2 (en) 2010-09-30 2014-05-13 Apple Inc. Cosmetic conductive laser etching
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
DE102011006899A1 (de) * 2011-04-06 2012-10-11 Tyco Electronics Amp Gmbh Verfahren zur Herstellung von Kontaktelementen durch mechanisches Aufbringen von Materialschicht mit hoher Auflösung sowie Kontaktelement
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9789664B2 (en) 2013-07-09 2017-10-17 United Technologies Corporation Plated tubular lattice structure
CA2917967A1 (en) 2013-07-09 2015-01-15 United Technologies Corporation Plated polymer compressor
CA2917916A1 (en) 2013-07-09 2015-02-05 United Technologies Corporation Plated polymer nosecone
US11268526B2 (en) 2013-07-09 2022-03-08 Raytheon Technologies Corporation Plated polymer fan
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
TWM470379U (zh) * 2013-09-05 2014-01-11 Ibis Innotech Inc 陶瓷電路板及具有該陶瓷電路板的led封裝模組
CN103732011B (zh) * 2013-12-24 2016-06-08 广州兴森快捷电路科技有限公司 印制线路板盲孔的制作方法
US9398703B2 (en) * 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
KR20170038535A (ko) * 2015-09-30 2017-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6816722B2 (ja) * 2015-10-22 2021-01-20 Agc株式会社 配線基板の製造方法
TWI574595B (zh) 2015-10-28 2017-03-11 財團法人工業技術研究院 多層線路的製作方法與多層線路結構
US9508664B1 (en) 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
US10177131B2 (en) 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
JP2017191894A (ja) * 2016-04-14 2017-10-19 イビデン株式会社 プリント配線基板及びその製造方法
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
CN109314500A (zh) 2016-06-09 2019-02-05 株式会社村田制作所 弹性波装置
JPWO2018043682A1 (ja) * 2016-09-01 2019-06-24 Agc株式会社 配線基板およびその製造方法
CN106535506A (zh) * 2016-12-15 2017-03-22 泰和电路科技(惠州)有限公司 过电孔的填孔方法、焊盘的制作方法、焊盘及线路板
US10163847B2 (en) * 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
JP6894289B2 (ja) * 2017-05-17 2021-06-30 新光電気工業株式会社 配線基板及びその製造方法
WO2019005116A1 (en) * 2017-06-30 2019-01-03 Manepalli Rahul N SEMICONDUCTOR HOUSING AND METHOD OF MANUFACTURING
TWI658767B (zh) 2017-09-28 2019-05-01 欣興電子股份有限公司 電路板的製造方法以及應用於製造其之堆疊結構
CN109600928B (zh) * 2017-09-30 2021-04-02 欣兴电子股份有限公司 电路板的制造方法以及应用于制造其的堆叠结构
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
KR20190130749A (ko) 2018-05-15 2019-11-25 정지성 영업용 운동용품 건조기 및 이를 이용한 건조방법
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board
US10999917B2 (en) 2018-09-20 2021-05-04 Apple Inc. Sparse laser etch anodized surface for cosmetic grounding
US11829211B2 (en) * 2018-09-28 2023-11-28 Sharp Kabushiki Kaisha Display device
KR102124324B1 (ko) * 2018-11-14 2020-06-18 와이엠티 주식회사 도금 적층체 및 인쇄회로기판
KR20200067453A (ko) 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US11039540B2 (en) * 2019-01-01 2021-06-15 Catlam, Llc Multi-layer circuit board with traces thicker than a circuit board layer
TWI706705B (zh) * 2019-06-21 2020-10-01 唐虞企業股份有限公司 電路板及其製造方法
KR20210065530A (ko) * 2019-11-27 2021-06-04 삼성전기주식회사 인쇄회로기판
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
US11996357B2 (en) * 2020-09-09 2024-05-28 Ibiden Co., Ltd. Wiring substrate and method for manufacturing wiring substrate
US11991837B2 (en) * 2021-06-22 2024-05-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN114293056B (zh) * 2021-12-20 2022-12-23 富联裕展科技(深圳)有限公司 金属工件、金属制品、蚀刻液以及金属工件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590761A (ja) * 1991-09-25 1993-04-09 Hitachi Ltd 配線基板の製造方法
JPH06260766A (ja) * 1993-03-03 1994-09-16 Hitachi Ltd 多層配線板の製法
JPH0983138A (ja) * 1995-09-07 1997-03-28 Nippon Polytec Kk 多層プリント配線板の製造方法
JPH1046119A (ja) * 1996-08-08 1998-02-17 Hitachi Chem Co Ltd Ivh付多層配線板製造用粘着フィルム

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
US3536546A (en) * 1968-10-07 1970-10-27 North American Rockwell Method of improving adhesion of copperepoxy glass laminates
JPS5516394B2 (ja) 1973-01-11 1980-05-01
JPS56100497A (en) 1980-01-11 1981-08-12 Mitsumi Electric Co Ltd Ceramic circuit board
JPS5851436B2 (ja) 1980-02-29 1983-11-16 株式会社東芝 プリント回路板の製造方法
US4747897A (en) 1985-02-26 1988-05-31 W. L. Gore & Associates, Inc. Dielectric materials
US4680220A (en) 1985-02-26 1987-07-14 W. L. Gore & Associates, Inc. Dielectric materials
US4715894A (en) * 1985-08-29 1987-12-29 Techno Instruments Investments 1983 Ltd. Use of immersion tin and tin alloys as a bonding medium for multilayer circuits
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
JPS62256496A (ja) 1986-04-30 1987-11-09 株式会社日立製作所 多層配線基板の製造方法
JPH07105577B2 (ja) 1986-06-02 1995-11-13 ジヤパンゴアテツクス株式会社 プリント配線基板の製造法
US4937132A (en) 1987-12-23 1990-06-26 Mitsubishi Gas Chemical Company, Inc. Laminating material for printed circuit board of low dielectric constant
JPH0632386B2 (ja) 1988-01-19 1994-04-27 イビデン株式会社 多層プリント配線板及びその製造方法
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0254599A (ja) 1988-08-18 1990-02-23 Fujitsu Ltd 多層プリント基板の製造方法
MY104191A (en) 1988-09-06 1994-02-28 Mitsubishi Gas Chemical Co Process for producing multilayer printed wiring board
JPH0734505B2 (ja) 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JP2776886B2 (ja) * 1989-05-31 1998-07-16 イビデン株式会社 多層プリント配線板およびその製造方法
JP3069356B2 (ja) 1989-05-31 2000-07-24 イビデン株式会社 多層プリント配線板およびその製造方法
JPH06101627B2 (ja) 1989-10-04 1994-12-12 日本電気株式会社 多層プリント配線板及びその製造方法
JP2688446B2 (ja) * 1990-03-26 1997-12-10 株式会社日立製作所 多層配線基板およびその製造方法
JP2621634B2 (ja) 1990-10-24 1997-06-18 日本電気株式会社 ポリイミド樹脂多層配線基板の製造方法
US5103293A (en) 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JPH053388A (ja) 1991-06-25 1993-01-08 Fujitsu Ltd 多層プリント基板の製造方法及び多層プリント基板用絶縁層
JPH05218646A (ja) 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
JPH05218645A (ja) 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
JP3204545B2 (ja) 1992-08-20 2001-09-04 イビデン株式会社 多層プリント配線板およびその製造方法
JPH06196856A (ja) 1992-09-29 1994-07-15 Matsushita Electric Ind Co Ltd めっき方法及びその方法を用いた多層プリント配線板の製造方法並びに多層プリント配線板
US5406034A (en) * 1992-12-21 1995-04-11 Motorola, Inc. Circuit board having stepped vias
JPH06244556A (ja) 1993-02-19 1994-09-02 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造法
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH06310856A (ja) 1993-04-26 1994-11-04 Hitachi Kasei Ceramics Kk 多層配線板の製造法
JP3290529B2 (ja) 1993-05-19 2002-06-10 イビデン株式会社 無電解めっき用接着剤、無電解めっき用接着剤層およびプリント配線板
DE69416200T2 (de) * 1993-06-16 1999-06-02 Nitto Denko Corp., Ibaraki, Osaka Sondenkonstruktion
JPH0745948A (ja) 1993-07-28 1995-02-14 Ibiden Co Ltd 多層配線板及びその製造方法
JPH0779078A (ja) 1993-09-08 1995-03-20 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH07147483A (ja) 1993-09-30 1995-06-06 Ibiden Co Ltd プリント配線板及びその製造方法
JP3527766B2 (ja) 1993-11-30 2004-05-17 京セラ株式会社 積層回路基板の製造方法及び積層回路基板
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
JPH07235768A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 薄膜多層配線基板の製造方法
JP3602565B2 (ja) 1994-03-04 2004-12-15 イビデン株式会社 Icチップを搭載した多層プリント配線板及びそのための多層プリント配線板の製造方法
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH07283539A (ja) 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
JPH07336017A (ja) 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JPH0818239A (ja) * 1994-07-04 1996-01-19 Hitachi Ltd 多層プリント配線板の製法
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JPH0846079A (ja) 1994-07-28 1996-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JPH08139452A (ja) 1994-11-14 1996-05-31 Hitachi Ltd 多層配線基板の製造方法
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
KR100269580B1 (ko) * 1994-12-01 2000-10-16 엔도 마사루 다층 프린트 배선판 및 그 제조방법(multilayer printed wiring board and process for producing the same)
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08250857A (ja) 1995-03-07 1996-09-27 Murata Mfg Co Ltd 多層配線基板の製造方法
US6294743B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
TW323432B (ja) * 1995-04-28 1997-12-21 Victor Company Of Japan
US5816478A (en) * 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
KR100307776B1 (ko) * 1995-06-06 2001-11-22 엔도 마사루 프린트배선판
US6444919B1 (en) * 1995-06-07 2002-09-03 International Business Machines Corporation Thin film wiring scheme utilizing inter-chip site surface wiring
KR970004029A (ko) 1995-06-12 1997-01-29 김주용 반도체 소자 제조시 전하저장 전극 형성방법
JPH098458A (ja) 1995-06-16 1997-01-10 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3261314B2 (ja) 1995-11-10 2002-02-25 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
JPH09214140A (ja) 1995-11-29 1997-08-15 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JPH09214141A (ja) 1995-11-29 1997-08-15 Nec Corp 配線構造
JP3202936B2 (ja) 1996-03-04 2001-08-27 イビデン株式会社 多層プリント配線板
JPH09266375A (ja) 1996-03-27 1997-10-07 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH09307239A (ja) 1996-05-10 1997-11-28 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH09312472A (ja) * 1996-05-23 1997-12-02 Kyocera Corp 多層配線基板及びその製造方法
JPH09331140A (ja) 1996-06-07 1997-12-22 Ibiden Co Ltd プリント配線板の製造方法
JPH104254A (ja) 1996-06-14 1998-01-06 Ibiden Co Ltd プリント配線板の製造方法
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
DE69928518T2 (de) * 1998-02-26 2006-03-30 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte mit einer struktur von gefüllten kontaktlöchern
US6762921B1 (en) * 1999-05-13 2004-07-13 Ibiden Co., Ltd. Multilayer printed-circuit board and method of manufacture
US6828510B1 (en) * 1999-06-02 2004-12-07 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US6876554B1 (en) 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
EP2265101B1 (en) 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590761A (ja) * 1991-09-25 1993-04-09 Hitachi Ltd 配線基板の製造方法
JPH06260766A (ja) * 1993-03-03 1994-09-16 Hitachi Ltd 多層配線板の製法
JPH0983138A (ja) * 1995-09-07 1997-03-28 Nippon Polytec Kk 多層プリント配線板の製造方法
JPH1046119A (ja) * 1996-08-08 1998-02-17 Hitachi Chem Co Ltd Ivh付多層配線板製造用粘着フィルム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1075172A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1207730A4 (en) * 1999-08-06 2006-08-02 Ibiden Co Ltd GALVANOPLASTY SOLUTION, METHOD FOR MANUFACTURING MULTILAYER PRINTED CARD USING THE SAME, AND MULTILAYER PRINTED CARD
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
US8353103B2 (en) 2004-10-27 2013-01-15 Ibiden Co., Ltd. Manufacturing method of multilayer printed wiring board
US8737087B2 (en) 2004-10-27 2014-05-27 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of multilayer printed wiring board

Also Published As

Publication number Publication date
US20120103680A1 (en) 2012-05-03
CN1585593A (zh) 2005-02-23
CN1294835A (zh) 2001-05-09
EP1811825A1 (en) 2007-07-25
DE69936892D1 (de) 2007-09-27
CN100475005C (zh) 2009-04-01
EP1505859A2 (en) 2005-02-09
DE69928518T2 (de) 2006-03-30
US20080264686A1 (en) 2008-10-30
EP1075172B1 (en) 2005-11-23
MY129801A (en) 2007-04-30
US7622183B2 (en) 2009-11-24
DE69936235D1 (de) 2007-07-12
KR20080017496A (ko) 2008-02-26
US7737366B2 (en) 2010-06-15
CN1168361C (zh) 2004-09-22
EP1583407B1 (en) 2007-05-30
EP1075172A1 (en) 2001-02-07
US8115111B2 (en) 2012-02-14
EP1075172A4 (en) 2003-08-13
KR100633678B1 (ko) 2006-10-11
US7390974B2 (en) 2008-06-24
TW404158B (en) 2000-09-01
US20100101852A1 (en) 2010-04-29
DE69936235T2 (de) 2007-09-13
DE69936892T2 (de) 2007-12-06
EP1583407A1 (en) 2005-10-05
DE69928518D1 (de) 2005-12-29
KR20010041267A (ko) 2001-05-15
KR20080059680A (ko) 2008-06-30
US20060159885A1 (en) 2006-07-20
US20050100720A1 (en) 2005-05-12
EP1505859A3 (en) 2005-02-16
US7071424B1 (en) 2006-07-04
US8987603B2 (en) 2015-03-24
KR20060095785A (ko) 2006-09-01
KR100906931B1 (ko) 2009-07-10
EP1505859B1 (en) 2007-08-15

Similar Documents

Publication Publication Date Title
WO1999044403A1 (fr) Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins
JP2000124617A (ja) 多層プリント配線板
JP4592889B2 (ja) 多層回路基板
KR100629400B1 (ko) 다층 프린트 배선판
JP4592890B2 (ja) 多層回路基板
JP4159136B2 (ja) 多層プリント配線板
JPH11243280A (ja) フィルドビア構造を有する多層プリント配線板
JPH11243279A (ja) フィルドビア構造を有する多層プリント配線板
JPH11243277A (ja) フィルドビア構造を有する多層プリント配線板
JP4812065B2 (ja) フィルビア構造を有する多層プリント配線板
JPH11243278A (ja) フィルドビア構造を有する多層プリント配線板
JP2009055059A (ja) フィルビア構造を有する多層プリント配線板
JP2009038390A (ja) 多層プリント配線板の製造方法
JP4875776B2 (ja) フィルビア構造を有する多層プリント配線板の製造方法
JP2007251189A (ja) 多層プリント配線板
JP2007201508A (ja) 多層プリント配線板
JP2003152339A (ja) フィルビア構造を有する多層プリント配線板
JP2003179353A (ja) フィルビア構造を有する多層プリント配線板
JP2001085841A (ja) 多層プリント配線板の製造方法
JP2007201509A (ja) 多層プリント配線板
JP2007243214A (ja) 多層プリント配線板
JP2008263222A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99804394.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09600890

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020007009363

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1999902842

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999902842

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007009363

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999902842

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020007009363

Country of ref document: KR