TWI782247B - 多層基板及其製造方法 - Google Patents

多層基板及其製造方法 Download PDF

Info

Publication number
TWI782247B
TWI782247B TW109100740A TW109100740A TWI782247B TW I782247 B TWI782247 B TW I782247B TW 109100740 A TW109100740 A TW 109100740A TW 109100740 A TW109100740 A TW 109100740A TW I782247 B TWI782247 B TW I782247B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
metal
forming
interlayer insulating
Prior art date
Application number
TW109100740A
Other languages
English (en)
Other versions
TW202037244A (zh
Inventor
李成進
金榮晙
申秀貞
Original Assignee
韓商斯天克有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商斯天克有限公司 filed Critical 韓商斯天克有限公司
Publication of TW202037244A publication Critical patent/TW202037244A/zh
Application granted granted Critical
Publication of TWI782247B publication Critical patent/TWI782247B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明提供一種在上位金屬層與層間絕緣層之間形成兩種金屬層，在導孔區域未形成該兩種金屬層，並僅在配線區域形成的多層基板及其製造方法。多層基板包括：基材層；多個第一金屬層，依次層疊形成至基材層上；層間絕緣層，形成於相互不同的兩個第一金屬層之間，具備第一導通孔，通過形成於第一導通孔內的第三金屬層而電連接相互不同的兩個第一金屬層；及第二金屬層，形成於在相互不同的兩個第一金屬層中的處於上位的分層與層間絕緣層之間。

Description

多層基板及其製造方法
本發明涉及電路基板及其製造方法。更具體地涉及一種多層電路基板及其製造方法。
多層印刷電路基板(Multilayer Printed Circuit Board)是指層疊多個印刷電路基板(PCB)而配置三層以上底層的基板。該多層印刷電路基板在基底基板上增加層間絕緣層而進行分層(layer up)。
疊積層(Build-Up)式的多層基板100如圖1顯示所示，交替形成導體層110、130、150與絕緣層120、140，在層間形成導孔(Via)160、170，對分隔的導體層110、130、150進行電連接。
但對於在被塗覆至導體層L2 130上的層間絕緣層120形成導孔盲孔160的情況，因為了去除殘留在導孔BVH160的污漬(smear)，在蝕刻製程之後，另外形成用於防止除了導孔之外裸露的佈局的毀損的保護層，或另外增加再次去除該保護層的製程等，而製程變得複雜。
並且，通過用於形成導體層L1 110的光學微影製程(Photo Lithography Process)，發生除此之外被開啟的區域的電路佈局的表面或線寬等毀損的現象。
而且，因用於提高層間絕緣層120與導體層L1 110的接合性而形成的鎳-鉻(Ni-Cr)層180包含與導體層L1、層間絕緣層110、120結合力優秀的物質，而在導孔BVH 160內部降低層間電特性及耐用性。
本發明中要解決的問題為提供一種多層基板及其製造方法，在上位金屬層與層間絕緣層之間形成不同種類(different kind)的金屬層，未在導孔區域形成不同種類的金屬層，僅在配線區域形成。
本發明的課題並非通過上述言及的課題限定，未言及的或其它課題由下面的記載而使本領域技術人員明確理解。
本發明的技術方案在於：用於實現所述課題的本發明的多層基板的一方面(aspect)包括：基材層；多個第一金屬層，為了配線而依次在所述基材層上層疊形成；層間絕緣層，形成於相互不同的兩個第一金屬層之間，具有第一導通孔，通過形成於所述第一導通孔內的第三金屬層而電連接所述相互不同的兩個第一金屬層；及第二金屬層，在所述相互不同的兩個第一金屬層中形成於處於上位的分層與所述層間絕緣層之間。
所述第二金屬層與所述第一金屬層的金屬成分不同，或晶體結構不同。
對於所述第二金屬層與所述第一金屬層晶體結構不同的情況，所述第二金屬層由包含具有面心立方結構(face centered cubic structure)的金屬的金 屬層及包含具有體心立方結構(body centered cubic structure)的金屬的金屬層中的任一種金屬層形成，所述第一金屬層由另一種金屬層形成。
所述第二金屬層具有比所述第一金屬層薄的厚度。
所述第二金屬層具有1nm~50nm的厚度。
所述第三金屬層與所述第一金屬層的金屬成分相同，或晶體結構相同。
所述第一金屬層、所述層間絕緣層及所述第二金屬層僅形成於所述基材層的一面上，或形成於所述基材層的兩面上。
所述多層基板還包括：保護層，形成於在所述多個第一金屬層中的處於最上位的L1分層上。
所述多層基板還包括：元件安裝區域，與外部設備電連接，其中，與所述多個第一金屬層中處於最上位的L1分層相比形成於下位的分層由所述元件安裝區域裸露。
所述多層基板還包括：第四金屬層，形成於所述第二金屬層上及所述第一導通孔內，所述第四金屬層與所述第一金屬層的金屬成分或晶體結構相同，並具有0.01μm~5μm的厚度。
用於實現所述課題的本發明的多層基板的製造方法的一方面包括如下步驟：在基材層上形成第一金屬層；在所述第一金屬層上形成層間絕緣層；在所述層間絕緣層上形成第二金屬層；貫通所述第二金屬層與所述層間絕緣層而形成第一導通孔；在所述第一導通孔內形成第三金屬層；及在所述第二金屬層及所述第三金屬層上另外形成所述第一金屬層。
形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟能夠被同時執行。
形成所述第二金屬層的步驟，形成與所述第一金屬層的金屬成分不同或晶體結構不同的所述第二金屬層，而形成所述第三金屬層的步驟，形成與所述第一金屬層的金屬成分相同或晶體結構相同的所述第三金屬層。
還包括在形成所述第一導通孔的步驟及形成所述第三金屬層的步驟之間執行，並在所述第二金屬層上及所述第一導通孔內形成第四金屬層的步驟，所述第四金屬層與所述第一金屬層的金屬成分相同或晶體結構相同。
形成所述第二金屬層的步驟還包括如下步驟，在未層疊所述層間絕緣層的所述第一金屬層上形成所述第二金屬層，在形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟之間執行，並去除形成於在未層疊所述層間絕緣層的所述第一金屬層上的所述第二金屬層。
還包括如下步驟，在另外形成所述第一金屬層的步驟之後執行，在處於最上位的所述第一金屬層上形成保護層。
所述第一金屬層與所述第三金屬層的金屬成分相同或晶體結構相同，形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟被同時執行。
形成所述層間絕緣層的步驟、形成所述第二金屬層的步驟、形成所述第一導通孔的步驟、形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟在形成保護層之前反覆被執行多次。
其它實施例的具體事項包含於具體說明及附圖。
100:多層基板
110:導體層、層間絕緣層
120:絕緣層、層間絕緣層
130:導體層
140:絕緣層
150:導體層
160:導孔、導孔盲孔
170:導孔
180:鎳-鉻層
200:多層基板
210:基材層
211:第二導通孔
220:第一金屬層
221:L1分層
222:L2分層
223:L3分層
230:層間絕緣層
231:第一導通孔
232:P1分層
240:第二金屬層
250:保護層
310:導孔區域
320:元件安裝區域
330:配線區域
BVH:導孔
ILB:內引線焊接
L1:導體層
L2:導體層
L3:L3分層
P1:P1分層
P2:P2分層
S310:步驟
S320:步驟
S330:步驟
S340:步驟
S350:步驟
S360:步驟
S370:步驟
圖1為顯示疊積層式的多層基板的截面圖；圖2為本發明的一實施例的多層基板的截面圖；圖3為本發明的另一實施例的多層基板的截面圖； 圖4為本發明的又一實施例的多層基板的截面圖；圖5為簡要顯示本發明的一實施例的多層基板的製造方法的流程圖；圖6至圖11為顯示根據本發明的一實施例的多層基板的製造方法而執行的各個步驟的結果的參考圖。
下面，參照附圖而對本發明的優選的實施例進行具體說明。本發明的優點及特徵及其實現其的方法參照與附圖一起而具體說明的實施例而變得明確。但本發明並非通過下面公開的實施例進行限定，能夠以相互不同的各種形式實現，僅本實施例為完全公開本發明，並用於向本發明所屬技術領域的普通技術人員完全告知發明的範圍而提供，本發明僅通過請求項範圍定義。整個說明書相同的參照符號表示相同的構成要素。
對於元件(elements)或層處於不同的元件或層的“上(on)”或“上面(on)”包含直接處於其它元件或層上，也包含在中間介有其它層或其它元件的情况。而對於稱元件為“直接處於上(directly on)”或“直接處於上面”的情況，則為顯示在中間未介有其它元件或層的情況。
空間上相對的用語即“下(below)”、“下面(beneath)”、“下部(lower)”、“上(above)”、“上部(upper)”等如顯示於附圖上所示，用於容易記述一個元件或構成要素與其它元件或構成要素的相互關係而使用。空間上相對的用語在對於顯示於附圖中的方向而使用或運行時，應以按包含元件的相互不同的方向的用語理解。例如，對於翻轉顯示於附圖的元件的情況，記述為其它元件的“下(below)”或“下面(beneatb)”的元件被放置在其它元件的“上 (above)”。因此，例示的用語即“下”全部包含下與上的方向。元件也能夠按其它方向配置，由此，空間上相對的用語按確定方位解釋。
即使第一、第二等用於敘述不同的元件、構成要素及/或部分而使用，但該多個元件、構成要素及/或部分未通過該多個用語限定。該用語僅將一個元件、構成要素或部分與其它元件、構成要素或部分區別而使用。因此，下面言及的第一元件、第一構成要素或第一部分在本發明的技術的思想內也能夠指第二元件、第二構成要素或第二部分。
在本說明書中使用的用語為用於說明實施例，並非限制本發明。在本說明書中，單數型在文中未作特別言及的，也包含複數型。對於說明書中所使用的“包括(comprises)”及/或“包含的(comprising)”所言及的構成要素、步驟、動作及/或元件未排除一個以上其它構成要素、步驟、動作及/或元件的存在或增加。
在不存在其它定義的情況下，本說明書中使用的所有用語(包含技術及科學用語)，在本發明所屬技術領域中，按普通技術人員共同理解的意義使用。或者對於一般使用的詞典定義的用語未作明確特別定義的，未以異常或誇張的形式解釋。
下面，參照附圖對本發明的實施例進行具體說明，在參照附圖而進行說明時，與附圖符號無關，對相同或對應的構成要素賦予相同的參照符號，並省略對其的重複說明。
下面參照附圖等而對本發明進行具體說明。
圖2為本發明的一實施例的多層基板的截面圖。
根據圖2，本發明的多層基板200包括：基材層210、第一金屬層220、層間絕緣層230、第二金屬層240及保護層250。
基材層210為具有規定厚度(例如，5μm~100μm)的基底基材(base film)。該基材層210形成為薄膜形式，由柔性薄膜(flexible film)形成，也能夠由剛性膜(rigid film)、剛柔膜(rigid flexible film)等形成。
基材層210為在聚醯亞胺(polyimide)、聚對苯二甲酸乙二醇酯(PET；Poly-Ethylene Terephthalate)、聚萘二甲酸乙二醇酯(PEN；Poly-Ethylene Naphthalate)、聚碳酸酯(polycarbonate)、環氧樹脂(epoxy)、玻璃纖維(glass fiber)等高分子物質中將至少一種物質作為材料形成。基材層210也能夠將除此之外的多種高分子物質作為材料形成。在本實施例中，以將基材層210定義為聚醯亞胺薄膜而進行說明，但基材層210無需限定為聚醯亞胺薄膜。
在基材層210的一面上或兩面上形成種晶層(seed layer；未圖示)(或底層(under layer))。該種晶層(或底層)由導電物質構成，以用於提高基材層210與第一金屬層220之間的接合性。
例如，種晶層(或底層)為將在鎳(Ni)、鉻(Cr)、銅(Cu)、金(Au)等中選擇的至少一種金屬作為材料形成，利用沉積(vacuum eyaporation)、粘合(adhesion)、鍍金等方法而形成在基材層210上。
第一金屬層220起到對多層基板200上安裝的電子部件進行電連接的配線功能。該第一金屬層220形成於基材層210上。
第一金屬層220為將在鎳(Ni)、鉻(Cr)、銅(Cu)、金(Au)、銀(Ag)、鉑金(Pt)等金屬中至少一種金屬作為材料而形成於基材層210上。第一金屬層220利用印刷、光學微影(photo lithography)、塗覆、粘合等製程而形成於基材層210上。
第一金屬層220在基材層210的一面上依次層疊而形成為多個分層。例如，第一金屬層220如圖2顯示所示，形成為L1分層221、L2分層222等兩個分層。但本實施例並非限定於此。第一金屬層220如圖3顯示所示，形成為L1分 層221、L2分層222、L3分層223等三個分層，或者也能夠形成為四個以上分層。圖3為本發明的另一實施例的多層基板的截面圖。
再次參照圖2進行說明。
對於第一金屬層220在基材層210的一面上形成為多個分層的情況，將層間絕緣層230設置在中間，並且，處於下位的分層具有比處於上位的分層寬的面積。例如，對於第一金屬層220形成為L1分層221、L2分層222等情況，L2分層222具有比L1分層221更寬的面積。但本實施例並非限定於此。在構成第一金屬層220的多個分層中形成具有幾個分層相同的面積，也能夠形成具有多個分層全部相同的面積。
對於第一金屬層220在基材層210的一面上形成為多個分層的情況，處於上下的兩個分層通過被填充(fill up)第一導通孔231內的第三金屬層進行電連接。此時，被填充至第一導通孔231內的第三金屬層將與第一金屬層220相同的金屬作為材料形成，但也能夠將與第一金屬層220不同的金屬作為材料形成。
對於第一金屬層220在基材層210的一面上形成為多個分層的情況，該多個分層具有相同的厚度。但本實施例並非限定於此。多個分層中的幾個分層具有相同的厚度，或幾個分層具有相互不同的厚度。多個分層也能夠具有全部不同的厚度。
第一金屬層220如圖4顯示所示，也能夠形成於基材層210的兩面上。對於第一金屬層220形成於基材層210的兩面上的情況，基材層210具有至少一個第二導通孔211。形成於基材層210的兩面上的第一金屬層220通過填充至第二導通孔211的金屬層電連接。圖4為本發明的又一實施例的多層基板的截面圖。
對於第一金屬層220在基材層210的兩面上形成為多個分層的情況，在基材層210的兩面上形成為相同數量的分層。但本實施例並非限定於此。第一金屬層220也能夠在基材層210的兩面上形成相互不同數量的分層。
再次參照圖2進行說明。
層間絕緣層230起到絕緣體(或電介質)作用。該層間絕緣層230形成於在基材層210的一面上以上下方向形成的兩個第一金屬層220，即L1分層221與L2分層222之間。
層間絕緣層230為將與基材層210相同的物質作為材料形成。例如，層間絕緣層230將聚醯亞胺(例如，液體聚醯亞胺)作為材料形成。但本實施例並非限定於此。層間絕緣層230也能夠將在與基材層210不同的物質中的起到絕緣體作用的物質作為材料形成。
層間絕緣層230利用印刷、塗覆、粘合、光學微影等製程而形成於以上下方向設置的兩個第一金屬層220(L1分層221與L2分層222)之間。此時，層間絕緣層230以覆蓋處於下位的L2分層222的上面一部分或上面全部的方式形成。但本實施例並非限定於此。層間絕緣層230也能夠在L2分層222上分隔為多個區域而形成。
層間絕緣層230具有至少一個第一導通孔231。第一導通孔231由第三金屬層填充而起到電連接處於上下的兩個第一金屬層220(L1分層221與L2分層222)的作用。
第一導通孔231利用電漿蝕刻(plasma etching)、雷射鑽孔(laser drilling)等方法而形成於層間絕緣層230。第一導通孔231也能夠利用除此之外其它方法而形成於層間絕緣層230。
第一導通孔231的上部的寬度與下部的寬度相互不同。例如，第一導通孔231形成的上部的寬度比下部的寬度寬。但本實施例並非限定於此。第一導通孔231的上部的寬度比下部的寬度窄，或也能夠上部的寬度與下部的寬度相同。
另外，被填充(fill up)至第一導通孔231內的第三金屬層利用鍍金、印刷等方法而填充至第一導通孔231。此時，第三金屬層將與第一金屬層220相同的成分或相同的晶體結構的金屬作為材料而形成，但並非限定於此，也能夠將與第一金屬層220不同的金屬作為材料形成。
另外，如圖4顯示所示，在基材層210形成至少一個第二導通孔211，電連接形成於基材層210的一面的第一金屬層220與形成於基材層210的另一面的第一金屬層220。
第二導通孔211以與第一導通孔231相同的方法形成於基材層210，以與第一導通孔231相同的形式形成於基材層210。但在本實施例中，第二導通孔211的形成方法及形狀並非限定於此。
層間絕緣層230在基材層210的一面上形成至少一個分層。對於該層間絕緣層230全部形成於兩個第一金屬層220之間，而第一金屬層220在基材層210的一面上形成為N(在此，N為自然數)個分層的情況，則層間絕緣層230形成為N-1個分層。例如，對於第一金屬層220如圖2顯示所示，形成為L1分層221、L2分層222等兩個分層的情況，層間絕緣層230形成為P1分層等一個分層，對於第一金屬層220如圖3顯示所示，形成為L1分層221、L2分層222、L3分層223等三個分層的情況，層間絕緣層230形成為P1分層232、P2分層233等兩個分層。
但本實施例並非限定於此。層間絕緣層230未形成於幾個第一金屬層220之間，因此，對於第一金屬層220在基材層210的一面上形成為N個分層的情況，也能夠形成數量比N-1個少的分層。
對於層間絕緣層230在基材層210的一面上形成為多個分層的情況，幾個分層以覆蓋處於其下面的第一金屬層220的上面一部分的方式形成，幾個分層以覆蓋處於其下面的第一金屬層220的上面全部的方式形成。圖3中以P1 分層232覆蓋處於其下面的L2分層222的上面一部分的情況例示，例示以P2分層233覆蓋處於其下面的L3分層223的上面全部的形式形成的情況。
對於層間絕緣層230在基材層210的一面上形成為多個分層的情況，該多個分層具有全部相同的厚度。但本實施例並非限定於此。多個分層中幾個分層具有相同的厚度，剩下的分層具有相互不同的厚度。或者，多個分層具有全部不同的厚度。
另外，層間絕緣層230在以上下方向設置的兩個第一金屬層220之間形成為單一分層，但也能夠形成為多個分層。對於層間絕緣層230在兩個第一金屬層220之間形成為多個分層的情況，處於上位的分層具有比處於下位的分層窄的面積，也能夠具有與處於下位的分層相同的面積。
另外，形成於層間絕緣層230上的第一金屬層220(例如L1分層221)以覆蓋層間絕緣層230的上面全部的方式形成，也能夠以覆蓋層間絕緣層230的上面一部分的方式形成。
第二金屬層240形成於處於上位的第一金屬層220即L1分層221與處於其下面的層間絕緣層230即P1分層之間。該第二金屬層240將與第一金屬層220成分不同，或晶體結構不同的金屬作為材料形成。
對於在層間絕緣層230形成第一導通孔231的情況，在第一導通孔231的側面或下部殘留構成層間絕緣層230的物質。因此，通過電漿蝕刻等方法去除該殘留物(smear)。
但在本實施例中顯示所示，在層間絕緣層230(及未層疊層間絕緣層230的L2分層222的上面一部分)上形成第二金屬層240的情況下，在執行去除殘留物的製程(desmear)時，能夠防止因第二金屬層240而未層疊層間絕緣層230(及層間絕緣層230的L2分層222的上面一部分)的變質或毀損。
第二金屬層240形成於每個第一金屬層220與層間絕緣層230之間。但本實施例並非限定於此。第二金屬層240形成於幾個第一金屬層220與層間絕緣層230之間，也能夠不形成於其它第一金屬層220與層間絕緣層230之間。例如，第二金屬層240形成於處於最上位的第一金屬層220與處於其下面的層間絕緣層230之間，此外也能夠未形成。
第二金屬層240利用沉積、印刷、塗覆、粘合、光學微影、鍍金等各種物理性/化學性方式而形成於層間絕緣層230上。在本實施例中，採用沉積方式而將第二金屬層240形成於層間絕緣層230上，但本實施例無需限定於此。
第二金屬層240具有比第一金屬層220薄的厚度。例如，第二金屬層240具有1nm~50nm的厚度。但本實施例並非限定於此。第二金屬層240具有與第一金屬層220相同的厚度，也能夠具有比第一金屬層220厚的厚度。
第二金屬層240在鎳(Ni)、鉻(Cr)、銅(Cu)、銀(Ag)、鉑金(Pt)等金屬中選擇至少一種金屬作為材料形成於層間絕緣層230上。如上說明所示，第二金屬層240將與第一金屬層220成分相異的金屬(或合金)作為材料形成。
第二金屬層240也能夠將與第一金屬層220晶體結構相異的金屬(或合金)作為材料形成。例如，第一金屬層220通過具有面心立方結構(face centered cubic structure)的金屬(或合金)形成，第二金屬層240由具有體心立方結構(body centered cubic structure)的金屬(或合金)形成。
保護層250用於保護裸露至多層基板200上的第一金屬層220與層間絕緣層230，形成於除了與外部設備電連接的元件安裝區域320之外的區域上。該保護層250以覆蓋處於上位的第一金屬層220即L1分層221的方式形成，與此一起也能夠以覆蓋未層疊裸露至外部的層間絕緣層230的上面一部分，即第二金屬層240及L1分層221的層間絕緣層230的上面一部分的方式形成。
保護層250將絕緣性物質作為材料形成。例如，保護層250將阻焊膜(solder resist)作為材料形成，利用印刷、塗覆、光學微影等製程而形成於除了元件安裝區域320之外的區域上。
另外，多層基板200包含導孔區域310、元件安裝區域320、配線區域330等。
導孔區域310是指形成第一導通孔231、第二導通孔211等區域。在此，第一導通孔231是指形成於層間絕緣層230的導通孔，第二導通孔211是指形成於基材層210的導通孔。在本實施例中，也能夠將僅形成第一導通孔231的區域定義為導孔區域310。
元件安裝區域320是指接合IC晶片或外部元件的區域。
配線區域330是指形成有在上位起到配線佈局作用的第一金屬層220(例如，L1分層221)的區域。
另外，在形成於元件安裝區域320的第一金屬層220(例如，裸露至外部的L2分層222的上面一部分)上還形成鍍金層(未圖示)。在形成於元件安裝區域320的第一金屬層220上形成鍍金層的情況下，在多層基板200與外部元件(或IC晶片)之間提高電連接力。
綜上參照圖2至圖4，對本發明的多層基板200進行了說明。下面對多層基板200的製造方法進行說明。
圖5為簡要顯示本發明的一實施例的多層基板的製造方法的流程圖。下面說明參照圖2及圖5。
首先，在基材層210上形成構成第一金屬層220的L2分層222(S310)。圖6顯示根據S310步驟形成於基材層210上的L2分層222。
在基材層210上形成由導電物質構成的種晶層(或底層)。在基材層210上形成種晶層(或底層)的情況下，提高基材層210與L2分層222的接合性。對於 在基材層210上形成種晶層(或底層)的情況，在S310步驟之前，執行在基材層210上形成種晶層(或底層)的步驟。
之後，在L2分層222上形成層間絕緣層230(S320)。圖7顯示根據S320步驟而形成於L2分層222上的層間絕緣層230。
之後，在層間絕緣層230上形成第二金屬層240(S330)。第二金屬層240形成於層間絕緣層230的上面一部分，也能夠形成於整個層間絕緣層230的上面。另外，在未層疊層間絕緣層230的L2分層222的上面一部分形成第二金屬層240。圖8顯示根據S330步驟形成於層間絕緣層230上及未層疊層間絕緣層230的L2分層222的上面一部分的第二金屬層240。
之後，在導孔區域310內形成第一導通孔231(S340)。第一導通孔231以電連接兩個第一金屬層220，即L1分層221與L2分層222的方式貫通第二金屬層240及層間絕緣層230。圖9顯示根據S340步驟而形成於導孔區域310內的第一導通孔231。
之後，通過金屬填充第一導通孔231而在第一導通孔231內形成第三金屬層(S350)。
第一導通孔231由與第一金屬層220相同的金屬填充。在第一導通孔231內由此形成第三金屬層的情況下，第三金屬層與L2分層222之間電流流動順暢而抵抗性低下，由此，能夠提高多層基板200的電特性。
另外，在本實施例中，在第一導通孔231內形成第三金屬層之前(即，S340步驟與S350步驟之間)，利用與第一金屬層220相同的金屬而在第二金屬層240上及第一導通孔231的內側面形成規定厚度(例如，0.01μm~5μm)的第四金屬層。在第二金屬層240上及第一導通孔231的內側面形成第四金屬層的情況下，防止第三金屬層發生易於滑脫至第一導通孔231內的情況。
另外，第四金屬層僅形成在第二金屬層240上，或也能夠僅形成在第一導通孔231的內側面。
之後，在第二金屬層240上及第三金屬層上形成構成第一金屬層220的L1分層221(S360)。如之前說明所示，在由第一金屬層220與第三金屬層成分相同或晶體結構相同的金屬形成的情況下，提高L2分層222、第四金屬層及L1分層221之間相互結合力，由此，提高層間可靠性與多層基板200的電特性。圖10顯示形成於第二金屬層240上及第三金屬層上的L1分層221。
另外，在第二金屬層240上及第一導通孔231上形成L1分層221之前(即S350步驟與S360步驟之間)，在層間絕緣層230的上面一部分，元件安裝區域320內L2分層222的上面等執行去除第二金屬層240的步驟。圖11顯示從層間絕緣層230的上面一部分，元件安裝區域320內L2分層222的上面等去除的第二金屬層240。第二金屬層240也能夠僅從元件安裝區域320內L2分層222的上面去除。
另外，所述中，區分S350步驟與S360步驟而進行了說明，但S350步驟與S360步驟也能夠同時執行。
之後，在除了元件安裝區域320之外剩下區域上形成保護層250(S370)。此時，保護層250形成在L1分層221上、層間絕緣層230上等。保護層250形成於由層間絕緣層230裸露至外部的上面一部分，但也能夠形成於其上面整體。圖2顯示形成於除了元件安裝區域320之外的其它區域上的保護層250。
另外，在元件安裝區域320內L2分層222上形成鍍金層。形成鍍金層的步驟在S370步驟之後執行，但也能夠在S370步驟之前執行。
另外，在本實施例中，在層間絕緣層230上形成第二金屬層240之後，在導孔區域310內形成第一導通孔231，之後，也能夠同時形成L1分層221與第三金屬層。
並且，在本實施例中，在第一導通孔231內形成第四金屬層之後，也能夠在層間絕緣層230上及第四金屬層上形成第二金屬層240。
另外，對於在基材層210的一面上形成三個以上第一金屬層220分層，並且，層間絕緣層230形成為兩個以上分層的情況，在執行S360步驟之後，S320步驟至S360步驟緊接著依次反覆執行。
例如，第一金屬層220如圖3顯示所示，形成為L1分層221、L2分層222、L3分層223等三個分層，對於層間絕緣層230形成為P1分層232、P2分層233等兩個分層的情況，在基材層210上形成L3分層223，此外，在依次形成P2分層233及第二金屬層240之後，在P2分層233形成第一導通孔231，在第一導通孔231內形成第三金屬層的步驟、在P2分層233上形成L2分層222的步驟、在L2分層222上依次層疊形成P1分層232及第二金屬層240的步驟等被依次執行。
另外，對於第一金屬層220形成於基材層210的兩面上的情況，S310步驟至S370步驟在基材層210的一面上執行，之後，在基材層210的另一面上執行。但本實施例並非限定於此。S310步驟至S370步驟也能夠在基材層210的兩面上同時執行。
參照如上附圖而對本發明的實施例進行了說明，但本發明所屬技術領域的普通技術人員應當理解，在不變更技術思想或必要特徵的情況下，能夠以其它具體形式實施。因此，應當理解，綜上記述的實施例在所有方面用於例示，並非用於限定。
本發明的有益效果在於：本發明提供一種多層基板，在一個以上層間絕緣層與第一金屬層被交替形成於基材層的一面上時，在配線區域上，與上位的第一金屬層的成分不同或晶體結構不同的第二金屬層形成於層間絕緣層與上位的第一金屬層之 間，在導孔區域形成與上位的第一金屬層的成分相同或晶體結構相同的第三金屬層。
本發明通過如上結構而獲得如下效果。
第一，在形成多層佈局過程中，在用於去除污漬而進行蝕刻(etching)時，通過第二金屬層而保護層間絕緣層的表面及內引線焊接(ILB)佈局。
第二，在導孔內塗覆同種金屬而確保層間可靠性。
第三，改善抵抗特性。
第四，簡化多層基板的製造製程。
200:多層基板
210:基材層
220:第一金屬層
221:L1分層
222:L2分層
230:層間絕緣層
231:第一導通孔
240:第二金屬層
250:保護層
310:導孔區域
320:元件安裝區域
330:配線區域
L1:導體層
L2:導體層
P1:P1分層

Claims (18)

  1. 一種多層基板，其特徵在於，包括：基材層；多個第一金屬層，依次層疊形成至所述基材層上；層間絕緣層，形成於相互不同的兩個第一金屬層之間，具備第一導通孔，通過形成於所述第一導通孔內的第三金屬層而電連接所述相互不同的兩個所述的第一金屬層；及第二金屬層，形成於在所述相互不同的兩個第一金屬層中的處於上位的分層與所述層間絕緣層之間，其中，所述第三金屬層與所述第一金屬層的晶體結構相同。
  2. 根據請求項1所述的多層基板，其中，所述第二金屬層與所述第一金屬層的金屬成分相異，或晶體結構相異。
  3. 根據請求項2所述的多層基板，其中，對於所述第二金屬層與所述第一金屬層的晶體結構相異的情況，所述第二金屬層由包含具有面心立方結構的金屬的金屬層及包含具有體心立方結構的金屬的金屬層中的任一種金屬層形成，所述第一金屬層由其它一種金屬層形成。
  4. 根據請求項1所述的多層基板，其中，所述第二金屬層具有比所述第一金屬層薄的厚度。
  5. 根據請求項1所述的多層基板，其中，所述第二金屬層具有1nm~50nm的厚度。
  6. 根據請求項1所述的多層基板，其中，所述第三金屬層與所述第一金屬層的金屬成分相同。
  7. 根據請求項1所述的多層基板，其中，所述第一金屬層、所述層間絕緣層及所述第二金屬層僅形成於所述基材層的一面上，或形成於所述基材層的兩面上。
  8. 根據請求項1所述的多層基板，其中，還包括：保護層，形成於在所述多個第一金屬層中的處於最上位的L1分層上。
  9. 根據請求項1所述的多層基板，其中，還包括：元件安裝區域，與外部設備電連接，與在所述多個第一金屬層中的處於最上位的L1分層相比而形成於下位的分層由所述元件安裝區域裸露。
  10. 根據請求項1所述的多層基板，其中，還包括：第四金屬層，形成於所述第二金屬層上及所述第一導通孔內，所述第四金屬層與所述第一金屬層的金屬成分或晶體結構相同，具有0.01μm~5μm的厚度。
  11. 一種多層基板的製造方法，其特徵在於，包括如下步驟：在基材層上形成第一金屬層；在所述第一金屬層上形成層間絕緣層；在所述層間絕緣層上形成第二金屬層；貫通所述第二金屬層與所述層間絕緣層而形成第一導通孔；在所述第一導通孔內形成第三金屬層；及在所述第二金屬層或所述第三金屬層上另外形成所述第一金屬層，其中，所述第三金屬層與所述第一金屬層的晶體結構相同。
  12. 根據請求項11所述的多層基板的製造方法，其中，同時執行形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟。
  13. 根據請求項11所述的多層基板的製造方法，其中， 形成所述第二金屬層的步驟形成與所述第一金屬層的金屬成分不同或晶體結構不同的所述第二金屬層，形成所述第三金屬層的步驟形成與所述第一金屬層的金屬成分相同的所述第三金屬層。
  14. 根據請求項11所述的多層基板的製造方法，其中，還包括如下步驟：在形成所述第一導通孔的步驟及形成所述第三金屬層的步驟之間執行，並在所述第二金屬層上及所述第一導通孔內形成第四金屬層，所述第四金屬層與所述第一金屬層的金屬成分相同或晶體結構相同。
  15. 根據請求項11所述的多層基板的製造方法，其中，還包括如下步驟：形成所述第二金屬層的步驟在未層疊所述層間絕緣層的所述第一金屬層上形成所述第二金屬層，在形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟之間執行，並去除形成於未層疊所述層間絕緣層的所述第一金屬層上的所述第二金屬層。
  16. 根據請求項11所述的多層基板的製造方法，其中，還包括如下步驟：在另外形成所述第一金屬層的步驟之後執行，並在處於最上位的所述第一金屬層上形成保護層。
  17. 根據請求項11所述的多層基板的製造方法，其中，所述第一金屬層與所述第三金屬層的金屬成分相同，同時執行形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟。
  18. 根據請求項11所述的多層基板的製造方法，其中， 形成所述層間絕緣層的步驟、形成所述第二金屬層的步驟、形成所述第一導通孔的步驟、形成所述第三金屬層的步驟及另外形成所述第一金屬層的步驟在形成保護層之前反覆進行多次。
TW109100740A 2019-01-11 2020-01-09 多層基板及其製造方法 TWI782247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0003806 2019-01-11
KR1020190003806A KR20200087479A (ko) 2019-01-11 2019-01-11 다층 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW202037244A TW202037244A (zh) 2020-10-01
TWI782247B true TWI782247B (zh) 2022-11-01

Family

ID=71521814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100740A TWI782247B (zh) 2019-01-11 2020-01-09 多層基板及其製造方法

Country Status (6)

Country Link
US (1) US20210337675A1 (zh)
JP (2) JP2022517011A (zh)
KR (1) KR20200087479A (zh)
CN (1) CN113348733A (zh)
TW (1) TWI782247B (zh)
WO (1) WO2020145616A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120012270A (ko) * 2010-07-30 2012-02-09 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
JP2012094734A (ja) * 2010-10-28 2012-05-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR20130051124A (ko) * 2011-11-09 2013-05-20 엘지이노텍 주식회사 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법
TWI451536B (zh) * 2008-03-28 2014-09-01 Ngk Spark Plug Co 多層配線基板及其製造方法
TWI538582B (zh) * 2012-06-27 2016-06-11 臻鼎科技股份有限公司 多層電路板及其製作方法
TWI606763B (zh) * 2014-10-23 2017-11-21 碁鼎科技秦皇島有限公司 電路板及其製作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003032701A1 (ja) * 2001-09-28 2005-01-27 富士通株式会社 多層配線基板の製造方法およびこれにより製造される多層配線基板
JP2006019654A (ja) 2004-07-05 2006-01-19 Hitachi Chem Co Ltd 多層配線板およびその製造方法
US8044306B2 (en) * 2007-07-11 2011-10-25 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
KR20100109699A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR101156776B1 (ko) * 2010-12-21 2012-06-18 삼성전기주식회사 인쇄회로기판의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451536B (zh) * 2008-03-28 2014-09-01 Ngk Spark Plug Co 多層配線基板及其製造方法
KR20120012270A (ko) * 2010-07-30 2012-02-09 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
JP2012094734A (ja) * 2010-10-28 2012-05-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR20130051124A (ko) * 2011-11-09 2013-05-20 엘지이노텍 주식회사 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법
TWI538582B (zh) * 2012-06-27 2016-06-11 臻鼎科技股份有限公司 多層電路板及其製作方法
TWI606763B (zh) * 2014-10-23 2017-11-21 碁鼎科技秦皇島有限公司 電路板及其製作方法

Also Published As

Publication number Publication date
CN113348733A (zh) 2021-09-03
JP2022517011A (ja) 2022-03-03
WO2020145616A1 (ko) 2020-07-16
US20210337675A1 (en) 2021-10-28
KR20200087479A (ko) 2020-07-21
TW202037244A (zh) 2020-10-01
JP2023120288A (ja) 2023-08-29

Similar Documents

Publication Publication Date Title
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
JP5010737B2 (ja) プリント配線板
TWI507096B (zh) 多層電路板及其製作方法
KR20180010890A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
US20120279630A1 (en) Manufacturing method of circuit substrate
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5625250B2 (ja) 半導体装置
JP5017872B2 (ja) 半導体装置及びその製造方法
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP2017092411A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
TWI782247B (zh) 多層基板及其製造方法
JP2007214568A (ja) 回路基板構造
TWI741325B (zh) 印刷電路板
CN107404804A (zh) 电路板及其制作方法
KR20200107915A (ko) 다층 기판 및 그 제조 방법
KR102570727B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판
JP7379893B2 (ja) 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板
US20230413425A1 (en) Circuit board
TWI782100B (zh) 貫通電極基板及使用有貫通電極基板之半導體裝置
US20230225050A1 (en) Circuit board structure and manufacturing method thereof
CN101295698A (zh) 倒装基板的结构及其制作方法
JP2022170138A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法