KR20200107915A - 다층 기판 및 그 제조 방법 - Google Patents

Abstract

상위 금속층과 층간 절연층 사이에 이종의 금속층을 형성하며, 이 이종의 금속층을 비아 영역에 형성하지 않고 배선 영역에만 형성하는 다층 기판 및 그 제조 방법이 제공된다. 다층 기판은, 기재층; 기재층 상에 순차적으로 적층 형성되는 복수개의 제1 금속층; 서로 다른 두 제1 금속층 사이에 형성되며, 제1 비아홀을 구비하고, 제1 비아홀 내에 형성되는 제3 금속층을 통해 서로 다른 두 제1 금속층을 전기적으로 연결시키는 층간 절연층; 및 서로 다른 두 제1 금속층 중에서 상위에 위치하는 계층과 층간 절연층 사이에 형성되는 제2 금속층을 포함한다.

Description

다층 기판 및 그 제조 방법 {Multilayer substrate and manufacturing method thereof}

본 발명은 회로 기판 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 다층 회로 기판 및 그 제조 방법에 관한 것이다.

다층 인쇄 회로 기판(Multilayer Printed Circuit Board)은 인쇄 회로 기판(PCB)을 복수개 적층시켜 세 층 이상의 배선면을 마련한 기판을 말한다. 이러한 다층 인쇄 회로 기판은 베이스 기판 상에 층간 절연층이 추가되어 레이어 업(layer up)이 이루어진다.

일본공개특허 제2006-019654호 (공개일: 2006.01.19.)

빌드 업(Build-Up) 타입의 다층 기판(100)은 도 1에 도시된 바와 같이 도체층(110, 130, 150)과 절연층(120, 140)이 교대로 형성되어 있으며, 층간에는 비아(Via)(160, 170)가 형성되어 있어, 이격되어 있는 도체층(110, 130, 150)을 전기적으로 접속시킬 수 있다.

그런데 도체층 L2(130) 상에 코팅된 층간 절연층(120)에 비아 BVH(160)를 형성할 경우, 비아 BVH(160)에 잔여하는 스미어(smear)를 제거하기 위해 식각 공정 후 비아 외 노출된 패턴의 훼손을 방지하기 위한 보호층을 추가적으로 형성하거나 이 보호층을 다시 제거하는 공정 등이 별도로 추가되기 때문에, 공정이 복잡해질 수 있다.

또한, 도체층 L1(110)을 형성하기 위한 포토 리소그래피 공정(Photo Lithography Process)에 의해 그 외 오픈된 영역의 회로 패턴의 표면이나 선폭 등이 훼손되는 현상이 발생할 수 있다.

또한, 층간 절연층(120)과 도체층 L1(110)의 접합성을 향상시키기 위해 형성되는 니켈-크롬(Ni-Cr) 층(180)은 양 층(110, 120)과 결합력이 우수한 물질을 포함하기 때문에, 오히려 비아 BVH(160) 내부에서 층간 전기적 특성 및 내구성을 저하시킬 수가 있다.

본 발명에서 해결하고자 하는 과제는, 상위 금속층과 층간 절연층 사이에 이종(different kind)의 금속층을 형성하며, 이 이종의 금속층을 비아 영역에 형성하지 않고 배선 영역에만 형성하는 다층 기판 및 그 제조 방법을 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 다층 기판의 일 면(aspect)은, 기재층; 배선을 위해 상기 기재층 상에 순차적으로 적층 형성되는 복수개의 제1 금속층; 서로 다른 두 제1 금속층 사이에 형성되며, 제1 비아홀을 구비하고, 상기 제1 비아홀 내에 형성되는 제3 금속층을 통해 상기 서로 다른 두 제1 금속층을 전기적으로 연결시키는 층간 절연층; 및 상기 서로 다른 두 제1 금속층 중에서 상위에 위치하는 계층과 상기 층간 절연층 사이에 형성되는 제2 금속층을 포함한다.

상기 제2 금속층은 상기 제1 금속층과 금속 성분이 상이하거나, 또는 결정 구조가 상이할 수 있다.

상기 제2 금속층이 상기 제1 금속층과 결정 구조가 상이한 경우, 상기 제2 금속층은 면심 입방 구조(face centered cubic structure)를 가지는 금속을 포함하는 금속층 및 체심 입방 구조(body centered cubic structure)를 가지는 금속을 포함하는 금속층 중 어느 하나의 금속층으로 형성되며, 상기 제1 금속층은 다른 하나의 금속층으로 형성될 수 있다.

상기 제2 금속층은 상기 제1 금속층보다 얇은 두께를 가지도록 형성될 수 있다.

상기 제2 금속층은 1nm ~ 50nm의 두께를 가지도록 형성될 수 있다.

상기 제3 금속층은 상기 제1 금속층과 금속 성분이 동일하거나, 결정 구조가 동일할 수 있다.

상기 제1 금속층, 상기 층간 절연층 및 상기 제2 금속층은 상기 기재층의 일면 상에만 형성되거나, 상기 기재층의 양면 상에 형성될 수 있다.

상기 다층 기판은 상기 복수개의 제1 금속층 중에서 최상위에 위치하는 L1 계층 상에 형성되는 보호층을 더 포함할 수 있다.

상기 다층 기판은 외부 기기와 전기적으로 연결되는 소자 실장 영역을 더 포함하며, 상기 소자 실장 영역에서는 상기 복수개의 제1 금속층 중에서 최상위에 위치하는 L1 계층보다 하위에 형성되는 계층이 노출될 수 있다.

상기 다층 기판은 상기 제2 금속층 상 및 상기 제1 비아홀 내에 형성되는 제4 금속층을 더 포함하며, 상기 제4 금속층은 상기 제1 금속층과 금속 성분 또는 결정 구조가 동일하고, 0.01㎛ ~ 5㎛의 두께를 가지도록 형성될 수 있다.

상기 과제를 달성하기 위한 본 발명의 다층 기판의 제조 방법의 일 면은, 기재층 상에 제1 금속층을 형성하는 단계; 상기 제1 금속층 상에 층간 절연층을 형성하는 단계; 상기 층간 절연층 상에 제2 금속층을 형성하는 단계; 상기 제2 금속층과 상기 층간 절연층을 관통하여 제1 비아홀을 형성하는 단계; 상기 제1 비아홀 내에 제3 금속층을 형성하는 단계; 및 상기 제2 금속층 및 상기 제3 금속층 상에 상기 제1 금속층을 추가 형성하는 단계를 포함한다.

상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계는 동시에 수행될 수 있다.

상기 제2 금속층을 형성하는 단계는 상기 제1 금속층과 금속 성분이 상이하거나 결정 구조가 상이한 상기 제2 금속층을 형성하며, 상기 제3 금속층을 형성하는 단계는 상기 제1 금속층과 금속 성분이 동일하거나 결정 구조가 동일한 상기 제3 금속층을 형성할 수 있다.

상기 제1 비아홀을 형성하는 단계 및 상기 제3 금속층을 형성하는 단계 사이에 수행되며, 상기 제2 금속층 상 및 상기 제1 비아홀 내에 제4 금속층을 형성하는 단계를 더 포함하며, 상기 제4 금속층은 상기 제1 금속층과 금속 성분이 동일하거나 결정 구조가 동일할 수 있다.

상기 제2 금속층을 형성하는 단계는 상기 층간 절연층이 적층되지 않은 상기 제1 금속층 상에 상기 제2 금속층을 형성하며, 상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계 사이에 수행되며, 상기 층간 절연층이 적층되지 않은 상기 제1 금속층 상에 형성된 상기 제2 금속층을 제거하는 단계를 더 포함할 수 있다.

상기 제1 금속층을 추가 형성하는 단계 이후에 수행되며, 최상위에 위치하는 상기 제1 금속층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.

상기 제1 금속층과 상기 제3 금속층은 금속 성분이 동일하거나 결정 구조가 동일하며, 상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계는 동시에 수행될 수 있다.

상기 층간 절연층을 형성하는 단계, 상기 제2 금속층을 형성하는 단계, 상기 제1 비아홀을 형성하는 단계, 상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계는 보호층을 형성하기 전에 복수회 반복될 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 빌드 업 타입의 다층 기판을 도시한 단면도이다.
도 2는 본 발명의 일실시예에 따른 다층 기판의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 다층 기판의 단면도이다.
도 4는 본 발명의 또다른 실시예에 따른 다층 기판의 단면도이다.
도 5는 본 발명의 일실시예에 따른 다층 기판의 제조 방법을 개략적으로 도시한 흐름도이다.
도 6 내지 도 11은 본 발명의 일실시예에 따른 다층 기판의 제조 방법에 따라 수행되는 각 단계의 결과물을 보여주는 참고도들이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성요소들과 다른 소자 또는 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

본 발명은 하나 이상의 층간 절연층과 제1 금속층이 기재층의 일면 상에 교대로 형성될 때, 배선 영역에는 상위의 제1 금속층과 성분이 다르거나 결정 구조가 다른 제2 금속층이 층간 절연층과 상위의 제1 금속층 사이에 형성되며, 비아 영역에는 상위의 제1 금속층과 성분이 동일하거나 결정 구조가 동일한 제3 금속층이 형성되는 다층 기판에 관한 것이다.

본 발명은 이와 같은 구조를 통해 다음과 같은 효과를 얻을 수 있다.

첫째, 다층 패턴 형성 과정에서 스미어 제거를 위한 에칭(etching)시 제2 금속층을 통해 층간 절연층의 표면 및 ILB 패턴을 보호할 수 있다.

둘째, 비아홀 내에 동종 금속이 도금되어 층간 신뢰성을 확보할 수 있다.

셋째, 저항 특성을 개선할 수 있다.

넷째, 다층 기판의 제조 공정을 단순화시킬 수 있다.

이하에서는 도면 등을 참조하여 본 발명에 대해 자세하게 설명한다.

도 2는 본 발명의 일실시예에 따른 다층 기판의 단면도이다.

도 2에 따르면, 본 발명에 따른 다층 기판(200)은 기재층(210), 제1 금속층(220), 층간 절연층(230), 제2 금속층(240) 및 보호층(250)을 포함하여 구성될 수 있다.

기재층(210)은 소정의 두께(예를 들어, 5㎛ ~ 100㎛)를 가지는 베이스 기재(base film)이다. 이러한 기재층(210)은 필름 형태로 형성될 수 있는데, 연성 필름(flexible film)으로 형성될 수 있으며, 경성 필름(rigid film), 경연성 필름(rigid flexible film) 등으로 형성되는 것도 가능하다.

기재층(210)은 폴리이미드(polyimide), 폴리에틸렌테레프탈레이트(PET; Poly-Ethylene Terephthalate), 폴리에틸렌나프탈레이트(PEN; Poly-Ethylene Naphthalate), 폴리카보네이트(polycarbonate), 에폭시(epoxy), 유리 섬유(glass fiber) 등의 고분자 물질 중에서 적어도 하나의 물질을 소재로 하여 형성될 수 있다. 기재층(210)은 이외 다양한 고분자 물질을 소재로 하여 형성되는 것도 가능하다. 본 실시예에서는 기재층(210)을 폴리이미드 필름으로 정의하여 설명할 것이나, 기재층(210)이 폴리이미드 필름에 한정될 필요는 없다.

기재층(210)의 일면 상 또는 양면 상에는 시드층(seed layer; 미도시)(또는 하지층(under layer))이 형성될 수 있다. 이러한 시드층(또는 하지층)은 기재층(210)과 제1 금속층(220) 간 접합성을 향상시키기 위해 전도성 물질로 구성되어 형성될 수 있다.

일례로 시드층(또는 하지층)은 니켈(Ni), 크롬(Cr), 구리(Cu), 금(Au) 등에서 선택되는 적어도 하나의 금속을 소재로 하여 형성될 수 있으며, 증착(vacuum evaporation), 접착(adhesion), 도금 등의 방법을 이용하여 기재층(210) 상에 형성될 수 있다.

제1 금속층(220)은 다층 기판(200) 상에 실장되는 전자 부품들을 전기적으로 연결시키는 배선 기능을 하는 것이다. 이러한 제1 금속층(220)은 기재층(210) 상에 형성된다.

제1 금속층(220)은 니켈(Ni), 크롬(Cr), 구리(Cu), 금(Au), 은(Ag), 백금(Pt) 등의 금속 중에서 적어도 하나의 금속을 소재로 하여 기재층(210) 상에 형성될 수 있다. 제1 금속층(220)은 인쇄, 포토 리소그래피(photo lithography), 코팅, 접착 등의 공법을 이용하여 기재층(210) 상에 형성될 수 있다.

제1 금속층(220)은 기재층(210)의 일면 상에 순차적으로 적층되어 복수개의 계층으로 형성될 수 있다. 일례로 제1 금속층(220)은 도 2에 도시된 바와 같이 L1 계층(221), L2 계층(222) 등 두 개의 계층으로 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 금속층(220)은 도 3에 도시된 바와 같이 L1 계층(221), L2 계층(222), L3 계층(223) 등 세 개의 계층으로 형성되거나, 네 개 이상의 계층으로 형성되는 것도 가능하다. 도 3은 본 발명의 다른 실시예에 따른 다층 기판의 단면도이다.

다시 도 2를 참조하여 설명한다.

제1 금속층(220)이 기재층(210)의 일면 상에 복수개의 계층으로 형성되는 경우, 층간 절연층(230)을 사이에 두고 하위에 위치하는 계층은 상위에 위치하는 계층보다 더 넓은 면적을 가지도록 형성될 수 있다. 일례로 제1 금속층(220)이 L1 계층(221), L2 계층(222) 등으로 형성되는 경우, L2 계층(222)은 L1 계층(221)보다 더 넓은 면적을 가지도록 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 금속층(220)을 구성하는 복수개의 계층 중에서 몇몇 계층이 동일한 면적을 가지도록 형성되거나, 복수개의 계층 모두 동일한 면적을 가지도록 형성되는 것도 가능하다.

제1 금속층(220)이 기재층(210)의 일면 상에 복수개의 계층으로 형성되는 경우, 상하에 위치하는 두 계층은 제1 비아홀(231) 내에 충전(充塡, fill up)되는 제3 금속층을 통해 전기적으로 연결될 수 있다. 이때 제1 비아홀(231) 내에 충전되는 제3 금속층은 제1 금속층(220)과 동일한 금속을 소재로 하여 형성될 수 있으나, 제1 금속층(220)과 다른 금속을 소재로 하여 형성되는 것도 가능하다.

제1 금속층(220)이 기재층(210)의 일면 상에 복수개의 계층으로 형성되는 경우, 이 복수개의 계층은 동일한 두께를 가지도록 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 복수개의 계층 중 몇몇 계층은 동일한 두께를 가지도록 형성되고, 몇몇 계층은 서로 다른 두께를 가지도록 형성될 수 있다. 복수개의 계층 모두 서로 다른 두께를 가지도록 형성되는 것도 가능하다.

제1 금속층(220)은 도 4에 도시된 바와 같이 기재층(210)의 양면 상에 형성될 수도 있다. 제1 금속층(220)이 기재층(210)의 양면 상에 형성되는 경우, 기재층(210)은 적어도 하나의 제2 비아홀(211)을 구비할 수 있다. 기재층(210)의 양면 상에 형성되는 제1 금속층(220)은 제2 비아홀(211)에 충전되는 금속층을 통해 전기적으로 연결되도록 구성될 수 있다. 도 4는 본 발명의 또다른 실시예에 따른 다층 기판의 단면도이다.

제1 금속층(220)이 기재층(210)의 양면 상에 복수개의 계층으로 형성되는 경우, 기재층(210)의 양면 상에 동일 개수의 계층으로 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 금속층(220)은 기재층(210)의 양면 상에 서로 다른 개수의 계층으로 형성되는 것도 가능하다.

다시 도 2를 참조하여 설명한다.

층간 절연층(230)은 절연체(또는 유전체) 역할을 하는 것이다. 이러한 층간 절연층(230)은 기재층(210)의 일면 상에 상하로 형성되는 두 제1 금속층(220), 즉 L1 계층(221)과 L2 계층(222) 사이에 형성된다.

층간 절연층(230)은 기재층(210)과 동일한 물질을 소재로 하여 형성될 수 있다. 일례로 층간 절연층(230)은 폴리이미드(예를 들어, 액상 폴리이미드)를 소재로 하여 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 층간 절연층(230)은 기재층(210)과 다른 물질 중에서 절연체 역할을 할 수 있는 물질을 소재로 하여 형성되는 것도 가능하다.

층간 절연층(230)은 인쇄, 코팅, 접착, 포토 리소그래피 등의 공법을 이용하여 상하에 위치하는 두 제1 금속층(220)(L1 계층(221)과 L2 계층(222)) 사이에 형성될 수 있다. 이때 층간 절연층(230)은 하위에 위치하는 L2 계층(222)의 상면 일부 또는 상면 전부를 덮도록 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 층간 절연층(230)은 L2 계층(222) 상에 복수개의 영역으로 분리되어 형성되는 것도 가능하다.

층간 절연층(230)은 적어도 하나의 제1 비아홀(231)을 구비할 수 있다. 제1 비아홀(231)은 제3 금속층으로 충전되어 상하에 위치하는 두 제1 금속층(220)(L1 계층(221)과 L2 계층(222))을 전기적으로 연결시키는 역할을 한다.

제1 비아홀(231)은 플라즈마 식각(plasma etching), 레이저 드릴링(laser drilling) 등의 방법을 이용하여 층간 절연층(230)에 형성될 수 있다. 제1 비아홀(231)은 이외 다른 방법을 이용하여 층간 절연층(230)에 형성되는 것도 가능하다.

제1 비아홀(231)은 상부의 폭과 하부의 폭이 서로 다르도록 형성될 수 있다. 일례로 제1 비아홀(231)은 상부의 폭이 하부의 폭보다 넓게 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 비아홀(231)은 상부의 폭이 하부의 폭보다 좁게 형성되거나, 상부의 폭과 하부의 폭이 동일하도록 형성되는 것도 가능하다.

한편 제1 비아홀(231) 내에 충전(fill up)되는 제3 금속층은 도금, 인쇄 등의 방법을 이용하여 제1 비아홀(231)에 충전될 수 있다. 이때 제3 금속층은 제1 금속층(220)과 동일한 성분 또는 동일한 결정 구조의 금속을 소재로 하여 형성될 수 있으나, 이에 한정되지 않고, 제1 금속층(220)과 다른 금속을 소재로 하여 형성되는 것도 가능하다.

한편 도 4에 도시된 바와 같이 기재층(210)의 일면에 형성되는 제1 금속층(220)과 기재층(210)의 타면에 형성되는 제1 금속층(220)을 전기적으로 연결시키기 위해, 기재층(210)에 적어도 하나의 제2 비아홀(211)이 형성될 수 있다.

제2 비아홀(211)은 제1 비아홀(231)과 동일한 방법으로 기재층(210)에 형성될 수 있으며, 제1 비아홀(231)과 동일한 형태로 기재층(210)에 형성될 수 있다. 그러나 본 실시예에서 제2 비아홀(211)의 형성 방법 및 형상이 이에 한정되는 것은 아니다.

층간 절연층(230)은 기재층(210)의 일면 상에 적어도 하나의 계층으로 형성될 수 있다. 이러한 층간 절연층(230)은 두 제1 금속층(220) 사이에 모두 형성되어, 제1 금속층(220)이 기재층(210)의 일면 상에 N(여기서, N은 자연수) 개의 계층으로 형성되는 경우, N-1 개의 계층으로 형성될 수 있다. 일례로 제1 금속층(220)이 도 2에 도시된 바와 같이 L1 계층(221), L2 계층(222) 등 두 개의 계층으로 형성되는 경우, 층간 절연층(230)은 P1 계층 등 한 개의 계층으로 형성될 수 있으며, 제1 금속층(220)이 도 3에 도시된 바와 같이 L1 계층(221), L2 계층(222), L3 계층(223) 등 세 개의 계층으로 형성되는 경우, 층간 절연층(230)은 P1 계층(232), P2 계층(233) 등 두 개의 계층으로 형성될 수 있다.

그러나 본 실시예가 이에 한정되는 것은 아니다. 층간 절연층(230)은 몇몇 두 제1 금속층(220) 사이에 형성되지 않을 수 있으므로, 제1 금속층(220)이 기재층(210)의 일면 상에 N 개의 계층으로 형성되는 경우, N-1 개보다 적은 개수의 계층으로 형성될 수도 있다.

층간 절연층(230)이 기재층(210)의 일면 상에 복수개의 계층으로 형성되는 경우, 몇몇 계층은 그 아래에 위치하는 제1 금속층(220)의 상면 일부를 덮도록 형성될 수 있으며, 몇몇 계층은 그 아래에 위치하는 제1 금속층(220)의 상면 전부를 덮도록 형성될 수 있다. 도 3에서 P1 계층(232)은 그 아래에 위치하는 L2 계층(222)의 상면 일부를 덮도록 형성되는 경우의 예시이며, P2 계층(233)은 그 아래에 위치하는 L3 계층(223)의 상면 전부를 덮도록 형성되는 경우의 예시이다.

층간 절연층(230)이 기재층(210)의 일면 상에 복수개의 계층으로 형성되는 경우, 이 복수개의 계층은 모두 동일한 두께를 가지도록 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 복수개의 계층 중 몇몇 계층은 동일한 두께를 가지도록 형성되고, 나머지 계층은 서로 다른 두께를 가지도록 형성될 수 있다. 또는, 복수개의 계층 모두 서로 다른 두께를 가지도록 형성되는 것도 가능하다.

한편 층간 절연층(230)은 상하에 위치하는 두 제1 금속층(220) 사이에서 단일 계층으로 형성될 수 있으나, 복수 계층으로 형성되는 것도 가능하다. 층간 절연층(230)이 두 제1 금속층(220) 사이에서 복수 계층으로 형성되는 경우, 상위에 위치하는 계층은 하위에 위치하는 계층보다 더 좁은 면적을 가지도록 형성될 수 있으나, 하위에 위치하는 계층과 동일 면적을 가지도록 형성되는 것도 가능하다.

한편 층간 절연층(230) 상에 형성되는 제1 금속층(220)(예를 들어 L1 계층(221))은 층간 절연층(230)의 상면 전부를 덮도록 형성될 수 있으며, 층간 절연층(230)의 상면 일부를 덮도록 형성되는 것도 가능하다.

제2 금속층(240)은 상위에 위치하는 제1 금속층(220), 즉 L1 계층(221)과 그 아래에 위치하는 층간 절연층(230), 즉 P1 계층 사이에 형성되는 것이다. 이러한 제2 금속층(240)은 제1 금속층(220)과 성분이 다르거나 결정 구조가 다른 금속을 소재로 하여 형성될 수 있다.

층간 절연층(230)에 제1 비아홀(231)을 형성하는 경우, 제1 비아홀(231)의 측면이나 하부에는 층간 절연층(230)을 구성하는 물질이 잔여할 수 있다. 따라서 플라즈마 식각 등의 방법으로 이 잔여물(smear)을 제거해야 한다.

그런데 본 실시예에서 보는 바와 같이 층간 절연층(230)(및 층간 절연층(230)이 적층되어 있지 않은 L2 계층(222)의 상면 일부) 상에 제2 금속층(240)이 형성되어 있으면, 잔여물을 제거하는 공정(desmear)이 수행될 때에 제2 금속층(240)에 의해 층간 절연층(230)(및 층간 절연층(230)이 적층되어 있지 않은 L2 계층(222)의 상면 일부)의 변질이나 훼손을 방지하는 것이 가능해진다.

제2 금속층(240)은 제1 금속층(220)과 층간 절연층(230) 사이마다 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제2 금속층(240)은 몇몇 제1 금속층(220)과 층간 절연층(230) 사이에 형성되고, 나머지 제1 금속층(220)과 층간 절연층(230) 사이에는 형성되지 않는 것도 가능하다. 일례로 제2 금속층(240)은 최상위에 위치하는 제1 금속층(220)과 그 아래에 위치하는 층간 절연층(230) 사이에 형성되고, 그 외에는 형성되지 않는 것도 가능하다.

제2 금속층(240)은 증착, 인쇄, 코팅, 접착, 포토 리소그래피, 도금 등 다양한 물리적/화학적 방식을 이용하여 층간 절연층(230) 상에 형성될 수 있다. 본 실시예에서는 증착 방식을 채택하여 제2 금속층(240)을 층간 절연층(230) 상에 형성할 수 있으나, 본 실시예가 반드시 이에 한정될 필요는 없다.

제2 금속층(240)은 제1 금속층(220)보다 얇은 두께를 가지도록 형성될 수 있다. 일례로 제2 금속층(240)은 1nm ~ 50nm의 두께를 가지도록 형성될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제2 금속층(240)은 제1 금속층(220)과 동일한 두께를 가지도록 형성되거나, 제1 금속층(220)보다 두꺼운 두께를 가지도록 형성되는 것도 가능하다.

제2 금속층(240)은 니켈(Ni), 크롬(Cr), 구리(Cu), 은(Ag), 백금(Pt) 등의 금속 중에서 적어도 하나의 금속을 소재로 하여 층간 절연층(230) 상에 형성될 수 있다. 앞서 설명한 바와 같이 제2 금속층(240)은 제1 금속층(220)과 성분이 상이한 금속(또는 합금)을 소재로 하여 형성될 수 있다.

제2 금속층(240)은 제1 금속층(220)과 결정 구조가 상이한 금속(또는 합금)을 소재로 하여 형성되는 것도 가능하다. 일례로 제1 금속층(220)은 면심 입방 구조(face centered cubic structure)를 가지는 금속(또는 합금)으로 형성되고, 제2 금속층(240)은 체심 입방 구조(body centered cubic structure)를 가지는 금속(또는 합금)으로 형성될 수 있다.

보호층(250)은 다층 기판(200) 상에 노출되는 제1 금속층(220)과 층간 절연층(230)을 보호하기 위한 것으로서, 외부 기기와 전기적으로 접속하는 소자 실장 영역(320)을 제외한 나머지 영역 상에 형성된다. 이러한 보호층(250)은 상위에 위치하는 제1 금속층(220), 즉 L1 계층(221)을 덮도록 형성될 수 있으며, 이와 함께 외부로 노출된 층간 절연층(230)의 상면 일부, 즉 제2 금속층(240) 및 L1 계층(221)이 적층되어 있지 않은 층간 절연층(230)의 상면 일부를 덮도록 형성될 수도 있다.

보호층(250)은 절연성 물질을 소재로 하여 형성될 수 있다. 일례로 보호층(250)은 솔더 레지스트(solder resist)를 소재로 하여 형성될 수 있으며, 인쇄, 코팅, 포토 리소그래피 등의 공법을 이용하여 소자 실장 영역(320)을 제외한 나머지 영역 상에 형성될 수 있다.

한편 다층 기판(200)은 비아 영역(310), 소자 실장 영역(320), 배선 영역(330) 등을 포함할 수 있다.

비아 영역(310)은 제1 비아홀(231), 제2 비아홀(211) 등이 형성되는 영역을 말한다. 여기서 제1 비아홀(231)은 층간 절연층(230)에 형성되는 비아홀을 의미하며, 제2 비아홀(211)은 기재층(210)에 형성되는 비아홀을 의미한다. 본 실시예에서는 제1 비아홀(231)이 형성되는 영역만을 비아 영역(310)으로 정의하는 것도 가능하다.

소자 실장 영역(320)은 IC 칩이나 외부 소자가 접합되는 영역을 말한다.

배선 영역(330)은 상위에 배선 패턴 역할을 하는 제1 금속층(220)(예를 들어, L1 계층(221))이 형성되어 있는 영역을 말한다.

한편 소자 실장 영역(320)에 형성되는 제1 금속층(220)(예를 들어, 외부로 노출되는 L2 계층(222)의 상면 일부) 상에는 도금층(미도시)이 더 형성될 수 있다. 소자 실장 영역(320)에 형성되는 제1 금속층(220) 상에 도금층이 형성되면, 다층 기판(200)과 외부 소자(또는 IC 칩) 간 전기적 접속력을 향상시킬 수 있다.

이상 도 2 내지 도 4를 참조하여 본 발명에 따른 다층 기판(200)에 대하여 설명하였다. 이하에서는 다층 기판(200)의 제조 방법에 대하여 설명한다.

도 5는 본 발명의 일실시예에 따른 다층 기판의 제조 방법을 개략적으로 도시한 흐름도이다. 이하 설명은 도 2 및 도 5를 참조한다.

먼저, 기재층(210) 상에 제1 금속층(220)을 구성하는 L2 계층(222)을 형성한다(S310). 도 6은 S310 단계에 따라 기재층(210) 상에 형성되는 L2 계층(222)을 보여준다.

기재층(210) 상에는 전도성 물질로 구성되는 시드층(또는 하지층)이 형성될 수 있다. 기재층(210) 상에 시드층(또는 하지층)이 형성되면, 기재층(210)과 L2 계층(222)의 접합성을 향상시켜 줄 수 있다. 기재층(210) 상에 시드층(또는 하지층)이 형성되는 경우, S310 단계 이전에 기재층(210) 상에 시드층(또는 하지층)을 형성하는 단계가 수행될 수 있다.

이후, L2 계층(222) 상에 층간 절연층(230)을 형성한다(S320). 도 7은 S320 단계에 따라 L2 계층(222) 상에 형성되는 층간 절연층(230)을 보여준다.

이후, 층간 절연층(230) 상에 제2 금속층(240)을 형성한다(S330). 제2 금속층(240)은 층간 절연층(230)의 상면 일부에 형성될 수 있으나, 층간 절연층(230)의 상면 전부에 형성되는 것도 가능하다. 한편 층간 절연층(230)이 적층되어 있지 않은 L2 계층(222)의 상면 일부에도 제2 금속층(240)이 형성될 수 있다. 도 8은 S330 단계에 따라 층간 절연층(230) 상 및 층간 절연층(230)이 적층되어 있지 않은 L2 계층(222)의 상면 일부에 형성되는 제2 금속층(240)을 보여준다.

이후, 비아 영역(310) 내에 제1 비아홀(231)을 형성한다(S340). 제1 비아홀(231)은 두 제1 금속층(220), 즉 L1 계층(221)과 L2 계층(222)이 전기적으로 연결될 수 있도록 제2 금속층(240) 및 층간 절연층(230)을 관통하여 형성될 수 있다. 도 9는 S340 단계에 따라 비아 영역(310) 내에 형성되는 제1 비아홀(231)을 보여준다.

이후, 제1 비아홀(231)을 금속으로 충전시켜 제1 비아홀(231) 내에 제3 금속층을 형성한다(S350).

제1 비아홀(231)은 제1 금속층(220)과 동일한 금속으로 충전될 수 있다. 제1 비아홀(231) 내에 이와 같이 제3 금속층이 형성되면, 제3 금속층과 L2 계층(222) 간 전류 흐름이 원활해져 저항성을 저하시킬 수 있으며, 이에 따라 다층 기판(200)의 전기적 특성을 향상시키는 것이 가능해진다.

한편 본 실시예에서는 제1 비아홀(231) 내에 제3 금속층을 형성하기 전에(즉, S340 단계와 S350 단계 사이에), 제1 금속층(220)과 동일한 금속을 이용하여 제2 금속층(240) 상 및 제1 비아홀(231)의 내측면에 소정 두께(예를 들어, 0.01㎛ ~ 5㎛)의 제4 금속층을 형성할 수 있다. 제2 금속층(240) 상 및 제1 비아홀(231)의 내측면에 제4 금속층을 형성하면, 제3 금속층이 제1 비아홀(231) 내에 용이하게 이탈되는 것을 방지할 수 있다.

한편 제4 금속층은 제2 금속층(240) 상에만 형성되거나, 제1 비아홀(231)의 내측면에만 형성되는 것도 가능하다.

이후, 제2 금속층(240) 상 및 제3 금속층 상에 제1 금속층(220)을 구성하는 L1 계층(221)을 형성한다(S360). 앞서 설명한 바와 같이 제1 금속층(220)과 제3 금속층이 성분이 동일하거나 결정 구조가 동일한 금속으로 형성되면, L2 계층(222), 제4 금속층 및 L1 계층(221) 간 상호 결합력이 향상되며, 이에 따라 층간 신뢰성과 다층 기판(200)의 전기적 특성을 향상시킬 수 있다. 도 10은 제2 금속층(240) 상 및 제3 금속층 상에 형성되는 L1 계층(221)을 보여준다.

한편 제2 금속층(240) 상 및 제1 비아홀(231) 상에 L1 계층(221)을 형성하기 전에(즉 S350 단계와 S360 단계 사이에), 층간 절연층(230)의 상면 일부, 소자 실장 영역(320) 내 L2 계층(222)의 상면 등에서 제2 금속층(240)을 제거하는 단계가 수행될 수 있다. 도 11은 층간 절연층(230)의 상면 일부, 소자 실장 영역(320) 내 L2 계층(222)의 상면 등에서 제거되는 제2 금속층(240)을 보여준다. 제2 금속층(240)은 소자 실장 영역(320) 내 L2 계층(222)의 상면에서만 제거되는 것도 가능하다.

한편 상기에서는 S350 단계와 S360 단계를 구분하여 설명하였으나, S350 단계와 S360 단계는 동시에 수행되는 것도 가능하다.

이후, 소자 실장 영역(320)을 제외한 나머지 영역 상에 보호층(250)을 형성한다(S370). 이때 보호층(250)은 L1 계층(221) 상, 층간 절연층(230) 상 등에 형성될 수 있다. 보호층(250)은 층간 절연층(230)에서 외부로 노출된 상면 일부에 형성될 수 있으나, 그 상면 전체에 형성되는 것도 가능하다. 도 2는 소자 실장 영역(320)을 제외한 나머지 영역 상에 형성되는 보호층(250)을 보여준다.

한편 소자 실장 영역(320) 내 L2 계층(222) 상에는 도금층이 형성될 수 있다. 도금층을 형성하는 단계는 S370 단계 이후에 수행될 수 있으나, S370 단계 이전에 수행되는 것도 가능하다.

한편 본 실시예에서는 층간 절연층(230) 상에 제2 금속층(240)을 형성한 후, 비아 영역(310) 내에 제1 비아홀(231)을 형성하고, 그 후에 L1 계층(221)과 제3 금속층을 동시에 형성하는 것도 가능하다.

또한 본 실시예에서는 제1 비아홀(231) 내에 제4 금속층을 형성한 후, 층간 절연층(230) 상 및 제4 금속층 상에 제2 금속층(240)을 형성하는 것도 가능하다.

한편 기재층(210)의 일면 상에 제1 금속층(220)이 세 개 이상의 계층으로 형성되고 층간 절연층(230)이 두 개 이상의 계층으로 형성되는 경우, S360 단계가 수행된 후, S320 단계 내지 S360 단계가 이어서 순차적으로 반복 수행될 수 있다.

일례로 제1 금속층(220)이 도 3에 도시된 바와 같이 L1 계층(221), L2 계층(222), L3 계층(223) 등 세 개의 계층으로 형성되고, 층간 절연층(230)이 P1 계층(232), P2 계층(233) 등 두 개의 계층으로 형성되는 경우, 기재층(210) 상에 L3 계층(223)을 형성하고, 그 위에 P2 계층(233) 및 제2 금속층(240)을 순차적으로 적층 형성한 후, P2 계층(233)에 제1 비아홀(231)을 형성하고 제1 비아홀(231) 내에 제3 금속층을 형성하는 단계, P2 계층(233) 상에 L2 계층(222)을 형성하는 단계, L2 계층(222) 상에 P1 계층(232) 및 제2 금속층(240)을 순차적으로 적층 형성하는 단계 등이 순차적으로 수행될 수 있다.

한편 제1 금속층(220)이 기재층(210)의 양면 상에 형성되는 경우, S310 단계 내지 S370 단계는 기재층(210)의 일면 상에 대해 수행된 뒤, 기재층(210)의 타면 상에 대해 수행될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. S310 단계 내지 S370 단계는 기재층(210)의 양면 상에 대해 동시에 수행되는 것도 가능하다.

이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

200: 다층 기판 210: 기재층
211: 제2 비아홀 220: 제1 금속층
221: L1 계층 222: L2 계층
223: L3 계층 230: 층간 절연층
231: 제1 비아홀 232: P1 계층
233: P2 계층 240: 제2 금속층
250: 보호층 310: 비아 영역
320: 소자 실장 영역 330: 배선 영역

Claims (18)

1. 기재층;
   상기 기재층 상에 순차적으로 적층 형성되는 복수개의 제1 금속층;
   서로 다른 두 제1 금속층 사이에 형성되며, 제1 비아홀을 구비하고, 상기 제1 비아홀 내에 형성되는 제3 금속층을 통해 상기 서로 다른 두 제1 금속층을 전기적으로 연결시키는 층간 절연층; 및
   상기 서로 다른 두 제1 금속층 중에서 상위에 위치하는 계층과 상기 층간 절연층 사이에 형성되는 제2 금속층을 포함하는 다층 기판.
2. 제 1 항에 있어서,
   상기 제2 금속층은 상기 제1 금속층과 금속 성분이 상이하거나, 또는 결정 구조가 상이한 다층 기판.
3. 제 2 항에 있어서,
   상기 제2 금속층이 상기 제1 금속층과 결정 구조가 상이한 경우, 상기 제2 금속층은 면심 입방 구조(face centered cubic structure)를 가지는 금속을 포함하는 금속층 및 체심 입방 구조(body centered cubic structure)를 가지는 금속을 포함하는 금속층 중 어느 하나의 금속층으로 형성되며, 상기 제1 금속층은 다른 하나의 금속층으로 형성되는 다층 기판.
4. 제 1 항에 있어서,
   상기 제2 금속층은 상기 제1 금속층보다 얇은 두께를 가지도록 형성되는 다층 기판.
5. 제 1 항에 있어서,
   상기 제2 금속층은 1nm ~ 50nm의 두께를 가지도록 형성되는 다층 기판.
6. 제 1 항에 있어서,
   상기 제3 금속층은 상기 제1 금속층과 금속 성분이 동일하거나, 또는 결정 구조가 동일한 다층 기판.
7. 제 1 항에 있어서,
   상기 제1 금속층, 상기 층간 절연층 및 상기 제2 금속층은 상기 기재층의 일면 상에만 형성되거나, 상기 기재층의 양면 상에 형성되는 다층 기판.
8. 제 1 항에 있어서,
   상기 복수개의 제1 금속층 중에서 최상위에 위치하는 L1 계층 상에 형성되는 보호층을 더 포함하는 다층 기판.
9. 제 1 항에 있어서,
   외부 기기와 전기적으로 연결되는 소자 실장 영역을 더 포함하며,
   상기 소자 실장 영역에서는 상기 복수개의 제1 금속층 중에서 최상위에 위치하는 L1 계층보다 하위에 형성되는 계층이 노출되는 다층 기판.
10. 제 1 항에 있어서,
    상기 제2 금속층 상 및 상기 제1 비아홀 내에 형성되는 제4 금속층을 더 포함하며,
    상기 제4 금속층은 상기 제1 금속층과 금속 성분 또는 결정 구조가 동일하고, 0.01㎛ ~ 5㎛의 두께를 가지도록 형성되는 다층 기판.
11. 기재층 상에 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 층간 절연층을 형성하는 단계;
    상기 층간 절연층 상에 제2 금속층을 형성하는 단계;
    상기 제2 금속층과 상기 층간 절연층을 관통하여 제1 비아홀을 형성하는 단계;
    상기 제1 비아홀 내에 제3 금속층을 형성하는 단계; 및
    상기 제2 금속층 또는 상기 제3 금속층 상에 상기 제1 금속층을 추가 형성하는 단계를 포함하는 다층 기판의 제조 방법.
12. 제 11 항에 있어서,
    상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계는 동시에 수행되는 다층 기판의 제조 방법.
13. 제 11 항에 있어서,
    상기 제2 금속층을 형성하는 단계는 상기 제1 금속층과 금속 성분이 상이하거나 결정 구조가 상이한 상기 제2 금속층을 형성하며,
    상기 제3 금속층을 형성하는 단계는 상기 제1 금속층과 금속 성분이 동일하거나 결정 구조가 동일한 상기 제3 금속층을 형성하는 다층 기판의 제조 방법.
14. 제 11 항에 있어서,
    상기 제1 비아홀을 형성하는 단계 및 상기 제3 금속층을 형성하는 단계 사이에 수행되며, 상기 제2 금속층 상 및 상기 제1 비아홀 내에 제4 금속층을 형성하는 단계를 더 포함하며,
    상기 제4 금속층은 상기 제1 금속층과 금속 성분이 동일하거나 결정 구조가 동일한 다층 기판의 제조 방법.
15. 제 11 항에 있어서,
    상기 제2 금속층을 형성하는 단계는 상기 층간 절연층이 적층되지 않은 상기 제1 금속층 상에 상기 제2 금속층을 형성하며,
    상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계 사이에 수행되며, 상기 층간 절연층이 적층되지 않은 상기 제1 금속층 상에 형성된 상기 제2 금속층을 제거하는 단계를 더 포함하는 다층 기판의 제조 방법.
16. 제 11 항에 있어서,
    상기 제1 금속층을 추가 형성하는 단계 이후에 수행되며, 최상위에 위치하는 상기 제1 금속층 상에 보호층을 형성하는 단계를 더 포함하는 다층 기판의 제조 방법.
17. 제 11 항에 있어서,
    상기 제1 금속층과 상기 제3 금속층은 금속 성분이 동일하거나 결정 구조가 동일하며,
    상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계는 동시에 수행되는 다층 기판의 제조 방법.
18. 제 11 항에 있어서,
    상기 층간 절연층을 형성하는 단계, 상기 제2 금속층을 형성하는 단계, 상기 제1 비아홀을 형성하는 단계, 상기 제3 금속층을 형성하는 단계 및 상기 제1 금속층을 추가 형성하는 단계는 보호층을 형성하기 전에 복수회 반복되는 다층 기판의 제조 방법.

Images