JP2017092411A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP2017092411A
JP2017092411A JP2015224688A JP2015224688A JP2017092411A JP 2017092411 A JP2017092411 A JP 2017092411A JP 2015224688 A JP2015224688 A JP 2015224688A JP 2015224688 A JP2015224688 A JP 2015224688A JP 2017092411 A JP2017092411 A JP 2017092411A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
hole
layer
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015224688A
Other languages
English (en)
Other versions
JP2017092411A5 (ja
JP6534602B2 (ja
Inventor
奈津子 北城
Natsuko Hojo
奈津子 北城
裕司 雪入
Yuji Yukiiri
裕司 雪入
田中　泉
Izumi Tanaka
泉 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015224688A priority Critical patent/JP6534602B2/ja
Priority to US15/298,487 priority patent/US9711461B2/en
Publication of JP2017092411A publication Critical patent/JP2017092411A/ja
Publication of JP2017092411A5 publication Critical patent/JP2017092411A5/ja
Application granted granted Critical
Publication of JP6534602B2 publication Critical patent/JP6534602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Geometry (AREA)

Abstract

【課題】識別マークの視認性を向上させることができる配線基板を提供する。
【解決手段】配線基板１２は、最外層の絶縁層５１と、絶縁層５１を厚さ方向に貫通する貫通孔５１Ｙ内に形成されたビア配線６１と、ビア配線６１と同一の材料からなり、絶縁層５１の上面５１Ａに形成された導電パターン６２とを有する。配線基板１２は、導電パターン６２の上面６２Ａよりも凹むようにビア配線６１の上面に形成された凹部６１Ｘと、凹部６１Ｘを充填し、導電パターン６２及びビア配線６１を被覆するように絶縁層５１の上面５１Ａに形成されたソルダレジスト層５３とを有する。ビア配線６１と導電パターン６２と凹部６１Ｘとソルダレジスト層５３とによって識別マーク１５が構成されている。凹部６１Ｘの内側面は曲面である。ビア配線６１上に形成されたソルダレジスト層５３は、導電パターン６２上に形成されたソルダレジスト層５３よりも厚く形成されている。
【選択図】図２

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
近年では、半導体チップ搭載用等に用いられる配線基板は、小型化、高密度化が進み、複数の単位配線基板（単位基板）が設けられた大判の配線基板の形態で取り扱われている（例えば、特許文献１，２参照）。
図１６に示すように、大判の配線基板１００は、複数（ここでは、９個）の単位配線基板１０１と、それら複数の単位配線基板１０１を囲む外枠１０２とを有している。配線基板１００は、切断位置Ａ１０において切断されることにより個片化され、個々の単位配線基板１０１となる。
複数の単位配線基板１０１には、平面視したときに特定の文字や記号として識別される識別マーク１０３が形成されている。図１６に示した複数の単位配線基板１０１には、平面視したときに「Ｂ１」〜「Ｂ９」として識別される識別マーク１０３が形成されている。この識別マーク１０３は、単位配線基板１０１の位置情報やロット情報などを示している。以下に、識別マーク１０３の形成方法の一例について説明する。
最上層の絶縁層に貫通孔を形成した後、その貫通孔の内面にめっき層を形成し、それら貫通孔及びめっき層によって識別マーク１０３を形成する。このとき、貫通孔は、平面視したときに特定の形状（例えば、「Ｂ１」）として識別可能なように形作られて形成される。
特開２００９−１９４３２１号公報 特開２００５−２５２１５５号公報
ところで、上述した配線基板１００（単位配線基板１０１）では、識別マーク１０３の視認性の向上が望まれており、この点においてなお改善の余地があった。
本発明の一観点によれば、最外層の絶縁層と、前記絶縁層を厚さ方向に貫通し、文字及び記号を含む特定の形状に形作られた第１貫通孔と、前記第１貫通孔内に形成された第１ビア配線と、前記第１ビア配線と同一の材料からなり、前記第１ビア配線と接続され、前記絶縁層の上面に形成された導電パターンと、前記導電パターンの上面よりも前記第１貫通孔の底面側に凹むように前記第１ビア配線の上面に形成された凹部と、前記凹部を充填し、前記導電パターン及び前記第１ビア配線を被覆するように前記絶縁層の上面に形成された保護絶縁層と、を有し、前記第１ビア配線と前記導電パターンと前記凹部と前記保護絶縁層とは、前記特定の形状として識別可能に構成された識別マークを構成し、前記凹部の内側面は曲面であり、前記第１ビア配線上に形成された前記保護絶縁層は、前記導電パターン上に形成された前記保護絶縁層よりも厚く形成されている。
本発明の一観点によれば、識別マークの視認性を向上させることができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略平面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大平面図。 （ａ）は、一実施形態の配線基板を示す概略断面図（図１（ｂ）における２−２断面図）、（ｂ）は、一実施形態の配線基板を示す概略断面図。 一実施形態の識別マークを示す概略平面図。 一実施形態の識別マークを示す概略断面図。 一実施形態の半導体装置を示す概略断面図。 （ａ）は、一実施形態の識別マークの作用を示す説明図、（ｂ）は、従来の識別マークの問題点を示す説明図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図、（ｃ）は、参考例の配線基板の製造方法を示す概略平面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、変形例の識別マークを示す概略平面図。 （ａ）は、変形例の識別マークを示す概略平面図、（ｂ）は、変形例の識別マークを示す概略断面図（図１５（ａ）における１５ｂ−１５ｂ断面図）。 従来の配線基板を示す概略平面図。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、図１〜図４に従って、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、例えば、シート状の配線基板である。配線基板１０は、例えば、平面視略矩形状に形成されている。配線基板１０は、複数（ここでは、３つ）のブロック１１と、複数のブロック１１を囲むように形成された外枠２０とを有している。複数のブロック１１は互いに分離して画定されている。各ブロック１１には、単位配線基板（配線基板）１２がマトリクス状（ここでは、３×３）に複数個連設して設けられている。配線基板１０は、切断位置Ａ１において切断されることにより個片化され、個々の単位配線基板１２となる。なお、外枠２０は、個片化の際に廃棄される部分である。
ここで、本明細書において、「平面視」とは、対象物を図２等の鉛直方向（図２の上下方向）から視ることを言い、「平面形状」とは、対象物を図２等の鉛直方向から視た形状のことを言う。
図１（ｂ）に示すように、各配線基板１２には、平面視したときに文字及び記号を含む特定の形状として識別される識別マーク１５が形成されている。図示の例では、ブロック１１の中央左側の配線基板１２には、「４」として識別される識別マーク１５が形成され、その右隣の配線基板１２には、「５」として識別される識別マーク１５が形成されている。なお、図１（ｂ）において図示されていない配線基板１２にも同様の識別マーク１５が形成されている。この識別マーク１５は、例えば、個片化後の配線基板１２に何らかの不具合が生じた場合などに利用される。例えば、不具合が生じた配線基板１２が、配線基板１０のどの位置に配置されていたかを特定することができるため、その不具合が配線基板１０における特定の場所に依存して生じたものか、あるいは製造工程中の特定のプロセスに関連して生じたものか等を解析することができる。このような識別マーク１５としては、例えば、識別番号、座標情報、ロット番号、シリアル番号、図面番号、製品名称や認識マーク（アライメントマーク）などが挙げられる。
図１（ａ）に示すように、外枠２０は、長手方向（図中の左右方向）に延在される一対のレール部２１と、幅方向（図中の上下方向）に延在される一対のレール部２２とを有している。隣接するブロック１１間に形成されたレール部２２には、幅方向に沿って延びる複数（ここでは、２個）のスリット２０Ｘが形成されている。スリット２０Ｘは、例えば、レール部２２（配線基板１０）の表面と裏面との間に貫通形成されている。
図１（ｂ）に示すように、レール部２２には、平面視したときに文字及び記号を含む特定の形状として識別される識別マーク２５が形成されている。図示の例では、ブロック１１の左側に形成されたレール部２２に、「□」として識別される識別マーク２５が形成されている。なお、図１（ｂ）では、レール部２２に１つの識別マーク２５のみを図示したが、実際にはレール部２２には多数及び多種類の識別マーク２５が形成されている。また、図１（ｂ）では図示を省略しているが、レール部２１（図１（ａ）参照）にも多数及び多種類の識別マーク２５が形成されている。このような識別マーク２５としては、例えば、識別マーク１５と同様に、ブロック１１の識別番号、座標情報、ロット番号、シリアル番号、図面番号、製品名称や認識マークなどが挙げられる。
図２（ａ）に示すように、配線基板１０は、基板本体３０を有している。基板本体３０としては、例えば、コア基板、コア基板を有するコア付きビルドアップ基板、コア基板を有していないコアレス基板を用いることができる。
基板本体３０の下面には、配線層４０と、絶縁層４１と、配線層４２と、ソルダレジスト層（保護絶縁層）４３とが順に積層されている。また、基板本体３０の上面には、配線層５０と、絶縁層５１と、配線層５２と、ソルダレジスト層（保護絶縁層）５３とが順に積層されている。
ここで、配線層４０，４２，５０，５２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層４１，５１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを混入した樹脂材を用いることができる。
配線層４０は、基板本体３０内の配線層や貫通電極を介して、配線層５０と電気的に接続されている。絶縁層４１は、配線層４０を被覆するように、基板本体３０の下面に形成されている。配線層４２は、絶縁層４１の下面に形成されている。配線層４２は、絶縁層４１を厚さ方向に貫通するビア配線を介して、配線層４０と電気的に接続されている。
ソルダレジスト層４３は、最下層の配線層４２の一部を被覆するように、最下層の絶縁層４１の下面に積層されている。ソルダレジスト層４３には、配線層４２の一部を外部接続用パッドＰ１として露出させるための開口部４３Ｘが形成されている。この外部接続用パッドＰ１には、配線基板１２をマザーボード等の実装基板に実装する際に使用される外部接続端子７４（図５参照）が接続されるようになっている。すなわち、外部接続用パッドＰ１が形成されている側（下側）の面が外部接続端子面となる。
なお、必要に応じて、開口部４３Ｘから露出する配線層４２上に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、外部接続用パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、外部接続用パッドＰ１の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部４３Ｘから露出する配線層４２（又は、配線層４２上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
なお、ソルダレジスト層４３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダレジスト層４３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
一方、配線層５０は、基板本体３０の上面に形成されている。配線層５０は、各配線基板１２に実装される半導体チップ７１（図５参照）と電気的に接続される配線パターン５０Ａと、識別マーク１５が形成された領域Ｂ１に設けられた配線パターン５０Ｂと、識別マーク２５が形成された領域Ｂ２に設けられた配線パターン５０Ｃとを有している。
絶縁層５１は、配線層５０（配線パターン５０Ａ，５０Ｂ，５０Ｃ）を被覆するように、基板本体３０の上面に形成されている。各配線基板１２に位置する絶縁層５１には、上面５１Ａから当該絶縁層５１を厚さ方向に貫通して配線パターン５０Ａの上面の一部を露出する貫通孔５１Ｘが形成されている。貫通孔５１Ｘは、図２（ａ）において上側（絶縁層５１の上面５１Ａ側）から下側（基板本体３０側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔５１Ｘは、上側の開口部の開口径が下側の開口部の開口径よりも大径となる略逆円錐台形状に形成されている。なお、配線パターン５０Ａ，５０Ｂ，５０Ｃの上面から絶縁層５１の上面５１Ａまでの厚さは、例えば、１０〜５０μｍ程度とすることができる。
各貫通孔５１Ｘ内には、配線パターン５０Ａと配線層５２とを電気的に接続するビア配線５４が形成されている。ビア配線５４は、例えば、貫通孔５１Ｘ内に充填されている。配線層５２は、絶縁層５１の上面５１Ａに形成されている。配線層５２は、例えば、ビア配線５４と一体に形成されている。なお、ビア配線５４の材料としては、例えば、銅や銅合金を用いることができる。
ソルダレジスト層５３は、最上層の配線層５２の一部を被覆するように、最上層の絶縁層５１の上面５１Ａに積層されている。ソルダレジスト層５３には、配線層５２の一部を接続パッドＰ２として露出させるための開口部５３Ｘが形成されている。この接続パッドＰ２には、半導体チップ７１（図５参照）のバンプ７２がフリップチップ接合される。すなわち、接続パッドＰ２が形成されている上側の面がチップ搭載面になっている。なお、必要に応じて、開口部５３Ｘから露出する配線層５２上に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層やＯＳＰ処理等による有機被膜などを挙げることができる。
ここで、ソルダレジスト層５３の材料としては、例えば、半透明な材料を用いることができる。例えば、ソルダレジスト層５３の材料としては、半透明な青緑色の材料を用いることができる。このようなソルダレジスト層５３の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂に、所定の青緑色系顔料を含有した樹脂材を用いることができる。また、ソルダレジスト層５３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。但し、絶縁性樹脂自体の外観色調により、識別マーク１５のコントラストが強く、視認性に問題が無ければ、必ずしもソルダレジスト層５３の材料として半透明な材料を用いなくてもよい。
配線基板１０のチップ搭載面側には、識別マーク１５と識別マーク２５とが形成されている。以下に、識別マーク１５，２５の構造について詳述する。
まず、識別マーク１５及びその周辺の構造について詳述する。
図３に示すように、識別マーク１５の平面形状は、特定の文字・記号（図示の例では、「４」）として識別可能なように形成されている。本例の識別マーク１５は、７セグメント式文字の「４」として識別可能なように形成されている。すなわち、本例の識別マーク１５は、７つの線分（セグメント）で１桁の数字を表わす７セグメント式表示によって表現された「４」として識別可能なように形成されている。
図２（ａ）に示すように、識別マーク１５が形成された領域Ｂ１には、例えば、基板本体３０の上面に配線パターン５０Ｂがべた状に形成されている。配線パターン５０Ｂは、領域Ｂ１全体に広がるようにべた状に形成されている。配線パターン５０Ｂは、例えば、識別マーク１５と平面視で重なる位置に、識別マーク１５全体の平面形状よりも大きく形成されている。
領域Ｂ１に位置する絶縁層５１には、上面５１Ａから当該絶縁層５１を厚さ方向に貫通して配線パターン５０Ｂの上面の一部を露出する貫通孔５１Ｙが複数個形成されている。各貫通孔５１Ｙは、図２（ａ）において上側（絶縁層５１の上面５１Ａ側）から下側（貫通孔５１Ｙの底面側）に向かうに連れて開口幅が小さくなるテーパ状に形成されている。各貫通孔５１Ｙは、貫通孔５１Ｘよりも体積が大きくなるように形成されている。例えば、各貫通孔５１Ｙの平面形状は、貫通孔５１Ｘの平面形状よりも大きく形成されている。
図３に示すように、複数の貫通孔５１Ｙは、識別マーク１５として識別される特定の文字・記号（ここでは、７セグメント式数字の「４」）を形作るように形成されている。詳述すると、図３に示した領域Ｂ１には、７セグメント式表示における各セグメント（線分）に対応する平面形状（ここでは、平面視略矩形状）に形成された貫通孔５１Ｙが４つ形成されている。そして、４つの貫通孔５１Ｙは、平面視したときの全体像が７セグメント式数字の「４」を形作るように形成されている。これら複数の貫通孔５１Ｙは、互いに離間して形成されている。なお、各貫通孔５１Ｙの幅は、例えば、５０〜２００μｍ程度とすることができる。
図４に示すように、領域Ｂ１には、各貫通孔５１Ｙ内に形成されたビア配線６１と、ビア配線６１と接続され、絶縁層５１の上面５１Ａに形成された導電パターン６２とを有する導電層６０が形成されている。
各ビア配線６１は、貫通孔５１Ｙの一部を埋めるように形成されている。具体的には、各ビア配線６１は、貫通孔５１Ｙの内面を被覆し、貫通孔５１Ｙの底部を埋めるように形成されている。この各ビア配線６１の上面には、導電パターン６２の上面６２Ａよりも配線パターン５０Ｂ側（貫通孔５１Ｙの底面側）に凹む凹部６１Ｘが形成されている。本例の凹部６１Ｘは、例えば、絶縁層５１の上面５１Ａよりも配線パターン５０Ｂ側に凹むように形成されている。すなわち、凹部６１Ｘの底面は、絶縁層５１の上面５１Ａよりも配線パターン５０Ｂ側（貫通孔５１Ｙの底面側）の位置（ここでは、下方）に形成されている。また、凹部６１Ｘの内側面は曲面に形成されている。例えば、本例の凹部６１Ｘは、断面視略半円状に形成されている。すなわち、本例の凹部６１Ｘは、その内側面及び底面が曲面に形成されている。また、凹部６１Ｘの内側面は、導電パターン６２の上面６２Ａと連続して形成されている。
図３に示すように、複数の凹部６１Ｘは、識別マーク１５として識別される特定の文字・記号（ここでは、７セグメント式数字の「４」）を形作るように形成されている。詳述すると、各凹部６１Ｘの平面形状は、貫通孔５１Ｙの平面形状に対応する形状に形成されている。具体的には、各凹部６１Ｘの平面形状は、貫通孔５１Ｙの平面形状よりも一回り小さい形状（ここでは、略矩形状）に形成されている。すなわち、各凹部６１Ｘは、７セグメント表示における各セグメントに対応する平面形状に形成されている。そして、図３に示した４つの凹部６１Ｘは、平面視したときの全体像が７セグメント式数字の「４」を形作るように形成されている。これら複数の凹部６１Ｘは、互いに離間して形成されている。なお、各凹部６１Ｘの幅は、例えば、４０〜１９０μｍ程度とすることができる。
図４に示すように、導電パターン６２は、例えば、ビア配線６１を介して配線パターン５０Ｂと電気的に接続されている。導電パターン６２は、隣接するビア配線６１を互いに接続するように形成されている。導電パターン６２は、例えば、領域Ｂ１全体に広がるように絶縁層５１の上面５１Ａの上に形成されている。導電パターン６２は、例えば、ビア配線６１と一体に形成されている。なお、ビア配線６１と導電パターン６２とは、同一の材料からなる。ビア配線６１及び導電パターン６２の材料としては、例えば、銅や銅合金を用いることができる。
領域Ｂ１に位置するソルダレジスト層５３は、凹部６１Ｘを充填し、ビア配線６１及び導電パターン６２の表面（上面及び側面）全面を被覆するように形成されている。ソルダレジスト層５３の上面は平坦に形成されている。そして、ビア配線６１上に形成されたソルダレジスト層５３は、導電パターン６２上に形成されたソルダレジスト層５３よりも厚く形成されている。すなわち、ビア配線６１上に形成されたソルダレジスト層５３は、導電パターン６２上に形成されたソルダレジスト層５３よりも、凹部６１Ｘに充填された分だけ厚く形成されている。この厚さの違いにより、図３に示すように、凹部６１Ｘに充填された部分のソルダレジスト層５３と、それ以外の部分のソルダレジスト層５３との濃淡（コントラスト）が強くなる。具体的には、図４における上側（つまり、導電層６０の上部方向）から識別マーク１５を見たときに、凹部６１Ｘと平面視で重なる部分のソルダレジスト層５３と、導電パターン６２と平面視で重なる部分のソルダレジスト層５３とのコントラストが強くなる。このため、領域Ｂ１では、複数の凹部６１Ｘによって形作られた形状（ここでは、７セグメント式数字の「４」）、つまり識別マーク１５として識別される形状が視認し易くなる。
このように、識別マーク１５は、貫通孔５１Ｙ内に形成されたビア配線６１と、導電パターン６２と、ビア配線６１の上面に形成された凹部６１Ｘと、凹部６１Ｘを充填し、ビア配線６１及び導電パターン６２を被覆するソルダレジスト層５３とによって構成されている。
次に、識別マーク２５の構造について説明する。なお、識別マーク２５の断面構造は、識別マーク１５の断面構造と同様であるため、ここでは詳細な説明を省略する。
図１（ｂ）に示すように、識別マーク２５の平面形状は、特定の文字・記号（図示の例では、「□」）として識別可能なように形成されている。本例の識別マーク２５は、７セグメント式表示における４つのセグメントによって表現された「□」として識別可能なように形成されている。
図２（ａ）に示すように、識別マーク２５が形成された領域Ｂ２では、絶縁層５１の上面５１Ａに、当該絶縁層５１を厚さ方向に貫通して配線パターン５０Ｃの上面を露出する複数の貫通孔５１Ｚが形成されている。複数の貫通孔５１Ｚは、複数の貫通孔５１Ｙと同様に、「□」という記号を形作るように形成されている。また、各貫通孔５１Ｚは、各貫通孔５１Ｘよりも体積が大きくなるように形成されている。
領域Ｂ２には、各貫通孔５１Ｚ内に形成されたビア配線６６と、ビア配線６６と接続され、絶縁層５１の上面５１Ａに形成された導電パターン６７とを有する導電層６５が形成されている。各ビア配線６６の上面には、凹部６１Ｘと同様に、導電パターン６７の上面６７Ａ及び絶縁層５１の上面５１Ａよりも配線パターン５０Ｃ側に凹む凹部６６Ｘが形成されている。すなわち、各凹部６６Ｘは、各貫通孔５１Ｚよりも一回り小さい平面形状に形成され、「□」という記号を形作るように形成されている。ソルダレジスト層５３は、凹部６６Ｘを充填し、ビア配線６６及び導電パターン６７の表面（側面及び上面）全面を被覆するように形成されている。そして、本例の識別マーク２５は、貫通孔５１Ｚに形成されたビア配線６６と、導電パターン６７と、ビア配線６６の上面に形成された凹部６６Ｘと、凹部６６Ｘを充填し、ビア配線６６及び導電パターン６７を被覆するソルダレジスト層５３とによって構成されている。
図２（ｂ）には、図２（ａ）に示した切断位置Ａ１で基板本体３０、絶縁層４１，５１及びソルダレジスト層４３，５３が切断されて個片化された後の配線基板１２が示されている。なお、各配線基板１２には、切断後にも識別マーク１５が残っている。
次に、図５に従って、配線基板１２を有する半導体装置７０の構造を説明する。
半導体装置７０は、配線基板１２と、その配線基板１２に実装された半導体チップ７１と、アンダーフィル樹脂７３と、外部接続端子７４とを有している。
半導体チップ７１は、例えば、配線基板１２にフリップチップ実装されている。すなわち、半導体チップ７１の回路形成面（ここでは、下面）に配設されたバンプ７２を配線基板１２の接続パッドＰ２に接合することにより、半導体チップ７１は、バンプ７２を介して、配線基板１２の配線層５２と電気的に接続されている。
半導体チップ７１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ７１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１２に複数の半導体チップ７１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１２に搭載するようにしてもよい。
バンプ７２としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛を含む合金、ＳｎとＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂７３は、配線基板１２と半導体チップ７１との隙間を充填するように設けられている。アンダーフィル樹脂７３の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
外部接続端子７４は、配線基板１２の外部接続用パッドＰ１上に形成されている。この外部接続端子７４は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子７４としては、例えば、はんだボールやリードピンを用いることができる。本実施形態では、外部接続端子７４として、はんだボールを用いている。
次に、図６に従って、配線基板１０の作用について説明する。
まず、図６（ｂ）に従って、従来の配線基板に形成された識別マーク１５Ａについて説明する。識別マーク１５Ａは、配線パターン１１０を被覆する絶縁層１１１に形成された貫通孔１１１Ｘと、貫通孔１１１Ｘの内面及び絶縁層１１１の上面を連続的に被覆するめっき層１１２とから構成されている。貫通孔１１１Ｘは、図６（ｂ）において上側から下側に向かうに連れて径が小さくなるテーパ状に形成されている。このため、貫通孔１１１Ｘの内側面を被覆するめっき層１１２は、配線パターン１１０の上面に対して直線状に傾斜して形成されている。すなわち、貫通孔１１１Ｘの内側面を被覆するめっき層１１２の表面は平面に形成されている。このような識別マーク１５Ａでは、配線パターン１１０の上面に対して垂直に入射する入射光Ａは、貫通孔１１１Ｘの底部に形成されためっき層１１２で反射し、反射光Ｂのように上方に反射する。一方、入射光Ｃ，Ｅのように配線パターン１１０の上面に対して斜めに入射する光は、貫通孔１１１Ｘの内側面に形成されためっき層１１２で反射する。このとき、上述したように、貫通孔１１１Ｘの内側面を被覆するめっき層１１２の表面が平面に形成されている。このため、貫通孔１１１Ｘの内側面を被覆するめっき層１１２の表面では拡散反射（乱反射）が起こりにくい。この結果、識別マーク１５Ａでは、絶縁層１１１の上面に形成されためっき層１１２に入射された入射光Ｇの反射光Ｈと、貫通孔１１１Ｘ内に形成されためっき層１１２から上方に反射された反射光との強度の差が小さくなる。このため、貫通孔１１１Ｘ内に形成されためっき層１１２と、絶縁層１１１の上面に形成されためっき層１１２とのコントラストが弱くなり、識別マーク１５Ａの視認性が低くなる。
また、図６（ｂ）に示すようなめっき層１１２の形状の場合には、そのめっき層１１２上にソルダレジスト層１１３（一点鎖線）を形成すると、そのソルダレジスト層１１３が貫通孔１１１Ｘ内に垂れ下がってしまう。すると、ソルダレジスト層１１３の上面の平坦性が損なわれるため、識別マーク１５Ａの視認性が低くなる。
これに対し、本実施形態では、図６（ａ）に示すように、貫通孔５１Ｙに形成されたビア配線６１と、導電パターン６２と、ビア配線６１の上面に形成された凹部６１Ｘと、凹部６１Ｘを充填し、ビア配線６１及び導電パターン６２を被覆するソルダレジスト層５３とによって識別マーク１５を構成した。また、凹部６１Ｘの内側面を曲面に形成した。この曲面である凹部６１Ｘの内側面は、配線パターン５０Ｂの上面に対して斜めに入射する入射光Ｃ，Ｅを受け、それら入射光Ｃ，Ｅを反射光Ｄ，Ｆのように上方に拡散反射（乱反射）する。これにより、導電パターン６２から上方に反射された反射光Ｈと、ビア配線６１から上方に反射された反射光との強度の差が、従来の識別マーク１５Ａよりも大きくなる。このため、導電パターン６２の上面６２Ａとビア配線６１の上面とのコントラストが強くなり、識別マーク１５（つまり、凹部６１Ｘによって形作られた形状）の視認性を向上させることができる。
また、識別マーク１５では、ビア配線６１上に形成されたソルダレジスト層５３を、導電パターン６２上に形成されたソルダレジスト層５３よりも厚く形成した。これにより、ビア配線６１上に位置するソルダレジスト層５３と、導電パターン６２上に位置するソルダレジスト層５３とのコントラストが強くなる。この結果、識別マーク１５の視認性をより向上させることができる。
さらに、識別マーク１５では、貫通孔５１Ｙ内にその底部を埋めるビア配線６１を形成し、凹部６１Ｘの底面を底上げした。このため、ソルダレジスト層５３が凹部６１Ｘ内に垂れ下がっても、そのソルダレジスト層５３によって凹部６１Ｘが充填される。これにより、従来の識別マーク１５Ａに比べて、ソルダレジスト層５３の上面の平坦性を向上させることができる。この結果、識別マーク１５の視認性をより向上させることができる。なお、識別マーク２５についても、識別マーク１５と同様のことが言える。
次に、配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図７（ａ）に示す工程では、基板本体３０を準備する。基板本体３０は、配線基板１２（図２（ａ）参照）が形成される基板形成領域Ａ２を複数有するとともに、それら基板形成領域Ａ２の外側に形成され、外枠２０（図２（ａ）参照）が形成される外枠形成領域Ａ３を有している。続いて、基板本体３０の上面に、配線パターン５０Ａ，５０Ｂ，５０Ｃを有する配線層５０を形成し、基板本体３０の下面に配線層４０を形成する。配線層４０，５０は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次に、図７（ｂ）に示す工程では、キャリア層８０の上面に離型剤（剥離層）を介してシート状の絶縁層４１が積層された構造体８１と、キャリア層８２の下面に離型剤（剥離層）を介してシート状の絶縁層５１が接着された構造体８３とを準備する。絶縁層４１，５１は、Ｂ−ステージ状態（半硬化状態）のものが使用される。キャリア層８０，８２はそれぞれ、絶縁層４１，５１の取り扱いを容易にするための支持材として設けられている。キャリア層８０，８２としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルム、ＰＩ（ポリイミド）フィルム、ＰＥＮ（ポリエチレンナフタレート）フィルムを用いることができる。離型剤としては、例えば、シリコーン系離型剤、フッ素系離型剤やアルキッド樹脂系離型剤を用いることができる。
続いて、基板本体３０の下面側に、絶縁層４１を上側に向けた状態で構造体８１を配置し、基板本体３０の上面側に、絶縁層５１を下側に向けた状態で構造体８３を配置する。次いで、構造体８１，８３を両面側から真空雰囲気で１１０〜１３０℃程度の温度で加熱・加圧する。これにより、絶縁層４１中に配線層４０が圧入され、絶縁層５１中に配線層５０（配線パターン５０Ａ，５０Ｂ，５０Ｃ）が圧入される。その後、１７０〜１９０℃程度の温度でキュア（熱硬化処理）を実施して絶縁層４１，５１を硬化させる。本工程により、基板本体３０の下面に、絶縁層４１とキャリア層８０とが順に積層された構造体８１が積層され、基板本体３０の上面に、絶縁層５１とキャリア層８２とが順に積層された構造体８３が積層される。
なお、本工程では、キャリア層８０，８２を省略するようにしてもよい。この場合に、絶縁層４１，５１として液状又はペースト状の絶縁性樹脂を用いる場合には、基板本体３０の上面及び下面に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その塗布した絶縁性樹脂を１３０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層４１，５１を形成することもできる。
次に、図８（ａ）に示す工程では、絶縁層４１に貫通孔４１Ｘを形成し、絶縁層５１に貫通孔５１Ｘ，５１Ｙ，５１Ｚを形成する。貫通孔４１Ｘ，５１Ｘ，５１Ｙ，５１Ｚは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。本例では、キャリア層８０，８２を絶縁層４１，５１上に積層した状態で、レーザ加工法によって貫通孔４１Ｘ，５１Ｘ，５１Ｙ，５１Ｚが形成される。本例の貫通孔４１Ｘは、キャリア層８０及び絶縁層４１を厚さ方向に貫通し、配線層４０の下面の一部を露出するように形成される。本例の貫通孔５１Ｘ，５１Ｙ，５１Ｚは、キャリア層８２及び絶縁層５１を厚さ方向に貫通し、配線パターン５０Ａ，５０Ｂ，５０Ｃの上面の一部をそれぞれ露出するように形成される。
このとき、貫通孔５１Ｙ，５１Ｚは、貫通孔５１Ｘよりも体積が大きくなるように形成される。具体的には、貫通孔５１Ｙ，５１Ｚは、平面視したときに文字及び記号を含む特定の形状を形作るように形成される。例えば、図８（ｂ）に示すように、複数の貫通孔５１Ｙは、平面視したときの全体像が特定の形状、ここでは７セグメント式数字の「４」を形作るように形成される。すなわち、図示の例では、７セグメント式数字の「４」を表現する４つのセグメントに対応する配置で４つの貫通孔５１Ｙが形成され、各貫通孔５１Ｙの平面形状が各セグメントに対応する形状に形成される。各貫通孔５１Ｙの底部には、配線パターン５０Ｂの上面が露出される。同様に、貫通孔５１Ｚは、平面視したときの全体像が特定の形状（例えば、「□」）を形作るように形成される。
なお、図８（ａ）に示した貫通孔４１Ｘ，５１Ｘ，５１Ｙ，５１Ｚは、キャリア層８０，８２を除去した後に形成してもよい。また、絶縁層４１，５１が感光性樹脂を用いて形成されている場合には、例えば、フォトリソグラフィ法により所要の貫通孔４１Ｘ，５１Ｘ，５１Ｙ，５１Ｚを形成するようにしてもよい。
続いて、キャリア層８０，８２を除去する。例えば、キャリア層８０を絶縁層４１から機械的に剥離し、キャリア層８２を絶縁層５１から機械的に剥離する。このとき、例えば図８（ｃ）に示すように、貫通孔５１Ｙを、アラビア数字の「４」を形作るように形成した場合には、キャリア層８２に、貫通孔５１Ｙによって囲まれて他の部分と分離された分離部８２Ａが形成される。この分離部８２Ａが形成された状態で、キャリア層８２を機械的に剥離すると、分離部８２Ａ（つまり、キャリア層８２の一部）が絶縁層５１上に残ってしまう。これに対し、図８（ｂ）に示すように、貫通孔５１Ｙを、７セグメント式数字の「４」を形作るように形成した場合には、複数の貫通孔５１Ｙが互いに離間して形成されるため、分離部８２Ａが形成されない。このため、本例では、キャリア層８２を機械的に剥離すると、キャリア層８２全体を剥離することができる。すなわち、本例では、キャリア層８２の一部が絶縁層５１上に残るという問題の発生を抑制することができる。
図９（ａ）に示すように、キャリア層８０，８２（図８（ａ）参照）を剥離すると、絶縁層４１の下面が外部に露出され、絶縁層５１の上面５１Ａが外部に露出される。なお、図７（ｂ）及び図８に示した工程において、キャリア層８０，８２を省略した場合には、当然、本工程を省略することができる。
次いで、貫通孔４１Ｘ，５１Ｘ，５１Ｙ，５１Ｚをレーザ加工法によって形成した場合には、デスミア処理を行う。これにより、貫通孔４１Ｘの底部に露出する配線層４０の下面及び貫通孔５１Ｘ，５１Ｙ，５１Ｚの底部に露出する配線層５０の上面に付着した樹脂スミア（樹脂残渣）を除去する。
続いて、図９（ｂ）に示す工程では、絶縁層４１の下面全面と、貫通孔４１Ｘの内側面全面と、貫通孔４１Ｘの底部に露出する配線層４０の下面全面とを連続的に被覆するシード層８５を形成する。また、絶縁層５１の上面５１Ａ全面と、貫通孔５１Ｘ，５１Ｙ，５１Ｚの内側面全面と、貫通孔５１Ｘ，５１Ｙ，５１Ｚの底部に露出する配線層５０の上面全面とを連続的に被覆するシード層８６を形成する。これらシード層８５，８６は、例えば、スパッタ法や無電解めっき法を用いて形成することができる。なお、シード層８５，８６の材料としては、例えば、銅や銅合金を用いることができる。また、シード層８５，８６としては、例えば、複数の金属膜を積層した構造を有するシード層を用いることもできる。このようなシード層８５，８６としては、例えば、窒化チタン、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等からなる金属膜と、銅や銅合金からなる金属膜とを順に積層した構造を有するシード層を用いることができる。ここで、窒化チタンや窒化タンタルは、銅よりも耐腐食性の高い金属であって、銅よりも絶縁層４１，５１との密着性が高い金属である。
次いで、図１０（ａ）に示す工程では、シード層８５上に、所定の箇所に開口パターン８７Ｘを有するレジスト層８７を形成する。また、シード層８６上に、所定の箇所に開口パターン８８Ｘ，８８Ｙ，８８Ｚを有するレジスト層８８を形成する。開口パターン８７Ｘは、配線層４２（図２（ａ）参照）の形成領域に対応する部分のシード層８６を露出するように形成される。開口パターン８８Ｘは、配線層５２（図２（ａ）参照）の形成領域に対応する部分のシード層８６を露出するように形成される。開口パターン８８Ｙは、識別マーク１５（図２（ａ）参照）が形成される領域Ｂ１におけるシード層８５の表面全面を露出するように形成される。開口パターン８８Ｚは、識別マーク２５（図２（ａ）参照）が形成される領域Ｂ２におけるシード層８６の表面全面を露出するように形成される。レジスト層８７，８８の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層８７，８８の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層８５の下面及びシード層８６の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層８７，８８を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層８７，８８を形成することができる。
次に、図１０（ｂ）に示す工程では、レジスト層８７をめっきマスクとして、シード層８５の下面に、そのシード層８５をめっき給電層に利用する電解めっき法を施す。例えば、レジスト層８７の開口パターン８７Ｘから露出されたシード層８５の下面に電解めっき法（ここでは、電解銅めっき法）を施す。これにより、シード層８５よりも内側の貫通孔４１Ｘを充填する金属層８９（電解めっき金属層）が形成され、その金属層８９の下面及びシード層８５の下面に金属層９０（電解めっき金属層）が形成される。
また、図１０（ｂ）に示す工程では、レジスト層８８をめっきマスクとして、シード層８６の上面に、そのシード層８６をめっき給電層に利用する電解めっき法を施す。例えば、レジスト層８８の開口パターン８８Ｘ，８８Ｙ，８８Ｚから露出されたシード層８６の上面に電解めっき法（ここでは、電解銅めっき法）を施す。これにより、シード層８６よりも内側の貫通孔５１Ｘを充填する金属層９１が形成され、シード層８６よりも内側の貫通孔５１Ｙ内に金属層９２が形成され、シード層８６よりも内側の貫通孔５１Ｚ内に金属層９３が形成される。さらに、金属層９１（電解めっき金属層）の上面及びシード層８６の上面に金属層９４（電解めっき金属層）が形成される。
このとき、領域Ｂ１，Ｂ２にそれぞれ形成された貫通孔５１Ｙ，５１Ｚは、貫通孔５１Ｘよりも体積が大きくなるように形成されている。このため、各貫通孔５１Ｘには金属層９１が充填される一方で、各貫通孔５１Ｙ，５１Ｚにはめっき膜（金属層９２，９３）が充填されず、金属層９２，９３の上面に凹部６１Ｘ，６６Ｘがそれぞれ形成される。これら凹部６１Ｘ，６６Ｘの内面は曲面に形成される。換言すると、本工程において内面が曲面となる凹部６１Ｘ，６６Ｘが形成されるように、各貫通孔５１Ｙ，５１Ｚの体積が設定されている。
このとき、各凹部６１Ｘの平面形状は、貫通孔５１Ｙの平面形状に対応して形成される。具体的には、各凹部６１Ｘの平面形状は、例えば、対応する貫通孔５１Ｙの平面形状よりも一回り小さく形成される。このため、複数の凹部６１Ｘは、複数の貫通孔５１Ｙと同様に、平面視したときの全体像が特定の形状（例えば、７セグメント式数字の「４」）を形作るように形成される。同様に、凹部６６Ｘの平面形状は、例えば、対応する貫通孔５１Ｚの平面形状よりも一回り小さく形成される。このため、複数の凹部６６Ｘは、複数の貫通孔５１Ｚと同様に、平面視したときの全体像が特定の形状（例えば、「□」）を形作るように形成される。
続いて、図１１（ａ）に示す工程では、図１０（ｂ）に示したレジスト層８７，８８を、例えば、アルカリ性の剥離液により除去する。次いで、図１１（ｂ）に示す工程では、金属層８９，９０をエッチングマスクとして、不要なシード層８５をエッチングにより除去する。これにより、絶縁層４１の下面に形成されたシード層８５と金属層９０とから構成される配線層４２が形成される。また、金属層９１〜９４をエッチングマスクとして、不要なシード層８６をエッチングにより除去する。これにより、貫通孔５１Ｘ内に形成されたシード層８６と金属層９１とから構成されるビア配線５４と、絶縁層５１上に形成されたシード層８６と金属層９４とから構成される配線層５２とが形成される。また、貫通孔５１Ｙに形成されたシード層８６と金属層９２とから構成されるビア配線６１と、領域Ｂ１における絶縁層５１上に形成されたシード層８６と金属層９４とから構成される導電パターン６２とが形成される。さらに、貫通孔５１Ｚに形成されたシード層８６と金属層９３とから構成されるビア配線６６と、領域Ｂ２における絶縁層５１上に形成されたシード層８６と金属層９４とから構成される導電パターン６７とが形成される。
ここで、以上説明した製造工程のうちレジスト層８７，８８（図１０（ａ）参照）のパターニング（露光）工程においては、例えば、大判の基板本体３０を複数の領域に分割して露光するステップアンドリピート方式の露光方法（ステッパを用いた露光方法）が用いられる。この露光方法では、図１２（ａ）及び図１２（ｂ）に示すように、基板本体３０を複数（ここでは、３つ）の領域、つまり図１２（ａ）に太線枠で示した領域Ａ４と、図１２（ｂ）に太線枠で示した領域Ａ４と、残りの領域Ａ４との３つの領域Ａ４に分割する。そして、その分割した３つの領域Ａ４の１つ１つの領域を順次露光していく。すなわち、まず、図１２（ａ）に太線枠で示した領域Ａ４を露光し、次に、図１２（ｂ）に太線枠で示した領域Ａ４を露光した後に、残りの領域Ａ４を露光する。このとき、３つの領域Ａ４に対して共通の露光マスクを使用して露光が行われるため、各領域Ａ４においてレジスト層８７，８８（図１０（ａ）参照）が同じようにパターニングされる。換言すると、ステッパを用いた露光方法では、３つの領域Ａ４に対して、同一の開口パターン８７Ｘ，８８Ｘ，８８Ｙ，８８Ｚ（図１０（ａ）参照）しか形成できず、同一パターンの配線層４２，５２（図１１（ｂ）参照）しか形成することができない。このため、ステッパを用いた露光方法を用いて識別マークを形成する場合には、基板形成領域Ａ２毎に異なる形状の識別マークを形成することは困難であり、各領域Ａ４内の外枠形成領域Ａ３毎に異なる形状の識別マークを形成することは困難である。なお、基板形成領域Ａ２毎に異なる露光マスクを使用することにより、基板形成領域Ａ２毎に異なる形状の識別マークを形成することができる。しかし、この場合には、基板形成領域Ａ２毎に露光を行う必要があり、さらに露光のたびに露光マスクを交換する必要があるため、配線基板１０の製造コストが大幅に増大するという問題がある。
これに対し、本実施形態では、図８〜図１１に示したように、レジスト層８８のパターニングとは別に、貫通孔５１Ｘを形成する工程と同一の工程において、貫通孔５１Ｙ，５１Ｚを形成するようにした。また、本実施形態では、ビア配線５４及び配線層５２を形成する工程と同一の工程において、ビア配線６１，６６及び導電パターン６２，６７を形成するようにした。さらに、本実施形態では、貫通孔５１Ｙ，５１Ｚをレーザ加工法により形成するようにした。このため、基板形成領域Ａ２毎に異なる平面形状となる複数の貫通孔５１Ｙ及びビア配線６１を容易に形成することができ、各領域Ａ４の外枠形成領域Ａ３毎に異なる平面形状となる複数の貫通孔５１Ｚ及びビア配線６６を容易に形成することができる。さらに、本実施形態では、貫通孔５１Ｘの体積と貫通孔５１Ｙ，５１Ｚの体積とを調整することにより、ビア配線５４の形成と同時に、上面に凹部６１Ｘ，６６Ｘを有するビア配線６１，６６を形成することができる。また、本実施形態では、導電パターン６２を領域Ｂ１全体に広がるように形成し、導電パターン６７を領域Ｂ２全体に広がるように形成するようにした。このため、導電パターン６２，６７の形状に対応する開口パターン８８Ｙ，８８Ｚの形状を、基板形成領域Ａ２毎及び外枠形成領域Ａ３毎に変更する必要がなく、共通の形状に設定することができる。
なお、貫通孔５１Ｙ，５１Ｚを形成するために製造時間（レーザ加工時間）が増加するが、貫通孔５１Ｘを形成する工程と同一の工程において対応できるため、配線基板１０の製造時間の増大を好適に抑制することができる。すなわち、基板形成領域Ａ２毎に異なる露光マスクを使用し、各領域Ａ４の外枠形成領域Ａ３毎に異なる露光マスクを使用する場合に比べて、配線基板１０の製造時間の増加を好適に抑制することができる。このため、識別マーク１５，２５の形成に伴って配線基板１０の製造コストが増大することを好適に抑制することができる。
次に、図１３（ａ）に示す工程では、絶縁層４１の下面に、配線層４２の所要の箇所に画定される外部接続用パッドＰ１を露出させるための開口部４３Ｘを有するソルダレジスト層４３を形成する。また、絶縁層５１の上面５１Ａに、配線層５２の所要箇所に画定される接続パッドＰ２を露出させるための開口部５３Ｘを有するソルダレジスト層５３を形成する。ソルダレジスト層５３は、ビア配線６１，６６の凹部６１Ｘ，６６Ｘを充填し、導電パターン６２，６７の表面全面を被覆するように形成される。このとき、凹部６１Ｘ，６６Ｘと平面視で重なる部分のソルダレジスト層５３は、それ以外の部分のソルダレジスト層５３よりも厚く形成される。本工程により、ビア配線６１と導電パターン６２と凹部６１Ｘとソルダレジスト層５３とによって構成される識別マーク１５と、ビア配線６６と導電パターン６７と凹部６６Ｘとソルダレジスト層５３とによって構成される識別マーク２５とが形成される。
以上の製造工程により、本実施形態の配線基板１０が製造される。すなわち、各基板形成領域Ａ２に配線基板１２が製造され、外枠形成領域Ａ３に外枠２０が製造される。
次に、図１３（ａ）に示した構造体を切断位置Ａ１に沿ってダイシングブレード等によって切断する。これにより、図１３（ｂ）に示すように、配線基板１２が個片化され、複数の配線基板１２が製造される。なお、本工程において、外枠２０（図１３（ａ）参照）は廃棄される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）貫通孔５１Ｙに形成されたビア配線６１と、導電パターン６２と、ビア配線６１の上面に形成された凹部６１Ｘと、凹部６１Ｘを充填し、ビア配線６１及び導電パターン６２を被覆するソルダレジスト層５３とによって識別マーク１５を構成した。また、凹部６１Ｘの内側面を曲面に形成した。これにより、導電パターン６２の上面６２Ａとビア配線６１の上面とのコントラストが強くなる。このため、ビア配線６１の上面に形成された凹部６１Ｘによって形作られた識別マーク１５の視認性を向上させることができる。
（２）ビア配線６１上に形成されたソルダレジスト層５３を、導電パターン６２上に形成されたソルダレジスト層５３よりも厚く形成した。これにより、ビア配線６１上に位置するソルダレジスト層５３と、導電パターン６２上に位置するソルダレジスト層５３とのコントラストが強くなる。この結果、識別マーク１５の視認性をより向上させることができる。
（３）レジスト層８８のパターニング（配線層５２の形成）とは別に、絶縁層５１に貫通孔５１Ｙ，５１Ｚを形成し、それら貫通孔５１Ｙ，５１Ｚ内に凹部６１Ｘ，６６Ｘを有するビア配線６１，６６をそれぞれ形成するようにした。また、貫通孔５１Ｙ，５１Ｚをレーザ加工法により形成するようにした。これにより、基板形成領域Ａ２毎に異なる形状の識別マーク１５を容易に形成することができ、各領域Ａ４の外枠形成領域Ａ３毎に異なる形状の識別マーク２５を容易に形成することができる。換言すると、識別マーク１５，２５の設置位置及び形状を自由に選択することができるため、各単位配線基板１２に形成される識別マーク１５の設計自由度を向上させることができ、外枠２０に形成される識別マーク２５の設計自由度を向上させることができる。
（４）導電パターン６２を領域Ｂ１全体に広がるように形成し、導電パターン６７を領域Ｂ２全体に広がるように形成するようにした。これにより、導電パターン６２，６７の形状に対応してレジスト層８８の開口パターン８８Ｙ，８８Ｚの形状を、各基板形成領域Ａ２毎及び各外枠形成領域Ａ３毎に変更する必要がなく、共通の形状に設定することができる。このため、ステッパを用いた露光方法によって、各基板形成領域Ａ２における導電パターン６２と各外枠形成領域Ａ３における導電パターン６７とを形成することができる。
（５）貫通孔５１Ｘを形成する工程と同一の工程において、レーザ加工法により、貫通孔５１Ｙ，５１Ｚを形成するようにした。これにより、配線基板１０の製造時間の増大を抑制することができ、配線基板１０の製造コストが増大することを好適に抑制することができる。
（６）さらに、貫通孔５１Ｘの体積より貫通孔５１Ｙ，５１Ｚの体積の方が大きくなるように貫通孔５１Ｘ，５１Ｙ，５１Ｚを形成することにより、ビア配線５４の形成と同時に、上面に凹部６１Ｘ，６６Ｘを有するビア配線６１，６６を形成するようにした。これにより、識別マーク１５，２５の形成に伴って配線基板１０の製造時間が増加することを好適に抑制できるため、配線基板１０の製造コストが増大することを好適に抑制できる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、凹部６１Ｘ，６６Ｘを断面視略半円状に形成した。すなわち、凹部６１Ｘ，６６Ｘの内側面及び底面を曲面に形成した。これに限らず、例えば、凹部６１Ｘ，６６Ｘの底面を平坦面に形成するようにしてもよい。すなわち、凹部６１Ｘ，６６Ｘの内側面が曲面であれば、凹部６１Ｘ，６６Ｘの底面の形状は特に限定されない。
・上記実施形態の配線基板１０において、凹部６１Ｘ，６６Ｘを充填し、絶縁層５１上に形成されるのは、ソルダレジスト層５３に限定されず、ソルダレジスト層以外の保護絶縁層（絶縁層）であってもよい。
・上記実施形態の配線パターン５０Ｂを省略してもよい。
・上記実施形態の配線パターン５０Ｃを省略してもよい。
・上記実施形態では、７セグメント式数字として識別される識別マーク１５に具体化した。これに限らず、７セグメント式数字以外の文字・記号として識別される識別マーク１５に具体化してもよい。例えば、図１４（ａ）及び図１４（ｂ）に示すように、複数の凹部６１Ｘの配置によって形作られる文字・記号（図１４（ａ）では、アラビア数字の「４」、図１４（ｂ）では「＋」）として識別される識別マーク１５に具体化してもよい。すなわち、図１４（ａ）及び図１４（ｂ）に示した複数の凹部６１Ｘは、平面視したときの全体像が特定の形状として識別可能となるように、その特定の形状を形作るように配置されている。なお、識別マーク２５についても識別マーク１５と同様に変更可能である。
・上記実施形態では、複数の凹部６１Ｘ，６６Ｘによって特定の形状（例えば、７セグメント式表示の「４」や「□」）自体を形作るように、複数の凹部６１Ｘ，６６Ｘを形成するようにした。
これに限らず、例えば図１５（ａ）に示すように、特定の形状（ここでは、７セグメント式数字の「４」）の外形を囲むように凹部６１Ｘを形成するようにしてもよい。この場合には、凹部６１Ｘにより縁取られた部分の平面形状が特定の形状（ここでは、７セグメント式数字の「４」）として識別される。すなわち、図１５（ｂ）に示すように、凹部６１Ｘにより縁取られた導電パターン６２の平面形状が特定の形状として形作られる。このため、導電パターン６２の上面６２Ａに形成されたソルダレジスト層５３（つまり、ビア配線６１上に形成されたソルダレジスト層５３よりも薄いソルダレジスト層５３）の平面形状が特定の形状として識別される。なお、識別マーク２５についても識別マーク１５と同様に変更可能である。
・上記実施形態の配線基板１０において、貫通孔５１Ｙ，５１Ｚ及び凹部６１Ｘ，６６Ｘ等によって形作られた識別マーク１５，２５と併せて、ステッパを用いた露光方法によって形成される識別マークを形成するようにしてもよい。
・上記実施形態では、識別マーク１５，２５をチップ搭載面側（接続パッドＰ２側）に形成するようにした。これに限らず、例えば、識別マーク１５，２５を外部接続端子面側（外部接続用パッドＰ１側）に形成するようにしてもよい。
・上記実施形態の識別マーク２５を省略してもよい。
・上記実施形態の配線基板１２における配線層４０，５０，４２，５２及び絶縁層４１，５１の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、配線基板１２に半導体チップ７１を実装する場合について説明したが、被実装体としては半導体チップ７１に限定されない。例えば、配線基板１２の上に別の配線基板を積み重ねる構造を有するパッケージ（パッケージ・オン・パッケージ）にも、本発明を適用することができる。
・上記実施形態における配線基板１２に実装される半導体チップの数や、その半導体チップの実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記実施形態では、３つのブロック１１を有する配線基板１０に具体化したが、ブロック１１の数は特に限定されない。例えば、１つ又は２つのブロック１１を有する配線基板１０に具体化してもよいし、４つ以上のブロック１１を有する配線基板１０に具体化してもよい。
・上記実施形態では、単位配線基板１２がマトリクス状に複数個連設されたブロック１１を有する配線基板１０に具体化したが、例えば、単位配線基板１２が帯状に複数個連設されたブロック１１を有する配線基板１０に具体化してもよい。すなわち、単位配線基板１２がＮ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）連設されたブロック１１を有する配線基板であれば、その単位配線基板１２の配列は特に限定されない。
１０ 配線基板
１１ ブロック
１２ 配線基板
１５，２５ 識別マーク
２０ 外枠
５０ 配線層
５０Ａ 配線パターン（第２配線パターン）
５０Ｂ，５０Ｃ 配線パターン（第１配線パターン）
５１ 絶縁層
５１Ｘ 貫通孔（第２貫通孔）
５１Ｙ，５１Ｚ 貫通孔（第１貫通孔）
５２ 配線層
５３ ソルダレジスト層（保護絶縁層）
５３Ｘ 開口部
５４ ビア配線（第２ビア配線）
６１，６６ ビア配線（第１ビア配線）
６１Ｘ，６６Ｘ 凹部
６２，６７ 導電パターン
７０ 半導体装置
７１ 半導体チップ
Ｐ２ 接続パッド

Claims (10)

  1. 最外層の絶縁層と、
    前記絶縁層を厚さ方向に貫通し、文字及び記号を含む特定の形状に形作られた第１貫通孔と、
    前記第１貫通孔内に形成された第１ビア配線と、
    前記第１ビア配線と同一の材料からなり、前記第１ビア配線と接続され、前記絶縁層の上面に形成された導電パターンと、
    前記導電パターンの上面よりも前記第１貫通孔の底面側に凹むように前記第１ビア配線の上面に形成された凹部と、
    前記凹部を充填し、前記導電パターン及び前記第１ビア配線を被覆するように前記絶縁層の上面に形成された保護絶縁層と、を有し、
    前記第１ビア配線と前記導電パターンと前記凹部と前記保護絶縁層とは、前記特定の形状として識別可能に構成された識別マークを構成し、
    前記凹部の内側面は曲面であり、
    前記第１ビア配線上に形成された前記保護絶縁層は、前記導電パターン上に形成された前記保護絶縁層よりも厚く形成されていることを特徴とする配線基板。
  2. 前記凹部の底面は、前記絶縁層の上面よりも前記第１貫通孔の底面側の位置に形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記導電パターンは、前記識別マークが形成された領域全体に形成されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１貫通孔は、前記絶縁層の上面側から前記第１貫通孔の底面に向かうに連れて開口幅が小さくなるテーパ状に形成されていることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記保護絶縁層は、ソルダレジスト層であることを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 前記特定の形状は、７セグメント式文字であることを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 前記絶縁層の下層に形成された第１配線パターン及び第２配線パターンと、
    前記絶縁層を厚さ方向に貫通して前記第１配線パターンの上面の一部を露出する前記第１貫通孔と、
    前記絶縁層を厚さ方向に貫通して前記第２配線パターンの上面の一部を露出する第２貫通孔と、
    前記第２貫通孔を充填する第２ビア配線と、
    前記第２ビア配線を介して前記第２配線パターンと電気的に接続され、前記絶縁層の上面に形成された配線層と、を有し、
    前記保護絶縁層は、前記配線層の少なくとも一部を接続パッドとして露出させるための開口部を有し、
    前記第１貫通孔は、前記第２貫通孔よりも体積が大きくなるように形成されていることを特徴とする請求項１〜６のいずれか一項に記載の配線基板。
  8. 請求項７に記載の配線基板と、
    前記接続パッドと電気的に接続され、前記配線基板に実装された半導体チップと、
    を有することを特徴とする半導体装置。
  9. 最外層の絶縁層を形成する工程と、
    前記最外層の絶縁層を厚さ方向に貫通し、平面形状が文字及び記号を含む特定の形状に形作られた第１貫通孔を形成する工程と、
    前記第１貫通孔に対応する平面形状の凹部が上面に形成された第１ビア配線を前記第１貫通孔内に形成するとともに、前記第１ビア配線と同一の材料からなり、前記第１ビア配線と接続される導電パターンを前記絶縁層の上面に形成する工程と、
    前記凹部を充填し、前記導電パターン及び前記第１ビア配線を被覆する保護絶縁層を前記絶縁層の上面に形成し、前記第１ビア配線と前記導電パターンと前記凹部と前記保護絶縁層とから構成され、前記特定の形状として識別可能に構成された識別マークを形成する工程と、を有し、
    前記凹部は、前記導電パターンの上面よりも前記第１貫通孔の底面側に凹むように形成され、
    前記凹部の内側面は、曲面に形成され、
    前記第１ビア配線上に形成された前記保護絶縁層は、前記導電パターン上に形成された前記保護絶縁層よりも厚く形成されることを特徴とする配線基板の製造方法。
  10. 第１配線パターン及び第２配線パターンを被覆する最外層の絶縁層を形成する工程と、
    前記絶縁層を厚さ方向に貫通して前記第１配線パターンの上面の一部を露出し、平面形状が文字及び記号を含む特定の形状に形作られた第１貫通孔を形成するとともに、前記絶縁層を厚さ方向に貫通して前記第２配線パターンの上面の一部を露出する第２貫通孔を形成する工程と、
    前記第１貫通孔に対応する平面形状の凹部が上面に形成された第１ビア配線を前記第１貫通孔内に形成し、前記第１ビア配線と同一の材料からなり、前記第１ビア配線と接続される導電パターンを前記絶縁層の上面に形成するとともに、前記第２貫通孔を充填する第２ビア配線を形成し、前記第２ビア配線を介して前記第２配線パターンと電気的に接続される配線層を前記絶縁層の上面に形成する工程と、
    前記配線層の少なくとも一部を接続パッドとして露出させる開口部を有し、前記凹部を充填するとともに、前記導電パターン及び前記第１ビア配線を被覆する保護絶縁層を前記絶縁層の上面に形成し、前記第１ビア配線と前記導電パターンと前記凹部と前記保護絶縁層とから構成され、前記特定の形状として識別可能に構成された識別マークを形成する工程と、を有し、
    前記第１貫通孔と前記第２貫通孔とは、レーザ加工法により形成され、
    前記第１貫通孔は、前記第２貫通孔よりも体積が大きくなるように形成され、
    前記凹部は、前記絶縁層の上面よりも前記第１貫通孔の底面側に凹むように形成され、
    前記凹部の内側面は、曲面に形成され、
    前記第１ビア配線上に形成された前記保護絶縁層は、前記導電パターン上に形成された前記保護絶縁層よりも厚く形成されることを特徴とする配線基板の製造方法。
JP2015224688A 2015-11-17 2015-11-17 配線基板、半導体装置及び配線基板の製造方法 Active JP6534602B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015224688A JP6534602B2 (ja) 2015-11-17 2015-11-17 配線基板、半導体装置及び配線基板の製造方法
US15/298,487 US9711461B2 (en) 2015-11-17 2016-10-20 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015224688A JP6534602B2 (ja) 2015-11-17 2015-11-17 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2017092411A true JP2017092411A (ja) 2017-05-25
JP2017092411A5 JP2017092411A5 (ja) 2018-10-18
JP6534602B2 JP6534602B2 (ja) 2019-06-26

Family

ID=58691303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015224688A Active JP6534602B2 (ja) 2015-11-17 2015-11-17 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9711461B2 (ja)
JP (1) JP6534602B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017127771A (ja) * 2017-05-08 2017-07-27 株式会社三洋物産 遊技機
WO2020218424A1 (ja) * 2019-04-26 2020-10-29 株式会社アクセス プリント配線基板の製造方法及びプリント配線基板
JP2021068792A (ja) * 2019-10-23 2021-04-30 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP7396789B2 (ja) * 2018-08-10 2023-12-12 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
KR102679250B1 (ko) * 2018-09-12 2024-06-28 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR20210096883A (ko) * 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252155A (ja) 2004-03-08 2005-09-15 Ibiden Co Ltd 構造体、構造体の製造方法、及び、プリント配線板、プリント配線板の製造方法
JP2009194321A (ja) 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017127771A (ja) * 2017-05-08 2017-07-27 株式会社三洋物産 遊技機
WO2020218424A1 (ja) * 2019-04-26 2020-10-29 株式会社アクセス プリント配線基板の製造方法及びプリント配線基板
JP2021068792A (ja) * 2019-10-23 2021-04-30 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Also Published As

Publication number Publication date
US9711461B2 (en) 2017-07-18
JP6534602B2 (ja) 2019-06-26
US20170141044A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6208054B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6534602B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US9196597B2 (en) Semiconductor package with single sided substrate design and manufacturing methods thereof
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TWI677062B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
KR101405884B1 (ko) 마이크로전자 패키지 기판을 위한 다중 표면 마감
CN104332417A (zh) 内埋式半导体封装件的制作方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
CN104576596B (zh) 半导体基板及其制造方法
US20130170148A1 (en) Package carrier and manufacturing method thereof
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
KR20120104387A (ko) 비아 트레이스 연결을 갖는 회로 보드 및 그 제조 방법
US9462704B1 (en) Extended landing pad substrate package structure and method
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP5017872B2 (ja) 半導体装置及びその製造方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US9491871B2 (en) Carrier substrate
TWI530240B (zh) 電路板及其製作方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
CN106158792A (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190529

R150 Certificate of patent or registration of utility model

Ref document number: 6534602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150