KR101097292B1 - 패키지 기판 및 그 제조 방법 - Google Patents

패키지 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101097292B1
KR101097292B1 KR1020070105233A KR20070105233A KR101097292B1 KR 101097292 B1 KR101097292 B1 KR 101097292B1 KR 1020070105233 A KR1020070105233 A KR 1020070105233A KR 20070105233 A KR20070105233 A KR 20070105233A KR 101097292 B1 KR101097292 B1 KR 101097292B1
Authority
KR
South Korea
Prior art keywords
wire bonding
layer
metal layer
insulating passivation
forming
Prior art date
Application number
KR1020070105233A
Other languages
English (en)
Other versions
KR20090039528A (ko
Inventor
시흐-핑 수
Original Assignee
유니마이크론 테크놀로지 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니마이크론 테크놀로지 코퍼레이션 filed Critical 유니마이크론 테크놀로지 코퍼레이션
Priority to KR1020070105233A priority Critical patent/KR101097292B1/ko
Publication of KR20090039528A publication Critical patent/KR20090039528A/ko
Application granted granted Critical
Publication of KR101097292B1 publication Critical patent/KR101097292B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

패키지 기판 및 그 제조 방법이 본 발명에 따라 제공된다. 패키지 기판은 복수의 와이어 본딩 패드 및 복수의 솔더 볼 패드를 각각 구비하고, 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층을 각각 구비하는 서로 대향하는 다이 부착면 및 볼 이식면을 갖는 기판 - 복수의 제1 개구부 및 복수의 제2 개구부는 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층 내에 각각 형성되어 와이어 본딩 패드와 솔더 볼 패드를 각각 노출함 -; 와이어 본딩 패드와 솔더 볼 패드 상에 각각 형성된 화학 도금 금속층; 및 와이어 본딩 금속층의 화학 도금 금속층 상에 형성된 와이어 본딩 금속층을 포함한다. 본 발명은 도금선의 와이어링 공정이 필요없으며 따라서 고밀도의 와이어링과 미세한 간격 배치를 제공한다; 또한, 와이어 본딩 금속층은 화학 도금 금속층의 형성 후에 와이어 본딩 패드 상에 전기 도금에 의해 형성되어, 이에 따라 와이어 본딩의 와이어를 본딩하는 성능을 증가시키며 미세 간격 배치에 의해 수반되는 많은 핀 수의 애플리케이션을 용이하게 한다.
패키지 기판, 와이어 본딩, 와이어 본딩 금속층, 전기 도금

Description

패키지 기판 및 그 제조 방법{PACKAGE SUBSTRATE AND METHOD FOR FABRICATING THE SAME}
본 발명은 일반적으로 패키지 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 와이어 본딩 패드 상에 형성된 와이어 본딩 금속층을 갖는 패키지 기판 및 그 제조 방법에 관한 것이다.
전자 산업의 성대한 발전에 따라, 전자 제품에 대한 연구 및 개발이 다기능 고성능 제품 방향으로의 추세를 가진다. 반도체 패키지를 위한 고집적 및 소형화에 대한 패키지 요구 사항을 충족시키기 위하여 반도체 칩을 수용하기 위한 패키지 기판은 단일층에서 다중층 보드로 진화해왔다. 따라서, 고밀도 집적 회로에 대한 애플리캐이션 요구사항을 충족하기 위하여 주어진 제한된 공간에서 패키지 기판에 사용 가능한 회로 영역은 층간 연결 기술에 의해 확장된다.
종래에는, 반도체 칩을 수용하기 위한 패키지 기판은 와이어 본드 패키지 기판, 칩 스케일 패키지(chip scale package, CSP), 플립 칩 볼 그리드 어레이(flip chip ball grid array, FCBGA) 기판 및 기타 기판들을 포함한다. 마이크로프로세서, 칩셋, 및 그래픽 칩에 대한 작동 요구사항을 만족하기 위하여, 많은 I/O 수를 갖는 패키지 개발 추세에 부응하기 위하여 회로가 가득찬 회로 기판의 칩 신호의 전달, 대역(bandwidth), 임피던스 제어 등에서 개선이 이루어져야만 한다. 그러나, 경량, 소형, 다기능, 고속 및 고주파수를 향한 반도체 패키지의 개발 추세와 맞추기 위하여 반도체 칩들을 패키지화하기 위한 회로 기판은 미세한 선, 작은 개구로 추세가 바뀌고 있다; 선폭, 선간 공간, 종행비 등을 포함하는 회로 기판의 회로 선의 크기는 이전의 100㎛에서 25㎛ 이하로 감소되어 왔으며, 개발 추세는 계속하여 매우 정밀한 더 작은 선으로 향하고 있다.
와이어 본딩 패드 상에 형성된 와이어 본딩 금속층을 갖는 공지된 패키지 기판의 제조 방법에 대한 단면도인 도 1a 및 1b를 참조하라; 도 1a에 도시된 바와 같이, 제1 기판 본체(10)를 제공하고, 그 다음 제1 기판 본체(10)의 적어도 한 표면 상에 복수의 와이어 본딩 패드(101)를 형성하고, 와이어 본딩 패드(101)는 도금선(plating lines, 102)을 가지며, 또한 기판 본체(10)와 와이어 본딩 패드(101) 상에 절연성 패시베이션층(11)을 형성하며, 그 다음, 절연성 패시베이션층(11) 내에 복수의 절연성 패시페이션층 개구부(110)를 형성하여 각각의 와이어 본딩 패드(101) 및 기판 본체(10)의 표면의 일부를 노출시킨다; 도 1b에 도시된 바와 같이, 전기 전도 경로로서 도금선(102)을 사용함으로써 와이어 본딩 패드(101) 상에, 예를 들어, 니켈/금(Ni/Au)로 이루어진 와이어 본딩 금속층(12)을 형성한다.
그러나, 와이어 본딩 금속층(12)은 도금선(102)을 통한 전기 도금에 의해 와이어 본딩 패드(101) 상에 형성된다; 그리고 도금선(102)이 기판 본체(10) 상에 놓여야 하기 때문에, 기판 본체(10)의 상당한 영역이 차지되고, 이에 따라 본딩 패 드 사이의 고밀도의 와이어링 및 미세한 간격 배치의 목적을 달성할 수 없다.
와이어 본딩 패드 상에 형성된 와이어 본딩 금속층을 갖는 공지된 패키지 기판의 다른 제조 방법에 대한 단면도인 도 2a 및 2b를 참조하라; 도 2a에 도시된 바와 같이, 기판 본체(20)를 제공하고, 기판 본체(20)의 적어도 한 표면 상에 복수의 와이어 본딩 패드(201)를 형성하고, 기판 본체(20)와 와이어 본딩 패드(201) 상에 절연성 패시베이션층(21)을 형성하며, 이어서 절연성 패시베이션층(21) 내에 복수의 절연성 패시페이션층 개구부(210)를 형성하여 각각의 와이어 본딩 패드(201) 및 기판 본체(20)의 표면의 일부를 노출한다; 다음으로, 도 2b에 도시된 바와 같이, 화학 증착에 의해 와이어 본딩 패드 상에 와이어 본딩 금속층(22)을 형성한다.
상술한 바와 같이, 화학 증착은 와이어 본딩 패드(201) 상에 와이어 본딩 금속층(22)을 형성하는데 적용가능하지만, 충분한 두께의 와이어 본딩 금속층(22)은 비용이 많이 들며, 또한 화학 증착에 의해 형성된 와이어 본딩 금속층(22)은 더 부드러운 조직을 가지며, 이어지는 와이어 본딩 공정에서 와이어와의 조악한 본딩 성능을 가지며, 이에 따라 많은 수의 핀에 대한 애플리케이션 요구에 대하여 유익하지 않다.
비 도금선(non plating lines, NPL) 전기 도금에 의해 와이어 본딩 패드 상에 형성된 와이어 본딩 금속층의 제조 방법을 도시한 단면도인 도 3a 내지 3h를 참조하라; 복수의 와이어 본딩 패드(301)를 위에 구비한 기판 본체(30)가 제공되며, 도 3b에 도시된 바와 같이, 와이어 본딩 패드(301) 및 기판 본체(30)의 표면 일부 상에 전기 전도층(32)을 형성한다; 도 3c에 도시된 바와 같이, 전기 전도층(32) 상에 제1 레지스트층(33a)을 형성하고, 또한 제1 레지스트층(33a) 내에 복수의 제1 개구(330a)를 형성하여 와이어 본딩 패드(301) 각각의 영역 상에 전기 전도층(32)을 노출한다; 도 3d에 도시된 바와 같이, 제1 개구(330a) 내부의 전기 전도층(32)을 제거한다; 도 3e에 도시된 바와 같이, 제1 레지스트층(33a) 상에 그리고 제1 개구(330a) 내부에 제2 레지스트층(33b)을 형성하고, 그 다음 제2 레지스트층(33b) 내에 복수의 제2 개구(330b)를 형성하여 와이어 본딩 패드(301)의 각각을 노출시키지만 제1 개구(330a) 내부에 있는 제1 레지스트층(33a)에 의해 덮여지지 않은 전기 전도층(32)을 덮는다; 전기 전도층(32)이 와이어 본딩 패드(301)에 전기적으로 연결되기 때문에, 도 3f에 도시된 바와 같이, 와이어 본딩 금속층(34)은 전기 전도층(32)을 통한 전기 도금에 의해 제2 개구(330b) 내부에서 와이어 본딩 패드(301) 상에 형성된다; 도 3g에 도시된 바와 같이, 제2 레지스트층(33b), 제1 레지스트층(33a), 및 그 아래에 덮여진 전기 전도층(32)을 제거하여 와이어 본딩 패드(301) 및 그 위의 와이어 본딩 금속층(34)을 노출시킨다; 도 3h에 도시된 바와 같이, 기판 본체(30) 및 와이어 본딩 금속층(34) 상에 절연성 패시베이션층(35)을 형성하고, 그 다음 복수의 절연성 패시베이션층 개구부(350)를 형성하여 와이어 본딩 패드(301) 상에 와이어 본딩 금속층(34)을 노출시킨다.
전술한 NPL 방법에 따르면, 충분한 두께의 와이어 본딩 금속층(34)이 전기 도금에 의해 획득될 수 있으며, 화학 증착보다 비용이 더 낮으며, 전기 도금에 의해 형성된 와이어 본딩 금속층(34)은 더 단단한 조직을 가져 이어지는 와이어 본딩 공정에서의 와이어와 더 나은 본딩 성능을 갖는다. 그러나, 제조 방법이 복잡하며 비용도 여전히 높다. 또한, 와이어 본딩 금속층(34)이 형성된 후에 형성된 절연성 패시베이션층(34)은 와이어 본딩 금속층(34)에 쉽게 오염을 유발하며, 이에 따라 이어지는 와이어 본딩의 품질을 불안정하게 한다.
따라서, 본딩 성능을 강화하는 것뿐만 아니라 와이어 본딩 패드 사이의 고밀도 와이어링 및 미세 간격 배치를 제공할 수 있어 많은 수의 핀에 대한 애플리케이션 요구에 유익한 와이어 본딩 패드 상에 형성된 와이어 본딩 금속층을 갖는 기판 및 그 제조 방법을 어떻게 제공하는가는 산업계의 매우 급박한 과제이다.
전술한 종래 기술의 문제점의 관점에서, 본 발명의 주요 목적은 와이어 본딩 패드 상에서 고밀도의 와이어링 및 미세한 간격 배치를 제공할 수 있는 패키지 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 와이어 본딩 처리되는 와이어의 본딩 성능을 강화할 수 있고 많은 수의 핀에 대한 애플리케이션 요구에 대하여 유익한 패키지 기판 및 그 제조 방법을 제공하는 것이다.
전술된 그리고 그 외의 목적들을 달성하기 위하여, 패키지 기판이 본 발명에 따라 제공된다; 상기 기판은, 다이 부착면과 상기 다이 부착면에 대향하는 볼 이식면을 갖는 기판 본체 - 상기 다이 부착면은 복수의 와이어 본딩 패드가 형성되고 상기 와이어 본딩 패드를 노출하기 위한 복수의 제1 개구부가 형성된 제1 절연성 패시베이션층으로 덮이며, 상기 볼 이식면은 복수의 솔더 볼 패드가 형성되고 상기 솔더 볼 패드를 노출하기 위한 복수의 제2 개구부가 형성된 제2 절연성 패시베이션층으로 덮임 -; 상기 와이어 본딩 패드 및 상기 솔더 볼 패드 상에 각각 형성된 화학 도금 금속층; 및 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층 상에 형성된 와이어 본딩 금속층;을 포함한다.
전술한 패키지 기판에 따르면, 상기 화학 도금 금속층은 니켈/금(Ni/Au) 또는 니켈/팔라듐/금(Ni/Pd/Au) 중 하나로 이루어지며, 상기 금은 최외각에 형성된다; 상기 와이어 본딩 금속층은 도금 금속 또는 금(Au) 중 하나로 이루어진다.
패키지 제조 방법이 본 발명에 따라 제공된다; 상기 방법은, 다이 부착면과 상기 다이 부착면에 대향하는 볼 이식면을 갖는 기판 본체를 제공하는 단계 - 상기 다이 부착면은 복수의 와이어 본딩 패드가 형성되고 상기 와이어 본딩 패드를 노출하기 위한 복수의 제1 개구부가 형성된 제1 절연성 패시베이션층으로 덮이며, 상기 볼 이식면은 복수의 솔더 볼 패드가 형성되고 상기 솔더 볼 패드를 노출하기 위한 복수의 제2 개구부가 형성된 제2 절연성 패시베이션층으로 덮임 -; 상기 와이어 본딩 패드 및 상기 솔더 볼 패드 상에 각각 화학 도금 금속층을 형성하는 단계; 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층 및 상기 제1 절연성 패시베이션층 상에 제1 전도층을 형성하는 단계; 상기 제1 전도층 상에 제1 레지스트층을 형성하고, 상기 제1 레지스트층 내에 복수의 제1 개구를 형성하여 사이에 있는 상기 와이어 본딩 패드에 위치상 대응하는 상기 제1 전도층을 노출하는 단계 - 상기 제1 개구는 직경이 상기 제1 개구부보다 더 크며, 상기 제1 레지스트층은 상기 제1 전도층의 일부를 덮기 위하여 상기 제1 개구 각각의 내부에서 각각의 상기 와이어 본딩 패드 상에 형성된 연장부를 구비함 -; 상기 제1 개구의 내부에서 상기 제1 전도층을 제거하여 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층을 노출하는 단계; 전기 도금에 의해 상기 와이어 본딩 패드 상의 화학 도금 금속층 상에 와이어 본딩 금속층을 형성하는 단계; 및 상기 제1 레지스트층 및 상기 제1 레지스트층의 아래에 있는 상기 제1 전도층을 제거하여 상기 제1 개구부의 내부에서 상기 와이어 본딩 패드 상의 상기 제1 절연성 패시베이션층 및 상기 와이어 본딩 금속층을 노출시키는 단계;를 포함한다.
전술한 제조 방법에 따르면, 상기 화학 도금 금속층은 니켈/금(Ni/Au) 및 니켈/팔라듐/금(Ni/Pd/Au) 중 하나로 이루어지며, 상기 금은 최외각에 형성된다; 상기 제1 전도층은 화학 증착 및 물리 증착 중 하나에 의해 형성되고, 상기 제1 전도층은 구리(Cu)로 이루어진다; 상기 제1 전도층은 금(Au)으로 이루어진다.
전술한 제조 방법은 상기 솔더 볼 패드 상의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층 상에 제2 전도층을 형성하는 단계;를 더 포함한다.
패키지 기판의 다른 제조 방법이 본 발명에 의해 더 제공된다. 상기 제조 방법은, 다이 부착면과 상기 다이 부착면에 대향하는 볼 이식면을 갖는 기판 본체를 제공하는 단계 - 상기 다이 부착면은 복수의 와이어 본딩 패드가 형성되고 상기 와이어 본딩 패드를 노출하기 위한 복수의 제1 개구부가 형성된 제1 절연성 패시베이션층으로 덮이며, 상기 볼 이식면은 복수의 솔더 볼 패드가 형성되고 상기 솔더 볼 패드를 노출하기 위한 복수의 제2 개구부가 형성된 제2 절연성 패시베이션층으로 덮임 -; 상기 와이어 본딩 패드 및 상기 솔더 볼 패드 상에 각각 화학 도금 금속층을 형성하는 단계; 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층 및 상기 제1 절연성 패시베이션층 상에 제1 전도층을 형성하는 단계; 상기 제1 전도층 상에 제1 레지스트층을 형성하고, 상기 제1 레지스트층 내에 복수의 제1 개구를 형성하여 상기 와이어 본딩 패드에 위치상 대응하는 상기 제1 전도층을 노출하는 단계 - 상기 와이어 본딩 패드 상의 상기 제1 전도층의 일부가 상기 제1 레지스트층에 의해 덮이도록 상기 제1 개구는 직경이 상기 제1 개구부보다 더 작음 -; 상기 제1 개구로부터 노출된 상기 제1 전도층을 제거하여 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층을 노출하는 단계; 상기 제1 레지스트층 상에 제3 레지스트층을 형성하고, 상기 제3 레지스트층 내에 직경이 상기 제1 개구보다 더 작은 복수의 제3 개구를 형성하여 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층을 노출하는 단계; 전기 도금에 의해 상기 와이어 본딩 패드 상의 화학 도금 금속층 상에 와이어 본딩 금속층을 형성하는 단계; 및 상기 제3 레지스트층, 제1 레지스트층 및 상기 제1 레지스트층의 아래에 있는 상기 제1 전도층을 제거하여 상기 제1 개구부의 내부에서 상기 와이어 본딩 패드 상의 상기 제1 절연성 패시베이션층 및 상기 와이어 본딩 금속층을 노출시키는 단계;를 포함한다.
전술한 제조 방법에 따르면, 상기 화학 도금 금속층은 니켈/금(Ni/Au) 또는 니켈/팔라듐/금(Ni/Pd/Au) 중 하나로 이루어지며, 상기 금은 최외각에 형성된다; 상기 제1 전도층은 금(Au)로 이루어진다.
전술한 제조 방법에 따르면, 상기 솔더 볼 패드 상의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층 상에 제2 전도층을 형성하는 단계;를 더 포함한다.
패키지 기판의 다른 제조 방법이 본 발명에 의해 더 제공된다. 상기 방법은, 다이 부착면과 상기 다이 부착면에 대향하는 볼 이식면을 갖는 기판 본체를 제공하고, 상기 다이 부착면 및 상기 볼 이식면 상에 각각 복수의 와이어 본딩 패드 및 복수의 솔더 볼 패드를 형성하고, 상기 다이 부착면 및 상기 볼 이식면 상에 각각 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층을 형성하며, 상기 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층 각각에 복수의 제1 개구부 및 복수의 제2 개구부를 형성하여 상기 와이어 본딩 패드 및 상기 솔더 볼 패드를 노출시키는 단계 - 상기 기판 본체는 상기 본딩 패드에 전기적으로 연결하기 위한 복수의 도금선을 더 구비함 -; 상기 와이어 본딩 패드 및 상기 솔더 볼 패드 상에 각각 화학 도금 금속층을 형성하는 단계; 상기 제2 개구부의 내부에 상기 솔더 볼 패드의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층 상에 제2 레지스트층을 형성하는 단계; 상기 도금선을 통한 전기 도금에 의해 상기 와이어 본딩 패드의 상기 화학 도금 금속층의 한 표면 상에 와이어 본딩 금속층을 형성하는 단계; 및 상기 제2 레지스트층을 제거하여 상기 제2 개구부의 내부에서 상기 솔더 볼 패드 상의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층을 노출시키는 단계;를 포함한다.
전술한 제조 방법에 따르면, 상기 화학 도금 금속층은 니켈/금(Ni/Au) 또는 니켈/팔라듐/금(Ni/Pd/Au) 중 하나로 이루어지며, 상기 금은 최외각에 형성된다; 상기 제1 전도층은 금(Au)로 이루어진다.
본 발명의 패키지 기판 및 그 제조 방법은 기판 본체의 다이 부착면 및 볼 이식면 상에 각각 형성된 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층을 구비하며, 그다음 이어서 와이어 본딩 패드 상에 도금 금(gold)으로 이루어진 와이어 본딩 금속층 및 화학 도금 금속층을 형성하여, 이에 따라 와이어 본딩 패드는 화학 도금 금속층만으로부터의 금을 갖는 솔더 볼 패드보더 더 두꺼운 금 층을 그 상부에 갖는다; 또한. 도금 금은 화학 도금 금보다 더 단단한 조직을 가지며, 이에 따라 이어지는 와이어 본딩 처리되는 와이어의 본딩 성능을 강화시키며, 본 발명의 처음 두개의 제조 방법은 도금선의 와이어링 공정을 방지하며 이에 따라 고밀도 와이어링 및 미세 간격 배치에 대한 애플리케이션 요구 사항을 제공한다.
다음의 예시적인 실시예들은 본 발명의 개시를 보여주기 위하여 제공되며, 이들 및 기타의 이점들 및 효과는 본 명세서에 개시된 내용을 숙독함으로써 본 발명의 기술분야에서 통상의 지식을 가진 자에게 자명할 수 있다. 또한, 본 발명은 다른 상이한 실시예들에 의해 수행되거나 적용될 수 있다. 본 명세서의 상세는 다른 관점 및 애플리케이션의 기초가 될 수 있으며, 많은 수정물 및 변형물이 본 발명의 사상을 벗어나지 않으면서 고안될 수 있다.
제1 실시예
본 발명에 따른 패키지 기판 및 그 제조 방법에 대한 제1 실시예에 관한 단면도인 도 4a 내지 4g를 참조하라.
도 4a에 도시된 바와 같이, 기판 본체(40)에 서로 대향하는 다이 부착면(die attaching side, 40a) 및 볼 이식면(ball implanting side, 40b)을 제공하며, 다이 부착면(40a)과 볼 이식면(40b)은 각각 복수의 와이어 본딩 패드(401)와 복수의 솔더 볼 패드(402)를 구비한다; 다이 부착면(40a) 및 볼 이식면(40b) 상에 각각 제1 절연성 패시베이션층(41a) 및 제2 절연성 패시베이션층(42b)을 형성하고, 그 다음, 제1 절연성 패시베이션층(41a) 및 제2 절연성 패시베이션층(42b) 내에 각각 복수의 제1 개구부(410a)와 복수의 제2 개구부(410b)를 형성하여 와이어 본딩 패드 및 솔더 볼 패드를 노출시킨다. 기판 본체를 제조하기 위한 다양한 관련 기술이 있으며, 관련 기술들은 당업자에 의해 잘 알려져 있고, 따라서, 관련 기술들은 본 발명의 특성으로 간주되지 않는다. 따라서, 관련 기술들은 여기서 상세히 설명할 필요가 없다.
도 4b에 도시된 바와 같이, 와이어 본딩 패드(401) 및 솔더 볼 패드(402)의 표면에 각각 화학 도금 금속층(42)을 형성한다; 화학 도금 금속층은 니켈/금(Ni/Au) 또는 니켈/팔라듐/금(Ni/Pd/Au) 중 하나로 이루어지며, 금은 최외각에 형성된다.
도 4c에 도시된 바와 같이, 와이어 본딩 패드(401)의 화학 도금 금속층(42) 및 제1 절연성 패시베이션층(41a) 상에 구리(Cu)로 이루어진 제1 전도층(43a)을 형성하고, 또한 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b) 상에 제2 전도층(43b)을 형성한다; 아니면, 도 4ca에 도시된 바와 같이, 와이어 본딩 패드(401)의 화학 도금 금속층(42) 및 제1 절연성 패시베이션층(41a) 상에만 제1 전도층(43a)을 형성하고, 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b) 상에는 전도층이 형성되지 않는다; 제1 및 제2 전도층(43a, 43b)은 화학 증착 또는 물리 증착 중 하나에 의해 형성된다.
도 4d 및 4da에 도시된 바와 같이, 도 4da은 도 4d에 대응하는 단면 사시도이며, 제1 전도층(43a) 상에 제1 레지스트층(44a)을 형성하고, 또한 기판 본체(40)의 다이 부착면(40a) 상에서 제1 레지스트층(44a) 내에 복수의 제1 개구(440a)를 형성하여 와이어 본딩 패드(401) 주위의 영역 상에 제1 전도층(43a)을 노출한다; 제1 개구(440a)는 제1 개구부(410a)보다 더 크며, 제1 레지스트층(44a)는 제1 전도층(43a)의 일부를 덮도록 제1 개구(440a)의 내부에서 각각의 와이어 본딩 패드(401) 상에 형성된 연장부(441a)를 구비한다; 제2 전도층(43b) 상에 제2 레지스트층(44b)을 형성하고, 전술한 도 4ca에 도시된 구조에 따른 다른 상황에서는 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b) 상에 제2 레지스트층(44b)을 형성한다; 제1 및 제2 레지스트층(44a, 44b)은 프린팅, 스핀 코팅, 라미네이팅, 또는 기타 수단에 의해 제1 전도층(43a) 및 제2 전도층(43b) 상에 형성된, 예를 들어, 드라이 필름, 액체 포토레지스트 또는 기타와 같은 포토레지스트일 수 있다.
도 4e에 도시된 바와 같이, 제1 개구(440a)의 내부에 있는 제1 전도층(43a)을 제거하여 와이어 본딩 패드(401)의 화학 도금 금속층(42)을 노출한다.
도 4f에 도시된 바와 같이, 이어서 금속 도금에 의해 와이어 본딩 패드(401)의 화학 도금 금속층(42)의 표면 상에 금(Au)으로 이루어진 와이어 본딩 금속층을 형성하고, 이에 따라 도금선의 와이어링 공정이 필요없으며 와이어 본딩 사이의 고밀도 와이어링 및 미세한 간격 배치를 제공한다; 그리고, 화학 도금 금속층(42)이 형성된 후에 와이어 본딩 금속층(45)이 와이어 본딩 패드 상에 형성되기 때문에, 본딩 성능이 강화되며 미세한 간격 배치를 갖는 많은 수의 핀을 가진 애플리케이션의 요구 사항에 유익하다.
도 4g, 4ga 및 4gb에 도시된 바와 같이, 도 4ga 및 4gb는 다른 각도에서의 도 4g에 대응하는 단면 사시도이다; 최종적으로, 제1 레지스트층(44a) 및 그 아래에 덮여있는 제1 전도층(43a)을 제거하여 제1 개구부(410a)의 내부에서 와이어 본딩 패드(401) 상의 와이어 본딩 금속층(45) 및 제1 절연성 패시베이션층(41a)을 노출하며, 또한 각각의 와이어 본딩 패드(401) 상부의 제1 절연성 패시베이션층(41a) 근처에서 와이어 본딩 금속층(45) 상에 직사각형 갭(gap)(450)을 형성하여, 와이어 본딩 패드(401)의 화학 도금 금속층(42)을 노출한다; 제2 레지스트층(44b) 및 제2 전도층(43b)을 제거하며, 또는 전술한 도 4ca에 의해 예시된 구조에 따라 제2 레지스트층(44b)만을 제거하여 결과적으로 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b)을 노출한다.
제2 실시예
본 발명에 따른 패키지 기판 및 그 제조 방법에 대한 제2 실시예에 관한 단면도인 도 5a 내지 5e를 참조하라.
도 5a 및 도 5aa에 도시된 바와 같이, 먼저 제1 실시예의 도 4c에 의해 앞에서 예시된 구조를 제공하고, 그 다음 제1 전도층(43a) 상에 제1 레지스트층(44a)을 형성하고 또한 제1 레지스트층(44a) 내에 복수의 제1 개구(440a)를 형성하여 와이어 본딩 패드(401)의 영역 상에 제1 전도층(43a)을 노출시키며, 제1 개구(440a)는 제1 절연성 패시베이션층(41a)의 제1 개구부(410a)보다 더 작아서 결과적으로 와이어 본딩 패드(401) 상에서 제1 전도층(43a)의 일부를 덮는다; 그리고, 도 5a에 도시된 바와 같이, 제2 전도층(43b) 상에 제2 레지스트층(44b)을 형성하거나, 또는 앞의 도 4ca에 의해 예시된 구조에 따라 도 5aa에 도시된 바와 같이, 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b) 상에서 제2 레지스트층(44b)을 형성한다.
도 5b에 도시된 바와 같이, 제1 개구(440a) 내부의 제1 전도층(43a)을 제거하여 와이어 본딩 패드(401)의 화학 도금 금속층(42)을 노출한다.
도 5c 및 5ca에 도시된 바와 같이, 도 5ca는 도 5c에 따른 단면 사시도이며, 제1 레지스트층(44a) 상에 제3 레지스트층(44c)을 형성하고, 그 다음, 제3 레지스트층(44c) 상에 제1 개구(440a) 보다 더 작은 복수의 제3 개구(440c)를 형성하여 와이어 본딩 패드(401)의 화학 도금 금속층(42)을 노출하지만 제1 레지스트층(44a)으로부터 노출된 제1 전도층(43a)의 일부를 여전히 덮는다.
도 5d에 도시된 바와 같이, 전기 도금에 의해 와이어 본딩 패드(401)의 화학 도금 금속층(42)의 표면 상에서 와이어 본딩 금속층(45)을 형성한다.
도 5e, 5ea 및 5eb에 도시된 바와 같이, 도 5ea 및 도 5eb는 도 5e에 대응하는 다른 각도에서의 단면 사시도이며, 최종적으로 제3 레지스트층(44c), 제1 레지스트층(44a), 및 그 아래에 덮여있는 제1 전도층(43a)을 제거하여 제1 개구부(410a)의 내부에서 와이어 본딩 패드(401) 상의 와이어 본딩 금속층(45) 및 제1 절연성 패시베이션층(41a)을 노출하며, 또한 각각의 와이어 본딩 패드(401)를 가로지르는 제1 절연성 패시베이션층(41a) 근처에서 와이어 본딩 금속층(45) 상에 갭(450')을 형성하여 화학 도금 금속층(42)을 노출한다; 제2 전도층(43b) 및 제2 레지스트층(44b)을 제거하거나, 또는 전술한 도 5aa에 의해 예시된 구조에 따라 제2 레지스트층(44b)만을 제거하여 결과적으로 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b)을 노출한다.
제3 실시예
전기 도금에 의해 와이어 본딩 패드 상에 와이어 본딩 금속층을 형성하기 위한 전기 전도 경로로서 도금선(403)이 총체적으로 작용한다는 점이 전술한 실시예들과의 주요 차이점인 본 발명에 따른 패키지 기판 및 그 제조 방법에 대한 제3 실시예에 관한 단면도인 도 6a 내지 6e를 참조하라.
도 6a에 도시된 바와 같이, 제1 실시예의 도 4a에 예시된 바와 같은 구조를 제공하며, 와이어 본딩 패드(401)는 도금선(403)에 전기적으로 연결된다.
도 6b에 도시된 바와 같이, 기판 본체(40)의 다이 부착면(40a)의 와이어 본딩 패드(401) 및 볼 이식면(40b)의 솔더 볼 패드(402) 상에 각각 화학 도금 금속층(42)을 형성한다.
도 6c에 도시된 바와 같이, 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b) 상에 제2 레지스트층(44b)을 형성하지만, 제1 절연성 패시베이션층(41a)은 그 상부에 레지스트층이 형성되지 않는다.
도 6d에 도시된 바와 같이, 이어서 도금선(403)을 통한 전기 도금에 의해 와이어 본딩 패드(401)의 화학 도금 금속층(42) 상에 금(Au)으로 이루어진 와이어 본딩 금속층(45)을 형성하며, 화학 도금 금속층(42)의 형성 후에 와이어 본딩 금속 층(45)이 와이어 본딩 패드(401) 상에 형성되기 때문에, 이에 따라 본딩 성능을 강화하고 미세한 간격 배치에 의해 필요한 많은 핀 수의 애플리케이션을 용이하게 한다.
도 6e에 도시된 바와 같이, 제2 레지스트층(44b)을 제거하여 솔더 볼 패드(402)의 화학 도금 금속층(42) 및 제2 절연성 패시베이션층(41b)을 노출한다.
본 발명은 서로 대향하는 다이 부착면(40a) 및 볼 이식면(40b)을 갖는 기판 본체(40) - 여기서 다이 부착면(40a)과 볼 이식면(40b)은 각각 복수의 와이어 본딩 패드(401)와 복수의 솔더 볼 패드(402)를 구비하며, 상기 다이 부착면(40a) 및 볼 이식면(40b)은 각각 제1 절연성 패시베이션층(41a) 및 제2 절연성 패시베이션층(42b)을 구비하며, 제1 절연성 패시베이션층(41a) 및 제2 절연성 패시베이션층(42b)은 각각 복수의 제1 개구부(410a)와 복수의 제2 개구부(410b)를 형성하여 와이어 본딩 패드 및 솔더 볼 패드를 노출시킴 -; 와이어 본딩 패드(401) 및 솔더 볼 패드(402) 상에 각각 형성된 화학 도금 금속층(42); 및 와이어 본딩 패드(401)의 화학 도금 금속층(42) 상에 형성된 와이어 본딩 금속층(45)을 포함하는 패키지 기판을 제공한다.
와이어 본딩 패드(401)은 도금선(403)에 전기적으로 연결된다. 화학 도금 금속층(42)은 니켈/금(Ni/Au) 또는 니켈/팔라듐/금(Ni/Pd/Au) 중 하나로 이루어지며; 금은 최외각에 형성된다. 와이어 본딩 금속층(45)은 도금 금속이며, 금(Au)으로 이루어진다.
본 발명은 패키지 기판 및 그 제조 방법을 제공한다. 패키지 기판의 다이 부착면과 볼 이식면은 각각 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층으로 형성된다. 도금 금속으로서 구현된 화학 도금 금속층 및 와이어 본딩 금속층은 와이어 본딩 패드 상에 순차적으로 형성된다. 따라서, 화학 도금 금속층 및 와이어 본딩 금속층의 두께는 솔더 볼 패드에 대하여 화학 도금을 수행함으로써 얻어지는 두께에 비하면 상대적으로 크다. 또한, 본 발명의 도금 금속은 솔더 볼 패드에 대하여 화학 도금을 수행할 때보다 더 단단하다. 따라서, 본 발명은 믿을만한 와이어 본딩 공정에서 강화된 본딩 성능의 특징을 갖는다. 마지막으로, 본 발명은 도금선의 와이어링 공정을 위한 요청을 남겨두어 고밀도의 와이어링 및 미세 간격 배치를 제공한다.
실시예들에 대한 상술한 설명들은 본 발명의 특징 및 기능을 개시하기 위한 예시적인 것에 불과하며, 본 발명의 범위를 제한하기 위한 것은 아니다. 본 발명의 개시에서의 사상 및 원리에 따라 이루어진 모든 수정물 및 변형물은 첨부된 특허청구범위의 안에 있다는 것을 당업자는 이해할 수 있을 것이다.
본 발명은 바람직한 실시예에 대해 상술한 발명의 실시를 위한 구체적인 내용을 다음과 같은 첨부된 도면을 참조하면서 숙독하여 더욱 완전히 이해할 수 있을 것이다;
도 1a 내지 1b는 도금선을 통한 전기 도금에 의해 와이어 본딩 패드 상에 형성된 와이어 본딩 금속층을 갖는 패키지 기판에 대한 공지된 제조 방법에 관한 단면도이다;
도 2 내지 2는 도금선을 통한 전기 도금에 의해 와이어 본딩 패드 상에 형성된 와이어 본딩 금속층을 갖는 패키지 기판에 대한 공지된 다른 제조 방법에 관한 단면도이다;
도 3a 내지 3h는 비도금선(NPL) 전기 도금에 의해 와이어 본딩 패드 상에 형성된 와이어 본딩 금속층을 갖는 패키지 기판에 대한 공지된 제조 방법에 관한 단면도이다;
도 4a 내지 4g는 본 발명에 따른 패키지 기판 및 그 제조 방법에 대한 제1 실시예에 관한 단면도이다;
도 4ca은 도 4c에 대응하는 다른 실시예에 대한 단면도이다;
도 4da은 도 4d에 따른 단면 사시도이다;
도 4ga 및 4gb는 다른 각도에서 본 도 4g에 대응하는 단면 사시도이다;
도 5a 내지 5e는 본 발명에 따른 패키지 기판 및 그 제조 방법에 대한 제2 실시예에 관한 단면도이다;
도 5ca는 도 5c에 따른 단면 사시도이다;
도 5ea 및 도 5eb는 도 5e에 따른 단면 사시도이다; 그리고,
도 6a 내지 6e는 본 발명에 따른 패키지 기판 및 그 제조 방법에 대한 제3 실시예에 관한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10,20,30,40 기판 본체
101,201,301,401 와이어 본딩 패드
102,403 도금선
11,21,35 절연성 패시베이션층
110,210,350 절연성 패시베이션층 개구부
12,22,34,45 와이어 본딩 금속층
32 전기 도금층
33a,44a 제1 레지스트층
330a,440a 제1 개구
33b,44b 제2 레지스트층
330b 제2 개구
402 솔더 볼 패드
40a 다이 부착 측면
40b 볼 이식면
41a 제1 절연성 패시베이션층
410a 제1 개구부
41b 제2 절연성 패시베이션층
410b 제2 개구부
42 화학 도금 금속층
43a 제1 전도층
43b 제2 전도층
44c 제3 레지스트층
440c 제3 개구
441a 연장부
450 직사각형 갭
450' 갭

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 다이 부착면과 상기 다이 부착면에 대향하는 볼 이식면을 갖는 기판 본체를 제공하는 단계 - 상기 다이 부착면은 복수의 와이어 본딩 패드가 형성되고 상기 와이어 본딩 패드를 노출하기 위한 복수의 제1 개구부가 형성된 제1 절연성 패시베이션층으로 덮이며, 상기 볼 이식면은 복수의 솔더 볼 패드가 형성되고 상기 솔더 볼 패드를 노출하기 위한 복수의 제2 개구부가 형성된 제2 절연성 패시베이션층으로 덮임 -;
    상기 와이어 본딩 패드 및 상기 솔더 볼 패드 상에 각각 화학 도금 금속층을 형성하는 단계;
    상기 와이어 본딩 패드 상의 상기 화학 도금 금속층 및 상기 제1 절연성 패시베이션층 상에 제1 전도층을 형성하는 단계;
    상기 제1 전도층 상에 제1 레지스트층을 형성하고, 상기 제1 레지스트층 내에 복수의 제1 개구를 형성하여 사이에 있는 상기 와이어 본딩 패드에 위치상 대응하는 상기 제1 전도층을 노출하는 단계 - 상기 제1 개구는 직경이 상기 제1 개구부보다 더 크며, 상기 제1 레지스트층은 상기 제1 전도층의 일부를 덮기 위하여 상기 제1 개구 각각의 내부에서 각각의 상기 와이어 본딩 패드 상에 형성된 연장부를 구비함 -;
    상기 제1 개구의 내부에서 상기 제1 전도층을 제거하여 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층을 노출하는 단계;
    전기 도금에 의해 상기 와이어 본딩 패드 상의 화학 도금 금속층 상에 와이어 본딩 금속층을 형성하는 단계; 및
    상기 제1 레지스트층 및 상기 제1 레지스트층의 아래에 있는 상기 제1 전도층을 제거하여 상기 제1 개구부의 내부에서 상기 와이어 본딩 패드 상의 상기 제1 절연성 패시베이션층 및 상기 와이어 본딩 금속층을 노출시키는 단계;
    를 포함하는 패키지 기판 제조 방법.
  6. 제5항에 있어서,
    상기 화학 도금 금속층은 니켈/금(Ni/Au) 및 니켈/팔라듐/금(Ni/Pd/Au)으로 이루어지는 그룹으로부터 선택된 물질로 이루어지며, 상기 금은 최외각에 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
  7. 제5항에 있어서,
    상기 솔더 볼 패드 상의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층 상에 제2 전도층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 패키지 기판 제조 방법.
  8. 제5항에 있어서,
    상기 제1 전도층은 화학 증착 및 물리 증착 중 하나에 의해 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
  9. 제5항에 있어서,
    상기 제1 전도층은 구리(Cu)로 이루어지는 것을 특징으로 하는 패키지 기판 제조 방법.
  10. 제5항에 있어서,
    상기 제1 전도층은 금(Au)으로 이루어지는 것을 특징으로 하는 패키지 기판 제조 방법.
  11. 다이 부착면과 상기 다이 부착면에 대향하는 볼 이식면을 갖는 기판 본체를 제공하는 단계 - 상기 다이 부착면은 복수의 와이어 본딩 패드가 형성되고 상기 와이어 본딩 패드를 노출하기 위한 복수의 제1 개구부가 형성된 제1 절연성 패시베이션층으로 덮이며, 상기 볼 이식면은 복수의 솔더 볼 패드가 형성되고 상기 솔더 볼 패드를 노출하기 위한 복수의 제2 개구부가 형성된 제2 절연성 패시베이션층으로 덮임 -;
    상기 와이어 본딩 패드 및 상기 솔더 볼 패드 상에 각각 화학 도금 금속층을 형성하는 단계;
    상기 와이어 본딩 패드 상의 상기 화학 도금 금속층 및 상기 제1 절연성 패시베이션층 상에 제1 전도층을 형성하는 단계;
    상기 제1 전도층 상에 제1 레지스트층을 형성하고, 상기 제1 레지스트층 내에 복수의 제1 개구를 형성하여 상기 와이어 본딩 패드에 위치상 대응하는 상기 제1 전도층을 노출하는 단계 - 상기 와이어 본딩 패드 상의 상기 제1 전도층의 일부가 상기 제1 레지스트층에 의해 덮이도록 상기 제1 개구는 직경이 상기 제1 개구부보다 더 작음 -;
    상기 제1 개구로부터 노출된 상기 제1 전도층을 제거하여 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층을 노출하는 단계;
    상기 제1 레지스트층 상에 제3 레지스트층을 형성하고, 상기 제3 레지스트층 내에 직경이 상기 제1 개구보다 더 작은 복수의 제3 개구를 형성하여 상기 와이어 본딩 패드 상의 상기 화학 도금 금속층을 노출하는 단계;
    전기 도금에 의해 상기 와이어 본딩 패드 상의 화학 도금 금속층 상에 와이어 본딩 금속층을 형성하는 단계; 및
    상기 제3 레지스트층, 제1 레지스트층 및 상기 제1 레지스트층의 아래에 있는 상기 제1 전도층을 제거하여 상기 제1 개구부의 내부에서 상기 와이어 본딩 패드 상의 상기 제1 절연성 패시베이션층 및 상기 와이어 본딩 금속층을 노출시키는 단계;
    를 포함하는 패키지 기판 제조 방법.
  12. 제11항에 있어서,
    상기 화학 도금 금속층은 니켈/금(Ni/Au) 및 니켈/팔라듐/금(Ni/Pd/Au)으로 이루어지는 그룹으로부터 선택된 물질로 이루어지며, 상기 금은 최외각에 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
  13. 제11항에 있어서,
    상기 솔더 볼 패드 상의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층 상에 제2 전도층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 패키지 기판 제조 방법.
  14. 제11항에 있어서,
    상기 제1 전도층은 화학 증착 및 물리 증착 중 하나에 의해 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
  15. 제11항에 있어서,
    상기 제1 전도층은 구리(Cu)로 이루어지는 것을 특징으로 하는 패키지 기판 제조 방법.
  16. 제11항에 있어서,
    상기 제1 전도층은 금(Au)으로 이루어지는 것을 특징으로 하는 패키지 기판 제조 방법.
  17. 다이 부착면과 상기 다이 부착면에 대향하는 볼 이식면을 갖는 기판 본체를 제공하고, 상기 다이 부착면 및 상기 볼 이식면 상에 각각 복수의 와이어 본딩 패드 및 복수의 솔더 볼 패드를 형성하고, 상기 다이 부착면 및 상기 볼 이식면 상에 각각 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층을 형성하며, 상기 제1 절연성 패시베이션층 및 제2 절연성 패시베이션층 각각에 복수의 제1 개구부 및 복수의 제2 개구부를 형성하여 상기 와이어 본딩 패드 및 상기 솔더 볼 패드를 노출시키는 단계 - 상기 기판 본체는 상기 본딩 패드에 전기적으로 연결하기 위한 복수의 도금선을 더 구비함 -;
    상기 와이어 본딩 패드 및 상기 솔더 볼 패드 상에 각각 화학 도금 금속층을 형성하는 단계;
    상기 제2 개구부의 내부에 상기 솔더 볼 패드의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층 상에 제2 레지스트층을 형성하는 단계;
    상기 도금선을 통한 전기 도금에 의해 상기 와이어 본딩 패드의 상기 화학 도금 금속층의 한 표면 상에 와이어 본딩 금속층을 형성하는 단계; 및
    상기 제2 레지스트층을 제거하여 상기 제2 개구부의 내부에서 상기 솔더 볼 패드 상의 상기 화학 도금 금속층 및 상기 제2 절연성 패시베이션층을 노출시키는 단계;
    를 포함하는 패키지 기판 제조 방법.
  18. 제17항에 있어서,
    상기 화학 도금 금속층은 니켈/금(Ni/Au) 및 니켈/팔라듐/금(Ni/Pd/Au)으로 이루어지는 그룹으로부터 선택된 물질로 이루어지며, 상기 금은 최외각에 형성되는 것을 특징으로 하는 패키지 기판 제조 방법.
  19. 제17항에 있어서,
    상기 와이어 본딩 금속층은 금(Au)으로 이루어 진 것을 특징으로 하는 패키지 기판 제조 방법.
KR1020070105233A 2007-10-18 2007-10-18 패키지 기판 및 그 제조 방법 KR101097292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070105233A KR101097292B1 (ko) 2007-10-18 2007-10-18 패키지 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070105233A KR101097292B1 (ko) 2007-10-18 2007-10-18 패키지 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090039528A KR20090039528A (ko) 2009-04-22
KR101097292B1 true KR101097292B1 (ko) 2011-12-22

Family

ID=40763393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070105233A KR101097292B1 (ko) 2007-10-18 2007-10-18 패키지 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101097292B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210092073A (ko) 2020-01-15 2021-07-23 해성디에스 주식회사 회로기판의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226807B2 (en) 2005-04-01 2007-06-05 Shinko Electric Industries Co., Ltd. Method of production of circuit board utilizing electroplating

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226807B2 (en) 2005-04-01 2007-06-05 Shinko Electric Industries Co., Ltd. Method of production of circuit board utilizing electroplating

Also Published As

Publication number Publication date
KR20090039528A (ko) 2009-04-22

Similar Documents

Publication Publication Date Title
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
US7718470B2 (en) Package substrate and method for fabricating the same
US7208825B2 (en) Stacked semiconductor packages
US6891273B2 (en) Semiconductor package and fabrication method thereof
US7199459B2 (en) Semiconductor package without bonding wires and fabrication method thereof
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
US10076039B2 (en) Method of fabricating packaging substrate
US7247951B2 (en) Chip carrier with oxidation protection layer
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US20090308652A1 (en) Package substrate having double-sided circuits and fabrication method thereof
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20080036079A1 (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
US6372540B1 (en) Moisture-resistant integrated circuit chip package and method
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR101097292B1 (ko) 패키지 기판 및 그 제조 방법
US20050017058A1 (en) [method of fabricating circuit substrate]
KR100722634B1 (ko) 고밀도 반도체 패키지 및 그 제조 방법
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
CN109041414B (zh) 线路板结构及其制法
JP5464633B2 (ja) パッケージ基板の製造方法
CN101414595B (zh) 封装基板及其制法
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
JP2024035037A (ja) プリント回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee